JP3308801B2 - 記録素子アレイ - Google Patents
記録素子アレイInfo
- Publication number
- JP3308801B2 JP3308801B2 JP4910096A JP4910096A JP3308801B2 JP 3308801 B2 JP3308801 B2 JP 3308801B2 JP 4910096 A JP4910096 A JP 4910096A JP 4910096 A JP4910096 A JP 4910096A JP 3308801 B2 JP3308801 B2 JP 3308801B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- element array
- resistance
- current
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/22—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20
- G03G15/32—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head
- G03G15/326—Apparatus for electrographic processes using a charge pattern involving the combination of more than one step according to groups G03G13/02 - G03G13/20 in which the charge pattern is formed dotwise, e.g. by a thermal head by application of light, e.g. using a LED array
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1938—Details of the electrical scanning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/04—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material
- G03G15/043—Apparatus for electrographic processes using a charge pattern for exposing, i.e. imagewise exposure by optically projecting the original image on a photoconductive recording material with means for controlling illumination or exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/04—Arrangements for exposing and producing an image
- G03G2215/0402—Exposure devices
- G03G2215/0407—Light-emitting array or panel
- G03G2215/0409—Light-emitting diodes, i.e. LED-array
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、複写機やプリンタ
などの記録ヘッドに使用される記録素子アレイ、特に自
己走査機能を有する記録素子アレイに関するものであ
る。
などの記録ヘッドに使用される記録素子アレイ、特に自
己走査機能を有する記録素子アレイに関するものであ
る。
【０００２】
【従来の技術】従来、自己走査機能を有する発光素子ア
レイとしては、例えば特開平１−２３８９６２号公報な
どに記載されたものがある。この発光素子アレイは発光
サイリスタを基本素子として用い、そのゲート間の電位
結合を行うことで、発光サイリスタの発光のシフトレジ
スタ機能を持ち、自己走査を行うというものである。こ
のように発光素子アレイ自身に自己走査機能を持たせる
ことにより、発光素子アレイのコンパクト化や発光素子
の短ピッチ化が図れ、発光素子アレイとそれを駆動する
駆動素子間の配線数を大幅に低減することができる。
レイとしては、例えば特開平１−２３８９６２号公報な
どに記載されたものがある。この発光素子アレイは発光
サイリスタを基本素子として用い、そのゲート間の電位
結合を行うことで、発光サイリスタの発光のシフトレジ
スタ機能を持ち、自己走査を行うというものである。こ
のように発光素子アレイ自身に自己走査機能を持たせる
ことにより、発光素子アレイのコンパクト化や発光素子
の短ピッチ化が図れ、発光素子アレイとそれを駆動する
駆動素子間の配線数を大幅に低減することができる。
【０００３】図４はこのような自己走査機能を有する発
光素子アレイの等価回路を示した図である。なお、図４
では発光素子アレイの一部の回路を示している。図４に
おいて、Ｓ１〜Ｓ４は転送用のスイッチ素子（サイリス
タ）であり、各スイッチ素子のアノード端子は電源ライ
ンＶDDに接続されている。また、各スイッチ素子のうち
奇数番目のスイッチ素子のカソード端子はクロックライ
ンＣＬ１に、偶数番目のスイッチ素子のカソード端子は
クロックラインＣＬ２にそれぞれ接続されている。クロ
ックラインＣＬ１にはスイッチ素子を駆動するための転
送クロックφ１が抵抗Ｒ１を通して供給され、クロック
ラインＣＬ２には転送クロックφ２が供給される。Ｄ１
〜Ｄ４は直列に接続された結合用のダイオードであり、
それぞれのダイオードのアノード端子に対応するスイッ
チ素子のゲート端子が接続されている。
光素子アレイの等価回路を示した図である。なお、図４
では発光素子アレイの一部の回路を示している。図４に
おいて、Ｓ１〜Ｓ４は転送用のスイッチ素子（サイリス
タ）であり、各スイッチ素子のアノード端子は電源ライ
ンＶDDに接続されている。また、各スイッチ素子のうち
奇数番目のスイッチ素子のカソード端子はクロックライ
ンＣＬ１に、偶数番目のスイッチ素子のカソード端子は
クロックラインＣＬ２にそれぞれ接続されている。クロ
ックラインＣＬ１にはスイッチ素子を駆動するための転
送クロックφ１が抵抗Ｒ１を通して供給され、クロック
ラインＣＬ２には転送クロックφ２が供給される。Ｄ１
〜Ｄ４は直列に接続された結合用のダイオードであり、
それぞれのダイオードのアノード端子に対応するスイッ
チ素子のゲート端子が接続されている。
【０００４】また、各々のスイッチ素子に対応して抵抗
ＲG1〜ＲG4が設けられている。各抵抗の一端は電源ＶGA
に接続され、他端はそれぞれ対応するスイッチ素子のゲ
ート端子に接続されている。これらの転送用のスイッチ
素子、結合用のダイオード及び抵抗によって自己走査回
路が構成されている。なお、φＳは転送の開始を指示す
るスタートパルスで、先頭のスイッチ素子Ｓ１のゲート
端子に供給される。Ｌ１〜Ｌ４は記録素子であるところ
の発光サイリスタである。各発光サイリスタのアノード
端子は電源ラインＶDDに、カソード端子はクロックライ
ンＣＬＩに、ゲート端子は各々対応するスイッチ素子の
ゲート端子に接続されている。クロックラインＣＬＩに
は発光サイリスタを駆動するための駆動信号φＩが抵抗
ＲＩを通して供給される。
ＲG1〜ＲG4が設けられている。各抵抗の一端は電源ＶGA
に接続され、他端はそれぞれ対応するスイッチ素子のゲ
ート端子に接続されている。これらの転送用のスイッチ
素子、結合用のダイオード及び抵抗によって自己走査回
路が構成されている。なお、φＳは転送の開始を指示す
るスタートパルスで、先頭のスイッチ素子Ｓ１のゲート
端子に供給される。Ｌ１〜Ｌ４は記録素子であるところ
の発光サイリスタである。各発光サイリスタのアノード
端子は電源ラインＶDDに、カソード端子はクロックライ
ンＣＬＩに、ゲート端子は各々対応するスイッチ素子の
ゲート端子に接続されている。クロックラインＣＬＩに
は発光サイリスタを駆動するための駆動信号φＩが抵抗
ＲＩを通して供給される。
【０００５】次に、以上の発光素子アレイの動作を図５
を参照して説明する。まず、図５（ａ）はスタートパル
スφＳであり、動作の開始を指示するときはハイレベル
のスタートパルスφＳがダイオードＤ１のアノード端子
に供給される。なお、スタートパルスφＳが供給された
時点では、ほかの転送クロックφ１，φ２及び駆動信号
はハイレベル（５Ｖ）であり、この状態では全てのスイ
ッチ素子、発光サイリスタのカソード電圧はほぼ５Ｖで
あるので、各スイッチ素子と発光サイリスタはオフ状態
である。また、スタートパルスφＳはハイレベルである
ので、ダイオードの順方向降下電圧を１Ｖ程度とする
と、先頭のスイッチ素子Ｓ１のゲート電圧は５Ｖ、次の
スイッチ素子Ｓ２のゲート電圧は４Ｖ、その次のスイッ
チ素子Ｓ３のゲート電圧は３Ｖというように結合用ダイ
オードの電圧降下によって順次低くなっていく。
を参照して説明する。まず、図５（ａ）はスタートパル
スφＳであり、動作の開始を指示するときはハイレベル
のスタートパルスφＳがダイオードＤ１のアノード端子
に供給される。なお、スタートパルスφＳが供給された
時点では、ほかの転送クロックφ１，φ２及び駆動信号
はハイレベル（５Ｖ）であり、この状態では全てのスイ
ッチ素子、発光サイリスタのカソード電圧はほぼ５Ｖで
あるので、各スイッチ素子と発光サイリスタはオフ状態
である。また、スタートパルスφＳはハイレベルである
ので、ダイオードの順方向降下電圧を１Ｖ程度とする
と、先頭のスイッチ素子Ｓ１のゲート電圧は５Ｖ、次の
スイッチ素子Ｓ２のゲート電圧は４Ｖ、その次のスイッ
チ素子Ｓ３のゲート電圧は３Ｖというように結合用ダイ
オードの電圧降下によって順次低くなっていく。
【０００６】このようにスタートパルスφＳがハイレベ
ルの状態で、図５（ｂ）のように転送クロックφ１がロ
ーレベルになると、スイッチ素子はカソード電圧がゲー
ト電圧より拡散電位Ｖdif 以上低くなるとオンするの
で、クロックラインＣＬ１に接続されているスイッチ素
子のうちゲート電圧の最も高いスイッチ素子Ｓ１がオン
状態となる。この場合、各スイッチ素子のカソード電圧
はほぼ一定であるので、クロックラインＣＬ１に接続さ
れた他のスイッチ素子はオフのままである。スイッチ素
子Ｓ１のゲート電圧はほぼＶDDとなる。また、スイッチ
素子Ｓ１がオンすると、その電流は抵抗Ｒ１に流れ、こ
のときスイッチ素子Ｓ１のカソード電圧はほぼ一定であ
るので、スイッチ素子Ｓ１に流れる電流値は抵抗Ｒ１の
抵抗値によって決まる。
ルの状態で、図５（ｂ）のように転送クロックφ１がロ
ーレベルになると、スイッチ素子はカソード電圧がゲー
ト電圧より拡散電位Ｖdif 以上低くなるとオンするの
で、クロックラインＣＬ１に接続されているスイッチ素
子のうちゲート電圧の最も高いスイッチ素子Ｓ１がオン
状態となる。この場合、各スイッチ素子のカソード電圧
はほぼ一定であるので、クロックラインＣＬ１に接続さ
れた他のスイッチ素子はオフのままである。スイッチ素
子Ｓ１のゲート電圧はほぼＶDDとなる。また、スイッチ
素子Ｓ１がオンすると、その電流は抵抗Ｒ１に流れ、こ
のときスイッチ素子Ｓ１のカソード電圧はほぼ一定であ
るので、スイッチ素子Ｓ１に流れる電流値は抵抗Ｒ１の
抵抗値によって決まる。
【０００７】ここで、スイッチ素子Ｓ１がオンした状態
で、図５（ｄ）のように駆動信号φＩがローレベルにな
ると、クロックラインＣＬＩに接続された発光サイリス
タのうち、ゲート電圧が最も高い発光サイリスタＬ１が
オンし発光する。そのほかの発光サイリスタはオフのま
まである。発光サイリスタＬ１の電流は抵抗ＲＩに流
れ、このとき発光サイリスタＬ１のカソード電圧はほぼ
一定であるので発光サイリスタＬ１の電流値は抵抗ＲＩ
の抵抗値で決まる。また、発光サイリスタの発光強度は
その電流によって決まる。
で、図５（ｄ）のように駆動信号φＩがローレベルにな
ると、クロックラインＣＬＩに接続された発光サイリス
タのうち、ゲート電圧が最も高い発光サイリスタＬ１が
オンし発光する。そのほかの発光サイリスタはオフのま
まである。発光サイリスタＬ１の電流は抵抗ＲＩに流
れ、このとき発光サイリスタＬ１のカソード電圧はほぼ
一定であるので発光サイリスタＬ１の電流値は抵抗ＲＩ
の抵抗値で決まる。また、発光サイリスタの発光強度は
その電流によって決まる。
【０００８】発光サイリスタＬ１を一定時間発光させた
後、図５（ｄ）に示すように駆動信号φＩをハイレベル
にすると、発光サイリスタＬ１のカソード電圧はＶDDに
なるので、発光サイリスタＬ１はオフに転じる。次に、
図５（ｃ）に示すように転送クロックφ２をローレベル
にすると、クロックラインＣＬ２に接続されているスイ
ッチ素子のうち最もゲート電圧の高いスイッチ素子Ｓ２
がオンし、そのゲート電圧はほぼ５Ｖとなる。この状態
で、図５（ｂ）のように転送クロックφ１をハイレベル
に、図５（ａ）のようにスタートパルスφＳをローレベ
ルにすると、スイッチ素子Ｓ１のカソード電圧はＶDDと
なってオフし、そのゲート電圧は０Ｖとなる。
後、図５（ｄ）に示すように駆動信号φＩをハイレベル
にすると、発光サイリスタＬ１のカソード電圧はＶDDに
なるので、発光サイリスタＬ１はオフに転じる。次に、
図５（ｃ）に示すように転送クロックφ２をローレベル
にすると、クロックラインＣＬ２に接続されているスイ
ッチ素子のうち最もゲート電圧の高いスイッチ素子Ｓ２
がオンし、そのゲート電圧はほぼ５Ｖとなる。この状態
で、図５（ｂ）のように転送クロックφ１をハイレベル
に、図５（ａ）のようにスタートパルスφＳをローレベ
ルにすると、スイッチ素子Ｓ１のカソード電圧はＶDDと
なってオフし、そのゲート電圧は０Ｖとなる。
【０００９】この結果、スイッチ素子Ｓ１からスイッチ
素子Ｓ２にオン状態が転送され、次の駆動信号φＩによ
って発光サイリスタＬ２がオンし、一定時間発光する。
このようにしてスタートパルスφＳによりスイッチ素子
Ｓ１をオンし、転送クロックφ１，φ２によりオン状態
のスイッチ素子を１ビットづつ転送していく。そしてそ
れに伴い発光サイリスタを順次シフトし、個々の発光サ
イリスタを駆動信号に応じて駆動することで、記録素子
である発光サイリスタの走査を行う。ここで、転送クロ
ックφ１，φ２、駆動信号φＩは、それぞれ抵抗Ｒ１，
Ｒ２，ＲＩを通して印加され、各々の抵抗の抵抗値はそ
れぞれの素子に最適な電流値となるように設定されてい
る。
素子Ｓ２にオン状態が転送され、次の駆動信号φＩによ
って発光サイリスタＬ２がオンし、一定時間発光する。
このようにしてスタートパルスφＳによりスイッチ素子
Ｓ１をオンし、転送クロックφ１，φ２によりオン状態
のスイッチ素子を１ビットづつ転送していく。そしてそ
れに伴い発光サイリスタを順次シフトし、個々の発光サ
イリスタを駆動信号に応じて駆動することで、記録素子
である発光サイリスタの走査を行う。ここで、転送クロ
ックφ１，φ２、駆動信号φＩは、それぞれ抵抗Ｒ１，
Ｒ２，ＲＩを通して印加され、各々の抵抗の抵抗値はそ
れぞれの素子に最適な電流値となるように設定されてい
る。
【００１０】
【発明が解決しようとする課題】しかしながら、以上の
ような自己走査機能を有する発光素子アレイでは、スイ
ッチ素子の電流に正常な転送を行うことができる範囲が
あり、電流値が範囲から外れると正常に動作しないこと
がある。また、発光素子アレイは製造バラツキがあるた
め、正常な転送を行う電流範囲にも個々の発光素子アレ
イによってバラツキを生じる。このような場合、スイッ
チ素子の正常な転送を行うための電流範囲は狭く、駆動
条件が厳しいため、発光素子アレイの製造バラツキによ
って不良品が発生し、歩留りが低下するという問題があ
った。一般に、発光素子アレイを記録ヘッドなどに用い
る場合は、基板上に複数の発光素子アレイを縦続接続し
て使用するため、１つでも不良品があると、その基板は
不良品となり、装置のコストを著しく高価にするという
問題があった。
ような自己走査機能を有する発光素子アレイでは、スイ
ッチ素子の電流に正常な転送を行うことができる範囲が
あり、電流値が範囲から外れると正常に動作しないこと
がある。また、発光素子アレイは製造バラツキがあるた
め、正常な転送を行う電流範囲にも個々の発光素子アレ
イによってバラツキを生じる。このような場合、スイッ
チ素子の正常な転送を行うための電流範囲は狭く、駆動
条件が厳しいため、発光素子アレイの製造バラツキによ
って不良品が発生し、歩留りが低下するという問題があ
った。一般に、発光素子アレイを記録ヘッドなどに用い
る場合は、基板上に複数の発光素子アレイを縦続接続し
て使用するため、１つでも不良品があると、その基板は
不良品となり、装置のコストを著しく高価にするという
問題があった。
【００１１】また、図４の発光素子アレイを駆動する場
合、電流制限用の抵抗Ｒ１，Ｒ２を通してスイッチ素子
に信号を供給するため、スイッチ素子の製造バラツキに
応じて抵抗Ｒ１，Ｒ２を最適値に調整すると、抵抗値の
選択、調整に時間がかかり、装置の作製を困難にすると
いう問題があった。更に、従来においては、発光サイリ
スタの発光強度は駆動電流によって決まるため、ムラの
ない画像を記録するためには、発光サイリスタの駆動電
流のバラツキを抑える必要がある。しかし、発光サイリ
スタの駆動電流は駆動回路自身の電流や出力抵抗などの
特性、あるいは抵抗ＲＩによって決まるため、更に画質
を向上するにはこれらの要素のバラツキを抑える必要が
あった。
合、電流制限用の抵抗Ｒ１，Ｒ２を通してスイッチ素子
に信号を供給するため、スイッチ素子の製造バラツキに
応じて抵抗Ｒ１，Ｒ２を最適値に調整すると、抵抗値の
選択、調整に時間がかかり、装置の作製を困難にすると
いう問題があった。更に、従来においては、発光サイリ
スタの発光強度は駆動電流によって決まるため、ムラの
ない画像を記録するためには、発光サイリスタの駆動電
流のバラツキを抑える必要がある。しかし、発光サイリ
スタの駆動電流は駆動回路自身の電流や出力抵抗などの
特性、あるいは抵抗ＲＩによって決まるため、更に画質
を向上するにはこれらの要素のバラツキを抑える必要が
あった。
【００１２】そこで、本発明は、上記従来の問題点に鑑
み、簡単にスイッチ素子の電流を調整でき、歩留りの向
上にも寄与できるようにした記録素子アレイを提供する
ことを目的としたものである。
み、簡単にスイッチ素子の電流を調整でき、歩留りの向
上にも寄与できるようにした記録素子アレイを提供する
ことを目的としたものである。
【００１３】また、本発明は、記録素子の駆動電流のバ
ラツキを抑え、画像品質を向上させることを可能とした
記録素子アレイを提供することを目的としたものであ
る。
ラツキを抑え、画像品質を向上させることを可能とした
記録素子アレイを提供することを目的としたものであ
る。
【００１４】
【課題を解決するための手段】本発明の目的は、発光素
子アレイと前記発光素子アレイを駆動する駆動装置から
なる記録素子アレイにおいて、前記発光素子アレイは、
複数の発光素子と、前記複数の発光素子を走査する複数
のスイッチ素子とを有し、前記駆動装置は前記複数のス
イッチ素子に電流を供給する経路に可変抵抗素子を有
し、前記可変抵抗素子は、前記複数のスイッチ素子に供
給する駆動電流を変えるために、転送パルスとは独立に
制御電圧を印加する制御端子を有することを特徴とする
記録素子アレイによって達成される。
子アレイと前記発光素子アレイを駆動する駆動装置から
なる記録素子アレイにおいて、前記発光素子アレイは、
複数の発光素子と、前記複数の発光素子を走査する複数
のスイッチ素子とを有し、前記駆動装置は前記複数のス
イッチ素子に電流を供給する経路に可変抵抗素子を有
し、前記可変抵抗素子は、前記複数のスイッチ素子に供
給する駆動電流を変えるために、転送パルスとは独立に
制御電圧を印加する制御端子を有することを特徴とする
記録素子アレイによって達成される。
【００１５】また、本発明の目的は、発光素子アレイと
前記発光素子アレイを駆動する駆動装置からなる記録素
子アレイにおいて、前記発光素子アレイは、複数の発光
素子と、前記複数の発光素子を走査する複数のスイッチ
素子とを有し、前記駆動装置は前記複数の発光素子に直
接駆動電流を供給する為に、駆動電流を出力する出力回
路を有し、前記出力回路は内部抵抗を持ち、前記複数の
発光素子に前記駆動装置から直接駆動電流を供給するた
めの経路に外部抵抗を有し、前記内部抵抗の抵抗値は前
記外部抵抗の抵抗値より小さいことを特徴とする記録素
子アレイによって達成される。
前記発光素子アレイを駆動する駆動装置からなる記録素
子アレイにおいて、前記発光素子アレイは、複数の発光
素子と、前記複数の発光素子を走査する複数のスイッチ
素子とを有し、前記駆動装置は前記複数の発光素子に直
接駆動電流を供給する為に、駆動電流を出力する出力回
路を有し、前記出力回路は内部抵抗を持ち、前記複数の
発光素子に前記駆動装置から直接駆動電流を供給するた
めの経路に外部抵抗を有し、前記内部抵抗の抵抗値は前
記外部抵抗の抵抗値より小さいことを特徴とする記録素
子アレイによって達成される。
【００１６】更に、本発明の目的は、発光素子アレイと
前記発光素子アレイを駆動する駆動装置からなる記録素
子アレイにおいて、前記発光素子アレイは、複数の発光
素子と、前記複数の発光素子を走査する複数のスイッチ
素子とを有し、前記駆動装置は、前記複数のスイッチ素
子に電流を供給する経路に可変抵抗素子を有し、且つ、
前記複数の発光素子に直接駆動電流を供給する為に、駆
動電流を出力する出力回路を有し、前記可変抵抗素子は
前記複数のスイッチ素子に供給する駆動電流を変えるた
めに、転送パルスとは独立に制御電圧を印加する制御端
子を有し、前記出力回路は内部抵抗を持ち、前記複数の
発光素子に前記駆動装置から直接駆動電流を供給するた
めの経路に外部抵抗を有し、前記内部抵抗の抵抗値は前
記外部抵抗の抵抗値より小さいことを特徴とする記録素
子アレイによって達成される。
前記発光素子アレイを駆動する駆動装置からなる記録素
子アレイにおいて、前記発光素子アレイは、複数の発光
素子と、前記複数の発光素子を走査する複数のスイッチ
素子とを有し、前記駆動装置は、前記複数のスイッチ素
子に電流を供給する経路に可変抵抗素子を有し、且つ、
前記複数の発光素子に直接駆動電流を供給する為に、駆
動電流を出力する出力回路を有し、前記可変抵抗素子は
前記複数のスイッチ素子に供給する駆動電流を変えるた
めに、転送パルスとは独立に制御電圧を印加する制御端
子を有し、前記出力回路は内部抵抗を持ち、前記複数の
発光素子に前記駆動装置から直接駆動電流を供給するた
めの経路に外部抵抗を有し、前記内部抵抗の抵抗値は前
記外部抵抗の抵抗値より小さいことを特徴とする記録素
子アレイによって達成される。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は本発明の特徴を最も
良く表わした回路図である。図１において、１０１は自
己走査機能を有する発光素子アレイ、２０１は発光素子
アレイ１０１を駆動するための駆動装置である。発光素
子アレイ１０１は図４に示したものと全く同じであるの
で、構成及び動作の説明は省略する。駆動装置２０１
は、図４及び図５で説明した発光素子アレイ１０１のク
ロックラインＣＬ１に転送クロックφ１を出力する出力
回路、クロックラインＣＬ２に転送クロックφ２を出力
する出力回路、クロックラインＣＬＩに駆動信号φＩを
出力する出力回路を含んでいる。
を参照して詳細に説明する。図１は本発明の特徴を最も
良く表わした回路図である。図１において、１０１は自
己走査機能を有する発光素子アレイ、２０１は発光素子
アレイ１０１を駆動するための駆動装置である。発光素
子アレイ１０１は図４に示したものと全く同じであるの
で、構成及び動作の説明は省略する。駆動装置２０１
は、図４及び図５で説明した発光素子アレイ１０１のク
ロックラインＣＬ１に転送クロックφ１を出力する出力
回路、クロックラインＣＬ２に転送クロックφ２を出力
する出力回路、クロックラインＣＬＩに駆動信号φＩを
出力する出力回路を含んでいる。
【００１８】また、駆動装置２０１内には、転送パルス
φ１′，φ２′、駆動信号φＩ′を作成するロジック部
２０２が設けられている。クロックラインＣＬ１は前述
のように発光素子アレイ１０１内の転送用スイッチ素子
（サイリスタ）のうち奇数番目のスイッチ素子Ｓ１，Ｓ
３・・・のカソード端子が共通に接続された接続ライ
ン、クロックラインＣＬ２は偶数番目のスイッチ素子Ｓ
２，Ｓ４・・・のカソード端子が共通に接続された接続
ラインである。また、クロックラインＣＬＩは、発光素
子アレイ１０１の発光サイリスタのカソード端子が共通
に接続された接続ラインである。
φ１′，φ２′、駆動信号φＩ′を作成するロジック部
２０２が設けられている。クロックラインＣＬ１は前述
のように発光素子アレイ１０１内の転送用スイッチ素子
（サイリスタ）のうち奇数番目のスイッチ素子Ｓ１，Ｓ
３・・・のカソード端子が共通に接続された接続ライ
ン、クロックラインＣＬ２は偶数番目のスイッチ素子Ｓ
２，Ｓ４・・・のカソード端子が共通に接続された接続
ラインである。また、クロックラインＣＬＩは、発光素
子アレイ１０１の発光サイリスタのカソード端子が共通
に接続された接続ラインである。
【００１９】転送パルスφ１を出力する出力回路として
は、図１のようにＰチャネル型のＭＯＳトランジスタＰ
２とＮチャネル型のＭＯＳトランジスタＮ３を組み合せ
た回路からなっており、トランジスタＰ２，Ｎ３の共通
に接続されたゲート端子にロジック部２０２からの転送
パルスφ１′が供給されている。この場合、出力回路は
入力と出力が逆相になっていて、ロジック部２０２から
の転送パルスφ１′を反転し、転送パルスφ１としてク
ロックラインＣＬ１に出力するように構成されている。
また、本実施形態では、トランジスタＮ３と直列にＮチ
ャネル型のＭＯＳトランジスタＮ４が接続され、トラン
ジスタＮ４のゲート端子の制御電圧ＶGを変化させるこ
とにより、トランジスタＮ４のドレイン−ソース間の抵
抗値を可変し、スイッチ素子の動作電流を調整できるよ
うになっている。
は、図１のようにＰチャネル型のＭＯＳトランジスタＰ
２とＮチャネル型のＭＯＳトランジスタＮ３を組み合せ
た回路からなっており、トランジスタＰ２，Ｎ３の共通
に接続されたゲート端子にロジック部２０２からの転送
パルスφ１′が供給されている。この場合、出力回路は
入力と出力が逆相になっていて、ロジック部２０２から
の転送パルスφ１′を反転し、転送パルスφ１としてク
ロックラインＣＬ１に出力するように構成されている。
また、本実施形態では、トランジスタＮ３と直列にＮチ
ャネル型のＭＯＳトランジスタＮ４が接続され、トラン
ジスタＮ４のゲート端子の制御電圧ＶGを変化させるこ
とにより、トランジスタＮ４のドレイン−ソース間の抵
抗値を可変し、スイッチ素子の動作電流を調整できるよ
うになっている。
【００２０】ここで、ロジック部２０２の転送パルスφ
１′がローレベルになると、ＭＯＳトランジスタＰ２が
オン、ＭＯＳトランジスタＮ３がオフし、図５（ｂ）の
ようにクロックラインＣＬ１にハイレベルの転送パルス
φ１が供給される。また、転送パルスφ１′がハイレベ
ルになると、それに応じて転送パルスφ１はローレベル
に反転し、前述のようにスイッチ素子をオンさせるよう
に動作する。また、転送パルスφ１はクロックラインＣ
Ｌ１に直接供給され、転送パルスφ１がローレベルにな
ると、奇数番目のスイッチ素子のうち、例えばスイッチ
素子Ｓ１がオンし、電源ＶDDからスイッチ素子Ｓ１、Ｍ
ＯＳトランジスタＮ３、ＭＯＳトランジスタＮ４を経由
してＧＮＤに駆動電流が供給される。
１′がローレベルになると、ＭＯＳトランジスタＰ２が
オン、ＭＯＳトランジスタＮ３がオフし、図５（ｂ）の
ようにクロックラインＣＬ１にハイレベルの転送パルス
φ１が供給される。また、転送パルスφ１′がハイレベ
ルになると、それに応じて転送パルスφ１はローレベル
に反転し、前述のようにスイッチ素子をオンさせるよう
に動作する。また、転送パルスφ１はクロックラインＣ
Ｌ１に直接供給され、転送パルスφ１がローレベルにな
ると、奇数番目のスイッチ素子のうち、例えばスイッチ
素子Ｓ１がオンし、電源ＶDDからスイッチ素子Ｓ１、Ｍ
ＯＳトランジスタＮ３、ＭＯＳトランジスタＮ４を経由
してＧＮＤに駆動電流が供給される。
【００２１】この場合、予め調整時において、ＭＯＳト
ランジスタＮ４のゲート端子の制御電圧ＶG を変化させ
ることによって、トランジスタＮ４のドレイン−ソース
間の抵抗値が調整されている。つまり、ＭＯＳトランジ
スタＮ４の抵抗値を可変することで、製造バラツキなど
でスイッチ素子の電流がバラツキを生じたとしても、ス
イッチ素子の動作電流が正常な転送を行える範囲内に入
るように調整されている。こうすることにより、簡単か
つ短時間で調整できるばかりでなく、動作電流の調整範
囲が広く、電流の微調整も可能であるため、今まで不良
品となった発光素子アレイも良品として使用できるよう
になり、発光素子アレイの歩留りの向上に寄与すること
ができる。また、電流制限用の抵抗が不要であるため、
その分実装スペースが小さくなり、装置の小型化にも寄
与することができる。
ランジスタＮ４のゲート端子の制御電圧ＶG を変化させ
ることによって、トランジスタＮ４のドレイン−ソース
間の抵抗値が調整されている。つまり、ＭＯＳトランジ
スタＮ４の抵抗値を可変することで、製造バラツキなど
でスイッチ素子の電流がバラツキを生じたとしても、ス
イッチ素子の動作電流が正常な転送を行える範囲内に入
るように調整されている。こうすることにより、簡単か
つ短時間で調整できるばかりでなく、動作電流の調整範
囲が広く、電流の微調整も可能であるため、今まで不良
品となった発光素子アレイも良品として使用できるよう
になり、発光素子アレイの歩留りの向上に寄与すること
ができる。また、電流制限用の抵抗が不要であるため、
その分実装スペースが小さくなり、装置の小型化にも寄
与することができる。
【００２２】次に、転送パルスφ２を出力する出力回路
についても、先の出力回路と同様にＭＯＳトランジスタ
Ｐ１とＮ１を組み合わせた構成になっており、共通に接
続されたゲート端子にロジック部２０２からの転送パル
スφ２′が入力されている。また、入力と出力の信号は
逆相になっていて、転送パルスφ２′を反転し、クロッ
クラインＣＬ２に転送パルスφ２として供給している。
転送パルスφ２は同様に直接クロックラインＣＬ２に供
給している。また、ＭＯＳトランジスタＮ１に直列にＭ
ＯＳトランジスタＮ２が接続され、ゲート端子の制御電
圧ＶG を変化させることで、ＭＯＳトランジスタＮ２の
ドレイン−ソース間の抵抗値を可変するようになってい
る。ここで、ロジック部２０２の転送パルスφ２′がハ
イレベルとなり、転送パルスφ２が図５（ｃ）のように
ローレベルになると、偶数番目のスイッチ素子のうち、
例えばスイッチ素子Ｓ２がオンし、スイッチ素子Ｓ２に
駆動電流が流れる。この場合も、調整時において、ＭＯ
ＳトランジスタＮ２のゲート端子の制御電圧ＶG を変化
させることにより、スイッチ素子の動作電流が正常な転
送を行える範囲内に入るように調整されている。従っ
て、この場合も、同様に簡単かつ短時間で調整でき、ま
た発光素子アレイの歩留りの向上にも寄与することがで
きる。
についても、先の出力回路と同様にＭＯＳトランジスタ
Ｐ１とＮ１を組み合わせた構成になっており、共通に接
続されたゲート端子にロジック部２０２からの転送パル
スφ２′が入力されている。また、入力と出力の信号は
逆相になっていて、転送パルスφ２′を反転し、クロッ
クラインＣＬ２に転送パルスφ２として供給している。
転送パルスφ２は同様に直接クロックラインＣＬ２に供
給している。また、ＭＯＳトランジスタＮ１に直列にＭ
ＯＳトランジスタＮ２が接続され、ゲート端子の制御電
圧ＶG を変化させることで、ＭＯＳトランジスタＮ２の
ドレイン−ソース間の抵抗値を可変するようになってい
る。ここで、ロジック部２０２の転送パルスφ２′がハ
イレベルとなり、転送パルスφ２が図５（ｃ）のように
ローレベルになると、偶数番目のスイッチ素子のうち、
例えばスイッチ素子Ｓ２がオンし、スイッチ素子Ｓ２に
駆動電流が流れる。この場合も、調整時において、ＭＯ
ＳトランジスタＮ２のゲート端子の制御電圧ＶG を変化
させることにより、スイッチ素子の動作電流が正常な転
送を行える範囲内に入るように調整されている。従っ
て、この場合も、同様に簡単かつ短時間で調整でき、ま
た発光素子アレイの歩留りの向上にも寄与することがで
きる。
【００２３】最後に、駆動信号φＩを出力する出力回路
についても、ＭＯＳトランジスタＰ３とＮ５を組み合わ
せた回路からなっており、共通に接続されたゲート端子
にロジック部２０２からの駆動信号φＩ′が入力されて
いる。出力回路は入力と出力が逆相になっていて、駆動
信号φＩ′を反転し、図５（ｄ）のような駆動信号φＩ
として抵抗ＲＩを介しクロックラインＣＬＩに供給され
る。即ち、ロジック部２０２からの駆動信号φＩ′がロ
ーレベルになると、トランジスタＰ３がオン、ＭＯＳト
ランジスタＮ５がオフし、その出力から図５（ｄ）のよ
うにハイレベルの駆動信号φＩがクロックラインＣＬＩ
に供給される。また、駆動信号φＩ′がハイレベルにな
ると、ＭＯＳトランジスタＰ３がオフ、ＭＯＳトランジ
スタＮ５がオンし、ローレベルの駆動信号φＩがクロッ
クラインＣＬＩに供給される。このとき、前述のように
スイッチ素子による転送動作に同期していずれかの発光
サイリスタがオンし、一定時間駆動電流が供給される。
についても、ＭＯＳトランジスタＰ３とＮ５を組み合わ
せた回路からなっており、共通に接続されたゲート端子
にロジック部２０２からの駆動信号φＩ′が入力されて
いる。出力回路は入力と出力が逆相になっていて、駆動
信号φＩ′を反転し、図５（ｄ）のような駆動信号φＩ
として抵抗ＲＩを介しクロックラインＣＬＩに供給され
る。即ち、ロジック部２０２からの駆動信号φＩ′がロ
ーレベルになると、トランジスタＰ３がオン、ＭＯＳト
ランジスタＮ５がオフし、その出力から図５（ｄ）のよ
うにハイレベルの駆動信号φＩがクロックラインＣＬＩ
に供給される。また、駆動信号φＩ′がハイレベルにな
ると、ＭＯＳトランジスタＰ３がオフ、ＭＯＳトランジ
スタＮ５がオンし、ローレベルの駆動信号φＩがクロッ
クラインＣＬＩに供給される。このとき、前述のように
スイッチ素子による転送動作に同期していずれかの発光
サイリスタがオンし、一定時間駆動電流が供給される。
【００２４】ここで、本実施形態では、発光サイリスタ
の発光強度のバラツキを抑えるために、駆動装置２０１
内のＭＯＳトランジスタのオン抵抗の抵抗値を抵抗ＲＩ
の抵抗値よりも十分に小さい値に設定している。一般
に、図１のような発光素子アレイを記録ヘッドに用い、
それを例えば複写機やプリンタなどに使用した場合、高
画質画像を得るためには発光素子の発光強度バラツキは
±５％以内が望ましく、より好ましくは±２％以内であ
る。ところが、駆動装置２０１内のＭＯＳトランジスタ
のオン抵抗はバラツキが大きく、±２０％程度もバラツ
キを生じることがある。そのため、オン抵抗のバラツキ
は発光素子の発光強度のバラツキとなって現われ、画像
の濃度ラムを生じる。
の発光強度のバラツキを抑えるために、駆動装置２０１
内のＭＯＳトランジスタのオン抵抗の抵抗値を抵抗ＲＩ
の抵抗値よりも十分に小さい値に設定している。一般
に、図１のような発光素子アレイを記録ヘッドに用い、
それを例えば複写機やプリンタなどに使用した場合、高
画質画像を得るためには発光素子の発光強度バラツキは
±５％以内が望ましく、より好ましくは±２％以内であ
る。ところが、駆動装置２０１内のＭＯＳトランジスタ
のオン抵抗はバラツキが大きく、±２０％程度もバラツ
キを生じることがある。そのため、オン抵抗のバラツキ
は発光素子の発光強度のバラツキとなって現われ、画像
の濃度ラムを生じる。
【００２５】そこで、発光サイリスタの駆動電流は、主
にその経路の抵抗であるＭＯＳトランジスタＮ５のオン
抵抗と抵抗ＲＩの抵抗に依存するため、バラツキの大き
いＭＯＳトランジスタのオン抵抗の抵抗値を抵抗ＲＩの
抵抗値よりも十分に小さくすることによって、発光強度
に現われるＭＯＳトランジスタのオン抵抗のバラツキの
影響を軽減している。抵抗ＲＩとしては、安価で精度の
よい外部抵抗（チップ抵抗など）を用いている。ＭＯＳ
トランジスタのオン抵抗の抵抗値は、抵抗ＲＩの抵抗値
の１０％以下、より好ましくは５％以下がよい。こうす
ることにより、発光サイリスタの駆動電流のバラツキを
抑えることができ、発光強度を安定化することができ
る。また、抵抗ＲＩは外部抵抗であるため、簡単に取り
換えることが可能であり、発光サイリスタの発光強度を
容易に変更することができる。
にその経路の抵抗であるＭＯＳトランジスタＮ５のオン
抵抗と抵抗ＲＩの抵抗に依存するため、バラツキの大き
いＭＯＳトランジスタのオン抵抗の抵抗値を抵抗ＲＩの
抵抗値よりも十分に小さくすることによって、発光強度
に現われるＭＯＳトランジスタのオン抵抗のバラツキの
影響を軽減している。抵抗ＲＩとしては、安価で精度の
よい外部抵抗（チップ抵抗など）を用いている。ＭＯＳ
トランジスタのオン抵抗の抵抗値は、抵抗ＲＩの抵抗値
の１０％以下、より好ましくは５％以下がよい。こうす
ることにより、発光サイリスタの駆動電流のバラツキを
抑えることができ、発光強度を安定化することができ
る。また、抵抗ＲＩは外部抵抗であるため、簡単に取り
換えることが可能であり、発光サイリスタの発光強度を
容易に変更することができる。
【００２６】図２は図１の発光素子アレイ１０１及び駆
動装置２０１を記録ヘッドに用いた場合の概略構成を示
した図である。発光素子アレイ１０１は複数個一列に配
列され、それに対応して駆動装置２０１が配列されてい
る。発光素子アレイ１０１は基板上に、駆動装置２０１
も集積化して駆動ＩＣとして基板上に搭載されるもので
あり、１ラインの長さに応じて所要の発光素子アレイと
駆動ＩＣを用いることで、複写機やプリンタなどの密着
光学系（記録ヘッド）として使用することができる。ま
た、個々の発光素子アレイと駆動装置は信号線３０１で
電気的に接続され、駆動装置の前述のようなスタートパ
ルスφＳ、転送パルスφ１，φ２、駆動信号φＩは信号
線３０１を通して発光素子アレイに供給している。な
お、図２では１つの駆動装置で１つの発光素子アレイを
駆動しているが、１つの駆動装置で複数の発光素子アレ
イを駆動することもできる。また、スタートパルスφＳ
は１つの駆動装置から各発光素子アレイに共通に与えて
もよい。
動装置２０１を記録ヘッドに用いた場合の概略構成を示
した図である。発光素子アレイ１０１は複数個一列に配
列され、それに対応して駆動装置２０１が配列されてい
る。発光素子アレイ１０１は基板上に、駆動装置２０１
も集積化して駆動ＩＣとして基板上に搭載されるもので
あり、１ラインの長さに応じて所要の発光素子アレイと
駆動ＩＣを用いることで、複写機やプリンタなどの密着
光学系（記録ヘッド）として使用することができる。ま
た、個々の発光素子アレイと駆動装置は信号線３０１で
電気的に接続され、駆動装置の前述のようなスタートパ
ルスφＳ、転送パルスφ１，φ２、駆動信号φＩは信号
線３０１を通して発光素子アレイに供給している。な
お、図２では１つの駆動装置で１つの発光素子アレイを
駆動しているが、１つの駆動装置で複数の発光素子アレ
イを駆動することもできる。また、スタートパルスφＳ
は１つの駆動装置から各発光素子アレイに共通に与えて
もよい。
【００２７】図３は本発明の他の実施形態を示した回路
図である。この実施形態は、スイッチ素子の駆動電流を
調整するＭＯＳトランジスタＮ２，Ｎ４の接続位置を変
えた例である。即ち、転送パルスφ１を出力する出力回
路において電流調整用のＭＯＳトランジスタＮ４はＭＯ
ＳトランジスタＰ２とＮ３の間に接続され、転送パルス
φ２を出力する出力回路においても電流調整用のＭＯＳ
トランジスタＮ２はＭＯＳトランジスタＰ１とＮ１の間
に接続されている。いずれにおいても、スイッチ素子の
駆動電流の経路に電流調整用のＭＯＳトランジスタが設
けられ、そのゲート端子の制御電圧ＶG を変化させるこ
とによって、スイッチ素子の電流を調整することが可能
である。従って、本実施形態においても、図１と全く同
様にスイッチ素子の動作電流が正常な転送を行える範囲
内に入るように調整することによって、調整の簡素化が
図れ、発光素子アレイの歩留りの向上にも寄与すること
ができる。
図である。この実施形態は、スイッチ素子の駆動電流を
調整するＭＯＳトランジスタＮ２，Ｎ４の接続位置を変
えた例である。即ち、転送パルスφ１を出力する出力回
路において電流調整用のＭＯＳトランジスタＮ４はＭＯ
ＳトランジスタＰ２とＮ３の間に接続され、転送パルス
φ２を出力する出力回路においても電流調整用のＭＯＳ
トランジスタＮ２はＭＯＳトランジスタＰ１とＮ１の間
に接続されている。いずれにおいても、スイッチ素子の
駆動電流の経路に電流調整用のＭＯＳトランジスタが設
けられ、そのゲート端子の制御電圧ＶG を変化させるこ
とによって、スイッチ素子の電流を調整することが可能
である。従って、本実施形態においても、図１と全く同
様にスイッチ素子の動作電流が正常な転送を行える範囲
内に入るように調整することによって、調整の簡素化が
図れ、発光素子アレイの歩留りの向上にも寄与すること
ができる。
【００２８】また、図３においては、駆動信号φＩを出
力する出力回路におけるＭＯＳトランジスタＰ３のドレ
イン端子の接続点が異なっている。本実施形態では、Ｍ
ＯＳトランジスタＰ３のドレイン端子をクロックライン
ＣＬＩ側に接続している。それ以外は図１と同じで、Ｍ
ＯＳトランジスタＮ５のオン抵抗の抵抗値を抵抗ＲＩの
抵抗値よりも十分に小さくしている。このように構成し
ても、図１の実施形態と全く同様にＭＯＳトランジスタ
のオン抵抗のバラツキの影響を軽減でき、発光サイリス
タの発光強度を安定化することが可能である。
力する出力回路におけるＭＯＳトランジスタＰ３のドレ
イン端子の接続点が異なっている。本実施形態では、Ｍ
ＯＳトランジスタＰ３のドレイン端子をクロックライン
ＣＬＩ側に接続している。それ以外は図１と同じで、Ｍ
ＯＳトランジスタＮ５のオン抵抗の抵抗値を抵抗ＲＩの
抵抗値よりも十分に小さくしている。このように構成し
ても、図１の実施形態と全く同様にＭＯＳトランジスタ
のオン抵抗のバラツキの影響を軽減でき、発光サイリス
タの発光強度を安定化することが可能である。
【００２９】
【発明の効果】以上説明したように本発明によれば、転
送用スイッチ素子の電流を可変抵抗素子の制御端子の制
御電圧を変化させることで調整できるので、簡単且つ短
時間でスイッチ素子の電流を転送を正常に行える動作範
囲内に調整することができ、記録素子アレイの歩留まり
を向上することができる。また、発光素子に直接駆動電
流を供給する出力回路の内部抵抗の抵抗値を電流制限用
の外部抵抗の抵抗値より小さくしているので、発光素子
の駆動電流のばらつきを抑え、画像品質を向上すること
ができる。
送用スイッチ素子の電流を可変抵抗素子の制御端子の制
御電圧を変化させることで調整できるので、簡単且つ短
時間でスイッチ素子の電流を転送を正常に行える動作範
囲内に調整することができ、記録素子アレイの歩留まり
を向上することができる。また、発光素子に直接駆動電
流を供給する出力回路の内部抵抗の抵抗値を電流制限用
の外部抵抗の抵抗値より小さくしているので、発光素子
の駆動電流のばらつきを抑え、画像品質を向上すること
ができる。
【図１】本発明の一実施形態を示した回路図である。
【図２】図１の実施形態の発光素子アレイと駆動装置を
用いて記録ヘッドを構成した場合の概略構成を示した図
である。
用いて記録ヘッドを構成した場合の概略構成を示した図
である。
【図３】本発明の他の実施形態を示した回路図である。
【図４】自己走査機能を有する発光素子アレイの例を示
した回路図である。
した回路図である。
【図５】図４の発光素子アレイの動作を説明するための
タイムチャートである。
タイムチャートである。
１０１ 発光素子アレイ ２０１ 駆動装置 ２０２ ロジック部 Ｓ１〜Ｓ４ スイッチ素子（サイリスタ） Ｄ１〜Ｄ３ ダイオード Ｌ１〜Ｌ４ 発光サイリスタ Ｐ１〜Ｐ３ Ｐチャネル型ＭＯＳトランジスタ Ｎ１〜Ｎ５ Ｎチャネル型ＭＯＳトランジスタ ＲＩ 抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) B41J 2/515 B41J 2/44 B41J 2/45 B41J 2/455 H01L 33/00
Claims (4)
- 【請求項１】 発光素子アレイと前記発光素子アレイを
駆動する駆動装置からなる記録素子アレイにおいて、 前記発光素子アレイは、複数の発光素子と、前記複数の
発光素子を走査する複数のスイッチ素子とを有し、 前記駆動装置は前記複数のスイッチ素子に電流を供給す
る経路に可変抵抗素子を有し、 前記可変抵抗素子は、前記複数のスイッチ素子に供給す
る駆動電流を変えるために、転送パルスとは独立に制御
電圧を印加する制御端子を有することを特徴とする記録
素子アレイ 。 - 【請求項２】 発光素子アレイと前記発光素子アレイを
駆動する駆動装置からなる記録素子アレイにおいて、 前記発光素子アレイは、複数の発光素子と、前記複数の
発光素子を走査する複数のスイッチ素子とを有し、 前記駆動装置は前記複数の発光素子に直接駆動電流を供
給する為に、駆動電流を出力する出力回路を有し、 前記出力回路は内部抵抗を持ち、 前記複数の発光素子に前記駆動装置から直接駆動電流を
供給するための経路に外部抵抗を有し、 前記内部抵抗の抵抗値は前記外部抵抗の抵抗値より小さ
いことを特徴とする記録素子アレイ 。 - 【請求項３】 発光素子アレイと前記発光素子アレイを
駆動する駆動装置からなる記録素子アレイにおいて、 前記発光素子アレイは、複数の発光素子と、前記複数の
発光素子を走査する複数のスイッチ素子とを有し、 前記駆動装置は、前記複数のスイッチ素子に電流を供給
する経路に可変抵抗素子を有し、且つ、前記複数の発光
素子に直接駆動電流を供給する為に、駆動電流 を出力す
る出力回路を有し、 前記可変抵抗素子は前記複数のスイッチ素子に供給する
駆動電流を変えるために、転送パルスとは独立に制御電
圧を印加する制御端子を有し、 前記出力回路は内部抵抗を持ち、 前記複数の発光素子に前記駆動装置から直接駆動電流を
供給するための経路に外部抵抗を有し、 前記内部抵抗の抵抗値は前記外部抵抗の抵抗値より小さ
いことを特徴とする記録素子アレイ 。 - 【請求項４】 前記内部抵抗の抵抗値は、前記外部抵抗
の抵抗値の１０％以下であることを特徴とする請求項２
及び３に記載の記録素子アレイ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4910096A JP3308801B2 (ja) | 1996-03-06 | 1996-03-06 | 記録素子アレイ |
| TW086102773A TW391928B (en) | 1996-03-06 | 1997-03-05 | Recording head and image forming apparatus using the same |
| US08/812,306 US5969744A (en) | 1996-03-06 | 1997-03-05 | Recording head and image forming apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4910096A JP3308801B2 (ja) | 1996-03-06 | 1996-03-06 | 記録素子アレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09240057A JPH09240057A (ja) | 1997-09-16 |
| JP3308801B2 true JP3308801B2 (ja) | 2002-07-29 |
Family
ID=12821684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4910096A Expired - Lifetime JP3308801B2 (ja) | 1996-03-06 | 1996-03-06 | 記録素子アレイ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5969744A (ja) |
| JP (1) | JP3308801B2 (ja) |
| TW (1) | TW391928B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000203078A (ja) * | 1999-01-18 | 2000-07-25 | Canon Inc | 駆動制御装置および駆動制御方法 |
| JP4457437B2 (ja) * | 1999-08-30 | 2010-04-28 | 富士ゼロックス株式会社 | 自己走査型発光装置 |
| US6710794B1 (en) * | 1999-08-31 | 2004-03-23 | Canon Kabushiki Kaisha | Light print head |
| US6703790B2 (en) * | 2000-04-06 | 2004-03-09 | Nippon Sheet Glass Co., Ltd. | Method for driving a self-scanning light-emitting array |
| EP1316430A1 (en) * | 2000-09-05 | 2003-06-04 | Nippon Sheet Glass Co., Ltd. | Self-scanned light-emitting device array, its driving method, and driving circuit |
| US6981753B2 (en) * | 2002-02-11 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Glass-fiber thermal inkjet print head |
| JP2006007520A (ja) * | 2004-06-24 | 2006-01-12 | Rohm Co Ltd | 有機ｅｌプリンタ |
| EP2006918A4 (en) * | 2006-02-20 | 2012-05-30 | Kyocera Corp | LUMINESCENT ELEMENT ARRAY, LIGHT-EMITTING DEVICE, AND IMAGE FORMING DEVICE |
| JP4545203B2 (ja) * | 2008-03-18 | 2010-09-15 | 株式会社沖データ | 光プリントヘッドおよび画像形成装置 |
| JP4803238B2 (ja) * | 2008-11-10 | 2011-10-26 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
| JP4656227B2 (ja) * | 2008-11-11 | 2011-03-23 | 富士ゼロックス株式会社 | 発光素子ヘッドおよび画像形成装置 |
| JP4811450B2 (ja) * | 2008-11-11 | 2011-11-09 | 富士ゼロックス株式会社 | 発光装置、発光素子チップ |
| JP5460350B2 (ja) | 2010-01-22 | 2014-04-02 | 株式会社沖データ | 駆動回路、駆動装置及び画像形成装置 |
| JP5128625B2 (ja) * | 2010-03-24 | 2013-01-23 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP5103502B2 (ja) * | 2010-05-21 | 2012-12-19 | 株式会社沖データ | 駆動装置、プリントヘッド及び画像形成装置 |
| JP2013046988A (ja) * | 2011-07-27 | 2013-03-07 | Ricoh Co Ltd | インクジェット記録ヘッド、インクジェット記録装置 |
| JP7119834B2 (ja) * | 2018-09-26 | 2022-08-17 | 富士フイルムビジネスイノベーション株式会社 | 発光装置、光源装置、プリントヘッド及び画像形成装置 |
| CN109300445B (zh) | 2018-12-05 | 2021-11-30 | 惠科股份有限公司 | 阵列基板行驱动电路及显示装置 |
| US11914939B1 (en) * | 2020-08-07 | 2024-02-27 | Synopsys, Inc. | Clock re-convergence pessimism removal through pin sharing during clock tree planning |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59222381A (ja) * | 1983-05-31 | 1984-12-14 | Mitsubishi Paper Mills Ltd | インクジエツト用記録媒体 |
| JP2577034B2 (ja) * | 1988-03-18 | 1997-01-29 | 日本板硝子株式会社 | 自己走査形発光素子アレイおよびその駆動方法 |
| EP0335553B1 (en) * | 1988-03-18 | 1999-09-15 | Nippon Sheet Glass Co., Ltd. | Self-scanning light-emitting element array |
| JPH02288375A (ja) * | 1989-04-28 | 1990-11-28 | Ricoh Co Ltd | 発光ダイオード用発光制御回路装置 |
| JPH04117709A (ja) * | 1990-09-03 | 1992-04-17 | Nec Ic Microcomput Syst Ltd | 定電流回路 |
| JP3315515B2 (ja) * | 1994-01-07 | 2002-08-19 | 旭硝子株式会社 | インクジェット記録物の製造方法およびインクジェットプリンター用記録シート |
| JP3443940B2 (ja) * | 1994-06-21 | 2003-09-08 | 旭硝子株式会社 | インクジェット記録型カードの製造方法およびインクジェット記録型カード用記録媒体 |
| EP0782934B1 (en) * | 1995-07-20 | 2000-07-05 | Bando Chemical Industries, Ltd. | Transfer sheet for sublimation heat-transfer printing and process for production thereof |
| DE69805673T2 (de) * | 1997-02-18 | 2003-01-23 | Canon Kk | Aufzeichnungsmaterial sowie Tintenstrahldruckverfahren unter Verwendung desselbe |
-
1996
- 1996-03-06 JP JP4910096A patent/JP3308801B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-05 TW TW086102773A patent/TW391928B/zh not_active IP Right Cessation
- 1997-03-05 US US08/812,306 patent/US5969744A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5969744A (en) | 1999-10-19 |
| JPH09240057A (ja) | 1997-09-16 |
| TW391928B (en) | 2000-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3308801B2 (ja) | 記録素子アレイ | |
| JP4290627B2 (ja) | 表示素子駆動装置及びその表示素子駆動装置を備えた表示装置並びに表示素子駆動方法 | |
| KR101094085B1 (ko) | 자기 주사형 발광소자 어레이의 구동방법 | |
| US7012587B2 (en) | Matrix display device, matrix display driving method, and matrix display driver circuit | |
| US11385561B2 (en) | Driving apparatus and printing apparatus | |
| JP4420468B2 (ja) | 駆動回路、ｌｅｄヘッド及び画像形成装置 | |
| KR100702352B1 (ko) | 자기 주사형 발광 장치 | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| US5166702A (en) | LED printhead with improved current mirror driver and driver chip therefor | |
| KR20020025879A (ko) | 자기 주사형 발광 소자 어레이의 구동 방법 | |
| JP4439552B2 (ja) | 電流源装置 | |
| US20110262184A1 (en) | Driver circuit, print head, and image forming apparatus | |
| JP3975669B2 (ja) | 発光素子アレイ駆動装置 | |
| US6137523A (en) | Reducing pixel footprint in a light emitter array using organic light emitting diodes | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| JP4438174B2 (ja) | 自己走査型発光素子アレイの駆動方法 | |
| JP4588429B2 (ja) | 駆動回路、発光ダイオードヘッド、及び画像形成装置 | |
| JP3387803B2 (ja) | Ｌｅｄアレー駆動装置 | |
| JPH11192744A (ja) | Ｌｅｄアレイ駆動装置および方法 | |
| JP2001287398A (ja) | 自己走査型発光素子アレイおよびその駆動方法 | |
| JP6468920B2 (ja) | 発光駆動回路及び画像形成装置 | |
| JP3322621B2 (ja) | 印字駆動用集積回路 | |
| JPH09127914A (ja) | 自己走査型発光装置 | |
| JP2005094221A (ja) | ソースフォロワ回路およびそれを備える表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |