JPH09127914A

JPH09127914A - 自己走査型発光装置

Info

Publication number: JPH09127914A
Application number: JP28001795A
Authority: JP
Inventors: Seiji Ono; 誠治大野; Yukihisa Kusuda; 幸久楠田; Shunsuke Otsuka; 俊介大塚
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 1995-10-27
Filing date: 1995-10-27
Publication date: 1997-05-16
Anticipated expiration: 2015-10-27
Also published as: JP3604474B2

Abstract

(57)【要約】【課題】発光サイリスタ・アレイの各サイリスタのス
イッチング速度を均一にした自己走査型発光装置を提供
する。【解決手段】発光サイリスタアレイＤ₃₂の終端に、４
個のダイオードＤ₀および４個の負荷抵抗Ｒ_Lよりなる
ラダー構造１０を付加して、負荷抵抗の増加を補償する
構成である。このようなラダー構造の負荷抵抗補償回路
を付加することにより、発光状態の転送がアレイの終端
に入ってきても、発光サイリスタのゲート側の時定数は
変化しないので最後の発光サイリスタＴ₃₂が発光を終了
するまで各発光サイリスタのスイッチング速度は同じで
ある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多数個の発光素子
を同一基板上に集積することにより形成された自己走査
型発光装置に関する。

【０００２】

【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイはその駆動用ＩＣと組み合わせて光プ
リンタ等の書き込み用光源として利用されている。本発
明者らは発光素子アレイの構成要素としてＰＮＰＮ構造
を持つ発光サイリスタに注目し、発光点の自己走査が実
現できることを既に特許出願（特開平１−２３８９６２
号、特開平２−１４５８４号、特開平２−９２６５０
号、特開平２−９２６５１号）し、光プリンタ用光源と
して実装上簡便となること、発光素子ピッチを細かくで
きること、コンパクトな自己走査型発光装置を作製でき
ること等を示した。

【０００３】本発明者らが行ったこれらの発明の一例と
して、特開平２−１４５８４号公報に示すダイオードに
よる電位結合を用いた、２相クロック駆動により自己走
査が可能な発光素子アレイを有する発光装置を図１
（Ａ）に示す。φ₁，φ₂は共に、図１（Ｂ）に示すよ
うに、ハイレベル時間とローレベル時間との比（デュー
ティ比）がほぼ１：１である転送用クロックパルスであ
り、Ｖ_GKは電源（通常５Ｖ）である。Ｔ₁〜Ｔ₅は発光
素子として用いられる発光サイリスタ、Ｄ₁〜Ｄ₅は電
位結合用ダイオード、Ｇ₁〜Ｇ₅は発光サイリスタＴ₁
〜Ｔ₅のゲート電極である。Ｒ_Lはゲート電極の負荷抵
抗であり、ゲート電極への電流を制限する。

【０００４】動作を簡単に説明する。まず転送用クロッ
クパルスφ₂の電圧がハイレベルで、発光サイリスタを
Ｔ₂がオン状態（発光状態）であるとする。このとき、
ゲート電極Ｇ₂の電位はＶ_GKの５Ｖからほぼ０Ｖにまで
低下する。この電位降下の影響はダイオードＤ₂によっ
てゲート電極Ｇ₃に伝えられ、その電位を約１Ｖ（ダイ
オードＤ₂の順方向立上り電圧）に設定する。しかし、
ダイオードＤ₁は逆バイアス状態であるためゲート電極
Ｇ₁への電位の接続は行われず、ゲート電極Ｇ₁の電位
は５Ｖのままとなる。発光サイリスタのターンオン電位
は、ゲート電極電位＋ＰＮ接合の拡散電位（約１Ｖ）で
近似されるから、次の転送用クロックパルスφ₁のハイ
レベル電圧は約２Ｖ（発光サイリスタＴ₃をオンさせる
ために必要な電圧）以上でありかつ約４Ｖ（発光サイリ
スタＴ₅をオンさせるために必要な電圧）以下に設定し
ておけば発光サイリスタＴ₃のみがオンし、これ以外の
発光サイリスタはオフのままにすることができる。従っ
て２本の転送用クロックパルスで発光状態が転送される
ことになる。

【０００５】

【発明が解決しようとする課題】発光状態のスイッチン
グ速度は、オンしようとする発光サイリスタのゲート電
極側のＣＲ時定数により定まる。図２（Ａ）に、発光サ
イリスタＴ₂がオンしているときのゲート電位を示す。
ゲート電位は、オンしている発光サイリスタＴ₂からＴ
₃，Ｔ₄，Ｔ₅，Ｔ₆，Ｔ₇へ順次、０，１，２，３，
４，５Ｖになる。図２（Ｂ）にゲート電位勾配を示す。
このようなゲート電位勾配のもとで、ゲート電極Ｇ₂，
Ｇ₃，Ｇ₄，Ｇ₅，Ｇ₆に接続された負荷抵抗Ｒ_Lに電
流が流れる。今、各負荷抵抗Ｒ_Lの抵抗値を１００ｋΩ
とした場合、次にオンすべき発光サイリスタＴ₃のゲー
ト電極Ｇ₃から見た場合、等価的に約３０ｋΩの負荷抵
抗Ｒが接続されているように見える。寄生容量をＣとし
た場合、前述したように、時定数ＣＲによって、発光サ
イリスタのスイッチング速度が定まる。

【０００６】発光サイリスタの発光状態が転送されるに
つれて、図２（Ｂ）のゲート電位勾配もそのまま順次ず
れていくが、発光サイリスタの終端付近（最後の発光サ
イリスタから５個以内）に入ると、負荷抵抗に流れる電
流が減少して、等価的な抵抗Ｒが上がってくる。

【０００７】この状態を、図３（Ａ）に示す。発光装置
を３２ビット、最後の発光サイリスタをＴ₃₂として、今
発光サイリスタＴ₂₉がオンしているとする。発光サイリ
スタＴ₂₉，Ｔ₃₀，Ｔ₃₁，Ｔ₃₂のゲートの電位勾配は図３
（Ｂ）に示すようになる。このような状態で、次にオン
すべき発光サイリスタＴ₃₀のゲート電極Ｇ₃₀から見た負
荷抵抗Ｒは等価的に３０ｋΩより大きくなり、最後の発
光サイリスタＴ₃₂をオンするときの負荷抵抗はＲ_L（１
００ｋΩ）となる。図４は、終端付近でのこのような負
荷抵抗の変化を示すグラフである。

【０００８】このように発光サイリスタのオン状態が終
端に近づくと等価的な負荷抵抗Ｒが大きくなる結果、Ｃ
Ｒ時定数が大きくなり終端付近でスイッチング速度が遅
くなり、全発光サイリスタを通じての均一なスイッチン
グ速度が得られないといった問題が生じる。

【０００９】本発明の目的は、このような問題を解決し
た、自己走査型発光装置の構造を提供することにある。

【００１０】

【課題を解決するための手段】本発明は、しきい電圧ま
たはしきい電流の制御電極を有する発光素子を複数個配
列し、各発光素子の前記制御電極をその近傍に位置する
少なくとも１つの発光素子の制御電極に、接続用抵抗ま
たは電気的に一方向性を有する電気素子を介して接続す
るとともに、各発光素子の前記制御電極に電源ラインを
負荷抵抗を介して接続し、かつ各発光素子にクロックパ
ルスラインを接続して形成した自己走査型発光装置にお
いて、最終段の前記接続用抵抗または電気素子の後段
に、負荷抵抗補償回路を設けたことを特徴とする。

【００１１】本発明は、スイッチング動作のためのしき
い電圧またはしきい電流の制御電極を有するスイッチ素
子を複数個配列し、各スイッチ素子の前記制御電極をそ
の近傍に位置する少なくとも１つのスイッチ素子の制御
電極に、接続用抵抗または電気的に一方向性を有する電
気素子を介して接続するとともに、各スイッチ素子の制
御電極に電源ラインを負荷抵抗を介して接続し、かつ各
スイッチ素子にクロックパルスラインを接続して形成し
たスイッチング素子アレイと、しきい電圧またはしきい
電流の制御電極を有する発光素子を複数個配列した発光
素子アレイとからなり、前記発光素子アレイの各制御電
極を前記スイッチ素子の制御電極と電気的手段にて接続
し、各発光素子に発光のための電流を印加するラインを
設けた自己走査型発光装置において、最終段の前記接続
用抵抗または電気素子の後段に、負荷抵抗補償回路を設
けたことを特徴とする。

【００１２】

【発明の実施の形態】

【実施例１】図５は、図１の自己走査型発光装置に本発
明を適用した一実施例である。発光サイリスタアレイの
終端に、４個のダイオードＤ₀および４個の負荷抵抗Ｒ
_Lよりなるラダー構造１０を付加して、負荷抵抗の増加
を補償する構成である。このようなラダー構造の負荷抵
抗補償回路を付加することにより、発光状態の転送がア
レイの終端に入ってきても、発光サイリスタのゲート側
の時定数は変化しないので最後の発光サイリスタＴ₃₂が
発光を終了するまで、各発光サイリスタのスイッチング
速度は同じである。

【００１３】

【実施例２】図６は、本発明の実施例２の回路を示す。
本実施例は、図５の実施例では負荷抵抗とダイオードと
のラダー構造は面積を占めるので、占有面積を小さくす
るために最終段のダイオードＤ₃₂に抵抗のみを付加する
ことにより負荷抵抗の増加を補償するようにしたもので
ある。具体的には、１００ｋΩの負荷抵抗Ｒ_Lを３個並
列に接続したラダー構造の終端抵抗（１００ｋΩ／３）
２０とする。

【００１４】図７は、最終ダイオードに１００ｋΩ／３
の終端抵抗を付加した場合の負荷抵抗の分布の計算例を
示す。終端に近づくにつれて、負荷抵抗は少し低下する
が、実用上は問題とはならない。

【００１５】

【実施例３】実施例２の回路の具体的な半導体構造にお
いては、発光サイリスタと、そのゲートに接続されるダ
イオードとが、ＰＮＰＮ構造の１つの島に形成されてい
る。図８に最終段の発光サイリスタＴ₃₂とダイオードＤ
₃₂との構造断面図を示す。

【００１６】Ｎ形基板１上に、Ｎ形半導体層２４、Ｐ形
半導体層２３、Ｎ形半導体層２２、Ｐ形半導体層２１が
順次積層されている。ＰＮＰＮ構造（２１，２２，２
３，２４）で発光サイリスタＴ₃₂が形成されＰＮ構造
（２１，２２）でダイオードＤ₃₂が形成される。ダイオ
ードＤ₃₂は、発光サイリスタの構造を利用して構成され
るので、ダイオードＤ₃₂の部分は、下層の半導体層２
３，２４と共に、寄生サイリスタを構成する。この寄生
サイリスタがオンしたとき、ラダー構造の終端抵抗（Ｒ
_L／３）２０を経て流れる電流が寄生サイリスタの保持
電流以上であれば、発光サイリスタＴ₃₂がオフとなって
も寄生サイリスタはオンし続け、動作上不都合が生じる
可能性がある。

【００１７】そこで、本実施例では、このような問題を
生じないように、最終段のダイオードＤ₃₂を除去した構
成とする。図９に、その構成を示す。

【００１８】

【実施例４】以下の実施例では、本発明を適用できる自
己走査型発光装置を説明する。

【００１９】図１０に本実施例の発光装置の等価回路図
を示す。発光素子として、発光サイリスタＴ（−２）〜
Ｔ（＋２）を用い、発光サイリスタＴ（−２）〜Ｔ（＋
２）には、各々ゲート電極Ｇ_-2〜Ｇ₊₂が設けられてい
る。各々のゲート電極には、負荷抵抗Ｒ_Lを介して電源
電圧Ｖ_GKが印加される。また、各々のゲート電極Ｇ_-2〜
Ｇ₊₂は、相互作用を作るために抵抗Ｒ_Iを介して電気的
に接続されている。また、各単体発光サイリスタのアノ
ード電極に、３本の転送クロックライン（φ₁，φ₂，
φ₃）が、それぞれ３素子おきに（繰り返されるよう
に）接続される。

【００２０】動作を説明すると、まず転送クロックφ₃
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性から、
ゲート電極Ｇ₀は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを仮に５ボルトとすると、負荷抵抗Ｒ_L、相
互作用抵抗Ｒ_Iのネットワークから各発光サイリスタの
ゲート電圧が決まる。そして、発光サイリスタＴ（０）
に近い素子のゲート電圧が最も低下し、以降順にＴ
（０）から離れるにしたがいゲート電圧は上昇してい
く。これは次のように表せる。

【００２１】Ｖ_G0＜Ｖ_G1＝Ｖ_G-1＜Ｖ_G2＝Ｖ_G-2 （１）これらの電圧の差は、負荷抵抗Ｒ_L，相互作用抵抗Ｒ_I
の値を適当に選択することにより設定することができ
る。

【００２２】３端子サイリスタのアノード側のターンオ
ン電圧Ｖ_ONは、ゲート電圧より拡散電位Ｖ_difだけ高い
電圧となることが知られている。

【００２３】Ｖ_ON≒Ｖ_G＋Ｖ_dif （２）したがって、アノードにかける電圧をこのターンオン電
圧Ｖ_ONより高く設定すれば、その発光サイリスタはオン
することになる。

【００２４】さてこの発光サイリスタＴ（０）がオンし
ている状態で、次の転送クロックパルスφ₁にハイレベ
ル電圧Ｖ_Hを印加する。このクロックパルスφ₁は発光
サイリスタＴ（＋１）とＴ（―２）に同時に加わるが、
ハイレベル電圧Ｖ_Hの値を次の範囲に設定すると、発光
サイリスタＴ（＋１）のみをオンさせることができる。

【００２５】Ｖ_G-2＋Ｖ_dif＞Ｖ_H＞Ｖ_G+1＋Ｖ_dif （３）これで発光サイリスタＴ（０），Ｔ（＋１）が同時にオ
ンしていることになる。そしてクロックパルスφ₃のハ
イレベル電圧を切ると、発光サイリスタＴ（０）がオフ
となりオン状態の転送ができたことになる。

【００２６】このように、本実施例では抵抗ネットワー
クで各発光サイリスタのゲート電極間を結ぶことによ
り、発光サイリスタに転送機能をもたせることが可能と
なる。

【００２７】上に述べたような原理から、転送クロック
φ₁，φ₂，φ₃のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。

【００２８】このような自己走査型発光装置において
は、図１１（Ａ）に示すように、最終段の発光サイリス
タＴ₃₂に、負荷抵抗補償回路として負荷抵抗Ｒ_Lと相互
作用抵抗Ｒ_Iとからなるラダー構造の終端抵抗３０を付
加する。

【００２９】このラダー構造は、抵抗のみよりなるの
で、その等価抵抗Ｒ_Eは、次式で表される。

【００３０】

【数１】

【００３１】したがって、実際には、図１１（Ｂ）に示
すように、負荷抵抗補償回路として、この等価抵抗Ｒ_E
のみを付加すれば良い。

【００３２】

【実施例５】本実施例は、本発明者らが特開平２−２６
３６６８号公報にて開示した自己走査型発光装置であっ
て、本発明を適用できる例の１つである。

【００３３】本実施例の発光装置の原理を説明するため
の等価回路図を図１２に示す。

【００３４】この発光装置は、スイッチ素子Ｔ（−１）
〜Ｔ（２）、書き込み用発光素子Ｌ（−１）〜Ｌ（２）
からなる。スイッチ素子部分の構成は、ダイオード接続
を用いた例を示している。スイッチ素子のゲート電極Ｇ
_-1〜Ｇ₁は、書き込み用発光素子のゲートにも接続され
る。書き込み用発光素子のアノードには、書き込み信号
Ｓ_inが加えられている。

【００３５】以下に、この発光装置の動作を説明する。
いま、スイッチ素子Ｔ（０）がオン状態にあるとする
と、ゲート電極Ｇ₀の電圧は、Ｖ_GK（ここでは５ボルト
と想定する）より低下し、ほぼ零ボルトとなる。したが
って、書き込み信号Ｓ_inの電圧が、ＰＮ接合の拡散電位
（約１ボルト）以上であれば、発光素子Ｌ（０）を発光
状態とすることができる。

【００３６】これに対し、ゲート電極Ｇ_-1は約５ボルト
であり、ゲート電極Ｇ₁は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓ_inの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓ_inラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。

【００３７】発光強度は書き込み信号Ｓ_inに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓ_inラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。

【００３８】本実施例の自己走査型発光装置において
は、最終段のスイッチ素子に、図５に示したラダー構造
１０または図６に示したラダー構造２０を付加すれば良
い。

【００３９】

【実施例６】本実施例は、複数の発光素子を同時に発光
できるようにした自己走査型発光装置である。この発光
装置の等価回路図を、図１３に示す。

【００４０】図１２の回路と異なるのは、発光素子を３
つずつのブロックとし、１ブロック内の発光素子は１つ
のスイッチ素子によって制御し、かつ１ブロック内の発
光素子にそれぞれ別々の書き込み信号ラインＳ_in１，Ｓ
_in２，Ｓ_in３を接続して、発光素子の発光を制御した点
である。図中、発光素子Ｌ₁（−１），Ｌ₂（−１），
Ｌ₃（−１）、発光素子Ｌ₁（０），Ｌ₂（０），Ｌ₃
（０）、発光素子Ｌ₁（−１），Ｌ₂（−１），Ｌ
₃（−１）等が、ブロック化された発光素子を示してい
る。

【００４１】動作は図９の回路と同じで、１素子ずつＳ
_inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。

【００４２】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。

【００４３】実施例４にて説明してきた発光装置では、
発光しているポイントは常に一つで、上記の場合ではこ
の発光の強度を変化させて画像を書き込むことになる。
これを用いて光プリンタを形成すると、通常使用されて
いる光プリンタ用ＬＥＤアレイ（これは画像を書き込む
ポイントに位置するＬＥＤが、同時に発光するよう駆動
ＩＣによって制御されている）に比べ、画像書き込み時
に３４００倍の輝度が必要となり、発光効率が同じなら
ば３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。

【００４４】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。

【００４５】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例１７の発光装置に比べて
１素子の発光時間は３倍となる。したがって、オン状態
の発光素子に流す電流は１／３でよく、実施例１７に比
べ長寿命化することが可能である。

【００４６】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。

【００４７】本実施例の自己走査型発光装置において
は、最終段のスイッチ素子に、図５に示したラダー構造
１０または図６に示したラダー構造２０を付加すれば良
い。

【００４８】

【実施例７】以下に、デューティをさらに向上すること
ができる自己走査型発光装置の例を、図１４，図１５，
図１６を用いて説明する。図１１は本実施例の発光装置
のブロック構成図である。

【００４９】本実施例の発光装置は、シフトレジスタ２
００，書き込みスイッチアレイ２０１，リセットスイッ
チアレイ２０２，発光素子アレイ２０３から構成され
る。各々のアレイはＮ個の素子からなっており、その番
号を（１）〜（Ｎ）とする。

【００５０】シフトレジスタ２００は、電源Ｖ₁、複数
の転送パルスφ、およびスタートパルスφ_Sにより駆動
され、オン状態が転送（自己走査）される。転送方向
は、ここでは左から右、すなわち（１）から（Ｎ）とし
てある。

【００５１】書き込みスイッチアレイ２０１は、画像信
号Ｖ_INを発光素子アレイ２０３に書き込むスイッチであ
り、シフトレジスタ２００に同期する。つまり、時刻ｔ
にオン状態であるシフトレジスタ２００に対応する発光
素子アレイ２０３のビットに、画像信号Ｖ_IN（ｔ）を書
き込む働きを有する。

【００５２】この画像信号Ｖ_INの書き込みは、本実施例
では各ビットとも同じ番号内で行われるようにされてい
る。一度書き込まれた発光情報は、発光素子アレイ２０
３に保持される。

【００５３】一方、シフトレジスタ２００は、同時にリ
セットスイッチアレイ２０２もアドレスするよう構成さ
れている。ただし、番号（１）のシフトレジスタ出力は
番号（２）のリセットスイッチに、番号（２）のシフト
レジスタ出力は番号（３）のリセットスイッチになど、
１ビット転送方向へ進んだ素子に接続されている。

【００５４】このリセットスイッチがアドレスされる
と、発光素子はリセットされる。すなわち、シフトレジ
スタがオンすると、このシフトレジスタより１ビット転
送方向へ進んだ発光素子は、発光状態，非発光状態に関
わらず、一旦非発光状態（オフ状態）に戻される。

【００５５】このような構成になっていれば、画像信号
の時間変化が発光素子の位置変化として書き込まれ、発
光素子に画像情報が書き込まれて発光による画像パター
ンが構成される。そして次の画像信号を書き込む際、リ
セットスイッチにより書き込まれた画像情報は消去さ
れ、そのすぐ後に新たな画像情報が書き込まれる。この
ため、発光素子はほぼ常時点灯に近い状態となり、デュ
ーティはほぼ１となる。

【００５６】ここではシフトレジスタ２００を１つのみ
設け、この出力を画像信号書き込み、およびリセットの
両方に用いるよう構成したが、シフトレジスタを２つ設
け、それぞれ画像信号書き込み用およびリセット用とし
て用いてもよい。

【００５７】図１５に、図１４で説明した機能を発光サ
イリスタおよびトランジスタで構成した回路を示す。シ
フトレジスタ２００は、サイリスタＴ_S（１）〜Ｔ
_S（４）により構成される。各サイリスタはトランジス
タＴｒ₁，Ｔｒ₂で構成され、そのゲートが負荷抵抗Ｒ
_L，結合用抵抗Ｒ_Iを介して隣接するサイリスタおよび
電源Ｖ₁に接続される。このシフトレジスタの出力はゲ
ートから取り出され、出力電圧Ｖ_O（１）〜Ｖ_O（３）
と表示されている。（１）〜（３）は各ビットの番号で
ある。図中、転送クロックラインの電流を制限する抵抗
は、抵抗Ｒ_eで表している。

【００５８】書き込みスイッチとして、ＰＮＰトランジ
スタＴｒ₃（１）〜Ｔｒ₃（３）を用い、リセットスイ
ッチとして、ＮＰＮトランジスタＴｒ₄（１）〜Ｔｒ₄
（３）を用いている。抵抗Ｒ_eは、発光素子に流れる電
流を制限する抵抗である。また発光素子として、トラン
ジスタＴｒ₅，Ｔｒ₆の組合せで表示される発光サイリ
スタを用いている。この発光サイリスタの特性として、
一度オンしてしまうと電源を落とすまでオンし続けると
いう特徴を持ち、これを発光のメモリ機能として利用す
る。

【００５９】この回路の動作を、図１６に示すパルスタ
イミング図を用いて説明する。図１６においてＴ₁〜Ｔ
₅は時刻を表す。転送クロックはφ₁〜φ₃であり、φ
₁はＴ₁〜Ｔ₂およびＴ₄〜Ｔ₅の間、φ₂はＴ₂〜Ｔ
₃の間、φ₃はＴ₃〜Ｔ₄の間がハイレベルとなってい
る。シフトレジスタ出力Ｖ_O（１）〜Ｖ_O（３）はそれ
ぞれφ₁〜φ₃に同期して取り出され、出力はローレベ
ルとして与えられる。画像信号Ｖ_INは時刻Ｔ₂〜Ｔ₃に
ハイレベルとなり、ビット番号（２）の発光素子に書き
込む。

【００６０】今、時刻Ｔ₁〜Ｔ₂の間を考える。このと
きシフトレジスタの出力として、出力Ｖ_O（１）がロー
レベルとして取り出される。この出力Ｖ_O（１）は、書
き込みスイッチであるトランジスタＴｒ₃（１）のベー
スに接続され、トランジスタＴｒ₃（１）を書き込み可
能状態にする。しかしここで、画像信号Ｖ_INはローレベ
ルであるから、発光素子への書き込みは行われない。

【００６１】一方、出力Ｖ_O（１）は同時にリセットス
イッチであるトランジスタＴｒ₄（２）のベースにも印
加される。この出力Ｖ_O（１）は零ボルト程度まで下が
るため、トランジスタＴｒ₄（２）のエミッタ電圧もほ
ぼ零ボルトとなり、発光素子をオフ状態にしてしまう。
したがって、ビット番号（２）の発光素子は、リセット
されたことになる。

【００６２】次に時刻Ｔ₂〜Ｔ₃の間を考える。シフト
レジスタ出力はＶ_O（２）であり、これがＴｒ₃（２）
のベースに印加される。ここで、画像信号Ｖ_INはハイレ
ベルであるからトランジスタＴｒ₃（２）に電流が流
れ、発光メモリに流れ込む。この電流はトランジスタＴ
ｒ₆（２）のベース電流となり、これがビット番号
（２）の発光素子をオンさせる。この発光は次のリセッ
ト信号まで維持される。この時、ビット番号（３）の発
光素子は、Ｖ_O（２）によりリセットされる。

【００６３】発光素子に流れる電流は抵抗Ｒ_eによって
制限され、デューティが大きくなったため少ない電流で
よく、高信頼度の発光装置を得ることができる。

【００６４】この自己走査型発光装置は、光プリンタの
書き込みヘッド，ディスプレイ等への応用が考えられ、
これらの機器の低価格化，高性能化に大きな寄与をする
ことができる。

【００６５】本実施例の自己走査型発光装置において
は、シフトレジスト２００の最終段のスイッチ素子に、
図１１（Ａ）に示したラダー構造３０または図１１
（Ｂ）に示した等価抵抗Ｒ_Eを付加すれば良い。

【００６６】

【実施例８】本実施例は、特開平４−２３３６７号公報
に示された自己走査型発光装置であって、本発明の発光
サイリスタを適用できる１つの例である。

【００６７】実施例の発光装置を図１７に示す。図１７
においては、スイッチ素子アレイと発光素子アレイと
が、上下に分けて記載されている。

【００６８】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ₁，φ₂は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ₁は転送クロックφ
₁を供給されるクロックラインであり、ＣＬ₂は転送ク
ロックφ₂を供給されるクロックラインである。

【００６９】各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲ
ート電極Ｇ_-1〜Ｇ₂の間は、それぞれ結合用ダイオード
Ｄ_-2〜Ｄ₁によって、接続されている。このようなダイ
オード結合方式を採用しているために、スイッチ素子ア
レイは２相の転送クロックφ₁，φ₂にて情報の転送動
作を行うことができる。

【００７０】また、Ｒ_A1，Ｒ_A2 は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックライ
ンＣＬ₁，ＣＬ₂のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗Ｒ_A1，Ｒ_A2
は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｓ（−
２）〜Ｓ（２）のカソードはそれぞれ接地されている。

【００７１】さらに、Ｒ_L1，Ｒ_L2は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のゲートＧ_-2〜Ｇ₂と電源
電圧Ｖ_GKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗Ｒ_L1，Ｒ_L2は、電源電圧Ｖ_GKの
直流電源から各ゲートＧ_-2〜Ｇ₂に流れる電流量を制限
するものである。そして、各ゲートＧ_-2，Ｇ₀，Ｇ
₂は、それぞれダイオードＤ_-2′，Ｄ₀′，Ｄ₂′のカ
ソードに接続されている。

【００７２】次に、発光素子アレイについて説明する。
φ_Rは発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬ_Rはクロックφ_Rを供給する電流供給
ラインである。

【００７３】またＲ_A3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬ_Rと
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ_A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。

【００７４】さらにＲ_L3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀′，Ｇ₂′と電
源電圧Ｖ_GKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗Ｒ_L3は、電源電圧Ｖ_GKの直流電源から、各
ゲートＧ_-2′，Ｇ₀′，Ｇ₂′に流れる電流量を制限す
るものである。そして、各ゲートＧ_-2′，Ｇ₀′，
Ｇ₂′は、それぞれダイオードＤ_-2′，Ｄ₀′，Ｄ₂′
のアノードに接続されている。

【００７５】すなわち、図１７においては、スイッチ素
子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞ
れダイオードＤ_-2′，Ｄ₀′，Ｄ₂′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ
₀′，Ｇ₂′に個々に接続されている。

【００７６】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφ_Sとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｓ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧Ｖ_GKに拡散電位Ｖ_difを
加えた電圧以上に高ければ、スイッチ素子Ｓ（−３）は
オン状態になる。そして、次に供給されるスタートパル
スφ_Sのローレベルの電圧が、スイッチ素子Ｓ（−３）
のオン状態維持電圧より低ければ、Ｓ（−３）はオフ状
態となる。

【００７７】オン状態では、スイッチ素子Ｓ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧Ｖ_GKと同じ電圧になる。スイッチ素子Ｓ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ_-3（図示せず）によって、スイッチ素子Ｓ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｓ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ₂によって、スイッチ素子Ｓ（−２）をオ
ン状態に設定することができる。

【００７８】このオン状態はφ₁，φ₂によって順次、
図１７の右方向へ転送されていく。つまり、スタートパ
ルスφ_Sのハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。

【００７９】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφ_Sの波形も、転送パルスφ₁，
φ₂に同期して、ハイレベルとローレベルとを交互に送
る必要がある。

【００８０】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφ_Sによって１または
０が書き込まれ、転送クロックφ₁，φ₂によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。

【００８１】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφ_Rの電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφ_Rの電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶ_GK＋Ｖ_difの間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ_-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。

【００８２】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ₁，φ₂をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。

【００８３】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｓのゲート電位
は、Ｖ_difの約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｓのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶ_difの約２倍であり、それ以外はＶ_difの約２
倍の電圧よりも大きくなる。なお、ここでＶ_difはＰＮ
接合の拡散電位である。

【００８４】スイッチ素子Ｓ（−２），Ｓ（０），Ｓ
（２）のそれぞれのゲート電圧は、ダイオードＤ_-2′，
Ｄ₀′，Ｄ₂′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀′，Ｇ₂′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
_difとなり、オフ状態の場合でＶ_difの３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶ_difの２倍となり、オフ状態でＶ_difの４倍とな
る。

【００８５】一方、クロックφ_Rについては、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位Ｖ_HRまで上昇させ
る。この電圧φ_HRとして２Ｖ_dif＜Ｖ_HR＜４Ｖ_dif の範囲に設定されていると、オン状態のスイッチ素子Ｓ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｓの対応する発光素子Ｌはオフ状態のままに
なる。

【００８６】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。

【００８７】この後、電圧Ｖ_HRは発光素子のオン状態維
持電圧以上であってＶ_difの２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｓのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。

【００８８】やがて、クロックφ_Rがローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。

【００８９】次に図１７に示す発光装置を、光プリンタ
用の書き込み光源に適用した場合について述べる。

【００９０】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｓはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。

【００９１】一方、スイッチ素子Ｓからの情報転送のた
めの電流は、ゲート負荷抵抗Ｒ_L3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。

【００９２】また、スイッチ素子Ｓからの情報が、発光
素子Ｌに移動させられた段階でクロックφ₁，φ₂の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。

【００９３】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφ_Sが供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。

【００９４】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。

【００９５】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗Ｒ_A3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。

【００９６】また、図１７では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ_-2，Ｄ₀の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ_-1，Ｄ₁の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、Ｒ_L2＜
Ｒ_L1，Ｒ_A1＜Ｒ_A2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。

【００９７】さらに、図１７では、スイッチ素子アレイ
にダイオード結合方式と呼ばれる構成を採用している
が、結合方式はこれに限られず、抵抗結合方式であって
もよい。

【００９８】本実施例においては、スイッチ素子アレイ
がダイオード結合方式の場合には、最終段のスイッチ素
子に、図５に示したラダー構造１０または図６に示した
ラダー構造２０を付加すれば良い。また、スイッチ素子
アレイが抵抗結合方式の場合には、最終段のスイッチ素
子に、図１１（Ａ）に示したラダー構造３０または図１
１（Ｂ）に示した等価抵抗Ｒ_Eを付加すれば良い。

【００９９】

【発明の効果】本発明によれば、発光素子アレイまたは
スイッチ素子アレイの終端部に、負荷抵抗補償回路を設
けているので、オン状態へのスイッチング速度はほぼ一
定となり、全発光素子または全スイッチ素子を通じて均
一なスイッチング速度を実現することができる。

【図面の簡単な説明】

【図１】自己走査型発光装置を示す図である。

【図２】図１の発光装置のゲート電位勾配を説明する図
である。

【図３】図１の発光装置の終端付近のゲート電位勾配を
説明する図である。

【図４】終端付近の負荷抵抗の変化を示すグラフであ
る。

【図５】実施例１の回路図である。

【図６】実施例２の回路図である。

【図７】実施例２における終端付近の負荷抵抗の変化を
示すグラフである。

【図８】実施例２の最終段の発光サイリスタとダイオー
ドの構造を示す断面図である。

【図９】実施例３の回路図である。

【図１０】本発明を適用できる実施例４の発光装置の回
路図である。

【図１１】実施例４の発光装置に付加される負荷抵抗補
償回路を示す図である。

【図１２】本発明を適用できる実施例５の発光装置の回
路図である。

【図１３】本発明を適用できる実施例６の発光装置の回
路図である。

【図１４】本発明を適用できる実施例７の発光装置のブ
ロック図である。

【図１５】図１４の発光装置の等価回路図である。

【図１６】図１４の発光装置の駆動方法を示すパルスタ
イミング図である。

【図１７】本発明を適用できる実施例８の発光装置の回
路図である。

【符号の説明】

Ｔ発光サイリスタＤ結合用ダイオードＲ_L ゲート負荷抵抗Ｒ_I 結合用抵抗Ｔｒトランジスタ１０ラダー構造の負荷抵抗補償回路２０終端抵抗による負荷抵抗補償回路３０ラダー構造の終端抵抗による負荷抵抗補償回路

Claims

【特許請求の範囲】

【請求項１】しきい電圧またはしきい電流の制御電極を
有する発光素子を複数個配列し、各発光素子の前記制御
電極をその近傍に位置する少なくとも１つの発光素子の
制御電極に、電気的に一方向性を有する電気素子を介し
て接続するとともに、各発光素子の前記制御電極に電源
ラインを負荷抵抗を介して接続し、かつ各発光素子にク
ロックパルスラインを接続して形成した自己走査型発光
装置において、最終段の前記電気素子の後段に、前記負荷抵抗と前記電
気素子とからなるラダー構造の負荷抵抗補償回路を設け
たことを特徴とする自己走査型発光装置。
【請求項２】しきい電圧またはしきい電流の制御電極を
有する発光素子を複数個配列し、各発光素子の前記制御
電極をその近傍に位置する少なくとも１つの発光素子の
制御電極に、電気的に一方向性を有する電気素子を介し
て接続するとともに、各発光素子の前記制御電極に電源
ラインを負荷抵抗を介して接続し、かつ各発光素子にク
ロックパルスラインを接続して形成した自己走査型発光
装置において、最終段の前記電気素子の後段に、１個以上の抵抗が並列
に接続されたラダー構造の負荷抵抗補償回路を設けたこ
とを特徴とする自己走査型発光装置。
【請求項３】しきい電圧またはしきい電流の制御電極を
有する発光素子を複数個配列し、各発光素子の前記制御
電極をその近傍に位置する少なくとも１つの発光素子の
制御電極に、電気的に一方向性を有する電気素子を介し
て接続するとともに、各発光素子の前記制御電極に電源
ラインを負荷抵抗を介して接続し、かつ各発光素子にク
ロックパルスラインを接続して形成した自己走査型発光
装置において、最終段の前記発光素子の後段に、１個以上の抵抗が並列
に接続されたラダー構造の負荷抵抗補償回路を設けたこ
とを特徴とする自己走査型発光装置。
【請求項４】しきい電圧またはしきい電流の制御電極を
有する発光素子を複数個配列し、各発光素子の前記制御
電極をその近傍に位置する少なくとも１つの発光素子の
制御電極に、接続用抵抗を介して接続するとともに、各
発光素子の前記制御電極に電源ラインを負荷抵抗を介し
て接続し、かつ各発光素子にクロックパルスラインを接
続して形成した自己走査型発光装置において、最終段の前記接続用抵抗の後段に、前記負荷抵抗と前記
接続用抵抗とからなるラダー構造の負荷抵抗補償回路を
設けたことを特徴とする自己走査型発光装置。
【請求項５】前記負荷抵抗と前記接続用抵抗とからなる
ラダー構造を、１つの等価抵抗で置き換えたことを特徴
とする請求項４記載の自己走査型発光装置。
【請求項６】スイッチング動作のためのしきい電圧また
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、電
気的に一方向性を有する電気素子を介して接続するとと
もに、各スイッチ素子の制御電極に電源ラインを負荷抵
抗を介して接続し、かつ各スイッチ素子にクロックパル
スラインを接続して形成したスイッチング素子アレイ
と、発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を印加するラインを設けた自己走査型発光装
置において、最終段の前記電気素子の後段に、前記負荷抵抗と前記電
気素子とからなるラダー構造の負荷抵抗補償回路を設け
たことを特徴とする自己走査型発光装置。
【請求項７】スイッチング動作のためのしきい電圧また
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、電
気的に一方向性を有する電気素子を介して接続するとと
もに、各スイッチ素子の制御電極に電源ラインを負荷抵
抗を介して接続し、かつ各スイッチ素子にクロックパル
スラインを接続して形成したスイッチング素子アレイ
と、発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を印加するラインを設けた自己走査型発光装
置において、最終段の前記電気素子の後段に、１個以上の抵抗が並列
に接続されたラダー構造の負荷抵抗補償回路を設けたこ
とを特徴とする自己走査型発光装置。
【請求項８】スイッチング動作のためのしきい電圧また
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、電
気的に一方向性を有する電気素子を介して接続するとと
もに、各スイッチ素子の制御電極に電源ラインを負荷抵
抗を介して接続し、かつ各スイッチ素子にクロックパル
スラインを接続して形成したスイッチング素子アレイ
と、発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を印加するラインを設けた自己走査型発光装
置において、最終段の前記発光素子の後段に、１個以上の抵抗が並列
に接続されたラダー構造の負荷抵抗補償回路を設けたこ
とを特徴とする自己走査型発光装置。
【請求項９】スイッチング動作のためのしきい電圧また
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、接
続用抵抗を介して接続するとともに、各スイッチ素子の
制御電極に電源ラインを負荷抵抗を介して接続し、かつ
各スイッチ素子にクロックパルスラインを接続して形成
したスイッチング素子アレイと、発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を印加するラインを設けた自己走査型発光装
置において、最終段の前記接続用抵抗の後段に、前記負荷抵抗と前記
接続用抵抗とからなるラダー構造の負荷抵抗補償回路を
設けたことを特徴とする自己走査型発光装置。
【請求項１０】前記負荷抵抗と前記接続用抵抗とからな
るラダー構造を、１つの等価抵抗で置き換えたことを特
徴とする請求項９記載の自己走査型発光装置。