JP3212498B2 - 自己走査型発光装置およびその静電破壊防止用保護回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、静電破壊防止用保
護回路、特に、自己走査型発光装置に用いる静電破壊防
止用保護回路に関する。

【０００２】

【従来の技術】本出願人は、プリンタ用光源の発光装置
として、ＰＮＰＮ構造の発光サイリスタ素子のアレイを
用いた自己走査型発光装置、また、発光素子アレイを駆
動するシフトレジスタにＰＮＰＮ構造の発光サイリスタ
のスイッチ素子アレイを用いた自己走査型発光装置を既
に数多く出願している。例えば、特開平２−２６３６６
８号公報「発光装置」、特開平２−２１２１７０号公報
「発光素子アレイおよびその駆動方法」、特開平３−５
５８８５号公報「発光・受光モジュール」、特開平３−
２００３６４号公報「光信号の読み取り方法及びこれに
使用するスイッチ素子アレイ」、特開平４−２３３６７
号公報「発光装置」、特開平４−２９６５７９号公報
「発光素子アレイの駆動方法」などがある。

【０００３】代表的な自己走査型発光装置の構造を以下
に示す。

【０００４】図１は、抵抗ネットワークで各発光サイリ
スタ素子のゲート電極間を結ぶことにより、発光サイリ
スタ素子に転送機能をもたせたものである。

【０００５】図２は、発光サイリスタ素子のゲート電極
間の電気的接続方法として、ダイオードを用いたもので
ある。

【０００６】図３は、転送機能をシフトレジスタで実現
したものであり、シフトレジスタは、図２の構造をスイ
ッチ素子アレイとして用い、そのゲートを対応する発光
サイリスタ素子アレイのゲートに接続したものである。

【０００７】一例として、図３の自己走査型発光装置の
動作を説明する。まず転送用クロックパルスφ₁ の電圧
がハイレベルで、スイッチ素子Ｔ（０）がオン状態であ
るとする。このとき、ゲート電極Ｇ₀ の電位は電源電圧
Ｖ_GKの５Ｖからほぼ零Ｖにまで低下する。この電位降下
の影響はダイオードＤ₀ によってゲート電極Ｇ₁ に伝え
られ、その電位を約１Ｖ（ダイオードＤ₀ の順方向立上
り電圧（拡散電位に等しい））に設定する。しかし、ダ
イオードＤ_-1は逆バイアス状態であるためゲート電極Ｇ
_-1への電位の接続は行われず、ゲート電極Ｇ_-1の電位は
５Ｖのままとなる。サイリスタのオン電位は、ゲート電
極電位＋ＰＮ接合の拡散電位（約１Ｖ）で近似されるか
ら、次の転送用クロックパルスφ₂ のハイレベル電圧は
約２Ｖ（スイッチ素子Ｔ（１）をオンさせるために必要
な電圧）以上でありかつ約４Ｖ（スイッチ素子Ｔ（３）
をオンさせるために必要な電圧）以下に設定しておけば
スイッチ素子Ｔ（１）のみがオンし、これ以外のスイッ
チ素子はオフのままにすることができる。従って２本の
転送用クロックパルスでオン状態が転送されることにな
る。

【０００８】スタートパルスφ_S は、このような転送動
作を開示させるためのパルスであり、スタートパルスφ
_S をローレベル（約０Ｖ）にすると同時に対応する転送
用クロックパルスをハイレベル（約２〜約４Ｖ）とし、
初段のスイッチ素子Ｔをオンさせる。その後すぐ、スタ
ートパルスφ_S はハイレベルに戻される。

【０００９】いま、スイッチ素子Ｔ（０）がオン状態に
あるとすると、ゲート電極Ｇ₀ の電位は、電源電圧Ｖ_GK
より低下し、ほぼ零ボルトとなる。したがって、書き込
み信号Ｓ_inの電圧が、ＰＮ接合の拡散電位（約１ボル
ト）以上であれば、発光素子Ｌ（０）を発光状態とする
ことができる。

【００１０】これに対し、ゲート電極Ｇ_-1は約５ボルト
であり、ゲート電極Ｇ₁ は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓ_inの電圧は、１〜２ボルトの範囲となる。発光素
子Ｌ（０）がオン、すなわち発光状態に入る。発光強度
は書き込み信号Ｓ_inに流す電流量で決められ、任意の強
度にて画像書き込みが可能となる。また、発光状態を次
の発光素子に転送するためには、書き込み信号Ｓ_inライ
ンの電圧を一度零ボルトまでおとし、発光している発光
素子をいったんオフにしておく必要がある。

【００１１】以上のようなＰＮＰＮ構造のサイリスタ素
子を用いた自己走査型発光装置の信頼性の向上の１つと
して、例えば静電放電により発生した過電圧による静電
破壊から防止する必要がある。回路を静電破壊より防止
するには、入力端子と入力回路間に保護回路を挿入し、
保護回路で過電圧を吸収するのが一般的である。

【００１２】静電破壊防止用の保護回路には、図４に示
すように保護素子として２個のダイオード（ＰＮ接合）
１０，１２を用いたものがある。第１のダイオード１０
は正の過電圧に対する保護素子として働き、第２のダイ
オード１２は負の過電圧に対する保護素子として働く。

【００１３】正の過電圧が到来すると、第１のダイオー
ド１０がオンして、正の過電圧を電源Ｖ_GKに逃がし、逆
に負の過電圧が到来すると、第２のダイオード１２がオ
ンして負の過電圧をアース（ＧＮＤ）に逃がしている。

【００１４】

【発明が解決しようとする課題】本出願人が既に提案し
ているＰＮＰＮ構造のサイリスタ素子を用いた自己走査
型発光装置では、純粋なＰＮ接合のみは存在しない。し
たがって、図４のようなＰＮ接合を保護素子として用い
ている保護回路を実現するには、サイリスタ素子の一部
のＰＮ接合を用いることになる。

【００１５】図５に、図１の自己走査型発光装置のデバ
イス構造の断面図を示す。接地されたＮ形半導体基板１
上に、Ｎ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導
体層２２，Ｐ形半導体層２１の各層が形成され、ホトリ
ソグラフィおよびエッチングにより、各単体発光サイリ
スタＬ（−１）〜Ｌ（＋１）に分離されている（分離溝
５０）。アノード電極４０はＰ形半導体層２１とオーミ
ック接触し、ゲート電極４１はＮ形半導体層２２とオー
ミック接触している。

【００１６】図５のデバイス構造からわかるように、保
護素子として利用できるＰＮ接合は、アノード電極４０
が接続されたＰ形半導体層２１と、ゲート電極４１が接
続されたＮ形半導体層２２とで構成されるＰＮ接合であ
る。

【００１７】このＰＮ接合を保護素子として用いる場
合、このＰＮ接合につながるＮＰＮ構造が、保護動作上
不具合を生じないか、という問題が生じる。また、別の
問題として、サイリスタは一旦オンすると、電流をしゃ
断しない限りオフしないので、このサイリスタの特性が
保護素子としてのＰＮ接合の動作に影響を与えるのでは
ないかということである。

【００１８】本発明の目的は、上記のような問題を考慮
した、自己走査型発光装置に使用できる静電破壊防止用
の保護回路を提供することにある。

【００１９】

【課題を解決するための手段】本発明は、発光動作のた
めのしきい電圧またはしきい電流を制御するゲート電極
を有するＰＮＰＮ構造の発光サイリスタを複数個配列
し、各発光サイリスタの前記ゲート電極をその近傍に位
置する少なくとも１つの発光サイリスタのゲート電極
に、接続用抵抗または電気的に一方向性を有する電気素
子を介して接続するとともに、各発光サイリスタのゲー
ト電極に電源ラインを負荷抵抗を介して接続し、かつ各
発光サイリスタのアノード電極にクロックパルスライン
を接続し、かつ初段の発光サイリスタのゲート電極にス
タートパルスラインを接続して形成した自己走査型発光
装置に用いられる静電破壊防止用保護回路において、前
記静電破壊防止用保護回路は、前記自己走査型発光装置
に含まれるＰＮＰＮ構造の第１および第２の発光サイリ
スタのＰＮ接合を用いて作製され、入力端子に一端が接
続された電流制限抵抗を備え、前記電流制限抵抗の他端
に前記第１の発光サイリスタのアノード電極が接続さ
れ、前記第１の発光サイリスタのゲート電極が保護抵抗
を経て前記電源ラインに接続され、前記第１の発光サイ
リスタのカソード電極が接地され、前記電流制限抵抗の
他端に前記第２の発光サイリスタのゲート電極が接続さ
れ、前記第２の発光サイリスタのアノード電極およびカ
ソード電極が接地されていることを特徴とする。

【００２０】また本発明は、転送動作のためのしきい電
圧またはしきい電流を制御するゲート電極を有する転送
用のＰＮＰＮ構造の発光サイリスタを複数個配列し、各
発光サイリスタの前記ゲート電極をその近傍に位置する
少なくとも１つの発光サイリスタのゲート電極に、接続
用抵抗または電気的に一方向性を有する電気素子を介し
て接続するとともに、各発光サイリスタのゲート電極に
電源ラインを負荷抵抗を介して接続し、かつ各発光サイ
リスタのアノード電極にクロックパルスラインを接続
し、かつ初段の発光サイリスタのゲート電極にスタート
パルスラインを接続して形成した転送用の発光サイリス
タ・アレイと、発光動作のためのしきい電圧またはしき
い電流を制御するゲート電極を有する発光用のＰＮＰＮ
構造の発光サイリスタを複数個配列した発光用の発光サ
イリスタ・アレイとからなり、前記発光用の発光サイリ
スタの各ゲート電極を対応する前記転送用の発光サイリ
スタのゲート電極と電気的手段にて接続し、各発光用の
発光サイリスタのアノード電極に発光のための電流を印
加するラインを設けた自己走査型発光装置に用いられる
静電破壊防止用保護回路において、 前記静電破壊防止用
保護回路は、前記自己走査型発光装置に含まれるＰＮＰ
Ｎ構造の第１および第２の発光サイリスタのＰＮ接合を
用いて作製され、入力端子に一端が接続された電流制限
抵抗を備え、前記電流制限抵抗の他端に前記第１の発光
サイリスタのアノード電極が接続され、前記第１の発光
サイリスタのゲート電極が保護抵抗を経て前記電源ライ
ンに接続され、前記第１の発光サイリスタのカソード電
極が接地され、前記電流制限抵抗の他端に前記第２の発
光サイリスタのゲート電極が接続され、前記第２の発光
サイリスタのアノード電極およびカソード電極が接地さ
れていることを特徴とする。

【００２１】

【発明の実施の形態】

【実施例１】図６は、本発明の静電破壊防止用保護回路
の一実施例の回路図である。入力端子６０と入力回路
（図示せず）との間に設けられ、２個のＰＮＰＮ構造の
サイリスタ６２，６４と、電流制限用抵抗６６，６８と
から構成される。

【００２２】サイリスタ６２のアノード電極６２１は、
入力端子側の抵抗６６の一端に接続され、ゲート電極６
２２はサイリスタ自身の保護抵抗６２４を経て正の電源
電圧（Ｖ_GK）に接続されている。一方、サイリスタ６４
のアノード電極６４１は接地され、ゲート電極６４２は
入力端子側の抵抗６６の一端に接続されている。サイリ
スタ６２，６４のカソード電極６２５，６４４は共に接
地されている。

【００２３】以上の構成の保護回路は、基本的には図４
で示した保護回路と同じであり、アノード電極およびゲ
ート電極が接続されたＰＮ接合（図中、サイリスタ６２
のＰＮ接合６２３、サイリスタ６４のＰＮ接合６４３）
を保護素子として利用するものである。この場合、前述
したように、ゲート電極とカソード電極との間のＮＰＮ
構造が、保護素子としてのＰＮ接合に動作上影響を与え
ないかという問題がある。この問題については、この出
願の発明者らの考察によれば、動作上影響の無いことが
わかっている。すなわち、サイリスタのＮＰＮ構造の素
子特性からすると耐圧は十分とれており、ＮＰＮ構造は
常にオフ状態にあり、保護素子のオン，オフ動作には何
ら影響を与えない。

【００２４】また、前述したように、サイリスタは、一
旦ターンオンすると電流は流れ続けるので、このことが
保護素子の動作に影響するのではないかという問題に対
しては、以下のように対処している。

【００２５】まず、サイリスタ６４においては、アノー
ド電極６４１の接続されたＰ形領域とカソード電極６４
４の接続されたＮ形領域とはアースを介して短絡状態に
ある。ＰＮ接合６４３が到来した過電圧によりオンして
も、電流がオフした後は、すぐにリセットされてもはや
電流は流れないので、問題はない。

【００２６】一方、サイリスタ６２については、到来し
た過電圧によりオン状態になり電流が流れ続けると、保
護回路として機能しなくなる。そこで、この発明では、
次のような工夫を行っている。すなわち、アノード電極
６２１からゲート電極６２２を介して電源Ｖ_GKに到る抵
抗を小さくする。この抵抗には、アノード電極６２１か
らＰＮ接合６２３を経てゲート電極６２２に到る抵抗
と、保護用抵抗６２４（約１ｋΩ）の抵抗とが含まれ
る。アノード電極６２１から電源Ｖ_GKに到る抵抗を、サ
イリスタの駆動能力より小さくしておけば、サイリスタ
は自らオフする。保護用抵抗６２４の値は、小さくでき
ないので、アノード電極６２１とゲート電極６２２との
間の抵抗を小さくする。このためには、図７に示すよう
にアノード電極とゲート電極とを、アノード電極を中心
に、その周りにゲート電極をリング状に形成する。この
ような構造にすることによって、アノード電極からゲー
ト電極への電界集中を避けて、アノード電極とゲート電
極との間の抵抗を下げるようにする。

【００２７】このようなリング構造の電極にすることに
よって、アノード電極６２１から電源Ｖ_GKに到るまでの
抵抗が小さくなる。過電圧の到来によりＮＰＮ構造はタ
ーンオンしたとき、ゲート電極６２２が接続されている
Ｎ形領域は、瞬間的に０ボルトにおちるが、電源Ｖ_GKへ
の抵抗が小さいので前記Ｎ形領域はＶ_GKにすぐ戻る結
果、ＮＰＮ構造はオフ状態に戻る。

【００２８】次に、本実施例の動作を説明する。入力端
子６０に正の過電圧が到来すると、サイリスタ６２のＰ
Ｎ接合がオンし、過電圧は電源Ｖ_GKに逃がす。また、負
の過電圧が到来すると、サイリスタ６４のＰＮ接合がオ
ンし、過電圧をアースに逃がす。

【００２９】以上のようなサイリスタのＰＮ接合を用い
た静電破壊防止用保護回路は、サイリスタ素子を用いて
いるが故に、前述したような問題が懸念されたが、正常
に動作し、入力回路を静電破壊から防止することができ
る。

【００３０】なお、以上の実施例では、電源電圧Ｖ_GKが
正の場合を説明したが、電源電圧Ｖ_GKが負の場合には、
サイリスタの極性を変えて接続すればよいことは、明ら
かである。

【００３１】

【実施例２】図８は、正の過電圧に対してのみ働く保護
素子を示す図である。（ａ）は断面図、（ｂ）は上面図
である。この保護素子は、接地されたＮ形半導体基板１
上に、Ｎ形半導体層２４，Ｐ形半導体層２３，Ｎ形半導
体層２２，Ｐ形半導体層２１の各層が形成されている。

【００３２】最上層２１は、図８（ｂ）に示すように、
抵抗をつけるために細くくびれた中央部半導体層２１ａ
と、両側の側部半導体層２１ｂ，２１ｃとからなる。側
部半導体層２１ｂ上にアノード電極４０が、側部半導体
層２１ｃと下側の半導体層２２とにまたがるように、ゲ
ート電極４１を設ける。ゲート電極４１は、保護用抵抗
５１を経て正の電源Ｖ_GKに接続される。

【００３３】アノード電極４０に正の過電圧が到来する
と、アノード電極４０から内部抵抗を構成する中央部半
導体層２１ａを通ってゲート電極４１に向かって、瞬間
的に電流Ｉ₁ が流れる。その結果、内部抵抗により電位
差が生じ、アノード電極４０の下側のＰＮ接合がオン状
態となって電流Ｉ₂ が流れ、正の過電圧を吸収する。

【００３４】

【実施例３】実施例１の静電破壊防止用保護回路を自己
走査型発光装置に設けた具体例を図９に示す。図１，図
２，図３の自己走査型発光装置において、クロックパル
ス端子φ₁ ，φ₂ ，φ₃ 、電源端子Ｖ_GK，書き込み信号
Ｓ_inの各端子については、多くの素子がつながっている
ので、静電破壊防止用保護回路を設けなくてもよいが、
スタートパルス端子φ_S は静電破壊に対し一番弱いの
で、スタートパルス端子φ_S の内側に保護回路を設ける
必要がある。

【００３５】図９は、図３の自己走査型発光装置のスタ
ートパルス端子の内側に、静電破壊防止用保護回路７０
を設けた例を示している。

【００３６】

【実施例４】図３の自己走査型発光装置にエンド端子φ
_E を設けた場合の回路に、静電破壊防止用保護回路を設
けた例を図１０に示す。エンド端子φ_E を設ける理由
は、例えば、１２８ビット１チップの発光装置を複数個
実装基板上に配列して、プリンタ用の光源を形成する場
合に、実装基板上に実装された後の各チップの動作を試
験するためである。

【００３７】このようなエンド端子φ_E は、スタートパ
ルス端子φ_S と同様に、静電破壊に対しては弱いので、
エンド端子φ_E の内側に、静電破壊防止用保護回路を設
ける必要がある。図１０に、図３の発光装置（１２８ビ
ット１チップ）のエンド端子φ_E の内側に保護回路７２
を設けた例を示す。

【００３８】

【実施例５】以下の実施例では、本発明の静電破壊防止
用保護回路を設けることのできる自己走査型発光装置の
例を説明する。

【００３９】本実施例の発光装置は、相互作用の媒介と
して電位を利用するものである。図１１に本実施例の発
光装置の等価回路図を示す。発光素子として、本発明に
よる発光サイリスタＬ（−２）〜Ｌ（＋２）を用い、発
光サイリスタＬ（−２）〜Ｌ（＋２）には、各々ゲート
電極Ｇ_-2〜Ｇ₊₂が設けられている。各々のゲート電極に
は、負荷抵抗Ｒ_L を介して電源電圧Ｖ_GKが印加される。
また、各々のゲート電極Ｇ_-2〜Ｇ₊₂は、相互作用を作る
ために抵抗Ｒ_I を介して電気的に接続されている。ま
た、各単体発光サイリスタのアノード電極に、３本の転
送クロックライン（φ₁ ，φ₂ ，φ₃ ）が、それぞれ３
素子おきに（繰り返されるように）接続される。

【００４０】動作を説明すると、まず転送クロックφ₃
がハイレベルとなり、発光サイリスタＬ（０）がオンし
ているとする。このとき３端子サイリスタの特性から、
ゲート電極Ｇ₀ は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを仮に５ボルトとすると、負荷抵抗Ｒ_L 、相
互作用抵抗Ｒ_I のネットワークから各発光サイリスタの
ゲート電圧が決まる。そして、発光サイリスタＬ（０）
に近い素子のゲート電圧が最も低下し、以降順にＬ
（０）から離れるにしたがいゲート電圧は上昇してい
く。これは次のように表せる。

【００４１】 Ｖ_G0＜Ｖ_G1＝Ｖ_G-1 ＜Ｖ_G2＝Ｖ_G-2 （１） これらの電圧の差は、負荷抵抗Ｒ_L ，相互作用抵抗Ｒ_I
の値を適当に選択することにより設定することができ
る。

【００４２】３端子サイリスタのアノード側のターンオ
ン電圧Ｖ_ONは、ゲート電圧より拡散電位Ｖ_dif だけ高い
電圧となることが知られている。

【００４３】Ｖ_ON≒Ｖ_G ＋Ｖ_dif （２） したがって、アノードにかける電圧をこのターンオン電
圧Ｖ_ONより高く設定すれば、その発光サイリスタはオン
することになる。

【００４４】さてこの発光サイリスタＬ（０）がオンし
ている状態で、次の転送クロックパルスφ₁ にハイレベ
ル電圧Ｖ_H を印加する。このクロックパルスφ₁ は発光
サイリスタＬ（＋１）とＬ（―２）に同時に加わるが、
ハイレベル電圧Ｖ_H の値を次の範囲に設定すると、発光
サイリスタＬ（＋１）のみをオンさせることができる。

【００４５】 Ｖ_G-2 ＋Ｖ_dif ＞Ｖ_H ＞Ｖ_G+1 ＋Ｖ_dif （３） これで発光サイリスタＬ（０），Ｌ（＋１）が同時にオ
ンしていることになる。そしてクロックパルスφ₃ のハ
イレベル電圧を切ると、発光サイリスタＬ（０）がオフ
となりオン状態の転送ができたことになる。

【００４６】このように、本実施例では抵抗ネットワー
クで各発光サイリスタのゲート電極間を結ぶことによ
り、発光サイリスタに転送機能をもたせることが可能と
なる。

【００４７】上に述べたような原理から、転送クロック
φ₁ ，φ₂ ，φ₃ のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。

【００４８】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。

【００４９】本実施例の発光装置の構成概略図を図１２
に示す。接地されたＮ形ＧａＡｓ基板１上にＮ形半導体
層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形半
導体層２１の各層を形成する。そしてホトリソグラフィ
およびエッチング等により、各単体発光サイリスタＬ
（−１）〜Ｌ（＋１）に分離する。分離溝を５０で示
す。アノード電極４０はＰ形半導体層２１とオーミック
接触を有し、ゲート電極４１はＮ形半導体層２２とオー
ミック接触を有する。

【００５０】絶縁層３０は素子と配線との短絡を防ぎ、
同時に特性劣化を防ぐための保護膜でもある。Ｎ形Ｇａ
Ａｓ基板１は、このサイリスタのカソードである。各単
体発光サイリスタのアノード電極４０に３本の転送クロ
ックライン（φ₁ ，φ₂ ，φ₃ ）がそれぞれ３素子おき
に接続される。またゲート電極４１には、負荷抵抗
Ｒ_L ，相互作用抵抗Ｒ_I による抵抗ネットワークが接続
される。

【００５１】

【実施例６】本実施例は、本発明者らが特開平２−９２
６５０号公報にて開示した自己走査型発光装置であっ
て、本発明を適用できる例の１つである。

【００５２】本実施例では、さらに抵抗接続の例につい
て述べる。本実施例の発光装置の等価回路図を図１３に
示す。

【００５３】これは発光しきい電圧，電流が外部から制
御できる発光サイリスタとして、発光サイリスタを用い
た場合を表している。発光サイリスタＬ（−２）〜Ｌ
（＋２）は一列に並べられた構成となっている。各発光
サイリスタはトランジス夕Ｔｒ₁ ，Ｔｒ₂ の組合せとし
て表わされる。トランジスタＴｒ₁ はＰＮＰトランジス
タであり、トランジスタＴｒ₂ はＮＰＮトランジスタで
ある。発光サイリスタ間の相互接続用抵抗Ｒ_I はＮＰＮ
トランジスＴｒ₂ のベース間に接続される。各単体発光
サイリスタのアノード電極に、３本の転送クロックライ
ン（φ₁ ，φ₂ ，φ₃ ）が順次繰り返して１本ずつ接続
される。クロックラインには、クロックラインの電流制
限用抵抗Ｒ_e が設けられる。

【００５４】動作を説明する。まず転送クロックφ₃ が
ハイレベルとなり、発光サイリスタＬ（０）がオンして
いるとする。この時、ＮＰＮトランジスタＴｒ₂ （０）
のベースは、発光サイリスタＬ（０）のオン電流を流せ
る電位に設定されている。この電位が相互接続接抗Ｒ_I
を通じて、隣接する発光サイリスタＬ（−１），Ｌ
（１）のＮＰＮトランジスタＴｒ₂ （−１），Ｔｒ
₂ （１）のベースに伝達され、これらのベース電流が流
れる。ただし転送クロックラインφ₁ ，φ₂ がローレベ
ルである限り、発光サイリスタＬ（−１），Ｌ（１）は
オフ状態のままである。

【００５５】さて、この相互接続抵抗Ｒ_I が小さけれ
ば、ＮＰＮトランジス夕Ｔｒ₂ （−１），Ｔｒ₂ （１）
は、発光サイリスタＬ（０）のオン電流と同じ電流を流
す能力を持っている。しかし相互接続抵抗Ｒ_I が大きけ
れば、ＮＰＮトランジスタＴｒ₂ （−１），Ｔｒ
₂ （１）のベース電流が相互接続抵抗Ｒ_I により制限さ
れ、ＮＰＮトランジスタＴｒ₂ （−１），Ｔｒ₂ （１）
の電流駆動能力は低下する。ＮＰＮトランジスタＴｒ₂
（−１），Ｔｒ₂ （１）よりさらに遠方に位置するＮＰ
ＮトランジスタＴｒ₂ （−２），Ｔｒ₂ （２）のベース
電流はさらに小さくなり、これらの電流駆動能力はもっ
と低下することになる。

【００５６】このＮＰＮトランジスタＴｒ₂ のベース電
流量、すなわち電流駆動能力が大きくなると、発光サイ
リスタのターンオン電圧が低下することが知られてい
る。図１４にその様子を示す。横軸がアノード電圧（Ｐ
ＮＰトランジスタＴｒ₁ のエミッタ電圧）であり、縦軸
がアノード電流である。ここで、ターンオン電圧Ｖ_S は
外部から全く影響のない場合のターンオン電圧であり、
ターンオン電圧Ｖ_S （１）は発光サイリスタＬ（１）
の、ターンオン電圧Ｖ_S （−２）は発光サイリスタＬ
（−２）のターンオン電圧を表わす。オン状態を維持す
るために必要な最小電圧はホールド電圧Ｖ_h と呼ばれ
る。オンしている発光サイリスタＬ（０）に最も近い発
光サイリスタＬ（−１），Ｌ（１）は上に述べた理由で
ターンオン電圧が低下し、ターンオン電圧Ｖ_S （１）に
なる。次に近い発光サイリスタＬ（−２），Ｌ（２）は
ベース電流の影響が小さくターンオン電圧Ｖ_S （−２）
となる。

【００５７】さて、図１３において、クロックパルスφ
₃ の次のクロックパルスφ₁ は発光サイリスタＬ
（１），Ｌ（−２）に印加される。これらのターンオン
電圧は上に述べた理由からそれぞれターンオン電圧Ｖ_S
（１），Ｖ_S （−２）の値となっているため、クロック
パルスのハイレベル電圧をターンオン電圧Ｖ_S （１），
Ｖ_S（−２）の間に設定しておくと発光サイリスタＬ
（１）のみをオンさせることができる。これから各クロ
ックパルスφ₁ ，φ₂ ，φ₃ をそのハイレベルが互いに
重なりあうように設定しておくと、オン状態発光サイリ
スタが順次転送されていくことになる。これから自己走
査可能な発光装置を実現することができる。

【００５８】以上より、本実施例では発光サイリスタ間
を接続する抵抗が１つで済むことから、簡単な構造で発
光装置が構成できることがわかる。

【００５９】次に、本実施例の発光装置を集積化して作
製する場合の構成について説明する。本実施例の要点は
電気的結合を行なうための相互接続用抵抗を、発光サイ
リスタの一部を利用して設けることにより、発光サイリ
スタと同じ工程で、抵抗素子まで形成することのできる
構造にある。

【００６０】本実施例の発光装置の構造断面概念図を図
１５に示す。接地されたＮ形ＧｓＡｓ基板１上にＮ形半
導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ
形半導体層２１の各層を形成する。そしてホトリノソグ
ラフィおよびエッチング等により各単体発光サイリスタ
Ｌ（−２）〜Ｌ（２）に分離する（分離溝５０）。

【００６１】Ｎ形ＧａＡｓ基板１は、このサイリスタの
カソードとして働き接地される。各単体発光サイリスタ
のアノードとなるＰ形半導体層２１には、転送クロック
ラインφ₁ ，φ₂ ，φ₃ がそれぞれ２素子おきに接続さ
れる。この構成における特徴は、サイリスタを構成する
Ｐ形半導体層２３が各素子を通して接続されていること
である。このＰ形半導体層２３の内部抵抗が図１３に示
した相互接続抵抗Ｒ_Iとなる。

【００６２】以上より、本実施例の発光装置では、ゲー
ト電極を設ける必要がなく、かつ発光サイリスタ間を相
互接続する抵抗が１つで済み、さらには相互接続抵抗Ｒ
_I を発光サイリスタを構成する半導体層にて形成でき
る。これより簡単な構造の自己走査型発光装置が実現で
きる。

【００６３】

【実施例７】本実施例は、本発明者らが特開平２−１４
５８４号公報にて開示した自己走査型発光装置であっ
て、本発明を適用できる例の１つである。

【００６４】本実施例では、電気的接続の方法としてダ
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図１
６に示す。これは発光しきい電圧，電流が外部から制御
できる発光サイリスタとして、３端子の発光サイリスタ
を用いた場合を表している。発光サイリスタＬ（−２）
〜Ｌ（＋２）は、一列に並べられた構成となっている。
Ｇ_-2〜Ｇ₊₂は、発光サイリスタＬ（−２）〜Ｌ（＋２）
のそれぞれのゲート電極を表す。Ｒ_L はゲート電極の負
荷抵抗を表し、Ｄ_-2〜Ｄ₊₂は電気的相互作用を行うダイ
オードを表す。またＶ_GKは電源電圧を表す。各単体発光
サイリスタのアノード電極に、２本の転送クロックライ
ン（φ₁ ，φ₂ ）がそれぞれ１素子おきに接続される。

【００６５】動作を説明する。まず転送クロックφ₂ が
ハイレベルとなり、発光サイリスタＬ（０）がオンして
いるとする。このとき３端子サイリスタの特性からゲー
ト電極Ｇ₀ は零ボルト近くまで引き下げられる。電源電
圧Ｖ_GKを仮に５ボルトとすると、抵抗Ｒ_L ，ダイオード
Ｄ_-2〜Ｄ₊₂のネットワークから各発光サイリスタのゲー
ト電圧が決まる。そして発光サイリスタＬ（０）に近い
素子のゲート電圧が最も低下し、以降順にＬ（０）から
離れるにしたがいゲート電圧は上昇していく。

【００６６】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｌ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ₁ はＧ₀ に
対し、ダイオードの順方向立ち上がり電圧Ｖ_dif だけ高
い電圧に設定され、ゲート電極Ｇ₂ はＧ₁ に対し、さら
にダイオードの順方向立ち上がり電圧Ｖ_dif だけ高い電
圧に設定される。一方、Ｌ（０）の左側のゲート電極Ｇ
_-1はダイオードＤ_-1が逆バイアスになっているため電流
が流れず、したがって電源電圧Ｖ_GKと同電位となる。

【００６７】次の転送クロックパルスφ₁ は、最近接の
発光サイリスタＬ（１），Ｌ（−１）、そしてＬ（３）
およびＬ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＬ（１）であり、
Ｌ（１）のターンオン電圧は約Ｇ₁ のゲート電圧＋Ｖ
_dif であるが、これはＶ_dif の約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖ_dif の約４倍で
ある。Ｌ（−１）とＬ（−３）のターンオン電圧は、約
Ｖ_GK＋Ｖ_dif となる。

【００６８】以上から、転送クロックパルスのハイレベ
ル電圧をＶ_dif の約２倍からＶ_difの約４倍の間に設定
しておけば、発光サイリスタＬ（１）のみをオンさせる
ことができ、転送動作を行うことができる。

【００６９】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。

【００７０】本実施例の発光素子アレイの構造概念図を
図１７に示す。接地されたＮ形ＧａＡｓ基板１上に、Ｎ
形半導体層２４，Ｐ形半導体層２３，Ｎ形半導体層２
２，Ｐ形半導体層２１の各層を形成する。そしてホトリ
ソグラフィおよびエッチング等により、各単体発光サイ
リスタＬ（−２）〜Ｌ（＋１）に分離する。分離溝を５
０で示す。アノード電極４０はＰ形半導体層２１とオー
ミック接触しており、ゲート電極４１はＮ形半導体層２
２とオーミック接触している。絶縁層３０は素子と配線
との短絡を防ぎ、同時に特性劣化を防ぐための保護膜と
して作用する。ここで、絶縁層３０には、発光サイリス
タの発光波長の光が通らないような材質を用いている。

【００７１】Ｎ形ＧａＡｓ基板１はカソードとして働
く。各単体発光サイリスタのアノード電極４０に、２本
の転送クロックライン（φ₁ ，φ₂ ）が、それぞれ１素
子おきに接続される。

【００７２】転送クロックφ₁ ，φ₂ のハイレベル電圧
を交互に互いに少しずつ重なるように設定すれば、発光
サイリスタのオン状態は順次転送されていく。すなわ
ち、発光点が順次転送され、ダイオードによる電位結合
を用いた集積化された自己走査型発光素子アレイを実現
することができる。

【００７３】

【実施例８】本実施例は、本発明者らが特開平２−９２
６５１号公報にて開示した自己走査型発光装置であっ
て、本発明を適用できる例の１つである。

【００７４】本実施例の発光装置の原理を説明するため
の等価回路図を図１８に示す。これは発光しきい電圧，
電流が外部から制御できる発光サイリスタとして、３端
子の発光サイリスタを用いた場合を表している。各発光
サイリスタは、トランジス夕Ｔｒ₁ ，Ｔｒ₂ の組合せと
して表わされる。トランジスタＴｒ₁ はＰＮＰトランジ
スタであり、トランジスタＴｒ₂ はＮＰＮトランジスタ
である。また、トランジスタＴｒ₃ が設けられ、トラン
ジスタＴｒ₃ のベースは、ＮＰＮトランジスＴｒ₂ のベ
ースに接続され、ＮＰＮトランジスＴｒ₂ と組合わさっ
てカレントミラー回路を構成している。発光サイリスタ
Ｌ（−１）〜Ｌ（１）は一列に並べられ、かつ発光サイ
リスタ間がカレントミラー回路によって接続された構成
となっている。

【００７５】発光サイリスタＬ（−１）〜Ｌ（＋１）
は、それぞれのゲート電極Ｇ_-1〜Ｇ₊₁を有し、これらゲ
ート電極は、負荷抵抗Ｒ_L を有する。ゲート電極には、
負荷抵抗Ｒ_L を経て電源電圧Ｖ_GKが印加される。各単体
発光サイリスタのアノード電極（Ｔｒ₁ のエミッタ）
に、２本の転送クロックライン（φ₁ ，φ₂ ）がそれぞ
れ１素子おきに接続される。クロックラインには、クロ
ックラインの電流制限用抵抗Ｒ_e が設けられる。

【００７６】動作を説明する。まず、転送クロックφ₂
がハイレベルとなり、発光サイリスタＬ（０）がオンし
ているとする。このとき、３端子サイリスタの特性から
ゲート電極Ｇ₀ は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを５ボルトとすると、ゲート電極Ｇ₀ に負荷
抵抗Ｒ_L で制限された電流が流れ込む。またエミッタ
（アノード）には、抵抗Ｒ_e で制限された電流が流れ込
む。

【００７７】さて、トランジス夕Ｔｒ₂ とＴｒ₃ は、カ
レントミラー回路になっているため、トランジスタＴｒ
₃ にはＴｒ₂ に比例した電流駆動能力が備わっている。
この電流駆動能力からトランジスタＴｒ₃ のコレクタに
接続される負荷抵抗Ｒ_L を介して電流を引き込み、隣の
発光サイリスタＬ（１）のゲート電極Ｇ₁ の電位を引き
下げる。トランジスタＴｒ₃ の駆動能力を適当に調整す
ることにより、ゲート電極Ｇ₁ の電位をほぼ零まで下げ
ることができる。

【００７８】発光サイリスタＬ（１）のオン電圧は、ゲ
ート電極Ｇ₁ の電位より拡散電位Ｖ_dif だけ高い電圧と
なるため、転送クロックパルスφ₁ の電圧が、拡散電位
Ｖ_dif 以上であればオン状態を発光サイリスタＬ（１）
に伝達することができる。

【００７９】さて、このように発光サイリスタＬ（１）
のターンオン電圧は下がることになるが、反対側に位置
する発光サイリスタＬ（−１）のターンオン電圧は変化
しない。これはゲートＧ₀ がほぼ零まで下がったとして
も、発光サイリスタＬ（−１）のオン電圧を決めるゲー
ト電極Ｇ_-1の電圧に影響を与えないからである。したが
って、転送クロックφ₁ ，φ₂ のハイレベル電圧を交互
に互いに少しずつ重なるように設定すれば、発光サイリ
スタのオン状態は順次転送されていく。すなわち、発光
点が順次転送され、光結合による集積化された自己走査
型発光装置を実現することができる。

【００８０】以上のことから、このカレントミラー回路
を用いた発光素子アレイは、Ｖ_difからＶ_GK＋Ｖ_dif ま
での転送クロックパルス電圧によって動作し、動作電圧
幅としてＶ_GKという広い幅で動作させることができる。

【００８１】次に、本実施例の自己走査型発光装置を集
積化して作製する場合の構成について説明する。

【００８２】本実施例の発光装置の構造概念図を図１９
に示す。接地されたＮ形ＧａＡｓ基板１上に、Ｎ形半導
体層２４，Ｐ形半導体層２３，Ｎ形半導体層２２，Ｐ形
半導体層２１の各層が形成される。そして、ホトリソグ
ラフィおよびエッチング等により、各単体発光サイリス
タＬ（−１）〜Ｌ（＋１）に分離される。分離溝を５０
で示す。アノード電極４０はＰ形半導体層２１とオーミ
ック接触しており、ゲート電極４１はＮ形半導体層２２
とオーミック接触している。絶縁層３０は素子と配線と
の短絡を防ぎ、同時に特性劣化を防ぐための保護膜とし
て作用する。

【００８３】図中、破線で囲った部分がトランジスタＴ
ｒ₃ であり、ゲート電極４１に接続される。トランジス
タＴｒ₃ は、コレクタ２２，ベース２３，エミッタ２４
を有する。トランジスタＴｒ₁ は、コレクタ２３，ベー
ス２２，エミッタ２１を有する。トランジスタＴｒ
₂ は、コレクタ２２，ベース２３，エミッタ２４を有す
る。

【００８４】トランジスタＴｒ₂ のベースは、トランジ
スタＴｒ₃ のベースと電気的に接続されている。またこ
れらのトランジスタのコレクタは分離されている。ゲー
ト電極４１は負荷抵抗Ｒ_L を介して電源Ｖ_GKに接続さ
れ、基板１は接地されている。また基板１は、トランジ
スタＴｒ₂ ，Ｔｒ₃ のエミッタとなっている。

【００８５】

【実施例９】本実施例は、本発明者らが特開平２−２６
３６６８号公報にて開示した自己走査型発光装置であっ
て、本発明を適用できる例の１つである。

【００８６】本実施例の発光装置の原理を説明するため
の等価回路図を図２０に示す。

【００８７】この発光装置は、スイッチ素子Ｔ（−１）
〜Ｔ（２）、書き込み用発光素子Ｌ（−１）〜Ｌ（２）
からなる。スイッチ素子部分の構成は、ダイオード接続
を用いた例を示している。スイッチ素子のゲート電極Ｇ
_-1〜Ｇ₁ は、書き込み用発光素子のゲートにも接続され
る。書き込み用発光素子のアノードには、書き込み信号
Ｓ_inが加えられている。

【００８８】以下に、この自己走査型発光装置の動作を
説明する。スイッチ素子回路の簡略化した構成断面図を
図２１に示す。いま、スイッチ素子Ｔ（０）がオン状態
にあるとすると、ゲート電極Ｇ₀ の電圧は、Ｖ_GK（ここ
では５ボルトと想定する）より低下し、ほぼ零ボルトと
なる。したがって、書き込み信号Ｓ_inの電圧が、ＰＮ接
合の拡散電位（約１ボルト）以上であれば、発光素子Ｌ
（０）を発光状態とすることができる。

【００８９】これに対し、ゲート電極Ｇ_-1は約５ボルト
であり、ゲート電極Ｇ₁ は約１ボルトとなる。したがっ
て、発光素子Ｌ（−１）の書き込み電圧は約６ボルト、
発光素子Ｌ（１）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（０）のみに書き込める書き込み
信号Ｓ_inの電圧は、約１〜２ボルトの範囲となる。発光
素子Ｌ（０）がオン、すなわち発光状態に入ると、書き
込み信号Ｓ_inラインの電圧は約１ボルトに固定されてし
まうので、他の発光素子が選択されてしまう、というエ
ラーは防ぐことができる。

【００９０】発光強度は書き込み信号Ｓ_inに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の素子に転送するためには、書
き込み信号Ｓ_inラインの電圧を一度零ボルトまでおと
し、発光している素子をいったんオフにしておく必要が
ある。

【００９１】

【実施例１０】本実施例は、複数の発光素子を同時に発
光できるようにした自己走査型発光装置である。この発
光装置の等価回路図を、図２２に示す。

【００９２】図２０の回路と異なるのは、発光素子を３
つずつのブロックとし、１ブロック内の発光素子は１つ
のスイッチ素子によって制御し、かつ１ブロック内の発
光素子にそれぞれ別々の書き込み信号ラインＳ_in１，Ｓ
_in２，Ｓ_in３を接続して、発光素子の発光を制御した点
である。図中、発光素子Ｌ₁ （−１），Ｌ₂ （−１），
Ｌ₃ （−１）、発光素子Ｌ₁ （０），Ｌ₂ （０），Ｌ₃
（０）、発光素子Ｌ₁（−１），Ｌ₂ （−１），Ｌ
₃ （−１）等が、ブロック化された発光素子を示してい
る。

【００９３】動作は図２０の回路と同じで、１素子ずつ
Ｓ_inによって発光が書き込まれていたものが、同時に複
数書き込まれ発光し、それがブロックごとに転送するよ
うになったものである。

【００９４】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。

【００９５】実施例９にて説明してきた発光装置では、
発光しているポイントは常に一つで、この発光の強度を
変化させて画像を書き込むことになる。これを用いて光
プリンタを形成すると、通常使用されている光プリンタ
用ＬＥＤアレイ（これは画像を書き込むポイントに位置
するＬＥＤが、同時に発光するよう駆動ＩＣによって制
御されている）に比べ、画像書き込み時に３４００倍の
輝度が必要となり、発光効率が同じならば３４００倍の
電流を流す必要がある。ただし発光時間は、逆に通常の
ＬＥＤアレイに比べ１／３４００となる。

【００９６】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。

【００９７】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、実施例１７の発光装置に比べて
１素子の発光時間は３倍となる。したがって、オン状態
の発光素子に流す電流は１／３でよく、実施例１７に比
べ長寿命化することが可能である。

【００９８】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。

【００９９】

【実施例１１】以下に、デューティをさらに向上するこ
とができる自己走査型発光装置の例を、図２３，図２
４，図２５を用いて説明する。図２３は本実施例の自己
走査型発光装置のブロック構成図である。

【０１００】本実施例の発光装置は、シフトレジスタ２
００，書き込みスイッチアレイ２０１，リセットスイッ
チアレイ２０２，発光素子アレイ２０３から構成され
る。各々のアレイはＮ個の素子からなっており、その番
号を（１）〜（Ｎ）とする。

【０１０１】シフトレジスタ２００は、電源Ｖ₁ 、複数
の転送パルスφ、およびスタートパルスφ_S により駆動
され、オン状態が転送（自己走査）される。転送方向
は、ここでは左から右、すなわち（１）から（Ｎ）とし
てある。

【０１０２】書き込みスイッチアレイ２０１は、画像信
号Ｖ_INを発光素子アレイ２０３に書き込むスイッチであ
り、シフトレジスタ２００に同期する。つまり、時刻ｔ
にオン状態であるシフトレジスタ２００に対応する発光
素子アレイ２０３のビットに、画像信号Ｖ_IN（ｔ）を書
き込む働きを有する。

【０１０３】この画像信号Ｖ_INの書き込みは、本実施例
では各ビットとも同じ番号内で行われるようにされてい
る。一度書き込まれた発光情報は、発光素子アレイ２０
３に保持される。

【０１０４】一方、シフトレジスタ２００は、同時にリ
セットスイッチアレイ２０２もアドレスするよう構成さ
れている。ただし、番号（１）のシフトレジスタ出力は
番号（２）のリセットスイッチに、番号（２）のシフト
レジスタ出力は番号（３）のリセットスイッチになど、
１ビット転送方向へ進んだ素子に接続されている。

【０１０５】このリセットスイッチがアドレスされる
と、発光素子はリセットされる。すなわち、シフトレジ
スタがオンすると、このシフトレジスタより１ビット転
送方向へ進んだ発光素子は、発光状態，非発光状態に関
わらず、一旦非発光状態（オフ状態）に戻される。

【０１０６】このような構成になっていれば、画像信号
の時間変化が発光素子の位置変化として書き込まれ、発
光素子に画像情報が書き込まれて発光による画像パター
ンが構成される。そして次の画像信号を書き込む際、リ
セットスイッチにより書き込まれた画像情報は消去さ
れ、そのすぐ後に新たな画像情報が書き込まれる。この
ため、発光素子はほぼ常時点灯に近い状態となり、デュ
ーティはほぼ１となる。

【０１０７】ここではシフトレジスタ２００を１つのみ
設け、この出力を画像信号書き込み、およびリセットの
両方に用いるよう構成したが、シフトレジスタを２つ設
け、それぞれ画像信号書き込み用およびリセット用とし
て用いてもよい。

【０１０８】図２４に、図２２の回路をＰ，Ｎイメージ
で書き直した図を示す。シフトレジスタ２００は、サイ
リスタＴ_S （１）〜Ｔ_S （４）により構成される。各サ
イリスタはトランジスタＴｒ₁ ，Ｔｒ₂ で構成され、そ
のゲートが負荷抵抗Ｒ_L ，結合用抵抗Ｒ_I を介して隣接
するサイリスタおよび電源Ｖ₁ に接続される。このシフ
トレジスタの出力はゲートから取り出され、出力電圧Ｖ
_O （１）〜Ｖ_O （３）と表示されている。（１）〜
（３）は各ビットの番号である。図中、転送クロックラ
インの電流を制限する抵抗は、抵抗Ｒ_e で表している。

【０１０９】書き込みスイッチとして、ＰＮＰトランジ
スタＴｒ₃ （１）〜Ｔｒ₃ （３）を用い、リセットスイ
ッチとして、ＮＰＮトランジスタＴｒ₄ （１）〜Ｔｒ₄
（３）を用いている。抵抗Ｒ_e は、発光素子に流れる電
流を制限する抵抗である。また発光素子として、トラン
ジスタＴｒ₅ ，Ｔｒ₆ の組合せで表示される発光サイリ
スタを用いている。この発光サイリスタの特性として、
一度オンしてしまうと電源を落とすまでオンし続けると
いう特徴を持ち、これを発光のメモリ機能として利用す
る。

【０１１０】この回路の動作を、図２５に示すパルスタ
イミング図を用いて説明する。図２４においてＴ₁ 〜Ｔ
₅ は時刻を表す。転送クロックはφ₁ 〜φ₃ であり、φ
₁ はＴ₁ 〜Ｔ₂ およびＴ₄ 〜Ｔ₅ の間、φ₂ はＴ₂ 〜Ｔ
₃ の間、φ₃ はＴ₃ 〜Ｔ₄ の間がハイレベルとなってい
る。シフトレジスタ出力Ｖ_O （１）〜Ｖ_O （３）はそれ
ぞれφ₁ 〜φ₃ に同期して取り出され、出力はローレベ
ルとして与えられる。画像信号Ｖ_INは時刻Ｔ₂ 〜Ｔ₃ に
ハイレベルとなり、ビット番号（２）の発光素子に書き
込む。

【０１１１】今、時刻Ｔ₁ 〜Ｔ₂ の間を考える。このと
きシフトレジスタの出力として、出力Ｖ_O （１）がロー
レベルとして取り出される。この出力Ｖ_O （１）は、書
き込みスイッチであるトランジスタＴｒ₃ （１）のベー
スに接続され、トランジスタＴｒ₃ （１）を書き込み可
能状態にする。しかしここで、画像信号Ｖ_INはローレベ
ルであるから、発光素子への書き込みは行われない。

【０１１２】一方、出力Ｖ_O （１）は同時にリセットス
イッチであるトランジスタＴｒ₄ （２）のベースにも印
加される。この出力Ｖ_O （１）は零ボルト程度まで下が
るため、トランジスタＴｒ₄ （２）のエミッタ電圧もほ
ぼ零ボルトとなり、発光素子をオフ状態にしてしまう。
したがって、ビット番号（２）の発光素子は、リセット
されたことになる。

【０１１３】次に時刻Ｔ₂ 〜Ｔ₃ の間を考える。シフト
レジスタ出力はＶ_O （２）であり、これがＴｒ₃ （２）
のベースに印加される。ここで、画像信号Ｖ_INはハイレ
ベルであるからトランジスタＴｒ₃ （２）に電流が流
れ、発光メモリに流れ込む。この電流はトランジスタＴ
ｒ₆ （２）のベース電流となり、これがビット番号
（２）の発光素子をオンさせる。この発光は次のリセッ
ト信号まで維持される。この時、ビット番号（３）の発
光素子は、Ｖ_O （２）によりリセットされる。

【０１１４】発光素子に流れる電流は抵抗Ｒ_e によって
制限され、デューティが大きくなったため少ない電流で
よく、高信頼度の発光装置を得ることができる。

【０１１５】図２６には、本実施例の発光装置を集積化
して作製する場合を示す。シフトレジスタの各ビットは
ＰＮＰＮの４層構成で表され、発光素子も同様にＰＮＰ
Ｎ構成で表される。シフトレジスタのＰＮＰＮの各ビッ
トをＴ_S （１）〜Ｔ_S （４）と表し、発光素子の各ビッ
トをＴ_L （１）〜Ｔ_L （４）と表す。この構成は、半導
体基板１上に作製される。

【０１１６】特に、図２６は、ビット番号（２）につい
てその断面図を示したものである。半絶縁性ＧａＡｓ基
板１上に、Ｎ形ＧａＡｓ層２４，Ｐ形ＧａＡｓ層２３，
Ｎ形ＧａＡｓ層２２，Ｐ形ＧａＡｓ層２１を順次積層し
た構造となっている。各半導体層は絶縁膜３０により分
離され、それぞれ機能を有する素子に分割され、金属電
極４３により電気的に接続される。抵抗Ｒ_L ，Ｒ_I はＮ
形ＧａＡｓ層２２で形成される抵抗素子であり、その端
は電源Ｖ₁ に接続される。

【０１１７】シフトレジスタＴ_S （２）は、半導体層２
１，２２，２３，２４の４層から構成される。

【０１１８】書き込みスイッチＴｒ₃ （２）は、半導体
層２１，２２，２３から構成され、不要な半導体層２４
を半導体層２３に接続し、半導体層２４の効果を殺して
いる。

【０１１９】発光素子Ｔ_L （２）は、半導体層２１，２
２，２３，２４の４層から構成され、書き込みスイッチ
Ｔｒ₃ （２）の半導体層２３，２４が、シフトレジスタ
Ｔ_L（２）の半導体層２３と接続される。これが発光素
子の書き込み電極となる。抵抗Ｒ_e も抵抗Ｒ_L ，Ｒ_I と
同じくＮ形ＧａＡｓ層２２で形成される。

【０１２０】リセットスイッチＴｒ₄ （２）は、半導体
層２２，２３，２４から構成され、不要な半導体層２１
は半導体層２２と接続されている。半導体層２３は書き
込みスイッチＴｒ₃ （１）のベース２１と接続される。
図２６に示した構造を用いると、上述の機能を完全に果
たすことが可能となる。

【０１２１】この自己走査型発光装置は、光プリンタの
書き込みヘッド，ディスプレイ等への応用が考えられ、
これらの機器の低価格化，高性能化に大きな寄与をする
ことができる。

【０１２２】

【実施例１２】本実施例は、特開平４−２３３６７号公
報に示された自己走査型発光装置であって、本発明を適
用できる１つの例である。

【０１２３】実施例の発光装置を図２７に示す。図２７
においては、スイッチ素子アレイと発光素子アレイと
が、上下に分けて記載されている。

【０１２４】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｔ（−２）〜Ｔ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ₁ ，φ₂ は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ₁ は転送クロックφ
₁ を供給されるクロックラインであり、ＣＬ₂ は転送ク
ロックφ₂ を供給されるクロックラインである。

【０１２５】各スイッチ素子Ｔ（−２）〜Ｔ（２）のゲ
ート電極Ｇ_-1〜Ｇ₂ の間は、それぞれ結合用ダイオード
Ｄ_-2〜Ｄ₁ によって、接続されている。このようなダイ
オード結合方式を採用しているために、スイッチ素子ア
レイは２相の転送クロックφ₁ ，φ₂ にて情報の転送動
作を行うことができる。

【０１２６】また、Ｒ_A1，Ｒ_A2 は、それぞれ各スイッ
チ素子Ｔ（−２）〜Ｔ（２）のアノードとクロックライ
ンＣＬ₁ ，ＣＬ₂ のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗Ｒ_A1，Ｒ_A2
は、各スイッチ素子Ｔ（−２）〜Ｔ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｔ（−
２）〜Ｔ（２）のカソードはそれぞれ接地されている。

【０１２７】さらに、Ｒ_L1，Ｒ_L2は、それぞれ各スイッ
チ素子Ｔ（−２）〜Ｔ（２）のゲートＧ_-2〜Ｇ₂ と電源
電圧Ｖ_GKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗Ｒ_L1，Ｒ_L2は、電源電圧Ｖ_GKの
直流電源から各ゲートＧ_-2〜Ｇ₂ に流れる電流量を制限
するものである。そして、各ゲートＧ_-2，Ｇ₀ ，Ｇ
₂は、それぞれダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′のカ
ソードに接続されている。

【０１２８】次に、発光素子アレイについて説明する。
φ_R は発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬ_R はクロックφ_R を供給する電流供給
ラインである。

【０１２９】またＲ_A3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬ_R と
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ_A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。

【０１３０】さらにＲ_L3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀ ′，Ｇ₂ ′と電
源電圧Ｖ_GKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗Ｒ_L3は、電源電圧Ｖ_GKの直流電源から、各
ゲートＧ_-2′，Ｇ₀ ′，Ｇ₂′に流れる電流量を制限す
るものである。そして、各ゲートＧ_-2′，Ｇ₀ ′，
Ｇ₂ ′は、それぞれダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′
のアノードに接続されている。

【０１３１】すなわち、図２７においては、スイッチ素
子Ｔ（−２），Ｔ（０），Ｔ（２）のゲートが、それぞ
れダイオードＤ_-2′，Ｄ₀ ′，Ｄ₂ ′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ
₀ ′，Ｇ₂ ′に個々に接続されている。

【０１３２】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφ_Sとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｔ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧Ｖ_GKに拡散電位Ｖ_dif を
加えた電圧以上に高ければ、スイッチ素子Ｔ（−３）は
オン状態になる。そして、次に供給されるスタートパル
スφ_S のローレベルの電圧が、スイッチ素子Ｔ（−３）
のオン状態維持電圧より低ければ、Ｔ（−３）はオフ状
態となる。

【０１３３】オン状態では、スイッチ素子Ｔ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧Ｖ_GKと同じ電圧になる。スイッチ素子Ｔ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ_-3（図示せず）によって、スイッチ素子Ｔ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｔ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ₂ によって、スイッチ素子Ｔ（−２）をオ
ン状態に設定することができる。

【０１３４】このオン状態はφ₁ ，φ₂ によって順次、
図２７の右方向へ転送されていく。つまり、スタートパ
ルスφ_S のハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。

【０１３５】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφ_S の波形も、転送パルスφ₁ ，
φ₂ に同期して、ハイレベルとローレベルとを交互に送
る必要がある。

【０１３６】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφ_S によって１または
０が書き込まれ、転送クロックφ₁ ，φ₂ によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。

【０１３７】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφ_R の電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφ_R の電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶ_GK＋Ｖ_dif の間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ_-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。

【０１３８】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ₁ ，φ₂ をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。

【０１３９】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｔのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｔのゲート電位
は、Ｖ_dif の約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｔのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶ_dif の約２倍であり、それ以外はＶ_dif の約２
倍の電圧よりも大きくなる。なお、ここでＶ_dif はＰＮ
接合の拡散電位である。

【０１４０】スイッチ素子Ｔ（−２），Ｔ（０），Ｔ
（２）のそれぞれのゲート電圧は、ダイオードＤ_-2′，
Ｄ₀ ′，Ｄ₂ ′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀ ′，Ｇ₂ ′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
_difとなり、オフ状態の場合でＶ_dif の３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶ_dif の２倍となり、オフ状態でＶ_dif の４倍とな
る。

【０１４１】一方、クロックφ_R については、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位Ｖ_HRまで上昇させ
る。この電圧φ_HRとして ２Ｖ_dif ＜Ｖ_HR＜４Ｖ_dif の範囲に設定されていると、オン状態のスイッチ素子Ｔ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｔの対応する発光素子Ｌはオフ状態のままに
なる。

【０１４２】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。

【０１４３】この後、電圧Ｖ_HRは発光素子のオン状態維
持電圧以上であってＶ_dif の２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｔのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。

【０１４４】やがて、クロックφ_R がローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。

【０１４５】次に図２７に示す自己走査型発光装置を、
光プリンタ用の書き込み光源に適用した場合について述
べる。

【０１４６】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｔはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。

【０１４７】一方、スイッチ素子Ｔからの情報転送のた
めの電流は、ゲート負荷抵抗Ｒ_L3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。

【０１４８】また、スイッチ素子Ｔからの情報が、発光
素子Ｌに移動させられた段階でクロックφ₁ ，φ₂ の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｔがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。

【０１４９】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφ_S が供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。

【０１５０】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。

【０１５１】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗Ｒ_A3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。

【０１５２】また、図２７では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ_-2，Ｄ₀ の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ_-1，Ｄ₁ の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、Ｒ_L2 ＜
Ｒ_L1，Ｒ_A1＜Ｒ_A2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。

【０１５３】さらに、図２７では、ダイオード結合方式
と呼ばれる構成を採用しているが、結合方式はこれに限
られず、スイッチ素子の発光機能および受光機能を利用
する光結合方式や、抵抗結合方式であってもよい。

【０１５４】図２８は、図２７に示した等価回路を同一
半導体基板上に作製した場合の一例を示す断面図であ
る。図２８において、７１はＮ形半導体基板であり、８
１はＰ形半導体層、８２はＮ形半導体層、８３はＰ形半
導体層である。なお、図２７と同一の要素には同一の符
号が付されている。

【０１５５】この図２８に示す実施例で重要な点は、図
２７に示したスイッチ素子Ｔ、結合用ダイオードＤ_-2〜
Ｄ₁ ，Ｄ_-2′〜Ｄ₂ ′、発光素子Ｌ等が半導体層８１，
８２，８３、半導体基板７１の組合せで形成でき、した
がって、製造工程を複雑化することなく、図２７の回路
構成が集積化されて形成されることである。

【０１５６】例えばスイッチ素子Ｔ（−２）において、
最上層のＰ形半導体層８１がアノードになり、Ｎ形半導
体層８２がゲートＧ_-2になり、Ｎ形半導体基板７１がカ
ソードとなっている。そして、Ｎ形半導体層８２の上に
形成されたＰ形半導体層８１の２つの島が、結合用ダイ
オードＤ_-2，Ｄ_-2′になっている。これらのダイオード
Ｄ_-2，Ｄ_-2′は、スイッチ素子Ｓ（−２）と同様の構造
を有しており、Ｓ（−２）と全く同じ製造工程で形成さ
れる。

【０１５７】また、発光素子Ｌ（−２）についても、ス
イッチ素子Ｔ（−２）と全く同じ構造を有し、やはり同
じ工程で形成される。なお、抵抗部分Ｒ_A1〜Ｒ_A3、Ｒ_L1
〜Ｒ_L3は、薄膜抵抗によって形成することができ、また
半導体層８１，８２，８３を利用して形成することもで
きる。

【０１５８】上述した発光装置では、自己走査型の発光
装置を転送用アレイとして使用し、ほぼ同一構造の別の
発光素子アレイに発光機能を分離したので、バイアス光
の原因となるオン状態の転送を行うスイッチ素子の上部
に光遮蔽層を設けることができ、画像情報の書き込みに
対するバイアス光の影響を除去することができる。この
ため、光プリンタ等への発光装置の応用を行う際には、
光プリンタ等の品位を向上させることができる。

【０１５９】また、画像情報を書き込むための信号は、
スタートパルスの一部としてスイッチ素子に直接入力で
きる。このため、駆動回路が簡略化できる。さらに、発
光素子に書き込まれた情報は、走査信号によってリセッ
トされるまで維持されるので、発光のデューティサイク
ルがほぼ１に設定される。したがって、発光素子に流れ
る電流（ピーク値）を少なくすることができるので、発
光装置の長寿命化を実現できる。

【０１６０】

【発明の効果】本発明によれば、静電破壊防止用保護回
路を、サイリスタ・アレイのＰＮＰＮ構造を利用して作
製できるので、保護回路の作製が容易となる。また、本
発明の静電破壊防止用保護回路を備えた自己走査型発光
装置は、過電圧の到来による静電破壊を防止できるとい
う効果がある。

【図面の簡単な説明】

【図１】従来の自己走査型発光装置の等価回路図であ
る。

【図２】従来の自己走査型発光装置の等価回路図であ
る。

【図３】従来の自己走査型発光装置の等価回路図であ
る。

【図４】静電破壊防止用保護回路の一例を示す回路図で
ある。

【図５】図１の発光装置のデバイス構造の断面図であ
る。

【図６】本発明の実施例１の静電破壊防止用保護回路の
回路図である。

【図７】実施例１のアノード電極とゲート電極の構造を
示す図である。

【図８】本発明の実施例２の静電破壊防止用保護回路の
構造を示す断面図および平面図である。

【図９】本発明の実施例３の発光装置の回路図である。

【図１０】本発明の実施例４の発光装置の回路図であ
る。

【図１１】本発明の実施例５の発光装置の回路図であ
る。

【図１２】実施例５の発光装置の断面図である。

【図１３】本発明の実施例６の発光装置の回路図であ
る。

【図１４】図１３の発光サイリスタの特性図である。

【図１５】図１３の発光装置の構造断面概念図である。

【図１６】本発明の実施例７の発光装置の回路図であ
る。

【図１７】実施例７の発光装置の断面図である。

【図１８】本発明の実施例８の発光装置の回路図であ
る。

【図１９】実施例８の発光装置の断面図である。

【図２０】本発明の実施例９の発光装置の回路図であ
る。

【図２１】図２０の発光装置のスイッチ素子回路の構成
断面図である。

【図２２】本発明の実施例１０の発光装置の回路図であ
る。

【図２３】本発明の実施例１１の発光装置のブロック図
である。

【図２４】実施例１１の発光装置の等価回路のＰＮイメ
ージ図である。

【図２５】実施例１１の発光装置の駆動方法を示すパル
スタイミング図である。

【図２６】実施例１１の発光装置の断面図である。

【図２７】本発明の実施例１２の発光装置の回路図であ
る。

【図２８】実施例１２の発光装置の断面図である。

【符号の説明】

Ｔ 転送サイリスタ Ｌ 発光サイリスタ Ｄ 結合用ダイオード φ 転送用クロックパルス Ｒ_L ゲート負荷抵抗 Ｒ_e カソード負荷抵抗 Ｒ_I 相互作用を作るために抵抗 Ｔｒ トランジスタ １ 第１導電形基板 ２２，２４ 第１導電形半導体層 ２１，２３ 第２導電形半導体層 ３０ 絶縁膜 ４０ アノード電極 ４１ ゲート電極 ４２ カソード電極 ５０ 分離溝 ６２，６４ サイリスタ ６６，６８ 電流制限用抵抗 ６２１，６４１ アノード電極 ６２２，６４２ ゲート電極

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−263668（ＪＰ，Ａ) 特開 平６−342880（ＪＰ，Ａ) 実開 平６−34246（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/45 B41J 2/455 G09G 3/14 H01L 27/04 H01L 29/74 H01L 33/00

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】発光動作のためのしきい電圧またはしきい
   電流を制御するゲート電極を有するＰＮＰＮ構造の発光
   サイリスタを複数個配列し、各発光サイリスタの前記ゲ
   ート電極をその近傍に位置する少なくとも１つの発光サ
   イリスタのゲート電極に、接続用抵抗または電気的に一
   方向性を有する電気素子を介して接続するとともに、各
   発光サイリスタのゲート電極に電源ラインを負荷抵抗を
   介して接続し、かつ各発光サイリスタのアノード電極に
   クロックパルスラインを接続し、かつ初段の発光サイリ
   スタのゲート電極にスタートパルスラインを接続して形
   成した自己走査型発光装置に用いられる静電破壊防止用
   保護回路において、 前記静電破壊防止用保護回路は、前記自己走査型発光装
   置に含まれるＰＮＰＮ構造の第１および第２の発光サイ
   リスタのＰＮ接合を用いて作製され、 入力端子に一端が接続された電流制限抵抗を備え、 前記電流制限抵抗の他端に前記第１の発光サイリスタの
   アノード電極が接続され、前記第１の発光サイリスタの
   ゲート電極が保護抵抗を経て前記電源ラインに接続さ
   れ、前記第１の発光サイリスタのカソード電極が接地さ
   れ、 前記電流制限抵抗の他端に前記第２の発光サイリスタの
   ゲート電極が接続され、前記第２の発光サイリスタのア
   ノード電極およびカソード電極が接地されている、 ことを特徴とする静電破壊防止用保護回路。
2. 【請求項２】発光動作のためのしきい電圧またはしきい
   電流を制御するゲート電極を有するＰＮＰＮ構造の発光
   サイリスタを複数個配列し、各発光サイリスタの前記ゲ
   ート電極をその近傍に位置する少なくとも１つの発光サ
   イリスタのゲート電極に、接続用抵抗または電気的に一
   方向性を有する電気素子を介して接続するとともに、各
   発光サイリスタのゲート電極に電源ラインを負荷抵抗を
   介して接続し、かつ各発光サイリスタのカソード電極に
   クロックパルスラインを接続し、かつ初段の発光サイリ
   スタのゲート電極にスタートパルスラインを接続して形
   成した自己走査型発光装置に用いられる静電破壊防止用
   保護回路において、 前記静電破壊防止用保護回路は、前記自己走査型発光装
   置に含まれるＰＮＰＮ構造の第１および第２の発光サイ
   リスタのＰＮ接合を用いて作製され、 入力端子に一端が接続された電流制限抵抗を備え、 前記電流制限抵抗の他端に前記第１の発光サイリスタの
   カソード電極が接続され、前記第１の発光サイリスタの
   ゲート電極が保護抵抗を経て前記電源ラインに接続さ
   れ、前記第１の発光サイリスタのアノード電極が接地さ
   れ、 前記電流制限抵抗の他端に前記第２の発光サイリスタの
   ゲート電極が接続され、前記第２の発光サイリスタのカ
   ソード電極およびアノード電極が接地されている、 ことを特徴とする静電破壊防止用保護回路。
3. 【請求項３】転送動作のためのしきい電圧またはしきい
   電流を制御するゲート電極を有する転送用のＰＮＰＮ構
   造の発光サイリスタを複数個配列し、各発光サイリスタ
   の前記ゲート電極をその近傍に位置する少なくとも１つ
   の発光サイリスタのゲート電極に、接続用抵抗または電
   気的に一方向性を有する電気素子を介して接続するとと
   もに、各発光サイリスタのゲート電極に電源ラインを負
   荷抵抗を介して接続し、かつ各発光サイリスタのアノー
   ド電極にクロックパルスラインを接続し、かつ初段の発
   光サイリスタのゲート電極にスタートパルスラインを接
   続して形成した転送用の発光サイリスタ・アレイと、 発光動作のためのしきい電圧またはしきい電流を制御す
   るゲート電極を有する発光用のＰＮＰＮ構造の発光サイ
   リスタを複数個配列した発光用の発光サイリスタ・アレ
   イとからなり、 前記発光用の発光サイリスタの各ゲート電極を対応する
   前記転送用の発光サイリスタのゲート電極と電気的手段
   にて接続し、各発光用の発光サイリスタのアノード電極
   に発光のための電流を印加するラインを設けた自己走査
   型発光装置に用いられる静電破壊防止用保護回路におい
   て、 前記静電破壊防止用保護回路は、前記自己走査型発光装
   置に含まれるＰＮＰＮ構造の第１および第２の発光サイ
   リスタのＰＮ接合を用いて作製され、 入力端子に一端が接続された電流制限抵抗を備え、 前記電流制限抵抗の他端に前記第１の発光サイリスタの
   アノード電極が接続され、前記第１の発光サイリスタの
   ゲート電極が保護抵抗を経て前記電源ラインに接続さ
   れ、前記第１の発光サイリスタのカソード電極が接地さ
   れ、 前記電流制限抵抗の他端に前記第２の発光サイリスタの
   ゲート電極が接続され、前記第２の発光サイリスタのア
   ノード電極およびカソード電極が接地されている、 ことを特徴とする静電破壊防止用保護回路。
4. 【請求項４】転送動作のためのしきい電圧またはしきい
   電流を制御するゲート電極を有する転送用のＰＮＰＮ構
   造の発光サイリスタを複数個配列し、各発光サイリスタ
   の前記ゲート電極をその近傍に位置する少なくとも１つ
   の発光サイリスタのゲート電極に、接続用抵抗または電
   気的に一方向性を有する電気素子を介して接続するとと
   もに、各発光サイリスタのゲート電極に電源ラインを負
   荷抵抗を介して接続し、かつ各発光サイリスタのカソー
   ド電極にクロックパルスラインを接続し、かつ初段の発
   光サイリスタのゲート電極にスタートパルスラインを接
   続して形成した転送用の発光サイリスタ・アレイと、 発光動作のためのしきい電圧またはしきい電流を制御す
   るゲート電極を有する発光用のＰＮＰＮ構造の発光サイ
   リスタを複数個配列した発光用の発光サイリスタ・アレ
   イとからなり、 前記発光用の発光サイリスタの各ゲート電極を対応する
   前記転送用の発光サイリスタのゲート電極と電気的手段
   にて接続し、各発光用の発光サイリスタのカソード電極
   に発光のための電流を印加するラインを設けた自己走査
   型発光装置に用いられる静電破壊防止用保護回路におい
   て、 前記静電破壊防止用保護回路は、前記自己走査型発光装
   置に含まれるＰＮＰＮ構造の第１および第２の発光サイ
   リスタのＰＮ接合を用いて作製され、 入力端子に一端が接続された電流制限抵抗を備え、 前記電流制限抵抗の他端に前記第１の発光サイリスタの
   カソード電極が接続され、前記第１の発光サイリスタの
   ゲート電極が保護抵抗を経て前記電源ラインに接続さ
   れ、前記第１の発光サイリスタのアノード電極が接地さ
   れ、 前記電流制限抵抗の他端に前記第２の発光サイリスタの
   ゲート電極が接続され、前記第２の発光サイリスタのカ
   ソード電極およびアノード電極が接地されている、 ことを特徴とする静電破壊防止用保護回路。
5. 【請求項５】請求項１または３記載の静電破壊防止用保
   護回路において、 前記第１および第２の発光サイリスタのアノード電極と
   ゲート電極とは、アノード電極の周りをゲート電極がリ
   ング状に取り囲む同心円状の構造を有する静電破壊防止
   用保護回路。
6. 【請求項６】請求項２または４記載の静電破壊防止用保
   護回路において、 前記第１および第２の発光サイリスタのカソード電極と
   ゲート電極とは、カソード電極の周りをゲート電極がリ
   ング状に取り囲む同心円状の構造を有する静電破壊防止
   用保護回路。
7. 【請求項７】前記入力端子が、前記スタートパルスライ
   ンに接続された、請求項１〜６のいずれかに記載の静電
   破壊防止用保護回路を備える自己走査型発光装置。
8. 【請求項８】前記入力端子が、前記最終段の発光用の発
   光サイリスタより引き出されるエンド端子に接続され
   た、請求項１，３または５記載の静電破壊防止用保護回
   路を備える自己走査型発光装置。
9. 【請求項９】前記入力端子が、前記最終段の転送用の発
   光サイリスタより引き出されるエンド端子に接続された
   請求項２，４または６記載の静電破壊防止用保護回路を
   備える自己走査型発光装置。