JPH0999581A

JPH0999581A - 自己走査型発光装置

Info

Publication number: JPH0999581A
Application number: JP25741495A
Authority: JP
Inventors: Seiji Ono; 誠治大野; Yukihisa Kusuda; 幸久楠田; Shunsuke Otsuka; 俊介大塚
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 1995-10-04
Filing date: 1995-10-04
Publication date: 1997-04-15

Abstract

(57)【要約】【課題】複数の発光チップが基板上に実装されてなる
発光装置において、各発光チップの検査を可能にする。【解決手段】各チップの最終段のダイオードのアノー
ド側に、エンド端子用ボンディング・パッド１６を設
け、実装基板上のエンド端子φ_Eのためのリード線１８
にボンディング・ワイヤで接続する。次段の発光チップ
のスタートパルスφ_S用のボンディング・パッド２をエ
ンド端子φ_E用のリード線１８に接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多数個の発光素子
を同一基板上に集積することにより生成された発光チッ
プを複数個備える自己走査型発光装置に関する。

【０００２】

【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイ・チップよりなる発光装置は、その駆
動用ＩＣと組み合わせて光プリンタ等の書き込み用光源
として利用されている。本発明者らは発光素子アレイの
構成要素としてＰＮＰＮ構造を持つ発光サイリスタに注
目し、発光点の自己走査が実現できることを既に特許出
願（特開平１−２３８９６２号、特開平２−１４５８４
号、特開平２−９２６５０号、特開平２−９２６５１
号）し、光プリンタ用光源として実装上簡便となるこ
と、発光素子ピッチを細かくできること、コンパクトな
自己走査型発光装置を作製できること等を示した。

【０００３】本発明者らが行ったこれらの発明の一例と
して、特開平２−２６３６６８号公報に示すダイオード
による電位結合を用いた、２相クロック駆動により自己
走査が可能な発光装置の等価回路を図１に示す。この発
光装置は、シフトレジスタを構成するスイッチ素子（発
光サイリスタ）アレイＴ（１）〜Ｔ（４）、書き込み用
発光素子（発光サイリスタ）アレイＬ（１）〜Ｌ（４）
からなる。隣接するスイッチ素子のゲート電極間は、ダ
イオードＤ₁，Ｄ₂，Ｄ₃を用いて接続されている。ス
イッチ素子の各アノード電極は交互に転送クロックライ
ンφ₁，φ₂に接続されている。スイッチ素子のゲート
電極Ｇ₁〜Ｇ₃は、書き込み用発光素子のゲートにも接
続される。書き込み用発光素子のアノード電極には、書
き込み信号Ｓ_inが加えられている。また、初段のスイッ
チ素子には転送動作を開始させるためのスタートパルス
φ_Sが加えられる。

【０００４】いま、スイッチ素子Ｔ（２）がオン状態に
あるとすると、ゲート電極Ｇ₂の電圧は、電源電圧Ｖ_GK
（ここでは約５ボルトとする）より低下し、ほぼ零ボル
トとなる。したがって、書き込み信号Ｓ_inの電圧が、Ｐ
Ｎ接合の拡散電位（約１ボルト）以上であれば、発光素
子Ｌ（２）を発光状態とすることができる。

【０００５】ゲート電極Ｇ₂の電圧低下の影響は、ダイ
オードＤ₂を介してＴ（３）のゲート電極Ｇ₃に伝えら
れ、そのゲート電極Ｇ₃の電位を約１ボルト（ダイオー
ドＤ₂の順方向立上り電圧（拡散電位に等しい））に設
定する。しかし、Ｔ（１）に接続されたダイオードＤ₁
は逆バイアス状態であるため、Ｔ（１）のゲート電極Ｇ
₁への電位の接続は行われず、ゲート電極Ｇ₁の電位は
約５ボルトのままである。

【０００６】発光サイリスタのターンオン電圧は、ゲー
ト電圧＋ＰＮ接合の拡散電位で与えられるから、したが
って、発光素子Ｌ（１）の書き込み電圧は約６ボルト、
発光素子Ｌ（３）の書き込み電圧は約２ボルトとなる。
これから、発光素子Ｌ（２）のみに書き込める書き込み
信号Ｓ_inの電圧は、１〜２ボルトの範囲となる。発光素
子Ｌ（２）がオン、すなわち発光状態に入ると、書き込
み信号Ｓ_inラインの電圧は約１ボルトに固定されてしま
うので、他の発光素子が選択されてしまう、というエラ
ーは防ぐことができる。

【０００７】発光強度は書き込み信号Ｓ_inに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の発光素子に転送するために
は、書き込み信号Ｓ_inラインの電圧を一度零ボルトまで
おとし、発光している発光素子をいったんオフにしてお
く必要がある。

【０００８】このような自己走査型発光装置は、多数個
の発光素子を同一基板上に集積することにより形成され
た発光チップを複数個配列することにより作製される。

【０００９】１個の発光チップは、端子として、スター
トパルス端子φ_S、クロック端子φ₁，φ₂、電源端子
Ｖ_GK，書き込み信号端子Ｓ_inの５個の端子を有してい
る。

【００１０】このような発光チップは、例えば１２８個
の素子（１２８ビット）が形成されており、図２に示す
ように、複数個のチップＬＭＡ１，２，・・・を基板上
に直列に配置することによって所望の長さの自己走査型
発光装置を実現している。１個のチップは、チップ上
に、φ_S，φ₁，φ₂，Ｖ_GK，Ｓ_inのための５個のボン
ディング・パッド２，４，６，８，１０が設けられてお
り、基板上の対応する金リード線１２にボンディング・
ワイヤ１４により接続されている。

【００１１】各チップの５個の端子はすべて信号入力端
子であるので、実装後に、発光チップが正常に動作する
か否かの判定のための端子として利用できない。すなわ
ち、実装後にチップの検査ができないという問題があ
る。

【００１２】本発明の目的は、このような問題を解決し
た自己走査型発光装置を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、発光動作のた
めのしきい電圧またはしきい電流の制御電極を有する発
光素子を複数個配列し、各発光素子の前記制御電極をそ
の近傍に位置する少なくとも１つの発光素子の制御電極
に、接続用抵抗または電気的に一方向性を有する接続用
電気素子を介して接続するとともに、各発光素子に電源
ラインを負荷抵抗を介して前記制御電極に接続し、かつ
各発光素子にクロックラインを接続して形成した発光チ
ップが、実装基板上に複数個配列されて構成される自己
走査型発光装置において、前記各発光チップは、最終段
の前記接続用抵抗または前記接続用電気素子より、エン
ド端子が取り出されていることを特徴とする。

【００１４】また本発明は、スイッチング動作のための
しきい電圧またはしきい電流の制御電極を有するスイッ
チ素子を複数個配列し、各スイッチ素子の前記制御電極
をその近傍に位置する少なくとも１つのスイッチ素子の
制御電極に、接続用抵抗または電気的に一方向性を有す
る接続用電気素子を介して接続するとともに、各スイッ
チ素子に電源ラインを負荷抵抗を介して前記制御電極に
接続し、かつ各スイッチ素子にクロックラインを接続し
て形成したスイッチ素子アレイと、発光動作のためのし
きい電圧またはしきい電流の制御電極を有する発光素子
を複数個配列した発光素子アレイとからなり、前記発光
素子アレイの各制御電極を前記スイッチ素子の制御電極
と電気的手段により接続し、各発光素子に発光のための
電流を印加するラインを設けた発光チップが、実装基板
上に複数個配列されて構成される自己走査型発光装置に
おいて、前記各発光チップは、最終段の前記接続用抵抗
または前記接続用電気素子より、エンド端子が取り出さ
れていることを特徴とする。

【００１５】

【発明の実施の形態】

【実施例１】図３，図４に実施例１を示す。１２８ビッ
トの発光チップが１６個基板上に配列実装された２０４
８ビットの自己走査型発光装置である。図３は、発光チ
ップＬＭＡ１〜１６の配列状態を、図４は発光チップＬ
ＭＡ１と２の等価回路図を示す。

【００１６】各チップの最終段のダイオードのアノード
側に、エンド端子用ボンディング・パッド１６を設け、
実装基板上のエンド端子φ_Eのためのリード線１８にボ
ンディング・ワイヤ１４で接続する。

【００１７】そして、次段の発光チップのスタートパル
スφ_S用のボンディング・パッド２をエンド端子φ_E用
のリード線１８に接続する。すなわち、前段のチップの
エンド端子φ_E用ボンディング・パッド１６と、次段の
チップのスタートパルスφ_S用のボンディング・パッド
２とを、電気的に接続する。

【００１８】図４から明らかなように、発光チップＬＡ
Ｍ１の最終段のダイオードＤ₁₂₈は、最終段のスイッチ
素子Ｔ（１２８）のゲート電極ＧＢ₁₂₈を、発光チップ
ＬＭＡ２の初段のスイッチ素子Ｔ（１）のゲート電極Ｇ
₁に接続している。したがって、スイッチ素子は、全チ
ップを通して、電気的に連続して接続されている。この
ため、スタートパルスφ_Sは、個々のチップにそれぞれ
入力する必要はなく、初段のチップにのみ入力すること
になる。

【００１９】本実施例によれば、各チップの最終段のダ
イオードのアノード側にエンド端子φ_E用のボンディン
グ・パッド１６を設け、実装基板上のリード線を経てエ
ンド端子φ_Eを取り出せるようにしているので、実装後
に、チップ毎に動作判定などの検査が可能となる。

【００２０】

【実施例２】実施例２として、本発明を適用できる発光
チップの等価回路を、図５に示す。発光素子として、発
光サイリスタＴ（−２）〜Ｔ（＋２）を用い、発光サイ
リスタＴ（−２）〜Ｔ（＋２）には、各々ゲート電極Ｇ
_-2〜Ｇ₊₂が設けられている。各々のゲート電極には、負
荷抵抗Ｒ_Lを介して電源電圧Ｖ_GKが印加される。また、
各々のゲート電極Ｇ_-2〜Ｇ₊₂は、相互作用を作るために
抵抗Ｒ_Iを介して電気的に接続されている。また、各単
体発光サイリスタのアノード電極に、３本の転送クロッ
クライン（φ₁，φ₂，φ₃）が、それぞれ３素子おき
に（繰り返されるように）接続される。また、初段の発
光サイリスタのゲート電極にはスタートパルス（φ_S）
が接続される。

【００２１】動作を説明すると、まず転送クロックφ₃
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき３端子サイリスタの特性から、
ゲート電極Ｇ₀は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを仮に５ボルトとすると、負荷抵抗Ｒ_L、相
互作用抵抗Ｒ_Iのネットワークから各発光サイリスタの
ゲート電圧が決まる。そして、発光サイリスタＴ（０）
に近い素子のゲート電圧が最も低下し、以降順にＴ
（０）から離れるにしたがいゲート電圧は上昇してい
く。これは次のように表せる。

【００２２】Ｖ_G0＜Ｖ_G1＝Ｖ_G-1＜Ｖ_G2＝Ｖ_G-2 （１）これらの電圧の差は、負荷抵抗Ｒ_L，相互作用抵抗Ｒ_I
の値を適当に選択することにより設定することができ
る。

【００２３】３端子サイリスタのアノード側のターンオ
ン電圧Ｖ_ONは、ゲート電圧より拡散電位Ｖ_difだけ高い
電圧となることが知られている。

【００２４】Ｖ_ON≒Ｖ_G＋Ｖ_dif （２）したがって、アノードにかける電圧をこのターンオン電
圧Ｖ_ONより高く設定すれば、その発光サイリスタはオン
することになる。

【００２５】さてこの発光サイリスタＴ（０）がオンし
ている状態で、次の転送クロックパルスφ₁にハイレベ
ル電圧Ｖ_Hを印加する。このクロックパルスφ₁は発光
サイリスタＴ（＋１）とＴ（―２）に同時に加わるが、
ハイレベル電圧Ｖ_Hの値を次の範囲に設定すると、発光
サイリスタＴ（＋１）のみをオンさせることができる。

【００２６】Ｖ_G-2＋Ｖ_dif＞Ｖ_H＞Ｖ_G+1＋Ｖ_dif （３）これで発光サイリスタＴ（０），Ｔ（＋１）が同時にオ
ンしていることになる。そしてクロックパルスφ₃のハ
イレベル電圧を切ると、発光サイリスタＴ（０）がオフ
となりオン状態の転送ができたことになる。

【００２７】このように、本実施例では抵抗ネットワー
クで各発光サイリスタのゲート電極間を結ぶことによ
り、発光サイリスタに転送機能をもたせることが可能と
なる。

【００２８】上に述べたような原理から、転送クロック
φ₁，φ₂，φ₃のハイレベル電圧を順番に互いに少し
ずつ重なるように設定すれば、発光サイリスタのオン状
態は順次転送されていく。すなわち、発光点が順次転送
され、自己走査型発光装置を実現することができる。

【００２９】

【実施例３】本実施例は、本発明者らが特開平２−１４
５８４号公報にて開示した発光チップであって、本発明
を適用できる例の１つである。

【００３０】本実施例では、電気的接続の方法としてダ
イオードを用いた例について述べる。本実施例の自己走
査型発光装置の原理を説明するための等価回路図を図６
に示す。発光サイリスタＴ（−２）〜Ｔ（＋２）は、一
列に並べられた構成となっている。Ｇ_-2〜Ｇ₊₂は、発光
サイリスタＴ（−２）〜Ｔ（＋２）のそれぞれのゲート
電極を表す。Ｒ_Lはゲート電極の負荷抵抗を表し、Ｄ_-2
〜Ｄ₊₂は電気的相互作用を行うダイオードを表す。また
Ｖ_GKは電源電圧を表す。各単体発光サイリスタのアノー
ド電極に、２本の転送クロックライン（φ₁，φ₂）が
それぞれ１素子おきに接続される。

【００３１】動作を説明する。まず転送クロックφ₂が
ハイレベルとなり、発光サイリスタＴ（０）がオンして
いるとする。このとき３端子サイリスタの特性からゲー
ト電極Ｇ0 は零ボルト近くまで引き下げられる。電源電
圧Ｖ_GKを仮に５ボルトとすると、抵抗Ｒ_L，ダイオード
Ｄ_-2〜Ｄ₊₂のネットワークから各発光サイリスタのゲー
ト電圧が決まる。そして発光サイリスタＴ（０）に近い
素子のゲート電圧が最も低下し、以降順にＴ（０）から
離れるにしたがいゲート電圧は上昇していく。

【００３２】しかしながら、ダイオード特性の一方向
性，非対称性から、電圧を下げる効果は、Ｔ（０）の右
方向にしか働かない。すなわちゲート電極Ｇ₁はＧ₀に
対し、ダイオードの順方向立ち上がり電圧Ｖ_difだけ高
い電圧に設定され、ゲート電極Ｇ₂はＧ₁に対し、さら
にダイオードの順方向立ち上がり電圧Ｖ_difだけ高い電
圧に設定される。一方、Ｔ（０）の左側のゲート電極Ｇ
_-1はダイオードＤ_-1が逆バイアスになっているため電流
が流れず、したがって電源電圧Ｖ_GKと同電位となる。

【００３３】次の転送クロックパルスφ₁は、最近接の
発光サイリスタＴ（１），Ｔ（−１）、そしてＴ（３）
およびＴ（−３）等に印加されるが、これらのなかで、
最もターンオン電圧の最も低い素子はＴ（１）であり、
Ｔ（１）のターンオン電圧は約Ｇ₁のゲート電圧＋Ｖ
_difであるが、これはＶ_difの約２倍である。次にター
ン電圧の低い素子はＴ（３）であり、Ｖ_difの約４倍で
ある。Ｔ（−１）とＴ（−３）のオン電圧は、約Ｖ_GK＋
Ｖ_difとなる。

【００３４】以上から、転送クロックパルスのハイレベ
ル電圧をＶ_difの約２倍からＶ_difの約４倍の間に設定
しておけば、発光サイリスタＴ（１）のみをオンさせる
ことができ、転送動作を行うことができる。

【００３５】

【実施例４】本実施例は、本発明者らが特開平２−９２
６５１号公報にて開示した発光チップであって、本発明
を適用できる例の１つである。

【００３６】本実施例の自己走査型発光装置の原理を説
明するための等価回路図を図７に示す。各発光サイリス
タは、トランジス夕Ｔｒ₁，Ｔｒ₂の組合せとして表わ
される。トランジスタＴｒ₁はＰＮＰトランジスタであ
り、トランジスタＴｒ₂はＮＰＮトランジスタである。
また、トランジスタＴｒ₃が設けられ、トランジスタＴ
ｒ₃のベースは、ＮＰＮトランジスＴｒ₂のベースに接
続され、ＮＰＮトランジスＴｒ₂と組合わさってカレン
トミラー回路を構成している。発光サイリスタＴ（−
１）〜Ｔ（１）は一列に並べられ、かつ発光サイリスタ
間がカレントミラー回路によって接続された構成となっ
ている。

【００３７】発光サイリスタＴ（−１）〜Ｔ（＋１）
は、それぞれのゲート電極Ｇ_-1〜Ｇ₊₁を有し、これらゲ
ート電極は、負荷抵抗Ｒ_Lを有する。ゲート電極には、
負荷抵抗Ｒ_Lを経て電源電圧Ｖ_GKが印加される。各単体
発光サイリスタのアノード電極（Ｔｒ₁のエミッタ）
に、２本の転送クロックライン（φ₁，φ₂）がそれぞ
れ１素子おきに接続される。クロックラインには、クロ
ックラインの電流制限用抵抗Ｒ_eが設けられる。

【００３８】動作を説明する。まず、転送クロックφ₂
がハイレベルとなり、発光サイリスタＴ（０）がオンし
ているとする。このとき、３端子サイリスタの特性から
ゲート電極Ｇ₀は零ボルト近くまで引き下げられる。電
源電圧Ｖ_GKを５ボルトとすると、ゲート電極Ｇ₀に負荷
抵抗Ｒ_Lで制限された電流が流れ込む。またエミッタ
（アノード）には、抵抗Ｒ_eで制限された電流が流れ込
む。

【００３９】さて、トランジス夕Ｔｒ₂とＴｒ₃は、カ
レントミラー回路になっているため、トランジスタＴｒ
₃にはＴｒ₂に比例した電流駆動能力が備わっている。
この電流駆動能力からトランジスタＴｒ₃のコレクタに
接続される負荷抵抗Ｒ_Lを介して電流を引き込み、隣の
発光サイリスタＴ（１）のゲート電極Ｇ₁の電位を引き
下げる。トランジスタＴｒ₃の駆動能力を適当に調整す
ることにより、ゲート電極Ｇ₁の電位をほぼ零まで下げ
ることができる。

【００４０】発光サイリスタＴ（１）のオン電圧は、ゲ
ート電極Ｇ₁の電位より拡散電位Ｖ_difだけ高い電圧と
なるため、転送クロックパルスφ₁の電圧が、拡散電位
Ｖ_dif以上であればオン状態を発光サイリスタＴ（１）
に伝達することができる。

【００４１】さて、このように発光サイリスタＴ（１）
のターンオン電圧は下がることになるが、反対側に位置
する発光サイリスタＴ（−１）のターンオン電圧は変化
しない。これはゲートＧ₀がほぼ零まで下がったとして
も、発光サイリスタＴ（−１）のオン電圧を決めるゲー
ト電極Ｇ_-1の電圧に影響を与えないからである。したが
って、転送クロックφ₁，φ₂のハイレベル電圧を交互
に互いに少しずつ重なるように設定すれば、発光サイリ
スタのオン状態は順次転送されていく。すなわち、発光
点が順次転送され、光結合による集積化された自己走査
型発光装置を実現することができる。

【００４２】以上のことから、このカレントミラー回路
を用いた発光素子アレイは、Ｖ_difからＶ_GK＋Ｖ_difま
での転送クロックパルス電圧によって動作し、動作電圧
幅としてＶ_GKという広い幅で動作させることができる。

【００４３】

【実施例５】本実施例は、複数の発光素子を同時に発光
できるようにした発光チップである。この自己走査型発
光装置の等価回路図を、図８に示す。

【００４４】図１の回路と異なるのは、発光素子を３つ
ずつのブロックとし、１ブロック内の発光素子は１つの
スイッチ素子によって制御し、かつ１ブロック内の発光
素子にそれぞれ別々の書き込み信号ラインＳ_in１，Ｓ_in
２，Ｓ_in３を接続して、発光素子の発光を制御した点で
ある。図中、発光素子Ｌ₁（−１），Ｌ₂（−１），Ｌ
₃（−１）、発光素子Ｌ₁（０），Ｌ₂（０），Ｌ
₃（０）、発光素子Ｌ₁（−１），Ｌ₂（−１），Ｌ₃
（−１）等が、ブロック化された発光素子を示してい
る。

【００４５】動作は図１の回路と同じで、１素子ずつＳ
_inによって発光が書き込まれていたものが、同時に複数
書き込まれ発光し、それがブロックごとに転送するよう
になったものである。

【００４６】いま、ＬＥＤプリンタ等の一般的に知られ
る光プリンタ用の光源として、この発光装置を用いるこ
とを考えると、Ａ４の短辺（約２１ｃｍ）相当のプリン
トを１６ドット／ｍｍの解像度で印字するためには約３
４００ビットの発光素子が必要になる。

【００４７】図１にて説明してきた発光チップでは、発
光しているポイントは常に一つで、上記の場合ではこの
発光の強度を変化させて画像を書き込むことになる。こ
れを用いて光プリンタを形成すると、通常使用されてい
る光プリンタ用ＬＥＤアレイ（これは画像を書き込むポ
イントに位置するＬＥＤが、同時に発光するよう駆動Ｉ
Ｃによって制御されている）に比べ、画像書き込み時に
３４００倍の輝度が必要となり、発光効率が同じならば
３４００倍の電流を流す必要がある。ただし発光時間
は、逆に通常のＬＥＤアレイに比べ１／３４００とな
る。

【００４８】しかし発光素子は、一般的に電流が増える
と加速度的に寿命が短くなる傾向があり、いくらデュー
ティが１／３４００とはいえ従来のＬＥＤプリンタに比
べ、寿命が短くなってしまうという問題点を持ってい
た。

【００４９】しかしながら本実施例によると、ビット総
数が同じ条件で比較すると、この例では１ブロックに３
素子が入っているため、図１の発光チップに比べて１素
子の発光時間は３倍となる。したがって、オン状態の発
光素子に流す電流は１／３でよく、図１に比べ長寿命化
することが可能である。

【００５０】本実施例では、１ブロックに３素子が含ま
れる場合を例示したが、この素子数が大きいほうが書き
込み電流が小さくて済み、さらに長寿命化をはかること
ができる。

【００５１】

【実施例６】以下に、デューティをさらに向上すること
ができる発光チップの例を、図１０，図１１を用いて説
明する。図１０は本実施例の自己走査型発光装置のブロ
ック構成図である。

【００５２】本実施例の発光装置は、シフトレジスタ２
００，書き込みスイッチアレイ２０１，リセットスイッ
チアレイ２０２，発光素子アレイ２０３から構成され
る。各々のアレイはＮ個の素子からなっており、その番
号を（１）〜（Ｎ）とする。シフトレジスタ２００は、
電源Ｖ₁、複数の転送パルスφ、およびスタートパルス
φ_Sにより駆動され、オン状態が転送（自己走査）され
る。転送方向は、ここでは左から右、すなわち（１）か
ら（Ｎ）としてある。

【００５３】書き込みスイッチアレイ２０１は、画像信
号Ｖ_INを発光素子アレイ２０３に書き込むスイッチであ
り、シフトレジスタ２００に同期する。つまり、時刻ｔ
にオン状態であるシフトレジスタ２００に対応する発光
素子アレイ２０３のビットに、画像信号Ｖ_IN（ｔ）を書
き込む働きを有する。

【００５４】この画像信号Ｖ_INの書き込みは、本実施例
では各ビットとも同じ番号内で行われるようにされてい
る。一度書き込まれた発光情報は、発光素子アレイ２０
３に保持される。

【００５５】一方、シフトレジスタ２００は、同時にリ
セットスイッチアレイ２０２もアドレスするよう構成さ
れている。ただし、番号（１）のシフトレジスタ出力は
番号（２）のリセットスイッチに、番号（２）のシフト
レジスタ出力は番号（３）のリセットスイッチになど、
１ビット転送方向へ進んだ素子に接続されている。

【００５６】このリセットスイッチがアドレスされる
と、発光素子はリセットされる。すなわち、シフトレジ
スタがオンすると、このシフトレジスタより１ビット転
送方向へ進んだ発光素子は、発光状態，非発光状態に関
わらず、一旦非発光状態（オフ状態）に戻される。

【００５７】このような構成になっていれば、画像信号
の時間変化が発光素子の位置変化として書き込まれ、発
光素子に画像情報が書き込まれて発光による画像パター
ンが構成される。そして次の画像信号を書き込む際、リ
セットスイッチにより書き込まれた画像情報は消去さ
れ、そのすぐ後に新たな画像情報が書き込まれる。この
ため、発光素子はほぼ常時点灯に近い状態となり、デュ
ーティはほぼ１となる。

【００５８】ここではシフトレジスタ２００を１つのみ
設け、この出力を画像信号書き込み、およびリセットの
両方に用いるよう構成したが、シフトレジスタを２つ設
け、それぞれ画像信号書き込み用およびリセット用とし
て用いてもよい。

【００５９】図１０に、図９で説明した機能を発光サイ
リスタおよびトランジスタで構成した回路を示す。シフ
トレジスタ２００は、サイリスタＴ_S（１）〜Ｔ
_S（４）により構成される。各サイリスタはトランジス
タＴｒ₁，Ｔｒ₂で構成され、そのゲートが負荷抵抗Ｒ
_L，結合用抵抗Ｒ_Iを介して隣接するサイリスタおよび
電源Ｖ₁に接続される。このシフトレジスタの出力はゲ
ートから取り出され、出力電圧Ｖ_O（１）〜Ｖ_O（３）
と表示されている。（１）〜（３）は各ビットの番号で
ある。図中、転送クロックラインの電流を制限する抵抗
は、抵抗Ｒ_eで表している。

【００６０】書き込みスイッチとして、ＰＮＰトランジ
スタＴｒ₃（１）〜Ｔｒ₃（３）を用い、リセットスイ
ッチとして、ＮＰＮトランジスタＴｒ₄（１）〜Ｔｒ₄
（３）を用いている。抵抗Ｒ_eは、発光素子に流れる電
流を制限する抵抗である。また発光素子として、トラン
ジスタＴｒ₅，Ｔｒ₆の組合せで表示される発光サイリ
スタを用いている。この発光サイリスタの特性として、
一度オンしてしまうと電源を落とすまでオンし続けると
いう特徴を持ち、これを発光のメモリ機能として利用す
る。

【００６１】この回路の動作を、図１１に示すパルスタ
イミング図を用いて説明する。図１１においてＴ₁〜Ｔ
₅は時刻を表す。転送クロックはφ₁〜φ₃であり、φ
₁はＴ₁〜Ｔ₂およびＴ₄〜Ｔ₅の間、φ₂はＴ₂〜Ｔ
₃の間、φ₃はＴ₃〜Ｔ₄の間がハイレベルとなってい
る。シフトレジスタ出力Ｖ_O（１）〜Ｖ_O（３）はそれ
ぞれφ₁〜φ₃に同期して取り出され、出力はローレベ
ルとして与えられる。画像信号Ｖ_INは時刻Ｔ₂〜Ｔ₃に
ハイレベルとなり、ビット番号（２）の発光素子に書き
込む。

【００６２】今、時刻Ｔ₁〜Ｔ₂の間を考える。このと
きシフトレジスタの出力として、出力Ｖ_O（１）がロー
レベルとして取り出される。この出力Ｖ_O（１）は、書
き込みスイッチであるトランジスタＴｒ₃（１）のベー
スに接続され、トランジスタＴｒ₃（１）を書き込み可
能状態にする。しかしここで、画像信号Ｖ_INはローレベ
ルであるから、発光素子への書き込みは行われない。

【００６３】一方、出力Ｖ_O（１）は同時にリセットス
イッチであるトランジスタＴｒ₄（２）のベースにも印
加される。この出力Ｖ_O（１）は零ボルト程度まで下が
るため、トランジスタＴｒ₄（２）のエミッタ電圧もほ
ぼ零ボルトとなり、発光素子をオフ状態にしてしまう。
したがって、ビット番号（２）の発光素子は、リセット
されたことになる。

【００６４】次に時刻Ｔ₂〜Ｔ₃の間を考える。シフト
レジスタ出力はＶ_O（２）であり、これがＴｒ₃（２）
のベースに印加される。ここで、画像信号Ｖ_INはハイレ
ベルであるからトランジスタＴｒ₃（２）に電流が流
れ、発光メモリに流れ込む。この電流はトランジスタＴ
ｒ₆（２）のベース電流となり、これがビット番号
（２）の発光素子をオンさせる。この発光は次のリセッ
ト信号まで維持される。この時、ビット番号（３）の発
光素子は、Ｖ_O（２）によりリセットされる。

【００６５】発光素子に流れる電流は抵抗Ｒ_eによって
制限され、デューティが大きくなったため少ない電流で
よく、高信頼度の発光装置を得ることができる。

【００６６】この自己走査型発光装置は、光プリンタの
書き込みヘッド，ディスプレイ等への応用が考えられ、
これらの機器の低価格化，高性能化に大きな寄与をする
ことができる。

【００６７】

【実施例７】本実施例は、特開平４−２３３６７号公報
に示された発光チップであって、本発明を適用できる１
つの例である。

【００６８】本実施例の自己走査型発光装置を図１２に
示す。図１２においては、スイッチ素子アレイと発光素
子アレイとが、上下に分けて記載されている。

【００６９】まず、シフトレジスタ機能を有するスイッ
チ素子アレイについて説明する。Ｓ（−２）〜Ｓ（２）
は、スイッチ素子（ＰＮＰＮ構造を有するサイリスタ）
である。φ₁，φ₂は、スイッチ素子アレイを駆動する
転送クロックである。そして、ＣＬ₁は転送クロックφ
₁を供給されるクロックラインであり、ＣＬ₂は転送ク
ロックφ₂を供給されるクロックラインである。

【００７０】各スイッチ素子Ｓ（−２）〜Ｓ（２）のゲ
ート電極Ｇ_-1〜Ｇ₂の間は、それぞれ結合用ダイオード
Ｄ_-2〜Ｄ₁によって、接続されている。このようなダイ
オード結合方式を採用しているために、スイッチ素子ア
レイは２相の転送クロックφ₁，φ₂にて情報の転送動
作を行うことができる。

【００７１】また、Ｒ_A1，Ｒ_A2 は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のアノードとクロックライ
ンＣＬ₁，ＣＬ₂のいずれか一方とを接続するアノード
負荷抵抗である。このアノード負荷抵抗Ｒ_A1，Ｒ_A2
は、各スイッチ素子Ｓ（−２）〜Ｓ（２）のオン状態で
の電流量を制限するものである。各スイッチ素子Ｓ（−
２）〜Ｓ（２）のカソードはそれぞれ接地されている。

【００７２】さらに、Ｒ_L1，Ｒ_L2は、それぞれ各スイッ
チ素子Ｓ（−２）〜Ｓ（２）のゲートＧ_-2〜Ｇ₂と電源
電圧Ｖ_GKの直流電源とを接続するゲートの負荷抵抗であ
る。このゲート負荷抵抗Ｒ_L1，Ｒ_L2は、電源電圧Ｖ_GKの
直流電源から各ゲートＧ_-2〜Ｇ₂に流れる電流量を制限
するものである。そして、各ゲートＧ_-2，Ｇ₀，Ｇ
₂は、それぞれダイオードＤ_-2′，Ｄ₀′，Ｄ₂′のカ
ソードに接続されている。

【００７３】次に、発光素子アレイについて説明する。
φ_Rは発光素子（発光サイリスタ）Ｌ（−２），Ｌ
（０），Ｌ（２）への情報の書き込み許可／禁止を制御
し、かつ書き込まれた状態をリセットするクロックであ
る。そして、ＣＬ_Rはクロックφ_Rを供給する電流供給
ラインである。

【００７４】またＲ_A3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のアノードと電流供給ラインＣＬ_Rと
を接続するアノード負荷抵抗である。このアノード負荷
抵抗Ｒ_A3は、各発光素子Ｌ（−２），Ｌ（０），Ｌ
（２）のオン状態での電流量を制限するものである。そ
して、各発光素子Ｌ（−２），Ｌ（０），Ｌ（２）のカ
ソードは、それぞれ接地されている。

【００７５】さらにＲ_L3は、各発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀′，Ｇ₂′と電
源電圧Ｖ_GKとを接続するゲート負荷抵抗である。このゲ
ート負荷抵抗Ｒ_L3は、電源電圧Ｖ_GKの直流電源から、各
ゲートＧ_-2′，Ｇ₀′，Ｇ₂′に流れる電流量を制限す
るものである。そして、各ゲートＧ_-2′，Ｇ₀′，
Ｇ₂′は、それぞれダイオードＤ_-2′，Ｄ₀′，Ｄ₂′
のアノードに接続されている。

【００７６】すなわち、図１２においては、スイッチ素
子Ｓ（−２），Ｓ（０），Ｓ（２）のゲートが、それぞ
れダイオードＤ_-2′，Ｄ₀′，Ｄ₂′を介して、発光素
子Ｌ（−２），Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ
₀′，Ｇ₂′に個々に接続されている。

【００７７】次に、スイッチ素子アレイの部分の動作を
説明する。今、スタートパルスφ_Sとして、ハイレベル
またはローレベルの電圧がスイッチ素子Ｓ（−３）のア
ノード（図示せず）に供給されたとする。この場合に、
ハイレベルの電圧が、電源電圧Ｖ_GKに拡散電位Ｖ_difを
加えた電圧以上に高ければ、スイッチ素子Ｓ（−３）は
オン状態になる。そして、次に供給されるスタートパル
スφ_Sのローレベルの電圧が、スイッチ素子Ｓ（−３）
のオン状態維持電圧より低ければ、Ｓ（−３）はオフ状
態となる。

【００７８】オン状態では、スイッチ素子Ｓ（−３）の
ゲート電位はほぼ零ボルトとなり、オフ状態ではゲート
電圧は電源電圧Ｖ_GKと同じ電圧になる。スイッチ素子Ｓ
（−３）のゲート電位が零ボルトになれば、結合用ダイ
オードＤ_-3（図示せず）によって、スイッチ素子Ｓ（−
２）のゲート電位が低下する。そして、スイッチ素子Ｓ
（−２）のターンオン電圧も低下する。したがって、転
送クロックφ₂によって、スイッチ素子Ｓ（−２）をオ
ン状態に設定することができる。

【００７９】このオン状態はφ₁，φ₂によって順次、
図４７の右方向へ転送されていく。つまり、スタートパ
ルスφ_Sのハイレベルの電圧によって、スイッチ素子ア
レイにオン状態が書き込まれ、それが順次右方向へ転送
されていくことになる。

【００８０】ただし、全てのビットがオン状態にある場
合に、このオン状態を転送することは、このスイッチ素
子アレイの動作原理上から不可能であって、１ビットお
きにオンとオフを繰り返して転送することになる。すな
わち、スタートパルスφ_Sの波形も、転送パルスφ₁，
φ₂に同期して、ハイレベルとローレベルとを交互に送
る必要がある。

【００８１】今、偶数ビットのみのオン状態とオフ状態
に有効な情報があるものとして、オン状態を１、オフ状
態を０とすると、スタートパルスφ_Sによって１または
０が書き込まれ、転送クロックφ₁，φ₂によって、そ
の１，０が転送されて行くことになる。このようにし
て、１または０という信号（情報）がスイッチ素子アレ
イに書き込まれる。

【００８２】次に、発光素子Ｌ（−２）（Ｌ（０），Ｌ
（２））の動作について説明する。仮に、Ｌ（−２）が
０であるとすると、クロックφ_Rの電圧が零ボルトであ
れば、発光素子Ｌ（−２）はオン状態とはならない。す
なわち、発光素子Ｌ（−２）は書き込み禁止の状態に設
定される。クロックφ_Rの電圧が、発光素子Ｌ（−２）
のオン状態維持電圧からＶ_GK＋Ｖ_difの間の電圧に設定
されたとすると、発光素子Ｌ（−２）は書き込み許可の
状態に設定される。そして、ゲートＧ_-2′の電位が変化
させられることによって、発光素子Ｌ（−２）はオン状
態に設定可能となる。

【００８３】さて、スイッチ素子アレイから発光素子ア
レイへの情報の書き込みについて説明する。スイッチ素
子アレイは、前述したように１または０信号が書き込ま
れる。最後のビットまで書き込まれた段階で、転送クロ
ックφ₁，φ₂をそれぞれローレベル，ハイレベルの状
態に維持される。これによって、情報の転送動作が終了
し、スイッチ素子アレイに書き込まれた情報は保持され
る（特に、偶数ビットにおいて保持されている）。

【００８４】スイッチ素子アレイの偶数ビットにおい
て、オン状態のスイッチ素子Ｓのゲート電位はほぼ零ボ
ルトであり、オフ状態のスイッチ素子Ｓのゲート電位
は、Ｖ_difの約２倍以上である。なお、オフ状態のスイ
ッチ素子Ｓのゲート電位については、転送方向に対して
逆方向に位置する最も隣接する偶数ビットがオン状態の
場合にＶ_difの約２倍であり、それ以外はＶ_difの約２
倍の電圧よりも大きくなる。なお、ここでＶ_difはＰＮ
接合の拡散電位である。

【００８５】スイッチ素子Ｓ（−２），Ｓ（０），Ｓ
（２）のそれぞれのゲート電圧は、ダイオードＤ_-2′，
Ｄ₀′，Ｄ₂′によって対応する発光素子Ｌ（−２），
Ｌ（０），Ｌ（２）のゲートＧ_-2′，Ｇ₀′，Ｇ₂′に
伝達される。したがって、発光素子Ｌ（−２），Ｌ
（０），Ｌ（２）のゲート電圧は、オン状態の場合でＶ
_difとなり、オフ状態の場合でＶ_difの３倍以上とな
る。そしてオン状態の場合で、発光素子のターンオン電
圧はＶ_difの２倍となり、オフ状態でＶ_difの４倍とな
る。

【００８６】一方、クロックφ_Rについては、いったん
零ボルトに設定して全体の発光をなくし（すなわち、リ
セット）、その後にハイレベル電位Ｖ_HRまで上昇させ
る。この電圧φ_HRとして２Ｖ_dif＜Ｖ_HR＜４Ｖ_dif の範囲に設定されていると、オン状態のスイッチ素子Ｓ
に対応する発光素子Ｌがオン状態となり、オフ状態のス
イッチ素子Ｓの対応する発光素子Ｌはオフ状態のままに
なる。

【００８７】したがって、スイッチ素子アレイに書き込
まれた１，０の情報が、そのまま発光素子アレイに書き
込まれることになる。

【００８８】この後、電圧Ｖ_HRは発光素子のオン状態維
持電圧以上であってＶ_difの２倍の電圧未満の値に再設
定される。このことにより、発光素子Ｌは、スイッチ素
子Ｓのゲート電位に影響されなくなり、書き込まれた情
報を保持し続ける。そして、発光素子アレイが情報の保
持状態にある間に、前述と同様にして、スイッチ素子ア
レイには次の情報が書き込まれる。

【００８９】やがて、クロックφ_Rがローレベル電圧に
設定されて、各発光素子Ｌがリセットされる。リセット
後、再び情報が発光素子アレイに書き込まれる。以上の
ようにして、一連の動作が繰り返し行われる。

【００９０】次に図１２に示す発光チップを、光プリン
タ用の書き込み光源である発光装置に適用した場合につ
いて述べる。

【００９１】例えば、発光装置が２０４８ビットの発光
素子Ｌを有するものとすると、スイッチ素子Ｓはその倍
の４０９６ビットを必要とする。光プリンタにおける書
き込み光源の電流量は約５ｍＡであるから、全てのビッ
トの発光素子Ｌが発光状態であるとすると、約１０Ａと
いう電流が流れる。

【００９２】一方、スイッチ素子Ｓからの情報転送のた
めの電流は、ゲート負荷抵抗Ｒ_L3＝３０ｋΩの場合に
０．５ｍＡであることが実験的にわかっているので、全
てのビットの発光素子が発光状態であれば、１Ａ程度で
ある。なお、この情報転送のための電流量は、光プリン
ティングに必要な１０Ａに比べ１割程度であり、実用上
問題のない値である。

【００９３】また、スイッチ素子Ｓからの情報が、発光
素子Ｌに移動させられた段階でクロックφ₁，φ₂の電
圧を一旦零ボルトに低下させることにより、スイッチ素
子アレイ全体がオフ状態となりリセットが行われる。こ
の方法を用いた場合には、スイッチ素子Ｓがオン状態に
なる時間が考慮されると、等価的に電流値が下がること
となる。つまり、前述の１Ａに比べて等価的に０．５Ａ
程度まで下がったことになる。

【００９４】発光素子Ｌの２０４８ビットに対して、ス
タートパルスφ_Sが供給されるデータ入力端（図示せ
ず）が１つだけでは、情報の転送速度はかなり高速であ
ることが必要である。この点については、データ入力端
を複数設けることによって、情報の転送速度を低下させ
ることができる。例えば、通常６４ビットまたは１２８
ビットを一単位として発光素子Ｌのチップが形成され、
このチップごとに情報が入力されてもよい。

【００９５】１２８ビットごとにデータ入力を並列に行
った場合、２０４８ビットに対して２０個のデータ入力
端を有することになる。このため、情報の転送速度は１
／２０でよいことになる。したがって、発光装置は余裕
のある動作を行うことができる。

【００９６】なお、発光素子Ｌの出力光の光量のばらつ
きを防ぐために、アノード負荷抵抗Ｒ_A3をレーザ等によ
り微調整することが可能である。このことによって、出
力光のばらつきのない発光装置を得ることができる。

【００９７】また、図１２では、スイッチ素子アレイに
おける偶数ビットの右側に接続される結合用ダイオード
Ｄ_-2，Ｄ₀の特性と、奇数ビットの右側に接続される結
合用ダイオードＤ_-1，Ｄ₁の特性とが異なっている。し
たがって、偶数ビットと奇数ビットとで動作電流等を分
けて最適化することが重要である。このために、Ｒ_L2＜
Ｒ_L1，Ｒ_A1＜Ｒ_A2に設定するほうが望ましく、この場合
には発光装置はより安定で高速な動作を行い得る。

【００９８】さらに、図１２では、ダイオード結合方式
と呼ばれる構成を採用しているが、結合方式はこれに限
られず、スイッチ素子の発光機能および受光機能を利用
する光結合方式や、抵抗結合方式であってもよい。

【００９９】

【発明の効果】本発明の自己走査型発光装置によれば、
実装基板上に配列された各発光チップよりエンド端子が
取り出されているので、このエンド端子を用いて、各発
光チップの動作判定が可能となる。

【図面の簡単な説明】

【図１】従来の自己走査機能を有する発光チップの等価
回路図である。

【図２】従来の発光装置の端子配列を説明するための図
である。

【図３】本発明の実施例１の発光装置の端子配列を説明
するための図である。

【図４】図３の発光チップＬＭＡ１，２の等価回路図で
ある。

【図５】本発明を適用できる発光装置の実施例２の等価
回路図である。

【図６】本発明を適用できる発光装置の実施例３の等価
回路図である。

【図７】本発明を適用できる発光装置の実施例４の等価
回路図である。

【図８】本発明を適用できる発光装置の実施例５の等価
回路図である。

【図９】本発明を適用できる発光装置の実施例６のブロ
ック回路図である。

【図１０】図９の発光装置の回路図である。

【図１１】図９の発光装置の駆動方法を示すパルスタイ
ミング図である。

【図１２】本発明を適用できる発光装置の実施例７の等
価回路図である。

【符号の説明】

２，４，６，１６ボンディング・パッド１４ボンディング・ワイヤ１２，１８リード線Ｔスイッチ素子Ｌ発光素子Ｇゲート電極Ｒ_L 負荷抵抗

Claims

【特許請求の範囲】

【請求項１】発光動作のためのしきい電圧またはしきい
電流の制御電極を有する発光素子を複数個配列し、各発
光素子の前記制御電極をその近傍に位置する少なくとも
１つの発光素子の制御電極に、接続用抵抗または電気的
に一方向性を有する接続用電気素子を介して接続すると
ともに、各発光素子に電源ラインを負荷抵抗を介して前
記制御電極に接続し、かつ各発光素子にクロックライン
を接続して形成した発光チップが、実装基板上に複数個
配列されて構成される自己走査型発光装置において、前記各発光チップは、最終段の前記接続用抵抗または前
記接続用電気素子より、エンド端子が取り出されている
ことを特徴とする自己走査型発光装置。
【請求項２】スイッチング動作のためのしきい電圧また
はしきい電流の制御電極を有するスイッチ素子を複数個
配列し、各スイッチ素子の前記制御電極をその近傍に位
置する少なくとも１つのスイッチ素子の制御電極に、接
続用抵抗または電気的に一方向性を有する接続用電気素
子を介して接続するとともに、各スイッチ素子に電源ラ
インを負荷抵抗を介して前記制御電極に接続し、かつ各
スイッチ素子にクロックラインを接続して形成したスイ
ッチ素子アレイと、発光動作のためのしきい電圧または
しきい電流の制御電極を有する発光素子を複数個配列し
た発光素子アレイとからなり、前記発光素子アレイの各
制御電極を前記スイッチ素子の制御電極と電気的手段に
より接続し、各発光素子に発光のための電流を印加する
ラインを設けた発光チップが、実装基板上に複数個配列
されて構成される自己走査型発光装置において、前記各発光チップは、最終段の前記接続用抵抗または前
記接続用電気素子より、エンド端子が取り出されている
ことを特徴とする自己走査型発光装置。
【請求項３】請求項１記載の自己走査型発光装置におい
て、発光チップの前記エンド端子は、次段の発光チップの初
段の発光素子へのスタートパルス端子に、前記実装基板
上のリード配線を介して電気的に接続されている自己走
査型発光装置。
【請求項４】請求項２記載の自己走査型発光装置におい
て、発光チップの前記エンド端子は、次段の発光チップの初
段のスイッチ素子へのスタートパルス端子に、前記実装
基板上のリード配線を介して電気的に接続されている自
己走査型発光装置。
【請求項５】請求項１または３記載の自己走査型発光装
置において、前記発光素子はＰＮＰＮ構造の発光サイリスタよりな
る、自己走査型発光装置。
【請求項６】請求項２または４記載の自己走査型発光装
置において、前記発光素子およびスイッチ素子は、それぞれ、ＰＮＰ
Ｎ構造の発光サイリスタよりなる、自己走査型発光装
置。