JP2001301231A - 自己走査型発光素子アレイおよび駆動方法 - Google Patents
自己走査型発光素子アレイおよび駆動方法Info
- Publication number
- JP2001301231A JP2001301231A JP2000126097A JP2000126097A JP2001301231A JP 2001301231 A JP2001301231 A JP 2001301231A JP 2000126097 A JP2000126097 A JP 2000126097A JP 2000126097 A JP2000126097 A JP 2000126097A JP 2001301231 A JP2001301231 A JP 2001301231A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- self
- element array
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 ２発光点を同時に点灯する使い方と、１発光
点のみを点灯する使い方とを、全く同一のチップで、接
続の仕方を変えるだけで使い分けることができる自己走
査型発光素子アレイを提供する。 【解決手段】 チップ１は、スイッチ素子Ｔ１，Ｔ２，
Ｔ３…、発光素子Ｌ１，Ｌ２，Ｌ３…を有している。シ
フト部の構成は、ダイオード結合を用いている。シフト
部のスイッチ素子１個が、発光部の発光素子１個を制御
するために、対応するスイッチ素子Ｔのゲートと発光素
子Ｌのゲートとが相互接続され、負荷抵抗ＲL を介して
電源ラインに接続される。発光部の発光素子には、交互
に、書込み信号ラインφＩ1 ，φＩ2 が接続される。
点のみを点灯する使い方とを、全く同一のチップで、接
続の仕方を変えるだけで使い分けることができる自己走
査型発光素子アレイを提供する。 【解決手段】 チップ１は、スイッチ素子Ｔ１，Ｔ２，
Ｔ３…、発光素子Ｌ１，Ｌ２，Ｌ３…を有している。シ
フト部の構成は、ダイオード結合を用いている。シフト
部のスイッチ素子１個が、発光部の発光素子１個を制御
するために、対応するスイッチ素子Ｔのゲートと発光素
子Ｌのゲートとが相互接続され、負荷抵抗ＲL を介して
電源ラインに接続される。発光部の発光素子には、交互
に、書込み信号ラインφＩ1 ，φＩ2 が接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子アレイ、
特に光プリンタヘッド等の書き込み用光源に用いられる
自己走査型発光素子アレイに関する。
特に光プリンタヘッド等の書き込み用光源に用いられる
自己走査型発光素子アレイに関する。
【０００２】
【従来の技術】多数個の発光素子を同一基板上に集積し
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタヘッド等の書き込み用光源として利用されてい
る。本発明者らは発光素子アレイの構成要素としてｐｎ
ｐｎ構造を持つ３端子発光サイリスタに注目し、発光点
の自己走査が実現できることを既に特許出願（特開平１
−２３８９６２号公報、特開平２−１４５８４号公報、
特開平２−９２６５０号公報、特開平２−９２６５１号
公報）し、光プリンタ用光源として実装上簡便となるこ
と、発光素子ピッチを細かくできること、コンパクトな
自己走査型発光素子アレイを作製できること等を示し
た。
た発光素子アレイは、その駆動用ＩＣと組み合わせて光
プリンタヘッド等の書き込み用光源として利用されてい
る。本発明者らは発光素子アレイの構成要素としてｐｎ
ｐｎ構造を持つ３端子発光サイリスタに注目し、発光点
の自己走査が実現できることを既に特許出願（特開平１
−２３８９６２号公報、特開平２−１４５８４号公報、
特開平２−９２６５０号公報、特開平２−９２６５１号
公報）し、光プリンタ用光源として実装上簡便となるこ
と、発光素子ピッチを細かくできること、コンパクトな
自己走査型発光素子アレイを作製できること等を示し
た。
【０００３】さらに本発明者らは、スイッチ素子（発光
サイリスタ）アレイをシフト部として、発光部である発
光素子（発光サイリスタ）アレイと分離した構造の自己
走査型発光素子アレイを提案している（特開平２−２６
３６６８号）。
サイリスタ）アレイをシフト部として、発光部である発
光素子（発光サイリスタ）アレイと分離した構造の自己
走査型発光素子アレイを提案している（特開平２−２６
３６６８号）。
【０００４】図１に、シフト部と発光部を分離したタイ
プの自己走査型発光素子アレイのチップの等価回路図を
示す。この自己走査型発光素子アレイは、カソードコモ
ンの１点点灯型である。
プの自己走査型発光素子アレイのチップの等価回路図を
示す。この自己走査型発光素子アレイは、カソードコモ
ンの１点点灯型である。
【０００５】チップ１は、スイッチ素子（発光サイリス
タ）Ｔ１，Ｔ２，Ｔ３…、発光素子（発光サイリスタ）
Ｌ１，Ｌ２，Ｌ３…を有している。シフト部の構成は、
ダイオード結合を用いている。シフト部のスイッチ素子
１個が、発光部の発光素子１個を制御するために、対応
するスイッチ素子Ｔのゲートと発光素子Ｌのゲートとが
相互接続され、負荷抵抗ＲL を介して電源ラインに接続
される。
タ）Ｔ１，Ｔ２，Ｔ３…、発光素子（発光サイリスタ）
Ｌ１，Ｌ２，Ｌ３…を有している。シフト部の構成は、
ダイオード結合を用いている。シフト部のスイッチ素子
１個が、発光部の発光素子１個を制御するために、対応
するスイッチ素子Ｔのゲートと発光素子Ｌのゲートとが
相互接続され、負荷抵抗ＲL を介して電源ラインに接続
される。
【０００６】チップ１の端子φ1 ，φ2 （クロックパル
ス用）、端子φS （スタートパルス用）、端子φＩ（書
込み信号用）は、それぞれ電流制限用抵抗Ｒ1 ，Ｒ2 ，
ＲS，ＲＩを介してΦ1 ，Φ2 ，ΦS ，ΦＩドライバ端
子に接続されている。このΦ 1 ，Φ2 ，ΦS ，ΦＩドラ
イバ端子には、電圧Ｖ1 ，Ｖ2 ，ＶS ，ＶＩが印加され
る。Ｖ1 ，Ｖ2 はクロックパルス、ＶS はスタートパル
ス、ＶＩは書込み信号（画像信号）である。ｖGK端子
は、バイアス電源ＶGK（例えば、＋５Ｖ）に接続され
る。
ス用）、端子φS （スタートパルス用）、端子φＩ（書
込み信号用）は、それぞれ電流制限用抵抗Ｒ1 ，Ｒ2 ，
ＲS，ＲＩを介してΦ1 ，Φ2 ，ΦS ，ΦＩドライバ端
子に接続されている。このΦ 1 ，Φ2 ，ΦS ，ΦＩドラ
イバ端子には、電圧Ｖ1 ，Ｖ2 ，ＶS ，ＶＩが印加され
る。Ｖ1 ，Ｖ2 はクロックパルス、ＶS はスタートパル
ス、ＶＩは書込み信号（画像信号）である。ｖGK端子
は、バイアス電源ＶGK（例えば、＋５Ｖ）に接続され
る。
【０００７】このチップ１を駆動する駆動波形の例を、
図２に示す。図中、波形ＶＩの斜線は、画像信号によっ
てＨ（Ｈｉｇｈ）もしくはＬ（Ｌｏｗ）を選ぶことがで
きることを意味している（以下同様とする）。すなわ
ち、そのタイミングで点灯させるときはＨ、点灯させな
いときはＬを選ぶ。スタートパルスＶS がＬの状態で、
クロックパルスＶ1 がＨになると、第１のスイッチ素子
Ｔ１がオンする。この状態で、書込み信号ＶＩをＨとす
ると、第１の発光素子Ｌ１がオンし、発光する。また、
書込み信号ＶＩをＬのままにしておくと、発光素子Ｌ１
は発光しない。所定の時間後、書込み信号ＶＩはＬと
なり、発光素子Ｌ１は消灯する。第１のスイッチ素子Ｔ
１がオンした状態で、クロックパルスＶ2 をＨとする
と、第２のスイッチ素子Ｔ２がオンする。次にクロック
パルスＶ1 をＬとすることで、スイッチ素子Ｔ１をオフ
させる。この状態で、書込み信号ＶＩをＨ／Ｌとする
と、第２の発光素子Ｌ２が点灯／非点灯する。
図２に示す。図中、波形ＶＩの斜線は、画像信号によっ
てＨ（Ｈｉｇｈ）もしくはＬ（Ｌｏｗ）を選ぶことがで
きることを意味している（以下同様とする）。すなわ
ち、そのタイミングで点灯させるときはＨ、点灯させな
いときはＬを選ぶ。スタートパルスＶS がＬの状態で、
クロックパルスＶ1 がＨになると、第１のスイッチ素子
Ｔ１がオンする。この状態で、書込み信号ＶＩをＨとす
ると、第１の発光素子Ｌ１がオンし、発光する。また、
書込み信号ＶＩをＬのままにしておくと、発光素子Ｌ１
は発光しない。所定の時間後、書込み信号ＶＩはＬと
なり、発光素子Ｌ１は消灯する。第１のスイッチ素子Ｔ
１がオンした状態で、クロックパルスＶ2 をＨとする
と、第２のスイッチ素子Ｔ２がオンする。次にクロック
パルスＶ1 をＬとすることで、スイッチ素子Ｔ１をオフ
させる。この状態で、書込み信号ＶＩをＨ／Ｌとする
と、第２の発光素子Ｌ２が点灯／非点灯する。
【０００８】自己走査型発光素子アレイのクロックパル
スＶ1 ，Ｖ2 のタイミングは、図２に示すように、期間
ｔａ，ｔｂ，Ｔで規定される。ｔａはシフト部におい
て、オン状態を次の素子に移すために必要な時間、ｔｂ
は先に点灯していた発光素子の影響を消すのに必要な時
間である。また、Ｔは、１発光点に与えられた時間であ
る。一般的な自己走査型発光素子アレイでは、ｔａ＝５
０ｎｓ，ｔｂ＝２００ｎｓ程度必要なため、Ｔ＝５００
ｎｓでの動作を考えると、点灯可能な時間はＴの５０％
程度になってしまう。
スＶ1 ，Ｖ2 のタイミングは、図２に示すように、期間
ｔａ，ｔｂ，Ｔで規定される。ｔａはシフト部におい
て、オン状態を次の素子に移すために必要な時間、ｔｂ
は先に点灯していた発光素子の影響を消すのに必要な時
間である。また、Ｔは、１発光点に与えられた時間であ
る。一般的な自己走査型発光素子アレイでは、ｔａ＝５
０ｎｓ，ｔｂ＝２００ｎｓ程度必要なため、Ｔ＝５００
ｎｓでの動作を考えると、点灯可能な時間はＴの５０％
程度になってしまう。
【０００９】図１のような１点点灯型の自己走査型発光
素子アレイで、光量が足りない場合、書込み信号φＩラ
インをもう１本増やした２点点灯型の自己走査型発光素
子アレイとすることができる。２点点灯型の自己走査型
発光素子アレイチップ２の等価回路例を、図３に示す。
シフト部の１個のスイッチ素子Ｔに、発光部の２個の発
光素子を対応させ、すなわち１個のスイッチ素子Ｔのゲ
ートに２個の発光素子のゲートを接続する。そして、発
光素子を交互に２本の書込み信号ラインφＩ1，φＩ2
に接続する。各信号ラインφＩ1 ，φＩ2 は、電流制限
用抵抗ＲＩ1 ，ＲＩ2 を経てドライバ端子ΦＩ1 ，ΦＩ
2 にそれぞれ接続される。その他の構成は、図１の構成
に同じである。
素子アレイで、光量が足りない場合、書込み信号φＩラ
インをもう１本増やした２点点灯型の自己走査型発光素
子アレイとすることができる。２点点灯型の自己走査型
発光素子アレイチップ２の等価回路例を、図３に示す。
シフト部の１個のスイッチ素子Ｔに、発光部の２個の発
光素子を対応させ、すなわち１個のスイッチ素子Ｔのゲ
ートに２個の発光素子のゲートを接続する。そして、発
光素子を交互に２本の書込み信号ラインφＩ1，φＩ2
に接続する。各信号ラインφＩ1 ，φＩ2 は、電流制限
用抵抗ＲＩ1 ，ＲＩ2 を経てドライバ端子ΦＩ1 ，ΦＩ
2 にそれぞれ接続される。その他の構成は、図１の構成
に同じである。
【００１０】チップ２を駆動する駆動波形例を図４に示
す。クロックパルス電圧ＶＩ1 ，ＶＩ2 に同じ波形を用
いて同時に２点点灯できるので、図１の１点点灯型に比
べて、期間Ｔを２倍に取ることができる。このため、Ｔ
＝１０００ｎｓを考えると、点灯可能な期間は、Ｔの７
５％まで増加する。
す。クロックパルス電圧ＶＩ1 ，ＶＩ2 に同じ波形を用
いて同時に２点点灯できるので、図１の１点点灯型に比
べて、期間Ｔを２倍に取ることができる。このため、Ｔ
＝１０００ｎｓを考えると、点灯可能な期間は、Ｔの７
５％まで増加する。
【００１１】
【発明が解決しようとする課題】しかし従来の１点点灯
型のみならず、２点点灯型の自己走査型発光素子アレイ
では、期間Ｔに対する発光素子を点灯できない期間の割
合が大きく、動作速度を大きくできないという問題点が
あった。
型のみならず、２点点灯型の自己走査型発光素子アレイ
では、期間Ｔに対する発光素子を点灯できない期間の割
合が大きく、動作速度を大きくできないという問題点が
あった。
【００１２】期間ｔａは、クロックラインφ1 ，φ2 を
充電するための時定数に関係した値であり、ｔａを小さ
くするためには、電流制限用抵抗Ｒ１，Ｒ２の抵抗値を
小さくする必要がある。Ｒ１，Ｒ２の値を小さくする
と、Ｒ１，Ｒ２およびシフト部の発光サイリスタに流れ
る電流が大きくなり、消費電力が大きくなる。
充電するための時定数に関係した値であり、ｔａを小さ
くするためには、電流制限用抵抗Ｒ１，Ｒ２の抵抗値を
小さくする必要がある。Ｒ１，Ｒ２の値を小さくする
と、Ｒ１，Ｒ２およびシフト部の発光サイリスタに流れ
る電流が大きくなり、消費電力が大きくなる。
【００１３】期間ｔｂは、自己走査型発光素子のゲート
回路の時定数で決まるため、小さくできない。
回路の時定数で決まるため、小さくできない。
【００１４】また、従来の２点点灯型の自己走査型発光
素子アレイでは、点灯可能な期間が増加するため、高速
印刷に向くが、書込み信号（画像信号）として、ＶＩ
1 ，ＶＩ2 の２つのドライバが必要であるためコストが
高くなる。２点点灯型の自己走査型発光素子アレイを、
それほど速度を必要としない用途に使う場合、１個のＶ
Ｉドライバだけで動作させようとして、φＩ1 ラインと
φＩ2 ラインをつないでしまうと、隣接する２発光点が
常に同時に点／滅するため、１点点灯型の自己走査型発
光素子アレイに比べて半分の解像度となってしまう。
素子アレイでは、点灯可能な期間が増加するため、高速
印刷に向くが、書込み信号（画像信号）として、ＶＩ
1 ，ＶＩ2 の２つのドライバが必要であるためコストが
高くなる。２点点灯型の自己走査型発光素子アレイを、
それほど速度を必要としない用途に使う場合、１個のＶ
Ｉドライバだけで動作させようとして、φＩ1 ラインと
φＩ2 ラインをつないでしまうと、隣接する２発光点が
常に同時に点／滅するため、１点点灯型の自己走査型発
光素子アレイに比べて半分の解像度となってしまう。
【００１５】このため、低速印刷機には、画像信号ドラ
イバがＶＩ1 １個だけで済む図１のような１点点灯型の
自己走査型発光素子アレイを使い、高速印刷機には図３
のような２点点灯型の自己走査型発光素子アレイを使う
といったように、２種類のデザインの自己走査型発光素
子アレイを使い分ける必要があり、煩雑であった。
イバがＶＩ1 １個だけで済む図１のような１点点灯型の
自己走査型発光素子アレイを使い、高速印刷機には図３
のような２点点灯型の自己走査型発光素子アレイを使う
といったように、２種類のデザインの自己走査型発光素
子アレイを使い分ける必要があり、煩雑であった。
【００１６】本発明の目的は、期間ｔａを最小とし、期
間ｔｂを０とする構成を提供すると共に、２発光点（一
般的には、ｎ個の発光点）を同時に点灯する使い方と、
１発光点のみを点灯する使い方とを、全く同一のチップ
で、接続の仕方を変えるだけで使い分けることができる
自己走査型発光素子アレイを提供することにある。
間ｔｂを０とする構成を提供すると共に、２発光点（一
般的には、ｎ個の発光点）を同時に点灯する使い方と、
１発光点のみを点灯する使い方とを、全く同一のチップ
で、接続の仕方を変えるだけで使い分けることができる
自己走査型発光素子アレイを提供することにある。
【００１７】
【課題を解決するための手段】本発明の自己走査型発光
素子アレイは、しきい電圧もしくはしきい電流が外部か
ら電気的に制御可能な３端子スイッチ素子多数個を、一
次元的に配列し、隣接するスイッチ素子のしきい電圧も
しくはしきい電流を制御する制御電極を、抵抗、または
電圧もしくは電流の一方向性をもつ電気的手段にて互い
に接続し、前記一次元的に配列された各スイッチ素子の
残りの２端子のうちの一方に、外部からｎ相（ｎは２以
上の整数）のクロックパルスラインを、それぞれｎ素子
毎に順繰りに接続し、ある相のクロックパルスにより、
あるスイッチ素子がオンしているとき、そのスイッチ素
子近傍のスイッチ素子のしきい電圧もしくはしきい電流
を、前記抵抗または電気的手段を介して変化させ、他の
相のクロックパルスにより、前記あるスイッチ素子に隣
接するスイッチ素子をオンさせ、発光のためのしきい電
圧もしくはしきい電流が外部から電気的に制御可能な３
端子発光素子多数個を、一次元的に配列し、前記スイッ
チ素子の各制御電極を、１対１に対応する前記発光素子
の制御電極に接続し、前記一次元的に配列された各発光
素子の残りの２端子のうちの一方を、発光のための電流
を印加するｎ本の書込み信号ラインに、交互に接続した
ことを特徴とする自己走査型発光素子アレイである。
素子アレイは、しきい電圧もしくはしきい電流が外部か
ら電気的に制御可能な３端子スイッチ素子多数個を、一
次元的に配列し、隣接するスイッチ素子のしきい電圧も
しくはしきい電流を制御する制御電極を、抵抗、または
電圧もしくは電流の一方向性をもつ電気的手段にて互い
に接続し、前記一次元的に配列された各スイッチ素子の
残りの２端子のうちの一方に、外部からｎ相（ｎは２以
上の整数）のクロックパルスラインを、それぞれｎ素子
毎に順繰りに接続し、ある相のクロックパルスにより、
あるスイッチ素子がオンしているとき、そのスイッチ素
子近傍のスイッチ素子のしきい電圧もしくはしきい電流
を、前記抵抗または電気的手段を介して変化させ、他の
相のクロックパルスにより、前記あるスイッチ素子に隣
接するスイッチ素子をオンさせ、発光のためのしきい電
圧もしくはしきい電流が外部から電気的に制御可能な３
端子発光素子多数個を、一次元的に配列し、前記スイッ
チ素子の各制御電極を、１対１に対応する前記発光素子
の制御電極に接続し、前記一次元的に配列された各発光
素子の残りの２端子のうちの一方を、発光のための電流
を印加するｎ本の書込み信号ラインに、交互に接続した
ことを特徴とする自己走査型発光素子アレイである。
【００１８】本発明の自己走査型発光素子アレイは、シ
フト部のスイッチ素子１個が発光部の発光素子１個を制
御し、発光素子のアノード（またはカソード）が順繰り
に複数本の書込み信号に接続された構成を有している。
フト部のスイッチ素子１個が発光部の発光素子１個を制
御し、発光素子のアノード（またはカソード）が順繰り
に複数本の書込み信号に接続された構成を有している。
【００１９】本発明の構成により、シフト部のスイッチ
素子のオン状態が隣接のスイッチ素子に移る期間ｔａを
最小にすることができる。さらに先に点灯していた発光
素子の影響を消すのに必要な期間ｔｂを実質的に０にす
ることができる。この結果、発光素子が発光できない期
間を短くすることができる。また、ｔａを短くするため
にクロックラインに接続される電流制限抵抗の抵抗値を
小さくする必要がないため、シフト部の消費電力を低減
できる。
素子のオン状態が隣接のスイッチ素子に移る期間ｔａを
最小にすることができる。さらに先に点灯していた発光
素子の影響を消すのに必要な期間ｔｂを実質的に０にす
ることができる。この結果、発光素子が発光できない期
間を短くすることができる。また、ｔａを短くするため
にクロックラインに接続される電流制限抵抗の抵抗値を
小さくする必要がないため、シフト部の消費電力を低減
できる。
【００２０】また、本発明の構成の場合、ｎ本の書込み
信号ラインに別々の画像信号を入れてｎ発光点を同時に
点灯する使い方と、ｎ本の書込み信号ラインを束ねて、
１発光点のみを点灯させる使い方を、全く同一のチップ
で、接続の仕方を変えるだけで使い分けることができ
る。このことによって、高速印刷用には、ｎ点点灯可能
な前者の使い方を、低速印刷でよい場合には、ドライバ
回路の数が少なくてすむ後者の使い方を同じチップで使
い分けることができる。
信号ラインに別々の画像信号を入れてｎ発光点を同時に
点灯する使い方と、ｎ本の書込み信号ラインを束ねて、
１発光点のみを点灯させる使い方を、全く同一のチップ
で、接続の仕方を変えるだけで使い分けることができ
る。このことによって、高速印刷用には、ｎ点点灯可能
な前者の使い方を、低速印刷でよい場合には、ドライバ
回路の数が少なくてすむ後者の使い方を同じチップで使
い分けることができる。
【００２１】
【００２２】
【実施例１】図５は、本発明の自己走査型発光素子アレ
イの一実施例の等価回路図である。図中、３は自己走査
型発光素子アレイのチップを示す。この自己走査型発光
素子アレイは、図１の１点点灯型の自己走査型発光素子
アレイの書込み信号ラインφＩを２本のラインφＩ1 と
φＩ2 とに分け、発光素子を交互に２本の書込み信号ラ
インφＩ1 ，φＩ2 にそれぞれ接続した構造である。ラ
インφＩ1 ，φＩ2 は、それぞれ電流制限用抵抗ＲＩ
1 ，ＲＩ2 を経てドライバ端子ΦＩ1 ，ΦＩ2 に接続さ
れる。図中、図１と同一の要素には同一の記号を付して
示す。
イの一実施例の等価回路図である。図中、３は自己走査
型発光素子アレイのチップを示す。この自己走査型発光
素子アレイは、図１の１点点灯型の自己走査型発光素子
アレイの書込み信号ラインφＩを２本のラインφＩ1 と
φＩ2 とに分け、発光素子を交互に２本の書込み信号ラ
インφＩ1 ，φＩ2 にそれぞれ接続した構造である。ラ
インφＩ1 ，φＩ2 は、それぞれ電流制限用抵抗ＲＩ
1 ，ＲＩ2 を経てドライバ端子ΦＩ1 ，ΦＩ2 に接続さ
れる。図中、図１と同一の要素には同一の記号を付して
示す。
【００２３】図６は、本実施例の自己走査型発光素子ア
レイの動作を説明するための駆動波形を示す。駆動波形
は、基本的に画像信号ＶＩ1 とクロックパルスＶ1 ，画
像信号ＶＩ2 とクロックパルスＶ2 はそれぞれ同じタイ
ミングで立ち上がり／立ち下がりしている。なお、図６
（ａ）は、クロックパルスＶ2 と画像信号ＶＩ2 が同時
にＨになる場合を、図６（ｂ）は画像信号ＶＩ2 がＬの
まま、クロックパルスＶ2 がＨになる場合の波形をそれ
ぞれ示す。図中、太線は、ドライバによる駆動電圧信号
を、細線は各ラインφ1 ，φ2 ，φＩ1 ，φＩ2 での電
圧を示す。図からわかるように、各ラインの電圧は、ド
ライバによる駆動電圧波形に対し、過渡的な変化を含む
波形となっている。
レイの動作を説明するための駆動波形を示す。駆動波形
は、基本的に画像信号ＶＩ1 とクロックパルスＶ1 ，画
像信号ＶＩ2 とクロックパルスＶ2 はそれぞれ同じタイ
ミングで立ち上がり／立ち下がりしている。なお、図６
（ａ）は、クロックパルスＶ2 と画像信号ＶＩ2 が同時
にＨになる場合を、図６（ｂ）は画像信号ＶＩ2 がＬの
まま、クロックパルスＶ2 がＨになる場合の波形をそれ
ぞれ示す。図中、太線は、ドライバによる駆動電圧信号
を、細線は各ラインφ1 ，φ2 ，φＩ1 ，φＩ2 での電
圧を示す。図からわかるように、各ラインの電圧は、ド
ライバによる駆動電圧波形に対し、過渡的な変化を含む
波形となっている。
【００２４】図６（ａ）に示すように、いま、シフト部
サイリスタＴ1 がオンしているとき、時刻ａで、クロッ
クパルスＶＩ2 と画像信号Ｖ2 がＨになったとする。通
常、シフト部に比べて発光部には大きな電流を流すた
め、ＲＩ2 の値＜Ｒ2 の値に設定される。このため、各
ラインφＩ2 ，φ2 の時定数τＩ2 ，τ2 はτＩ2 ＜τ
2 となる。したがって、書込み信号ラインφＩ2 は速や
かに充電され、サイリスタＬ2 がオンする。すると、ゲ
ートが直接接続されているサイリスタＴ2 もオンする。
サイリスタＴ1 がオンしているとき、時刻ａで、クロッ
クパルスＶＩ2 と画像信号Ｖ2 がＨになったとする。通
常、シフト部に比べて発光部には大きな電流を流すた
め、ＲＩ2 の値＜Ｒ2 の値に設定される。このため、各
ラインφＩ2 ，φ2 の時定数τＩ2 ，τ2 はτＩ2 ＜τ
2 となる。したがって、書込み信号ラインφＩ2 は速や
かに充電され、サイリスタＬ2 がオンする。すると、ゲ
ートが直接接続されているサイリスタＴ2 もオンする。
【００２５】一方、図６（ｂ）に示すように、画像信号
ＶＩ2 はＬのまま、時刻ｂで、クロックパルスＶ2 がＨ
となると、クロックパルスラインφ2 は、τ2 の時定数
でゆっくりと充電され、シフト部サイリスタＴ2 がオン
する。時定数τ2 は、時刻ｃまでにＴ2 がオンできるよ
うに選ばれる。
ＶＩ2 はＬのまま、時刻ｂで、クロックパルスＶ2 がＨ
となると、クロックパルスラインφ2 は、τ2 の時定数
でゆっくりと充電され、シフト部サイリスタＴ2 がオン
する。時定数τ2 は、時刻ｃまでにＴ2 がオンできるよ
うに選ばれる。
【００２６】駆動波形例を、図７に示す。ＶＩ1 とＶ
1 、ＶＩ2 とＶ2 が同じタイミングで立ち上がり／立ち
下がりする例である。図７では、図２および図４に示さ
れる駆動波形にある期間ｔａ，ｔｂは存在せず、シフト
部（および発光部）を一度オフさせるための時間ｔｅが
必要となる。
1 、ＶＩ2 とＶ2 が同じタイミングで立ち上がり／立ち
下がりする例である。図７では、図２および図４に示さ
れる駆動波形にある期間ｔａ，ｔｂは存在せず、シフト
部（および発光部）を一度オフさせるための時間ｔｅが
必要となる。
【００２７】いま、Ｔ＝１０００ｎｓ、Ｒ1 の値＝Ｒ2
の値＝６．０ｋΩ，ＲＩ1 の値＝ＲＩ2 の値＝２００
Ω、ＲS の値＝３．３ｋΩ、ｔｅ＝２０ｎｓでの動作を
確認した。すなわち、点灯可能な期間はＴの９８％とな
った。
の値＝６．０ｋΩ，ＲＩ1 の値＝ＲＩ2 の値＝２００
Ω、ＲS の値＝３．３ｋΩ、ｔｅ＝２０ｎｓでの動作を
確認した。すなわち、点灯可能な期間はＴの９８％とな
った。
【００２８】一方、図３の従来のチップ２を図４の波形
で駆動した場合、Ｔ＝１０００ｎｓ，ｔａ＝５０ｎｓ，
ｔｂ＝２００ｎｓ，ＲＩ1 の値＝ＲＩ2 の値＝２００
Ω、Ｒ S の値＝３．３ｋΩでのＲ1 ，Ｒ2 の値の範囲を
調べたところ、１．５ｋΩ以下であった。図５の場合の
６ｋΩに比べて、１／４の大きさである。すなわち、本
実施例では、従来に比べて、抵抗Ｒ1 ，Ｒ2 の値を４倍
の大きさにすることができるので、転送部のスイッチ素
子に流れる電流をさらに制限できる。したがって、本実
施例のチップ３を使うことによって、シフト部での消費
電力を図３の回路に比べて１／４に減らせ、さらに、点
灯可能な時間の比率が７５％から９８％まで向上できる
ことがわかった。
で駆動した場合、Ｔ＝１０００ｎｓ，ｔａ＝５０ｎｓ，
ｔｂ＝２００ｎｓ，ＲＩ1 の値＝ＲＩ2 の値＝２００
Ω、Ｒ S の値＝３．３ｋΩでのＲ1 ，Ｒ2 の値の範囲を
調べたところ、１．５ｋΩ以下であった。図５の場合の
６ｋΩに比べて、１／４の大きさである。すなわち、本
実施例では、従来に比べて、抵抗Ｒ1 ，Ｒ2 の値を４倍
の大きさにすることができるので、転送部のスイッチ素
子に流れる電流をさらに制限できる。したがって、本実
施例のチップ３を使うことによって、シフト部での消費
電力を図３の回路に比べて１／４に減らせ、さらに、点
灯可能な時間の比率が７５％から９８％まで向上できる
ことがわかった。
【００２９】上記の例では、ＶＩ1 とＶ1 、ＶＩ2 とＶ
2 が同じタイミングで立ち上がり／立ち下がりする例を
あげたが、図８に示すように、画像信号ＶＩ1 ，ＶＩ2
がＨとなる期間ｔL の内側にクロックパルスＶ1 ，Ｖ2
がＨとなる期間ｔS が設けられ、かつクロックパルスＶ
1 とＶ2 がＨとなる期間ｔａが一定値以上となるように
すればよい。ｔａを適当に選ぶことによって、φ1 ，φ
2 電流をあまり流さなくとも、転送が可能であり、しか
も、シフト部の総点灯時間が短くなる条件を採れば、シ
フト部での消費電力を抑えることができる。
2 が同じタイミングで立ち上がり／立ち下がりする例を
あげたが、図８に示すように、画像信号ＶＩ1 ，ＶＩ2
がＨとなる期間ｔL の内側にクロックパルスＶ1 ，Ｖ2
がＨとなる期間ｔS が設けられ、かつクロックパルスＶ
1 とＶ2 がＨとなる期間ｔａが一定値以上となるように
すればよい。ｔａを適当に選ぶことによって、φ1 ，φ
2 電流をあまり流さなくとも、転送が可能であり、しか
も、シフト部の総点灯時間が短くなる条件を採れば、シ
フト部での消費電力を抑えることができる。
【００３０】
【実施例２】実施例１において、図５の構成の自己走査
型発光素子アレイは、発光デューティが大きく、高速印
刷に向いた構成であることがわかった。しかし、この構
成では、画像信号ラインφＩが１チップあたり２本ある
ため、ドライバ回路が複雑となる。そこで画像信号ライ
ンφＩ1 とφＩ2 を接続して使うことを考えた。このこ
とにより、図５の等価回路は図１と全く同じになり、ド
ライバ回路の数を減らすことができる。
型発光素子アレイは、発光デューティが大きく、高速印
刷に向いた構成であることがわかった。しかし、この構
成では、画像信号ラインφＩが１チップあたり２本ある
ため、ドライバ回路が複雑となる。そこで画像信号ライ
ンφＩ1 とφＩ2 を接続して使うことを考えた。このこ
とにより、図５の等価回路は図１と全く同じになり、ド
ライバ回路の数を減らすことができる。
【００３１】このように、同じデザインのチップを高速
印刷用ヘッドに使いたいときは実施例１の構成を採り、
低速用で使うときには本実施例のように２つの端子を接
続することによって使い分けるように構成できた。この
ことにより、部品の種類を減らしコストダウンを図るこ
とができる。
印刷用ヘッドに使いたいときは実施例１の構成を採り、
低速用で使うときには本実施例のように２つの端子を接
続することによって使い分けるように構成できた。この
ことにより、部品の種類を減らしコストダウンを図るこ
とができる。
【００３２】なお、本実施例では、カソードコモン型の
サイリスタアレイについて説明したが、アノードコモン
型であっても同様である。
サイリスタアレイについて説明したが、アノードコモン
型であっても同様である。
【００３３】また、シフト部がダイオード結合のものに
ついて説明したが、抵抗結合であってもかまわない。ま
た、クロックパルスは２相のものについて説明したが、
３相以上であっても、発光部の画像信号ライン数をシフ
ト部のクロックパルスの相数とあわせることで、前述し
た実施例と同じ効果が得られる。
ついて説明したが、抵抗結合であってもかまわない。ま
た、クロックパルスは２相のものについて説明したが、
３相以上であっても、発光部の画像信号ライン数をシフ
ト部のクロックパルスの相数とあわせることで、前述し
た実施例と同じ効果が得られる。
【００３４】
【発明の効果】本発明によれば、自己走査型発光素子ア
レイの発光素子が点灯できない期間を短くすることがで
きる。またこれによるシフト部の消費電力の増加を避け
ることができる。また、同じデザインの自己走査型発光
素子アレイチップを、書込み信号ラインの接続を変える
だけで、高速印刷用ヘッドまたは低速印刷用ヘッドに使
い分けることができるので、部品の種類を減らしコスト
ダウンを図ることができる。
レイの発光素子が点灯できない期間を短くすることがで
きる。またこれによるシフト部の消費電力の増加を避け
ることができる。また、同じデザインの自己走査型発光
素子アレイチップを、書込み信号ラインの接続を変える
だけで、高速印刷用ヘッドまたは低速印刷用ヘッドに使
い分けることができるので、部品の種類を減らしコスト
ダウンを図ることができる。
【図面の簡単な説明】
【図１】シフト部と発光部を分離したタイプの自己走査
型発光素子アレイのチップの等価回路を示す図である。
型発光素子アレイのチップの等価回路を示す図である。
【図２】図１のチップを駆動する駆動波形の例を示す図
である。
である。
【図３】２点点灯型の自己走査型発光素子アレイの等価
回路を示す図である。
回路を示す図である。
【図４】図３の自己走査型発光素子アレイの駆動波形の
例を示す図である。
例を示す図である。
【図５】本発明の自己走査型発光素子アレイの一実施例
の等価回路図である。
の等価回路図である。
【図６】図５の自己走査型発光素子アレイの動作を説明
するための駆動波形の例を示す図である。
するための駆動波形の例を示す図である。
【図７】図５の自己走査型発光素子アレイの駆動波形の
例を示す図である。
例を示す図である。
【図８】図５の自己走査型発光素子アレイの駆動波形の
他の例を示す図である。
他の例を示す図である。
１，２，３ チップ Ｔ スイッチ素子 Ｄ ダイオード Ｌ 発光素子 ＲL 負荷抵抗 Ｒ1 ，Ｒ2 ，ＲS ，ＲＩ1 ，ＲＩ2 … 電流制限用抵抗
Claims (5)
- 【請求項１】しきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子スイッチ素子多数個を、一次
元的に配列し、 隣接するスイッチ素子のしきい電圧もしくはしきい電流
を制御する制御電極を、抵抗、または電圧もしくは電流
の一方向性をもつ電気的手段にて互いに接続し、 前記一次元的に配列された各スイッチ素子の残りの２端
子のうちの一方に、外部からｎ相（ｎは２以上の整数）
のクロックパルスラインを、それぞれｎ素子毎に順繰り
に接続し、 ある相のクロックパルスにより、あるスイッチ素子がオ
ンしているとき、そのスイッチ素子近傍のスイッチ素子
のしきい電圧もしくはしきい電流を、前記抵抗または電
気的手段を介して変化させ、他の相のクロックパルスに
より、前記あるスイッチ素子に隣接するスイッチ素子を
オンさせ、 発光のためのしきい電圧もしくはしきい電流が外部から
電気的に制御可能な３端子発光素子多数個を、一次元的
に配列し、 前記スイッチ素子の各制御電極を、１対１に対応する前
記発光素子の制御電極に接続し、 前記一次元的に配列された各発光素子の残りの２端子の
うちの一方を、発光のための電流を印加するｎ本の書込
み信号ラインに、交互に接続したことを特徴とする自己
走査型発光素子アレイ。 - 【請求項２】前記３端子スイッチ素子および前記３端子
発光素子は、３端子発光サイリスタであることを特徴と
する請求項１記載の自己走査型発光素子アレイ。 - 【請求項３】前記電気的手段は、ダイオードであること
を特徴とする請求項１または２記載の自己走査型発光素
子アレイ。 - 【請求項４】請求項１に記載の自己走査型発光素子アレ
イを駆動する方法において、 前記ｎ本の書込み信号ラインに、別々の画像信号を入力
して、ｎ個の発光素子を同時に順次点灯させることを特
徴とする自己走査型発光素子アレイの駆動方法。 - 【請求項５】請求項１に記載の自己走査型発光素子アレ
イを駆動する方法において、 前記ｎ本の書込み信号ラインを互いに接続し、１つの画
像信号を入力して、１つの発光素子を順次点灯させるこ
とを特徴とする自己走査型発光素子アレイの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000126097A JP2001301231A (ja) | 2000-04-26 | 2000-04-26 | 自己走査型発光素子アレイおよび駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000126097A JP2001301231A (ja) | 2000-04-26 | 2000-04-26 | 自己走査型発光素子アレイおよび駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001301231A true JP2001301231A (ja) | 2001-10-30 |
Family
ID=18635938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000126097A Pending JP2001301231A (ja) | 2000-04-26 | 2000-04-26 | 自己走査型発光素子アレイおよび駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001301231A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100418238C (zh) * | 2004-04-14 | 2008-09-10 | 富士施乐株式会社 | 自扫描型发光器件阵列的驱动方法 |
| JP2011235642A (ja) * | 2011-06-06 | 2011-11-24 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
| JP2012040728A (ja) * | 2010-08-17 | 2012-03-01 | Fuji Xerox Co Ltd | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
| JP2013058789A (ja) * | 2012-11-21 | 2013-03-28 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| JP2013214751A (ja) * | 2012-03-07 | 2013-10-17 | Fuji Xerox Co Ltd | 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| US8581952B2 (en) | 2010-03-23 | 2013-11-12 | Fuji Xerox Co., Ltd. | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus |
| JP2014012384A (ja) * | 2012-07-05 | 2014-01-23 | Fuji Xerox Co Ltd | 発光装置及び画像形成装置 |
| US8692859B2 (en) | 2010-05-10 | 2014-04-08 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
-
2000
- 2000-04-26 JP JP2000126097A patent/JP2001301231A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100418238C (zh) * | 2004-04-14 | 2008-09-10 | 富士施乐株式会社 | 自扫描型发光器件阵列的驱动方法 |
| KR101094085B1 (ko) | 2004-04-14 | 2011-12-21 | 후지제롯쿠스 가부시끼가이샤 | 자기 주사형 발광소자 어레이의 구동방법 |
| US8581952B2 (en) | 2010-03-23 | 2013-11-12 | Fuji Xerox Co., Ltd. | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus |
| US8908000B2 (en) | 2010-03-23 | 2014-12-09 | Fuji Xerox Co., Ltd. | Light-emitting device, driving method of light-emitting device, light-emitting chip, print head and image forming apparatus |
| US8692859B2 (en) | 2010-05-10 | 2014-04-08 | Fuji Xerox Co., Ltd. | Light-emitting device, light-emitting array unit, print head, image forming apparatus and light-emission control method |
| JP2012040728A (ja) * | 2010-08-17 | 2012-03-01 | Fuji Xerox Co Ltd | 発光チップ、発光装置、プリントヘッドおよび画像形成装置 |
| JP2011235642A (ja) * | 2011-06-06 | 2011-11-24 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
| JP2013214751A (ja) * | 2012-03-07 | 2013-10-17 | Fuji Xerox Co Ltd | 発光サイリスタ、自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
| JP2014012384A (ja) * | 2012-07-05 | 2014-01-23 | Fuji Xerox Co Ltd | 発光装置及び画像形成装置 |
| JP2013058789A (ja) * | 2012-11-21 | 2013-03-28 | Fuji Xerox Co Ltd | 自己走査型発光素子アレイ、光書込みヘッドおよび画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001219596A (ja) | 自己走査型発光素子アレイ | |
| KR101094085B1 (ko) | 자기 주사형 발광소자 어레이의 구동방법 | |
| US7576498B2 (en) | Organic EL drive circuit and organic EL display device using the same | |
| JP2001301231A (ja) | 自己走査型発光素子アレイおよび駆動方法 | |
| JP2846136B2 (ja) | 発光素子アレイの駆動方法 | |
| US5126727A (en) | Power saving drive circuit for tfel devices | |
| JP2846135B2 (ja) | 発光素子アレイの駆動方法 | |
| JP4362946B2 (ja) | 自己走査型発光素子アレイを用いた光書込みヘッド | |
| JP4164997B2 (ja) | 自己走査型発光素子アレイの駆動方法および駆動回路 | |
| TW505578B (en) | Self-scanning light-emitting device | |
| JP5245897B2 (ja) | 自己走査型発光素子アレイチップ、光書込みヘッドおよび光プリンタ | |
| US6452342B1 (en) | Self-scanning light-emitting device | |
| US6710794B1 (en) | Light print head | |
| JP3710231B2 (ja) | 自己走査型発光装置の駆動方法 | |
| JP4265049B2 (ja) | 自己走査型発光素子アレイの駆動回路 | |
| JPH0999582A (ja) | 自己走査型発光装置の駆動方法 | |
| JP4837611B2 (ja) | 半導体装置及びプリントヘッド | |
| JP4158308B2 (ja) | 自己走査型発光装置 | |
| KR100325950B1 (ko) | 발광소자어레이의구동장치및방법 | |
| JP3604474B2 (ja) | 自己走査型発光装置 | |
| JP4333248B2 (ja) | 自己走査型発光素子アレイチップおよび光書込みヘッド | |
| JP2849651B2 (ja) | 画像形成装置 | |
| JP3387803B2 (ja) | Ｌｅｄアレー駆動装置 | |
| JP4165003B2 (ja) | 自己走査型発光素子アレイの駆動方法、画像形成装置 | |
| JPH10258545A (ja) | 発光素子アレイ制御ユニットおよびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091028 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |