JP4837611B2 - 半導体装置及びプリントヘッド - Google Patents

Description

本発明は、発光素子が複数配列されて構成された半導体装置及びこの半導体装置を備えるプリントヘッドに関する。

図１３は、発光素子としてＬＥＤを用いた従来のプリントヘッドとしてのＬＥＤヘッドの構造を示す図である。図１３に示すように、例えばＡ４サイズの用紙に印刷可能であり、１インチ当たり６００ドットの解像度を持つプリンタに設けられているＬＥＤヘッド２１９では、印字データ信号ＨＤ−ＤＡＴＡが、クロック信号ＨＤ‐ＣＬＫとともにＬＥＤヘッド２１９に入力され、４９９２ドット分のビットデータがフリップフロップ回路ＦＦ_ｌ、ＦＦ_２、中ＦＦ_４９９２から成るシフトレジスタ回路中を順次転送される。

次に、このＬＥＤヘッド２１９では、ラッチ信号ＨＤ−ＬＯＡＤがＬＥＤヘッド２１９に入力されると、ビットデータが各ラッチ回路ＬＴ_１、ＬＴ_２、…、ＬＴ_４９９２にラッチされる。続いて、このＬＥＤヘッド２１９では、ビットデータと印刷駆動信号ＨＤ−ＳＴＢ−Ｎによって、発光素子ＬＤ_１、ＬＤ_２、・・・、ＬＤ_４９９２のうち、Ｈｉｇｈ（高）レベルであるドットデータに対応するものが点灯される。なお、Ｇ_０はインバータ回路、Ｇ_１、Ｇ_２、…、Ｇ_４９９２はプリバッファ回路、Ｔｒ_１、Ｔｒ_２、・・・、Ｔｒ_４９９２はスイッチ素子、ＶＤＤは電源である（例えば、特許文献１参照）。
特開平２−２６３６６８号公報

しかしながら、上述した従来のＬＥＤヘッドは多数のＬＥＤを備え、各ＬＥＤは、駆動能力に応じた大きな駆動電流が流されるトランジスタに接続されている。このＬＥＤは、素子自体の構成を単純化することができるものの、このＬＥＤを駆動させるにはトランジスタに大きな駆動電流を流さなければならず、このため、トランジスタ等の駆動素子が大型化して大きなチップ面積を占有することになり、駆動素子がコストアップしてしまうという問題点があつた。

そこで、本発明は、上述した問題点に鑑み、素子サイズを小型化することで、チップ面積を小さくすることにより、コストアップを抑えることが可能な半導体装置及び半導体装置を備えるプリントヘッドを提供することを目的とする。

上記課題を解決するため、請求項１記載の発明は、静電潜像の画像を形成するための光照射を行うプリントヘッドであって、カスケード接続する複数の半導体装置を備え、カスケード接続する複数の前記半導体装置の各々は、配置された複数の発光サイリスタと、二つの該発光サイリスタ毎に対応する出力端子を有し、対応する二つの該発光サイリスタ毎に発光指示データを記憶するシフトレジスタ回路と、複数の該発光サイリスタに電流を流す駆動電流生成回路とを備え、前記半導体装置の前記駆動電流生成回路は、２本並行に供給される配線から入力電圧を入力し、該配線毎に、入力電圧が変化すると流す電流を０にした後に変化した入力電圧に基づく電流量に変更して流す駆動電流線を各々並行に有し、
前記半導体装置に配置された複数の前記発光サイリスタが有する第１電極は、隣り合う二つの発光サイリスタには異なる前記駆動電流線が接続され、一つの発光サイリスタを間に置いて隣り合う二つの発光サイリスタには同じ前記駆動電流線が接続され、前記シフトレジスタ回路が有する複数の前記出力端子は、異なる前記駆動電流線が接続された前記隣り合う二つの発光サイリスタが有するゲート電極毎に前記シフトレジスタ回路の同じ出力端子が接続され、複数の前記入力電圧を並行に供給する２本の前記配線は、該配線毎に所定の電圧を供給するための終端抵抗により終端され、前記複数の半導体装置各々が有する前記駆動電流生成回路に共通接続されている。

この構成によれば、発光サイリスタを発光させるか否かを制御するためのゲート電極を有し、シフトレジスタ回路の複数の出力端子は、対応する発光サイリスタのゲート電極に接続されているので、従来の半導体装置において必要であった発光サイリスタの駆動電流を直接断続させるための大きな駆動能力を備えた例えばトランジスタ等のスイッチング手段を設ける必要がなくなる。また、シフトレジスタ回路の各出力端子に対して隣接する複数の発光サイリスタのゲート電極が接続されるので、シフトレジスタ回路の１つの出力で複数の発光サイリスタの発光を個々に制御することができる。従って、この半導体装置を形成するに際して大きなチップ面積を占有する必要がなくなり、半導体装置のコストダウンを図ることができる。

以上、本発明によれば、素子サイズを小型化することで、チップ面積を小さくすることにより、コストアップを抑えることができる。

次に、本発明を実施するための最良の形態を説明する。

図１は、本発明に係る実施例１のプリントヘッドを構成する半導体装置の回路図である。図１に示すように、この実施例１のプリントヘッドを構成する半導体装置は、シフトレジスタ回路１００と、発光素子として１９２個の発光サイリスタｄ１、・・・、ｄ１９２とを有している。シフトレジスタ回路１００は、図１３に示す従来のＬＥＤヘッドを構成するフリップフロップ回路ＦＦが１９２個縦続に接続されている。これらのフリップフロップ回路ＦＦのそれぞれは、シフトレジスタ回路１００に設けられた後述するデータ出力端子Ｑ１〜Ｑ１９２を備え、発光サイリスタｄ１、・・・、ｄ１９２を発光させるための電圧を印加するための電圧レベルを保持している。また、これらのフリップフロップ回路ＦＦのＱｎ出力は、前段であるＱｎ-１端子信号をシフト入力して出力する。

また、シフトレジスタ回路１００は、シリアルデータ入力端子ＳＩ、クロック端子ＳＣＫ、シリアルデータ出力端子ＳＯ、データ出力端子Ｑ１〜Ｑ１９２が設けられている。シフトレジスタ回路１００を多段にカスケード接続する場合においては、かつ、第１段のシフトレジスタ回路１００のシリアルデータ入力端子ＳＩは、印刷を制御する図示しない印刷制御部のシリアルデータ出力端子に接続され、それ以外の場合には前段のシリアルデータ出力端子ＳＯに接続される。クロック端子ＳＣＫは、印刷制御部のクロック端子に接続される。シリアルデータ出力端子ＳＯは、シフトレジスタ回路１００を多段にカスケード接続した場合には、後段のシフトレジスタ回路１００のシリアルデータ入力端子ＳＩに接続される。データ出力端子Ｑ１〜Ｑ１９２は、発光サイリスタｄ１〜ｄ１９２のゲート端子にそれぞれ接続されている。

発光サイリスタｄ１〜ｄ１９２は、プリンタ用光源に使用される発光素子であって、アノード・カソード間に電流が流れるとき、ＬＥＤと同様に発光する。これらの発光サイリスタｄ１〜ｄ１９２は、ＧａＡｓ等の化合物半導体を用いて形成される。実際には、シリコン製のシフトレジスタ上面にＧａＡｓフイルム上の素子を貼付して作成されるＧａＮフイルムでもよい。

発光サイリスタｄ１〜ｄ１９２は、図２（ａ）に示すように、アノード電極に接続されているアノード端子Ａ、カソード電極に接続するカソード端子Ｋ、ゲート電極に接続するゲート端子Ｇを備えている。また、図２（ｂ）に示すように、発光サイリスタｄ１〜ｄ１９２は、Ｎ形ＧａＡｓ層１３１上に公知の有機金属を用いる化学的気相成長法（ＭＯ−ＣＶＤ）により生成されたＰ形層１３２が形成され、このＰ形層１３２上に成膜させたＮ形層１３３が形成され、更に、このＮ形層１３３上にホトリソグラフィー法を用いてＮ形層１３３の上層から選択的に亜鉛等のＰ型不純物を拡散させたＰ形層１３４が形成されたＰＮＰＮ構造を有している。Ｐ形層１３４に上記アノード電極が設けられ、Ｎ形ＧａＡｓ層１３１の底面部には上記カソード電極が設けられ、Ｎ形層１３３の上面部の一部に上記ゲート電極が設けられている。

ゲート端子Ｇは、アノードとカソードとの間で電流が流れるときのアノード・カソード間の電圧を制御する働きを有し、アノード・カソードに印加される電圧は、ゲート電圧に拡散電位を加えた電圧となる。従って、アノード・カソード間に流れる電流のオン条件はゲートに印加される電圧により自由に制御することができる。

発光サイリスタｄ１〜ｄ１９２は、アノード同士が接続されているとともに、印刷制御部のデータ出力端子Ｄに接続されており、カソード端子はグランドに接続される。

図３は、本発明に係る実施例１のプリントヘッドの構成を示す回路図である。図３に示すように、このプリントヘッド１０は、図１に示す半導体装置を２６個備えるもので、半導体装置を構成するシフトレジスタ回路１００が２６段カスケード接続されたものである。第１段目のシフトレジスタ回路１００のシリアルデータ入力端子ＳＩは、印刷制御部のシリアルデータ出力端子に接続され、また、シリアルデータ出力端子ＳＯは、第２段目のシフトレジスタ回路１００のシリアルデータ入力端子ＳＩに接続されている。第２段目から第２６段目のシフトレジスタ回路１００のシリアルデータ入力端子ＳＩは、前段のシフトレジスタ回路１００のシリアルデータ出力端子ＳＯに接続されている。このプリントヘッド２０は、各段のシフトレジスタ回路１００のデータ出力端子が１９２あるので、２６段すべてのシフトレジスタ回路１００では、４９９２個のデータ出力端子を有している。従って、このプリントヘッド１０は、発光サイリスタを４９９２個備え、かつ、これらの発光サイリスタを駆動制御するようになっている。なお、各サイリスタのカソード端子はグランドと接地されている。

次に、本発明に係る実施例１のプリントヘッドの動作を説明する。

図４は、本発明に係る実施例１のプリントヘッドの動作を説明するためのタイミングチャートである。なお、図４では、プリンタでの印刷動作時における１ライン走査の状況を示し、図１の発光サイリスタｄ１〜ｄ４９９２のうち発光サイリスタｄ１〜ｄ８を順次点灯させる場合の動作を例にあげて示している。また、図４では図示していないが、プリンタ電源投入時の予備動作としてシフトレジスタ回路のプリセット処理が行われる。この処理では、図１中のシリアルデータ入力端子ＳＩに印加される電圧をＨｉｇｈレベルとしておき、クロック端子ＳＣＫにシフトレジスタ回路の段数に相当する個数のクロックパルスを入力する。これにより、シフトレジスタ回路のデータ出力端子Ｑ１〜Ｑ１９２に印加される電圧はすべてＨｉｇｈレベルとなる。

図４において、１ライン分の走査に先立ち、時刻ｔ１において、第１段のシフトレジスタ回路１００のシリアルデータ入力端子ＳＩに電圧がＬｏｗレベルの信号が供給され、次に、時刻ｔ２においてクロック端子ＳＣＫに第１クロックパルスが入力されると（このとき、第１クロックパルスは、第１段から第２６段のシフトレジスタ回路ＳＣＫに入力されている）、シリアルデータ入力端子ＳＩに印加される電圧がシフトレジスタ回路の第１段のフリップフロップ回路に取り込まれる。これにより、僅かに遅れて第１段のフリップフロップ回路の出力先であるデータ出力端子Ｑ１の電圧は、ＨｉｇｈレベルからＬｏｗレベルヘと遷移する。これにより、発光サイリスタｄ１のゲート電位が低下する。クロック端子に印加されている電圧が第１クロックパルスによりＨｉｇｈレベルになったあと、時刻ｔ３においてシリアルデータ入力端子ＳＩに印加される電圧が再びＨｉｇｈレベルに戻される。

時刻ｔ４においてデータ入力端子Ｄ信号がＨｉｇｈになると、発光サイリスタｄ１のアノード・ゲート間に電位差が生じ、この電位差により発生されたトリガ電流によって発光サイリスタｄ１はターンオンして発光状態となる。発光サイリスタｄ１による発光状態は主としてアノード・カソード間に流れる電流によるもので、一度ターンオンした発光サイリスタｄ１をオフさせるためにはアノード・カソード間に印加される電圧をゼロにする必要がある。このため、時刻ｔ５においてデータ入力端子Ｄの電位をＬｏｗとしている。

なお、図４では発光サイリスタｄ１を発光させるために時刻ｔ４でデータ入力端子Ｄの信号をＨｉｇｈレベルとし、消光させるために時刻ｔ５でＬｏｗレベルとしているが、発光サイリスタｄ１を発光させる必要がない場合には時刻ｔ４からｔ５の間もデータ入力端子Ｄの信号はＬｏｗレベルのままでよい。このように、データ入力端子Ｄの信号の値により発光サイリスタｄ１の発光、消光状態を切り替えることができる。このように、ｔ４〜ｔ５の時間により発光時間を制御できるうえ、発光中のサイリスタへの駆動電流値を調整することで発光光量をも任意に調整することができる。

その後、時刻ｔ６においてクロック端子ＳＣＫに第２クロックパルスが入力されると、このとき、シリアルデータ入力端子ＳＩに印加される電圧はＨｉｇｈレベルとなっているので、これより僅かに遅れてデータ出力端子Ｑ１の電圧はＬｏｗレベルからＨｉｇｈレベルに遷移する。一方、データ出力端子Ｑ２の電圧はＨｉｇｈレベルからＬｏｗレベルに変化する。時刻ｔ７においてデータ入力端子Ｄの信号がＨｉｇｈとされると、発光サイリスタｄ２のアノード・ゲート間に電位差を生じ、この電位差により発生されたトリガ電流によって発光サイリスタｄ２はターンオンして発光状態となる。発光サイリスタｄ２による発光状態は、主としてアノード・カソード間に流れる電流によるもので、一度ターンオンした発光サイリスタｄ２をオフさせるためにはアノード・カソード間に印加される電圧をゼロにさせる必要がある。このため、時刻ｔ８においてデータ入力端子Ｄ信号をＬｏｗとしている。

図４に示すように、クロック端子ＳＣＫに印加されるクロック信号は、符号１、２、３、４、５、６、７、８においてＨｉｇｈレベルであり、かつ、このクロック信号に従い、データ出力端子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８に印加されるそれぞれの電圧は、データ出力端子Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８の順番で１回だけＬｏｗレベルとなる。Ｌｏｗレベルであるデータ出力端子以外のものは、Ｈｉｇｈレベルとなっている。このため、データ入力信号Ｄの信号がＨｉｇｈレベルのとき、発光サイリスタｄ１〜ｄ４９９２のうち、データ出力端子Ｑ１〜Ｑ８等のうち出力電圧がＬｏｗレベルとなっているものだけが択一的に発光させられる。

上述した説明において、発光サイリスタｄ１〜ｄ４９９２をオンさせるためには、アノード・ゲート間に順方向に所定の電圧値を有する電圧を与えるだけでよく、一方、オフ状態にするためには、アノード・ゲート間電圧を所定の電圧以下としておくだけで十分である。従って、前記電圧をゼロにしたり、アノード・ゲート間に逆方向に電圧を印加したりしてもオフ状態にすることができる。

上述した動作は、発光サイリスタｄ１〜ｄ８の発光動作を示したものであるが、発光サイリスタｄ９〜ｄ１９２の発光動作も同様にして行われるとともに、第２段のシフトレジスタ回路１００から第２６段のシフトレジスタ回路に接続されている発光サイリスタｄ１９３〜ｄ４９９２の発光動作も同様にして行われる。

実施例１によれば、発光サイリスタｄ１〜ｄ４９９２に流れる電流が、主としてアノード・カソード間に流れ、発光及び消光状態を指令するためのゲート端子Ｇには僅かな電流しか流れないので、発光サイリスタｄ１〜ｄ１９２を発光させるためにシフトレジスタ回路１００の各データ出力端子Ｑ１〜Ｑ１９２には大きな電流駆動能力が必要でない。このため、図１３に示す従来の半導体装置において必要であった発光素子としてのＬＥＤ（ＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４、・・・）等の駆動電流を直接断続させるための大きな駆動能力を備えたトランジスタ（Ｔｒ１、ＴＴ２、Ｔｒ３、・・・）のようなスイッチング手段を設ける必要がなくなる。従って、実施例１の半導体装置は、大きなチップ面積を占有する必要がなく、装置の小型化とコストダウンを図ることができる。これにより、この半導体装置を内蔵する実施例１のプリントヘッドも、小型化することができるとともに、コストダウンを図ることができる。

また、この実施例１によれば、発光サイリスタｄ１〜ｄ１９２のアノード電極同士が接続されているので、各発光素子に順次発光する際に供給する電流の制御を簡単に行うことができる。

また、この実施例１によれば、シフトレジスタ回路１００を複数カスケード接続するので、サイズの大きなプリントヘッドを容易に形成することができる。

図５は、本発明に係る実施例２のプリントヘッドの構成を示す回路図である。図５に示すように、実施例２のプリントヘッド２０を構成する半導体装置は、シフトレジスタ回路２００と、１９２個の発光サイリスタｄ１〜ｄ１９２とを備える。シフトレジスタ回路２００は、データ出力端子Ｑ１〜Ｑ９６が設けられており、このデータ出力端子Ｑ１〜Ｑ９６は、それぞれ隣接する２つの発光サイリスタのゲート端子Ｇと接続されている。例えばデータ出力端子Ｑ１は発光サイリスタｄ１、ｄ２のゲート端子Ｇと接続され、データ出力端子Ｑ２はｄ３、ｄ４のゲート端子Ｇと接続されている。また、シフトレジスタ回路２００は、実施例１のフリップフロップ回路ＦＦが９６個縦続に接続されている。

発光サイリスタｄ１〜ｄ１９２は、実施例１のものと同一である。発光サイリスタｄ１〜ｄ１９２のうち、発光サイリスタｄ１、ｄ３、・・・、ｄ１９１のアノード端子Ａは、互いに接続され、かつ、図示しない印刷制御部のデータ出力端子Ｏｄｄと接続されている。発光サイリスタｄ２、ｄ４、・・・、ｄ１９２のアノード端子Ａは、互いに接続され、かつ、印刷制御部のデータ出力端子Ｅｖｅｎと接続されている。

この実施例２のプリントヘッド２０は、上述した半導体装置を２６個備えるもので、半導体装置を構成するシフトレジスタ回路２００を２６段カスケード接続されたものである。第１段目のシフトレジスタ回路２００のシリアルデータ入力端子ＳＩは、印刷制御部のシリアルデータ出力端子に接続され、また、シリアルデータ出力端子ＳＯは、第２段目のシフトレジスタ回路２００のシリアルデータ入力端子ＳＩに接続されている。第２段目から第２６段目のシフトレジスタ回路２００のシリアルデータ入力端子ＳＩは、前段のシフトレジスタ回路２００のシリアルデータ出力端子ＳＯに接続されている。このプリントヘッド２０は、２つの発光サイリスタのゲート端子と接続する各段のシフトレジスタ回路２００のデータ出力端子が９６あるので、２６段すべてのシフトレジスタ回路２００では、２４９６個のデータ出力端子を有している。従って、このプリントヘッド２０は、発光サイリスタを４９９２個備え、かつ、これらの発光サイリスタを駆動制御するようになっている。そして、各サイリスタのカソード端子はグランドと接地されている。

次に、本発明に係る実施例２のプリントヘッドの動作を説明する。

図６は本発明に係る実施例２のプリントヘッドの動作を説明するためのタイミングチャートである。ここで、図６では、プリンタでの印刷動作時における１ライン走査の状況を示し、図５の発光サイリスタｄ１〜ｄ１９２のうち発光サイリスタｄ１〜ｄ８を順次点灯させる場合の動作を例にあげて示している。なお、図６では図示していないが、プリンタ電源投入時の予備動作としてシフトレジスタ回路のプリセット処理が行われる。この処理では、図６のシリアルデータ入力端子ＳＩに印加される電圧をＨｉｇｈレベルとしておきクロック端子ＳＣＫに、シフトレジスタ回路の段数に相当する個数のクロックパルスを入力する。これにより、シフトレジスタ回路２００のデータ出力端子Ｑｌ〜Ｑ９６等の電圧はすべてＨｉｇｈレベルとなる。

図６において、１ライン分の走査に先立ち、時刻ｔ１においてシリアルデータ入力端子ＳＩに印加される電圧がＨｉｇｈレベルからＬｏｗレベルとなり、その後、時刻ｔ２においてクロック端子ＳＣＫに第１パルスが入力されると、シリアルデータ入力端子ＳＩに印加されている電圧Ｌｏｗレベルがシフトレジスタ回路２００の第１段のフリップフロップ回路に取り込まれる。第１段のフリップフロップ回路は、クロック端子ＳＣＫに第１パルスが入力されたときより、僅かに遅れてデータ出力端子Ｑ１の電圧をＨｉｇｈレベルからＬｏｗレベルに遷移させる。データ出力端子Ｑ１の電圧がＬｏｗレベルとなると、発光サイリスタｄ１、ｄ２のゲート電位を低下させる。

次に、時刻ｔ４においてデータ入力端子Ｏｄｄ及びデータ入力端子Ｅｖｅｎの信号がＬｏｗレベルからＨｉｇｈになると、発光サイリスタｄ１、ｄ２のアノード・ゲート間に電位差を生じ、この電位差により発生されたトリガ電流によって発光サイリスタｄ１、ｄ２は同時にターンオンして発光状態となる。発光サイリスタｄ１、ｄ２による発光状態は主としてＯｄｄ、Ｅｖｅｎの各信号を介して印刷制御部より供給されてアノード・カソード間に流れる電流によるもので、一度ターンオンした発光サイリスタｄ１、ｄ２をオフさせるためにはアノード・カソード間に印加される電圧をゼロにする必要がある。このため、時刻ｔ５においてデータ入力端子Ｏｄｄ及びデータ入力端子Ｅｖｅｎの電位をＬｏｗとしている。

なお、図６では発光サイリスタｄ１を発光させるために時刻ｔ４でデータ入力端子Ｏｄｄ信号をＨｉｇｈレベルとし、消光させるために時刻ｔ５でＬｏｗレベルとしているが、発光サイリスタｄ１を発光させる必要がない場合には時刻ｔ４からｔ５の間もデータ入力端子Ｏｄｄの信号をＬｏｗレベルのままとすればよい。同様に、発光サイリスタｄ２を発光させるために時刻ｔ４でデータ入力端子Ｅｖｅｎの信号をＨｉｇｈレベルとし、消光させるために時刻ｔ５でＬｏｗレベルとしているが、発光サイリスタｄ２を発光させる必要がない場合には時刻ｔ４からｔ５の間もデータ入力端子Ｅｖｅｎ信号をＬｏｗレベルのままとすればよい。このように、データ入力端子Ｏｄｄ信号の値により発光サイリスタｄ１の発光、消光状態を切り替えることができ、また、データ入力端子Ｅｖｅｎ信号の値により発光サイリスタｄ２の発光、消光状態を切り替えることができる。

その後、時刻ｔ６においてクロック端子ＳＣＫに第２クロックパルスが入力されると、このとき、シリアルデータ入力端子ＳＩに印加される電圧はＨｉｇｈレベルとなっているので、これより僅かに遅れてデータ出力端子Ｑ１の電圧はＬｏｗレベルからＨｉｇｈレベルに遷移する。一方、データ出力端子Ｑ２の電圧はＨｉｇｈレベルからＬｏｗレベルに変化する。次に、時刻ｔ７においてデータ入力端子Ｏｄｄ及びデータ入力端子Ｅｖｅｎの信号がＨｉｇｈとされると、発光サイリスタｄ３、ｄ４のアノード・ゲート間に電位差を生じ、この電位差により発生されたトリガ電流によって発光サイリスタｄ３、ｄ４はターンオンして発光状態となる。発光サイリスタｄ３、ｄ４による発光状態は、主としてＯｄｄ、Ｅｖｅｎの各信号を介して印刷制御部より供給されてアノード・カソード間に流れる電流によるもので、一度ターンオンした発光サイリスタｄ３、ｄ４をオフさせるためにはアノード・カソード間に印加される電圧をゼロにさせる必要がある。このため、時刻ｔ８においてデータ入力端子Ｏｄｄ及びデータ入力端子Ｅｖｅｎの信号をＬｏｗとしている。

図６に示すように、クロック端子ＳＣＫに印加されるクロック信号は、符号１、２、３、４、５、６、７、８においてＨｉｇｈレベルであり、かつ、このクロック信号に従い、データ出力端子Ｑ１、Ｑ２、Ｑ３、・・・、Ｑ９６の出力電圧は、データ出力端子Ｑ１、Ｑ２、Ｑ３、・・・、Ｑ９６の順番で１回だけＬｏｗレベルとなる。Ｌｏｗレベルであるデータ出力端子以外のものは、Ｈｉｇｈレベルとなっている。このため、データ入力端子Ｏｄｄ及びデータ入力端子Ｅｖｅｎの信号がＨｉｇｈレベルのとき、データ出力端子Ｑ１からデータ出力端子Ｑ９６に接続される発光サイリスタｄ１〜ｄ１９２のうち、データ出力端子Ｑ１〜Ｑ９６の電圧がＬｏｗレベルとなっているものだけが択一的に発光させられることになる。

上述した説明において、発光サイリスタｄ１〜ｄ１９２をオンさせるためには、アノード・ゲート間に順方向に所定の電圧値を有する電圧を与えるだけでよく、一方、オフ状態にするためには、アノード・ゲート間電圧を所定の電圧以下としておくだけで十分である。従って、前記電圧をゼロにしたり、アノード・ゲート間に逆方向に電圧を印加したりしてもオフ状態にすることができる。

上述した動作は、発光サイリスタｄ１〜ｄ８の発光動作を示したものであるが、同様にして、発光サイリスタｄ９〜ｄ１９２の発光動作も同様にして行われるとともに、第２段のシフトレジスタ回路１００から第２６段のシフトレジスタ回路に接続されている発光サイリスタｄ１９３〜ｄ４９９２の発光動作も同様にして行われる。

実施例２よれば、実施例１と同様な効果を有するとともに、発光サイリスタｄ１〜ｄ１９２のち奇数番目のグループｄ１、ｄ３、・・・、ｄ１９１と、偶数番目のグループｄ２、ｄ４、・・・、ｄ１９２に２分し、それぞれのグループ毎に同時並行で発光サイリスタを駆動制御するので、印刷ラインの処理に要する時間を１／２に短縮することができる。

更に、実施例２によれば、シフトレジスタ回路２００に設けられているデータ出力端子Ｑ１〜Ｑ９６の各端子に発光サイリスタの２素子のゲート端子Ｇが接続されているので、実施例１の構成に比べ、シフトレジスタ回路に設けられたデータ出力端子の数、すなわちフリップフロップ回路の数を１／２にでき、半導体装置のコストも削減することができるとともに、この半導体装置を内蔵するプリントヘッドのコストも削減することができる。

（実施例２の変形例）
図７は、本発明に係る実施例２のプリントヘッドの一変形例の構成を示す回路図である。実施例２のプリントヘッドの一変形例のプリントヘッド３０を構成する半導体装置は、図７に示すように、シフトレジスタ回路３００と、１９２個の発光サイリスタｄ１〜ｄ１９２とを備える。シフトレジスタ回路３００は、データ出力端子Ｑ１〜Ｑ４８が設けられており、このデータ出力端子Ｑ１〜Ｑ４８は、それぞれが隣接する４つの発光サイリスタのゲート端子Ｇと接続されている。例えばデータ出力端子Ｑ１は発光サイリスタｄ１、ｄ２、ｄ３、ｄ４のゲート端子Ｇと接続され、データ出力端子Ｑ２は発光サイリスタｄ５、ｄ６、ｄ７、ｄ８のゲート端子Ｇと接続されている。また、シフトレジスタ回路３００は、実施例１のフリップフロップ回路ＦＦが４８個縦続に接続されている。

発光サイリスタｄ１〜ｄ１９２は、実施例１のものと同一である。発光サイリスタｄ１〜ｄ１９２のうち、発光サイリスタｄ１、ｄ５、・・・、ｄ１８９のアノード端子Ａは、プリントヘッドのデータ入力端子Ａ１と接続されている。発光サイリスタｄ２、ｄ６、・・・、ｄ１９０のアノード端子Ａは、プリントヘッドのデータ入力端子Ａ２と接続されている。発光サイリスタｄ３、ｄ７、・・・、ｄ１９１のアノード端子Ａは、プリントヘッドのデータ入力端子Ａ３と接続されている。発光サイリスタｄ４、ｄ８、・・・、ｄ１９２のアノード端子Ａは、プリントヘッドのデータ入力端子Ａ４と接続されている。また、ｄ１〜ｄ１９２のカソード端子Ｋはグランドに接続される。

この実施例２のプリントヘッドの一変形例のプリントヘッド３０は、上述した半導体装置を２６個備えるもので、半導体装置を構成するシフトレジスタ回路３００を２６段カスケード接続されたものである。第１段目のシフトレジスタ回路３００のシリアルデータ入力端子ＳＩは、印刷制御部のシリアルデータ出力端子に接続され、また、シリアルデータ出力端子ＳＯは、第２段目のシフトレジスタ回路３００のシリアルデータ入力端子ＳＩに接続されている。第２段目から第２６段目のシフトレジスタ回路３００のシリアルデータ入力端子ＳＩは、前段のシフトレジスタ回路３００のシリアルデータ出力端子ＳＯに接続されている。このプリントヘッド３０においては、４つの発光サイリスタのゲート端子Ｇと接続されるシフトレジスタ回路３００のデータ出力端子が４８個あるので、２６段すべてのシフトレジスタ回路３００全体では、２４９６個のデータ出力端子を有している。従って、このプリントヘッド３０は、発光サイリスタを４９９２個備え、かつ、これらの発光サイリスタを駆動制御するようになっている。

実施例２の変形例によれば、実施例１と同様な効果を有するとともに、発光サイリスタｄ１〜ｄ１９２のち第１のグループｄ１、ｄ５、・・・、ｄ１８９と、第２のグループｄ２、ｄ６、・・・、ｄ１９０、第３のグループｄ３、ｄ７、・・・、ｄ１９１、及び、第４のグループｄ４、・・・、ｄ１９２に４分し、それぞれのグループ毎に同時並行で発光サイリスタを駆動制御するので、印刷ラインの処理に要する時間を１／４に短縮することができる。

更に、実施例２の変形例によれば、シフトレジスタ回路３００に設けられているデータ出力端子Ｑ１〜Ｑ４８の各端子に発光サイリスタの４素子のゲート端子Ｇが接続されているので、実施例１の構成に比べ、シフトレジスタ回路に設けられたデータ出力端子の数、すなわちフリップフロップ回路の数を１／４にでき、半導体装置のコストも一層削減することができるとともに、この半導体装置を内蔵するプリントヘッドのコストも一層削減することができる。

図８は、本発明に係る実施例３のプリントヘッドの構成を示す回路図である。図８に示すように、実施例３のプリントヘッド４０は、印刷制御部４５と接続ケーブル４６を介して接続され、２６個の半導体装置と、終端抵抗４２０、４３０とを備える。なお、プリントヘッド４０に電源供給するための電源ＶＤＤ配線とグランド配線が必要であるが、図８には省略されている。

このプリントヘッド４０を構成する半導体装置は、シフトレジスタ回路４００と、Ｖ−Ｉ変換回路４１０と、１９２個の実施例１のものと同じ発光サイリスタｄ１、・・・、ｄ１９２とを備える。シフトレジスタ回路４００は、実施例１のフリップフロップ回路ＦＦ（図示せず）が１９２個縦続に接続されている。

また、シフトレジスタ回路４００にはシリアルデータ入力端子ＳＩ、クロック端子ＳＣＫ、シリアルデータ出力端子ＳＯ、データ出力端子Ｑ１〜Ｑ１９２が設けられている。シリアルデータ入力端子ＳＩは、第１段の半導体装置のシフトレジスタ回路４００においては、印刷制御部４５のシリアルデータ出力端子ＳＩに接続され、それ以外の場合には前段のシフトレジスタ回路４００に設けられているシリアルデータ出力端子ＳＯに接続される。クロック端子ＳＣＫは、印刷制御部４５のクロック端子ＳＣＫに接続され、印刷制御部４５からのシリアルクロック信号が入力される。シリアルデータ出力端子ＳＯは、後段のシフトレジスタ回路４００のシリアルデータ入力端子ＳＩに接続される。データ出力端子Ｑ１〜Ｑ１９２は、発光サイリスタｄ１〜ｄ１９２のゲート端子Ｇにそれぞれ接続されている。

Ｖ−Ｉ変換回路４１０は、後述するＤＡ変換回路４５０のＶｏｕｔ端子から供給された電圧を受ける端子Ｖｒｅｆと、発光サイリスタのアノード端子Ａに駆動電流Ｉｏｕｔを供給する端子Ｉｏｕｔを有している。そして、このＶ−Ｉ変換回路４１０は、ＤＡ変換回路４５０の端子Ｖｏｕｔから供給された電圧Ｖｏｕｔを受け、この電圧Ｖｏｕｔから発光サイリスタｄ１、ｄ２、・・・、ｄ１９２のアノード端子Ａに供給する電流Ｉｏｕｔを生成し、この生成した電流Ｉｏｕｔを端子Ｉｏｕｔから発光サイリスタｄ１、ｄ２、・・・、ｄ１９２のアノード端子Ａに出力する。

図９は、図８中のＶ―Ｉ変換回路の構成を示す回路図である。Ｖ−Ｉ変換回路４１０は、演算増幅器４１１０と、ＰＭＯＳトランジスタ４１１１、４１１２と、抵抗４１１３とを備えている。ここで、抵抗４１１３の抵抗値はＲｒｅｆとして図中に記載されている。演算増幅器４１１０の反転入力端子は、端子Ｖｒｅｆと接続されている。ＰＭＯＳトランジスタ４１１１、４１１２のソース端子は電源ＶＤＤと接続され、ＰＭＯＳトランジスタ４１１１のドレーン端子は、抵抗４１１３の一端と演算増幅器４１１０の非反転入力端子と接続される。演算増幅器４１１０の出力端子は、ＰＭＯＳトランジスタ４１１１、４１１２のゲート端子と接続されている。抵抗４１１３の他の一端はグランドと接続される。ＰＭＯＳトランジスタ４１１２のドレーン端子は端子Ｉｏｕｔと接続されている。

ＰＭＯＳトランジスタ４１１１、４１１２は、そのゲート長及びゲート幅が等しく設定され、そのゲート・ソース間電圧も等しく、互いにカレントミラーの関係を有している。このＶ―Ｉ変換回路４１０は、演算増幅器４１１０の働きにより、その反転入力端子と非反転入力端子の電位が略等しくなるように制御され、抵抗４１１３に流れる電流ＩｒｅｆはＩｒｅｆ＝Ｖｒｅｆ／Ｒｒｅｆの関係にある。

前述したように、ＰＭＯＳトランジスタ４１１１、４１１２は、互いにカレントミラーの関係にあるので、ＰＭＯＳトランジスタ４１１２のドレーン電流は、ＰＭＯＳトランジスタ４１１１のドレーン電流と略等しく、電流Ｉｒｅｆで与えられる。このように、Ｖ―Ｉ変換回路４１０に設けられた端子Ｉｏｕｔから発光サイリスタｄ１、ｄ２、・・・、ｄ１９２に供給される電流値Ｉｒｅｆは、電位Ｖｒｅｆに比例することになり、発光サイリスタｄ１、・・・、ｄ１９２の駆動電流もまた、電位Ｖｒｅｆすなわち印刷制御部４５のＤＡ変換回路４５０のＶｏｕｔ端子の出力電圧により制御される。

図８に示す発光サイリスタｄ１、ｄ２、・・・、ｄ１９２のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路４１０に設けられている端子Ｉｏｕｔと接続されている。また、発光サイリスタｄ１〜ｄ１９２のカソード端子Ｋはグランドに接続される。以上でプリントヘッド４０を構成する半導体装置の構成を説明した。

このプリントヘッド４０を構成する終端抵抗４２０、４３０は、接続ケーブル４６の特性インピーダンスと略等しい抵抗値を有する。終端抵抗４２０は、その一端が印刷制御部４５に有する後述するＤＡ変換回路４５０に設けられている端子Ｖｏｕｔと接続され、他端がグランドに接地されている。終端抵抗４３０は、一端が印刷制御部４５のクロック端子ＳＣＫと接続され、他端はグランドと接続されている。これらの終端抵抗４２０、４３０は、接続ケーブル４６に送信された信号の、配線末端部での信号反射エネルギーを吸収するので、接続ケーブル４６に供給された信号がこの終端から反射信号として反射するのを防止することができ、半導体装置の端子Ｖｒｅｆに印加される電圧の信号波形がプリントヘッド４０内の場所によって異なる等の不具合をなくすことができる。

この実施例３のプリントヘッド４０は、上述した半導体装置を２６段カスケード接続している。第１段目の半導体装置のシフトレジスタ回路４００のシリアルデータ入力端子ＳＩは、印刷制御部４５のシリアルデータ出力端子ＳＩに接続され、また、シリアルデータ出力端子ＳＯは、第２段目の半導体装置のシフトレジスタ回路４００のシリアルデータ入力端子ＳＩに接続されている。第２段目から第２６段目の半導体装置のシフトレジスタ回路４００のシリアルデータ入力端子ＳＩは、前段の半導体装置のシフトレジスタ回路４００のシリアルデータ出力端子ＳＯに接続されている。このプリントヘッド４０は、各段の半導体装置のシフトレジスタ回路４００ごとにデータ出力端子が１９２個あるので、２６段すべての半導体装置のシフトレジスタ回路４００では、４９９２個のデータ出力端子を有している。従って、このプリントヘッド４０は、発光サイリスタを４９９２個備え、かつ、これらの発光サイリスタを駆動制御するようになっている。

印刷制御部４５は、ＤＡ（Ｄｉｇｉｔ ｔｏ Ａｎａｌｏｇ）変換回路４５０を備えている。このＤＡ変換回路４５０は、８ビットからなるデジタル信号Ｄ７〜Ｄ０が入力されるデータ入力端子ＤＸと、デジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド４０内の各半導体装置のＶ―Ｉ変換回路４１０に設けられている端子Ｖｒｅｆに供給する端子Ｖｏｕｔと、Ｄ７〜Ｄ０の信号を伝達するとき同期をとるためのクロック信号が入力される端子ＣＫとが設けられている。なお、このＤＡ変換回路４５０は、電圧出力型の構成のものであれば種々の品種が選択可能である。

デジタル信号Ｄ７〜Ｄ０は、発光サイリスタｄ１、・・・、ｄ１９２を発光させる駆動電流Ｉｏｕｔとして２５６段階の駆動指令値を規定する信号である。なお、デジタル信号Ｄ７〜Ｄ０に入力される信号が１６進数で００の場合には、端子Ｖｏｕｔに印加される電圧はゼロであり、１６進数でＦＦ（１０進数表記では２５５）の場合には端子Ｖｏｕｔに印加される電圧は最大電圧である。

図１０は、本発明に係る実施例３のプリントヘッドの動作を説明するためのタイミングチャートである。図１０中のＤＡ変換回路４５０のデータ入力端子ＤＸに供給されるデジタル信号Ｄ７〜Ｄ０、端子Ｖｏｕｔの電圧信号、Ｖ―Ｉ変換回路４１０の端子Ｉｏｕｔの電流に記載された数値は、動作を説明する際に参照するための数値例であって１６進数で表記されている。図１０ではプリンタでの印刷動作時における１ライン走査の状況を示し、図８で示した半導体装置のシフトレジスタ回路４００と接続された発光サイリスタｄ１〜ｄ１９２等を順次点灯させる場合の動作を示している。なお、この図１０では図示していないが、プリンタ電源投入時の予備動作としてシフトレジスタ回路４００のプリセット処理が行われる。この処理では、図８のシフトレジスタ回路４００の端子ＳＩの電圧をＨｉｇｈレベルとしておき、クロック端子ＳＣＫにシフトレジスタ回路の段数に相当する個数のクロックパルスを入力する。これにより、シフトレジスタ回路のデータ出力端子Ｑ１〜Ｑ１９２の全出力はＨｉｇｈレベルとなる。

図１０において、１ライン分の走査に先立ち、時刻ｔ１においてシリアルデータ入力端子ＳＩに印加される電圧がＨｉｇｈレベルからＬｏｗレベルとなり、その後、時刻ｔ２においてクロック端子ＳＣＫに第１パルスが入力されると、シリアルデータ入力端子ＳＩに印加されている電圧Ｌｏｗレベルがシフトレジスタ回路の第１段のフリップフロップ回路に取り込まれる。第１段のフリップフロップ回路は、クロック端子ＳＣＫに第１パルスが入力されたときより、僅かに遅れてデータ出力端子Ｑ１の電圧をＨｉｇｈレベルからＬｏｗレベルに遷移させる。データ出力端子Ｑ１の電圧がＨｉｇｈレベルからＬｏｗレベルになると、発光サイリスタｄ１のゲート電位もＬｏｗとなる。その後、時刻ｔ３においてシリアルデータ入力端子ＳＩに印加される電圧は、Ｌｏｗレベルから再びＨｉｇｈレベルに戻される。

ところで、ＤＡ変換回路４５０は、データ入力端子ＤＸに１６進数表記で３０を示すデジタル信号が入力され、次に、時刻ｔ４において、クロック端子ＣＬＫにクロック信号が入力されると、データ入力端子ＤＸに入力されたデジタル信号Ｄ０〜Ｄ７のデータを内部に取り込み、この数値に比例した電圧Ｖｏｕｔを半導体装置のＶ―Ｉ変換回路４１０の端子Ｖｒｅｆ端子に出力する。第１段の半導体装置４００のＶ−Ｉ変換回路４１０は、この電圧Ｖｏｕｔに比例する定電流Ｉｏｕｔを生成し、この定電流Ｉｏｕｔを第１段の半導体装置４００に設けられているＩｏｕｔ端子を介して、ゲート電圧がＬｏｗとなっている発光サイリスタｄ１のアノード端子Ａに供給する。

これにより、発光サイリスタｄ１は、アノード・ゲート間に電位差が生じ、この電位差により発生されたトリガ電流によって発光サイリスタｄ１はターンオンして発光状態となる。なお、この発光サイリスタｄ１の駆動電流は、半導体装置のＶ−Ｉ変換回路４１０のＩｏｕｔ端子から出力された定電流Ｉｏｕｔに等しいため、ＤＡ変換回路４５０の端子Ｖｏｕｔから供給された電圧Ｖｏｕｔに比例した値となる。

次に、発光サイリスタの発光をターンオフするために、アノード・カソード間電圧をゼロにする必要がある。このため、時刻ｔ５において、印刷制御部４５は、ＤＡ変換回路４５０に設けられているデータ入力端子ＤＸに１６進数表記で００を示すデジタル信号を入力したのち、時刻ｔ６においてＤＡ変換回路４５０に設けられたＣＬＫ端子にクロック信号を入力する。これにより、ＤＡ変換回路４５０は、１６進数で００なるデータを取り込み、この取り込んだ００なるデータから、０ｖの電圧を半導体装置のＶ−Ｉ変換回路４１０のＶｒｅｆ端子に印加する。Ｖ−Ｉ変換回路４１０は、ＤＡ変換回路４５０から供給された０Ｖの電圧に応じた０Ａの電流を端子Ｉｏｕｔから発光サイリスタｄ１、ｄ２、・・・、ｄ１９２に出力する。これにより、発光サイリスタｄ１は駆動電流が断たれ、オフ状態となる。

なお、図１０では、発光サイリスタｄ１を発光させるために時刻ｔ４においてＤＡ変換回路４５０に設けられているデータ入力端子ＤＸが１６進数で３０であるデータ３０を取り込んで、それに対応する電圧ＶｏｕｔをＤＡ変換回路４５０のＶｏｕｔ端子に出力し、また、消光させるために時刻ｔ６においてデータ入力端子ＤＸが１６進数で００であるデータ００を取り込んで、それに対応する０Ｖの電圧をＤＡ変換回路４５０の端子Ｖｏｕｔに出力することで、発光サイリスタｄ１を消光させているが、発光サイリスタｄ１を発光させる必要がない場合には、時刻ｔ２から時刻ｔ５の間も印刷制御部４５は、ＤＡ変換回路４５０の端子ＤＸに１６進数で００である入力データを入力しておけばよい。

また、ＤＡ変換回路４５０は、データ入力端子ＤＸに入力される値によって２５６段階の電圧を端子Ｖｏｕｔから半導体装置のＶ−Ｉ変換回路４１０の端子Ｖｒｅｆに供給することができるので、Ｖ−Ｉ変換回路４１０は、発光サイリスタｄ１〜ｄ１９２に出力する駆動電流Ｉｏｕｔをそれに応じて変化させることができる。

その後、時刻ｔ７において、半導体装置のシフトレジスタ回路４００に設けられたクロック端子ＳＣＫに第２クロックパルスが入力されると、このとき、シリアルデータ入力端子ＳＩに印加される電圧はＨｉｇｈレベルとなっているので、これより僅かに遅れてデータ出力端子Ｑ１の電圧はＬｏｗレベルからＨｉｇｈレベルに遷移する。一方、データ出力端子Ｑ２の電圧はＨｉｇｈレベルからＬｏｗレベルに変化する。次に、時刻ｔ８においてＤＡ変換回路４５０のクロック端子ＣＫにクロック信号が入力されると、１６進数で６０を示すデジタル信号が端子ＤＸに入力されると、ＤＡ変換回路４５０は、このデータを内部に取り込み、この数値に比例した電圧を端子Ｖｏｕｔから半導体装置のＶ−Ｉ変換回路４１０のＶｒｅｆ端子に供給する。

Ｖ−Ｉ変換回路４１０は、ＤＡ変換回路４５０から供給された電圧Ｖｏｕｔに比例する定電流Ｉｏｕｔを生成し、この定電流Ｉｏｕｔを端子Ｉｏｕｔを介して発光サイリスタＤ１、ｄ２、・・・、ｄ１９２のアノード端子Ａに供給する。これにより、発光サイリスタｄ２のアノード・ゲート間に電位差を生じ、これによるトリガ電流によってｄ２はターンオンして発光状態となる。なお、発光サイリスタｄ２以外のもの発光サイリスタｄ１、ｄ３、・・・、ｄ１９２のそれぞれは、データ出力端子Ｑ１、Ｑ３、・・・、Ｑ１９２の電圧がＨｉｇｈレベルであるので、消光状態となっている。

発光サイリスタｄ２による発光状態は主としてアノード・カソード間に流れる電流によるもので、一度ターンオンした発光サイリスタｄ２をオフさせるためにはアノード・カソード間に印加される電圧をゼロにする。このため、時刻ｔ９において、ＤＡ変換回路４５０のデータ入力端子ＤＸに１６進数で００を示すデジタル信号を入力し、その後、時刻ｔ１０においてクロック信号を入力して、Ｖｏｕｔ端子に印加する電圧をゼロにさせると、半導体装置のＶ−Ｉ変換回路４１０の端子Ｉｏｕｔから出力される駆動電流Ｉｏｕｔが０Ａになり、発光サイリスタｄ２のアノード・カソード間電圧もゼロとなって発光サイリスタｄ２はターンオフする。

上述した説明で明らかなように、図１０中の符号１、２、３、４、５、６、７、８に示されて時刻において、ＳＣＫクロック信号が立ち上がるごとに、シフトレジスタ回路のＱｌ〜Ｑ１９２端子に印加される電圧は、順次１つの出力だけがＬｏｗレベルとなり、他の出力はＨｉｇｈレベルとなる。このため、ＤＡ変換回路４５０のデータ入力端子ＤＸに入力されたデジタル信号Ｄ７〜Ｄ０が１６進数表記で００でない場合には、シフトレジスタ回路４００のデータ出力端子Ｑ１〜端子Ｑ１９２に接続される発光サイリスタｄ１〜ｄ１９２のうち、対応するデータ出力端子Ｑ１〜Ｑ１９２に印加されている電圧がＬｏｗレベルとなっているものだけが択一的に発光させられることになる。また、ＤＡ変換回路４５０のデータ入力端子ＤＸに入力されたデジタル信号Ｄ７〜Ｄ０が１６進数表記で００である場合には、全発光サイリスタｄ１〜ｄ１９２は消光状態であることはいうまでもない。

実施例３によれば、実施例１の効果を有するとともに、更に、Ｖ−Ｉ変換回路４１０が発光サイリスタｄ１〜ｄ１９２に出力する駆動電流Ｉｏｕｔを２５５段階に調整できるようにしたので、発光サイリスタごとに発光効率が異なる場合においても、順次駆動毎に駆動電流値を変化させることができ、発光パワーを所定値に調整することができる。この結果、発光サイリスタの製造段階において、製造バラツキによる発光効率が異なる場合でも、不良品として廃棄することなく使用可能とすることができる。従って、発光サイリスタの製造段階における製造歩留まりを著しく向上させることが可能となり、一層コストダウンを図ることができる。

（実施例３の変形例：２分割駆動）
図１１は、本発明に係る実施例３の一変形例の構成を示す回路図である。図１１に示すように、プリントヘッド５０は、印刷制御部５５と接続ケーブル５６を介して接続され、２６個の半導体装置と、終端抵抗５２１、５２２、５２３とを備える。なお、プリントヘッド５０に電源供給するための電源ＶＤＤ配線とグランド配線が必要であるが、図１１には省略されている。

このプリントヘッド５０を構成する半導体装置は、シフトレジスタ回路５００と、Ｖ−Ｉ変換回路５１０と、１９２個の実施例１のものと同じ発光サイリスタとを備える。シフトレジスタ回路５００は、実施例１のフリップフロップ回路ＦＦ（図示せず）が９６個縦続に接続されている。

また、シフトレジスタ回路５００にはシリアルデータ入力端子ＳＩ、クロック端子ＳＣＫ、シリアルデータ出力端子ＳＯ、データ出力端子Ｑ１〜Ｑ９６が設けられている。シリアルデータ入力端子ＳＩは、第１段の半導体装置のシフトレジスタ回路５００においては、印刷制御部５５のシリアルデータ出力端子ＳＩに接続され、それ以外の場合には前段のシフトレジスタ回路５００に設けられているシリアルデータ出力端子ＳＯに接続される。クロック端子ＳＣＫは、印刷制御部５５のクロック端子ＳＣＫに接続され、印刷制御部５５からのシリアルクロック信号が入力される。シリアルデータ出力端子ＳＯは、後段のシフトレジスタ回路５００のシリアルデータ入力端子ＳＩに接続される。データ出力端子Ｑ１〜Ｑ９６それぞれは、２個発光サイリスタのゲート端子Ｇに接続されている。

Ｖ−Ｉ変換回路５１０は、図８に示した回路を２個備えて構成されており、後述するＤＡ変換回路５５０の端子Ｖｏｕｔ１から供給された電圧を受ける端子Ｖｒｅｆ１と、ＤＡ変換回路５５０の端子Ｖｏｕｔ２から供給された電圧を受ける端子Ｖｒｅｆ２と、発光サイリスタｄ１、ｄ３、・・・、ｄ１９１のアノード端子Ａに駆動電流Ａ１を供給する端子Ａ１と、発光サイリスタｄ２、ｄ４、・・・、ｄ１９２のアノード端子Ａに駆動電流Ａ２を供給する端子Ａ２とを有している。

発光サイリスタｄ１、ｄ３、・・・、ｄ１９１のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路５１０に設けられている端子Ａ１と接続され、発光サイリスタｄ２、ｄ４、・・・、ｄ１９２のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路５１０に設けられている端子Ａ２と接続されている。また、発光サイリスタｄ１〜ｄ１９２のカソード端子Ｋはグランドに接続される。以上でプリントヘッド５０を構成する半導体装置の構成を説明した。

このプリントヘッド５０を構成する終端抵抗５２１、５２２、５２３は、接続ケーブル５６の特性インピーダンスと略等しい抵抗値を有する。終端抵抗５２１は、その一端が印刷制御部５５に有するＤＡ変換回路５５０に設けられている端子Ｖｏｕｔ１と接続され、他端がグランドに接地されている。終端抵抗５２２は、その一端が印刷制御部５５に有する後述するＤＡ変換回路５５０に設けられている端子Ｖｏｕｔ２と接続され、他端がグランドに接地されている。終端抵抗５２３は、一端が印刷制御部５５のＳＣＫ端子と接続され、他端はグランドと接続されている。これらの終端抵抗５２１、５２２、５２３は、接続ケーブル５６に送信された信号の、配線末端部での信号反射エネルギーを吸収するので、接続ケーブル５６に供給された信号がこの終端から反射信号として反射するのを防止することができ、Ｖ―Ｉ変換回路５１０の端子Ｖｒｅｆ１及び端子Ｖｒｅｆ２に印加される電圧の信号波形がプリントヘッド５０内の各場所によって異なる等の不具合をなくすことができる。

この実施例３のプリントヘッドの一変形例のプリントヘッド５０は、上述したように半導体装置を２６段カスケード接続している。第１段目の半導体装置のシフトレジスタ回路５００のシリアルデータ入力端子ＳＩは、印刷制御部５５のシリアルデータ出力端子ＳＩに接続され、また、シリアルデータ出力端子ＳＯは、第２段目の半導体装置のシフトレジスタ回路５００のシリアルデータ入力端子ＳＩに接続されている。第２段目から第２６段目の半導体装置のシフトレジスタ回路５００のシリアルデータ入力端子ＳＩは、前段の半導体装置のシフトレジスタ回路５００のシリアルデータ出力端子ＳＯに接続されている。このプリントヘッド５０は、２個の発光サイリスタを接続する各段の半導体装置のシフトレジスタ回路５００のデータ出力端子が９６あるので、２６段すべて半導体装置のシフトレジスタ回路５００では、４９９２個のデータ出力端子を有している。従って、このプリントヘッド５０は、発光サイリスタを４９９２個備え、かつ、これらの発光サイリスタを駆動制御するようになっている。

印刷制御部５５は、ＤＡ変換回路５５０を備えている。このＤＡ変換回路５５０は、８ビットからなるデジタル信号Ｄ７〜Ｄ０が入力されるデータ入力端子ＤＸ１、ＤＸ２と、データ入力端子ＤＸ１に入力されたデジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド５０内の各半導体装置のＶ―Ｉ変換回路５１０に設けられている端子Ｖｒｅｆ１に供給する端子Ｖｏｕｔ１と、データ入力端子ＤＸ２に入力されたデジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド５０内の各半導体装置のＶ―Ｉ変換回路５１０に設けられている端子Ｖｒｅｆ２に供給する端子Ｖｏｕｔ２と、Ｄ７〜Ｄ０の信号を伝達するとき同期をとるためのクロック信号が入力される端子ＣＫとが設けられている。このＤＡ変換回路５５０は、実施例３のものと同様のものである。なお、このＤＡ変換回路５５０は、電圧出力型の構成のものであれば種々の品種が選択可能である。

デジタル信号Ｄ７〜Ｄ０は、実施例３のデジタル信号Ｄ７〜Ｄ０と同じく、発光サイリスタｄ１、・・・、ｄ１９２を発光させる駆動電流Ｉｏｕｔとして２５６段階の駆動指令値を規定する信号である。なお、デジタル信号Ｄ７〜Ｄ０に入力される信号が１６進数で００の場合には、端子Ｖｏｕｔに印加される電圧の電圧値はゼロであり、１６進数でＦＦ（１０進数表記では２５５）の場合には端子Ｖｏｕｔに印加される電圧の電圧値は最大電圧値である。

この一変形例で示したプリントヘッド５０は、図８に示す実施例３のプリントヘッド４０の動作と同様な動作を行うので、その説明を省略する。

この実施例３の変形例によれば、上述した実施例３のものと同様の効果を有し、更に、発光サイリスタｄ１〜ｄ１９２のち、発光サイリスタｄ１、ｄ３、・・・、ｄ１９１のグループと、発光サイリスタｄ２、ｄ６、・・・、ｄ１９２のグループ毎に同時並行に発光サイリスタｄ１〜ｄ１９２を駆動制御するので、印刷ラインの処理に要する時間を実施例３のものに比べ、１／２に短縮することができる。

更に、この実施例３の変形例によれば、半導体装置のシフトレジスタ回路５００に設けられているデータ出力端子Ｑ１〜Ｑ９６の各端子に２個の発光サイリスタのゲート端子Ｇが接続されているので、実施例３の構成に比べ、シフトレジスタ回路５００に設けられたデータ出力端子の数、すなわち、それと接続されるフリップフロップ回路の数を１／２にでき、シフトレジスタ回路自体のコストも削減できる。

（実施例３の変形例：４分割駆動）
図１２は本発明に係る実施例３の一変形例の構成を示す回路図である。図１２に示すように、プリントヘッド６０は、印刷制御部５５と接続ケーブル６６を介して接続され、２６個の半導体装置と、終端抵抗６３１、６３２、６３３、６３４、６３５とを備える。なお、プリントヘッド６０に電源供給するための電源ＶＤＤ配線とグランド配線が必要であるが、図１２には省略されている。

このプリントヘッド６０を構成する半導体装置は、シフトレジスタ回路６００と、Ｖ−Ｉ変換回路６１０と、１９２個の実施例１のものと同じ発光サイリスタｄ１、ｄ２、・・・、ｄ１９２とを備える。シフトレジスタ回路６００は、実施例１のフリップフロップ回路ＦＦ（図示せず）が９６個縦続に接続されている。

また、シフトレジスタ回路６００にはシリアルデータ入力端子ＳＩ、クロック端子ＳＣＫ、シリアルデータ出力端子ＳＯ、データ出力端子Ｑ１〜Ｑ４８が設けられている。シリアルデータ入力端子ＳＩは、第１段の半導体装置のシフトレジスタ回路６００においては、印刷制御部６５のシリアルデータ出力端子ＳＩに接続され、それ以外の場合には前段のシフトレジスタ回路６００に設けられているシリアルデータ出力端子ＳＯに接続される。クロック端子ＳＣＫは、印刷制御部６５のクロック端子ＳＣＫに接続され、印刷制御部６５からのシリアルクロック信号が入力される。シリアルデータ出力端子ＳＯは、後段のシフトレジスタ回路６００のシリアルデータ入力端子ＳＩに接続される。データ出力端子Ｑ１〜Ｑ４８それぞれは、４個の発光サイリスタのゲート端子Ｇに接続されている。

Ｖ−Ｉ変換回路６１０は、図８に示した回路を４個備えて構成されており、後述するＤＡ変換回路６５０の端子Ｖｏｕｔ１から供給された電圧を受ける端子Ｖｒｅｆ１と、ＤＡ変換回路６５０の端子Ｖｏｕｔ２から供給された電圧を受ける端子Ｖｒｅｆ２と、ＤＡ変換回路６５０の端子Ｖｏｕｔ３から供給された電圧を受ける端子Ｖｒｅｆ３と、ＤＡ変換回路６５０の端子Ｖｏｕｔ４から供給された電圧を受ける端子Ｖｒｅｆ４と、発光サイリスタｄ１、ｄ５、・・・、ｄ１８９のアノード端子Ａに駆動電流Ａ１を供給する端子Ａ１と、発光サイリスタｄ２、ｄ６、・・・、ｄ１９０のアノード端子Ａに駆動電流Ａ２を供給する端子Ａ２と、発光サイリスタｄ３、ｄ７、・・・、ｄ１９１のアノード端子Ａに駆動電流Ａ３を供給する端子Ａ３と、発光サイリスタｄ４、ｄ８、・・・、ｄ１９２のアノード端子Ａに駆動電流Ａ４を供給する端子Ａ４とを有している。

発光サイリスタｄ１、ｄ５、・・・、ｄ１８９のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路６１０に設けられている端子Ａ１と接続され、発光サイリスタｄ２、ｄ６、・・・、ｄ１９０のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路６１０に設けられている端子Ａ２と接続されている。発光サイリスタｄ３、ｄ７、・・・、ｄ１９１のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路６１０に設けられている端子Ａ３と接続され、発光サイリスタｄ４、ｄ８、・・・、ｄ１９２のアノード端子Ａは、互いに接続され、かつ、Ｖ―Ｉ変換回路６１０に設けられている端子Ａ４と接続されている。また、発光サイリスタｄ１〜ｄ１９２のカソード端子Ｋはグランドに接続される。以上でプリントヘッド６０を構成する半導体装置の構成を説明した。

このプリントヘッド５０を構成する終端抵抗６３１、６３２、６３４、６３５は、接続ケーブル６６の特性インピーダンスと略等しい抵抗値を有する。終端抵抗６３１は、その一端が印刷制御部６５に有するＤＡ変換回路６５０に設けられている端子Ｖｏｕｔ１と接続され、他端がグランドに接地されている。終端抵抗６３２は、その一端が印刷制御部６５に有する後述するＤＡ変換回路６５０に設けられている端子Ｖｏｕｔ２と接続され、他端がグランドに接地されている。終端抵抗６３３は、その一端が印刷制御部６５に有するＤＡ変換回路６５０に設けられている端子Ｖｏｕｔ３と接続され、他端がグランドに接地されている。終端抵抗６３４は、その一端が印刷制御部６５に有する後述するＤＡ変換回路６５０に設けられている端子Ｖｏｕｔ４と接続され、他端がグランドに接地されている。終端抵抗６３５は、一端が印刷制御部６５のＳＣＫ端子と接続され、他端はグランドと接続されている。これらの終端抵抗６３１、６３２、６３３、６３４、６３５は、接続ケーブル６６に送信された信号の、配線末端部での信号反射エネルギーを吸収するので、接続ケーブル６６に供給された信号がこの終端から反射信号として反射するのを防止することができ、Ｖ―Ｉ変換回路６１０の端子Ｖｒｅｆ１、端子Ｖｒｅｆ２、端子Ｖｒｅｆ３、及び、端子Ｖｒｅｆ４に印加される電圧の信号波形がプリントヘッド６０内の各場所によって異なる等の不具合をなくすことができる。

この実施例３のプリントヘッドの一変形例のプリントヘッド６０は、上述したように半導体装置を２６段カスケード接続している。第１段目の半導体装置のシフトレジスタ回路６００のシリアルデータ入力端子ＳＩは、印刷制御部６５のシリアルデータ出力端子ＳＩに接続され、また、シリアルデータ出力端子ＳＯは、第２段目の半導体装置のシフトレジスタ回路６００のシリアルデータ入力端子ＳＩに接続されている。第２段目から第２６段目の半導体装置のシフトレジスタ回路６００のシリアルデータ入力端子ＳＩは、前段の半導体装置のシフトレジスタ回路６００のシリアルデータ出力端子ＳＯに接続されている。このプリントヘッド６０は、４個の発光サイリスタを接続する各段の半導体装置のシフトレジスタ回路６００のデータ出力端子が４８あるので、２６段すべて半導体装置のシフトレジスタ回路５００では、４９９２個のデータ出力端子を有している。従って、このプリントヘッド６０は、発光サイリスタを４９９２個備え、かつ、これらの発光サイリスタを駆動制御するようになっている。

印刷制御部６５は、ＤＡ変換回路６５０を備えている。このＤＡ変換回路６５０は、８ビットからなるデジタル信号Ｄ７〜Ｄ０が入力されるデータ入力端子ＤＸ１、ＤＸ２、ＤＸ３、ＤＸ４と、データ入力端子ＤＸ１に入力されたデジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド５０内の各半導体装置のＶ―Ｉ変換回路６１０に設けられている端子Ｖｒｅｆ１に供給する端子Ｖｏｕｔ１と、データ入力端子ＤＸ２に入力されたデジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド５０内の各半導体装置のＶ―Ｉ変換回路６１０に設けられている端子Ｖｒｅｆ２に供給する端子Ｖｏｕｔ２と、データ入力端子ＤＸ３に入力されたデジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド５０内の各半導体装置のＶ―Ｉ変換回路６１０に設けられている端子Ｖｒｅｆ３に供給する端子Ｖｏｕｔ３と、データ入力端子ＤＸ４に入力されたデジタル信号Ｄ７〜Ｄ０に基づき生成された電圧を、プリントヘッド５０内の各半導体装置のＶ―Ｉ変換回路６１０に設けられている端子Ｖｒｅｆ４に供給する端子Ｖｏｕｔ４と、Ｄ７〜Ｄ０の信号を伝達するとき同期をとるためのクロック信号が入力される端子ＣＫとが設けられている。このＤＡ変換回路６５０は、実施例３のものと同様のものである。なお、このＤＡ変換回路６５０は、電圧出力型の構成のものであれば種々の品種が選択可能である。

デジタル信号Ｄ７〜Ｄ０は、実施例３のデジタル信号Ｄ７〜Ｄ０と同じく、発光サイリスタｄ１、・・・、ｄ１９２を発光させる駆動電流Ｉｏｕｔとして２５６段階の駆動指令値を入力する信号である。なお、デジタル信号Ｄ７〜Ｄ０に入力される信号が１６進数で００の場合には、端子Ｖｏｕｔに印加される電圧の電圧値はゼロであり、１６進数でＦＦ（１０進数表記では２５５）の場合には端子Ｖｏｕｔに印加される電圧の電圧値は最大電圧値である。

この一変形例で示したプリントヘッド６０は、図８に示す実施例３のプリントヘッド４０の動作と同様な動作を行うので、その説明を省略する。

この実施例３の変形例によれば、上述した実施例３のものと同様の効果を有し、更に、発光サイリスタｄ１〜ｄ１９２のち、第１のグループｄ１、ｄ５、・・・、ｄ１８９と、第２のグループｄ２、ｄ６、・・・、ｄ１９０、第３のグループｄ３、ｄ７、・・・、ｄ１９１、及び、第４のグループｄ４、・・・、ｄ１９２に４分し、それぞれのグループ毎に同時並行で発光サイリスタを駆動制御するので、印刷ラインの処理に要する時間を実施例３のものに比べ、１／４に短縮することができる。

更に、この実施例３の変形例によれば、シフトレジスタ回路６００に設けられているデータ出力端子Ｑ１〜Ｑ４８の各端子に発光サイリスタの４素子のゲート端子Ｇが接続されているので、実施例３の構成に比べ、シフトレジスタ回路に設けられたデータ出力端子の数すなわち、それと接続されているフリップフロップ回路の数を１／４にでき、シフトレジスタ回路自体のコストも一層削減できる。

実施例１〜３では、電子写真プリンタのプリントヘッドの光源に発光サイリスタを用いる場合について、その構成や駆動回路、駆動方法に関する詳細を説明したが、同様の方法で例えば発光トランジスタや有機ＥＬ素子を用いることも可能である。

図１は、本発明に係る実施例１のプリントヘッドを構成する半導体装置の構成を示す回路図である。 発光サイリスタの基本構造を説明する図である。 本発明に係る実施例１のプリントヘッドの構成を示す回路図である。 本発明に係る実施例１のプリントヘッドの動作を説明するためのタイミングチャートである。 本発明に係る実施例２のプリントヘッドの構成を示す回路図である。 本発明に係る実施例２のプリントヘッドの動作を説明するためのタイミングチャートである。 本発明に係る実施例２のプリントヘッドの一変形例の構成を示す回路図である。 本発明に係る実施例３のプリントヘッドの構成を示す回路図である。 図８中のＶ−Ｉ変換回路を示す回路図である。 本発明に係る実施例３のプリントヘッドの動作を説明するためのタイミングチャートである。 本発明に係る実施例３の一変形例の構成を示す回路図である。 本発明に係る実施例３の一変形例の構成を示す回路図である。 従来のＬＥＤヘッドの構成を示す回路図である。

符号の説明

１０、２０、３０、４０、５０、６０ プリントヘッド
１００、２００、３００、４００、５００、６００ シフトレジスタ回路
４１０、５１０、６１０ Ｖ−Ｉ変換回路
４５、５５、６５ 印刷制御部
４６、５６、６６ 接続ケーブル
４５０、５５０、６５０ ＤＡ変換回路
４２０、４３０、５２１、５２２、５２３、６３１、６３２、６３３、６３４、６３５ 終端抵抗
ｄ１、ｄ２、・・・、ｄ１９２ 発光サイリスタ

Claims (3)

1. 静電潜像の画像を形成するための光照射を行うプリントヘッドであって、
   カスケード接続する複数の半導体装置を備え、
   カスケード接続する複数の前記半導体装置の各々は、配置された複数の発光サイリスタと、二つの該発光サイリスタ毎に対応する出力端子を有し、対応する二つの該発光サイリスタ毎に発光指示データを記憶するシフトレジスタ回路と、複数の該発光サイリスタに電流を流す駆動電流生成回路とを備え、
   前記半導体装置の前記駆動電流生成回路は、２本並行に供給される配線から入力電圧を入力し、該配線毎に、入力電圧が変化すると流す電流を０にした後に変化した入力電圧に基づく電流量に変更して流す駆動電流線を各々並行に有し、
   前記半導体装置に配置された複数の前記発光サイリスタが有する第１電極は、隣り合う二つの発光サイリスタには異なる前記駆動電流線が接続され、一つの発光サイリスタを間に置いて隣り合う二つの発光サイリスタには同じ前記駆動電流線が接続され、
   前記シフトレジスタ回路が有する複数の前記出力端子は、異なる前記駆動電流線が接続された前記隣り合う二つの発光サイリスタが有するゲート電極毎に前記シフトレジスタ回路の同じ出力端子が接続され、
   複数の前記入力電圧を並行に供給する２本の前記配線は、該配線毎に所定の電圧を供給するための終端抵抗により終端され、前記複数の半導体装置各々が有する前記駆動電流生成回路に共通接続されていることを特徴とするプリントヘッド。
2. 前記発光サイリスタ各々の前記第１電極は、アノード電極であることを特徴とする請求項１記載のプリントヘッド。
3. 請求項１または請求項２に記載のプリントヘッドを用いたことを特徴とするプリンタ。

Images