JP3824872B2 - プリントヘッド及び画像形成装置 - Google Patents
プリントヘッド及び画像形成装置 Download PDFInfo
- Publication number
- JP3824872B2 JP3824872B2 JP2001048431A JP2001048431A JP3824872B2 JP 3824872 B2 JP3824872 B2 JP 3824872B2 JP 2001048431 A JP2001048431 A JP 2001048431A JP 2001048431 A JP2001048431 A JP 2001048431A JP 3824872 B2 JP3824872 B2 JP 3824872B2
- Authority
- JP
- Japan
- Prior art keywords
- correction data
- led
- output
- input
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012937 correction Methods 0.000 claims description 151
- 238000013500 data storage Methods 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 6
- 238000003491 array Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- JPKJQBJPBRLVTM-OSLIGDBKSA-N (2s)-2-amino-n-[(2s,3r)-3-hydroxy-1-[[(2s)-1-[[(2s)-1-[[(2s)-1-[[(2r)-1-(1h-indol-3-yl)-3-oxopropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxo-3-phenylpropan-2-yl]amino]-1-oxobutan-2-yl]-6-iminohexanamide Chemical compound C([C@H](NC(=O)[C@@H](NC(=O)[C@@H](N)CCCC=N)[C@H](O)C)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@H](CC=1C2=CC=CC=C2NC=1)C=O)C1=CC=CC=C1 JPKJQBJPBRLVTM-OSLIGDBKSA-N 0.000 description 3
- 102100031277 Calcineurin B homologous protein 1 Human genes 0.000 description 3
- 241000839426 Chlamydia virus Chp1 Species 0.000 description 3
- 101000777252 Homo sapiens Calcineurin B homologous protein 1 Proteins 0.000 description 3
- 101000943802 Homo sapiens Cysteine and histidine-rich domain-containing protein 1 Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
- G06K15/1242—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
- G06K15/1247—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1238—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K2215/00—Arrangements for producing a permanent visual presentation of the output data
- G06K2215/0082—Architecture adapted for a particular function
- G06K2215/0085—Error recovery
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ダイナミック駆動方式のプリントヘッドおよび該プリントヘッドを用いた画像形成装置に関する。
【０００２】
【従来の技術】
従来、例えば電子写真プリンタにおいては、帯電した感光体ドラムを、プリント情報に応じて選択的に照射して静電潜像を形成し、該静電潜像にトナーを付着させて現像を行ってトナー像を形成し、該トナー像を用紙に転写し、定着させるようになっている。
【０００３】
図１９は従来の電子写真プリンタにおけるプリンタ制御回路のブロック図であり、図２０、図２１は従来の電子写真プリンタの印字時のタイムチャートである。図１９において、１はマイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成される印刷制御部であり、プリンタの印刷部の内部に配設され、図示しない上位コントローラからの制御信号ＳＧ１、ビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御し、印刷動作を行う。上記制御信号ＳＧ１によって印刷指示を受信すると、印刷制御部１は、まず定着器温度センサ１５１によってヒータ１４９ａを内蔵した定着器１４９が使用可能な温度範囲にあるか否かを検出し、該温度範囲になければヒータ１４９ａに通電し、使用可能な温度まで定着器１４９を加熱する。次に、現像・転写プロセス用モータ（ＰＭ）１５９をドライバ１５８を介して回転させ、同時にチャージ信号ＳＧＣによって帯電用電圧電源１６０をオンにし、帯電器１６２の帯電を行う。
【０００４】
そして、セットされている図示しない用紙の有無および種類が用紙残量センサ１５３、用紙サイズセンサ１５２によって検出され、ここで、用紙送りモータ（ＰＭ）１５７はドライバ１５６を介して双方向に回転させることが可能であり、最初に逆回転させて、用紙吸入口センサ１５５が用紙を検出するまで、セットされた用紙をあらかじめ設定された量だけ送る。続いて、正回転させて、用紙をプリンタ内部の印刷機構内に搬送する。
【０００５】
印刷制御部１は、用紙が印刷可能位置まで到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。上位コントローラにおいてペーい毎に編集され、印刷制御部１によって受信されたビデオ信号ＳＧ２は、印字データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド２に転送される。ＬＥＤヘッド２はそれぞれ1ドット（ピクセル）の印字のために設けられたＬＥＤを複数個線状に配列したものである。
【０００６】
そして、印刷制御部１は1ライン分のビデオ信号を受信すると、ＬＥＤヘッド２にラッチ信号ＨＤ−ＬＯＡＤを送信し、印字データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド２に保持させる。これにより、印刷制御部１は上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド２に保持した印字データ信号ＨＤ−ＤＡＴＡについて印刷することができる。なお、ＨＤ−ＣＬＫは印字データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド２に送信するためのクロック信号である。
ビデオ信号ＳＧ２の送受信は、印刷ラインごとに行われる。ＬＥＤヘッド２によって印刷される情報は、マイナス電位に帯電された図示しない感光体ドラムにおいて電位の上昇したドットとして潜像化される。そして、現像部において、マイナス電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
【０００７】
その後、該トナー像は転写器１６３に送られ、一方、転写信号ＳＧ４によってプラス電位の転写用高圧電源１６１がオンになり、転写器１６３は感光体ドラムと転写器１６３との間隔を通過する用紙上にトナー像を転写する。
転写されたトナー像を有する用紙は、ヒータ１４９ａを内蔵する定着器１４９に当接して搬送され、該定着器１４９の熱によって用紙に定着される。この定着された画像を有する用紙は、さらに搬送されてプリンタの印刷機構から用紙排出口センサ１５４を通過してプリンタ外部に排出される。
印刷制御部１は用紙サイズセンサ１５２、用紙吸入口センサ１５５の検知に対応して、用紙が転写器１６３を通過している間だけ転写用高圧電源１６１からの電圧を転写器１６３に印加する。そして印刷が終了し、用紙が用紙排出口センサ１５４を通過すると、帯電用高圧電源１６０による帯電器１６２への電圧の印加を終了し、同時に現像・転写プロセス用モータ１５９の回転を停止させる。以後、上記の動作を繰り返す。
【０００８】
次に、ＬＥＤヘッド２について説明する。図２２は従来のＬＥＤヘッドの回路を示す図である。図に示すように、印字データ信号ＨＤ−ＤＡＴＡはクロック信号ＨＤ−ＣＬＫと共にＬＥＤヘッド２に入力され、例えば、Ａ４サイズの用紙に印字可能である１インチ当たり６００ドットの解像度を持つプリンタにおいては、４９９２ドット分のドットデータがフリップフロップ回路ＦＦ１、ＦＦ２、…、ＦＦ４９９２から成るシフトレジスタを順次転送される。次に、ラッチ信号ＨＤ−ＬＯＡＤがＬＥＤヘッド２に入力され、上記ビットデータは書くラッチ回路ＬＴ１、ＬＴ２、…ＬＴ４９９２にラッチされる。続いて、ラッチ信号ＨＤ−ＬＯＡＤがＬＯＷ（低）レベル（無効）となり、印刷駆動信号ＨＤ−ＳＴＢ−ＮがＬＯＷレベル（有効）となると、ＡＮＤ回路Ｇ０の出力がＨＩＧＨレベル（有効）となる。
ドットデータとＮＡＮＤゲート回路Ｇ１、Ｇ２、…、Ｇ４９９２の出力とによって、点灯されるのはビットデータが有効で、ＮＡＮＤゲート回路Ｇ１、Ｇ２、…、Ｇ４９９２の出力が有効のときに、対応するスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２がオンとなり、発光素子ＬＤ１、ＬＤ２、…、ＬＤ４９９２のうち、ドットデータがＨＩＧＨ（高）レベルである発光素子が点灯される。また、ＶＤＤは電源である。
【０００９】
ＬＥＤヘッドは、多数のＬＥＤを点滅させるために。各ＬＥＤに対しドライバ用ＩＣ（集積回路）が接続されている。ＬＥＤヘッドには、データ転送用のクロック信号にタイミングを制御されながらデータが入力し、シフトレジスタに１ライン分のデータが格納される。また、シフトレジスタに格納されたデータはラッチ回路に一旦ラッチされ、ストローブ信号によって各ＬＥＤ素子に供給される。このようなＬＥＤヘッドへのデータ転送とドライブを高速化するために。データをシフトレジスタに転送する処理とラッチ回路をストローブ信号で駆動する処理を並行させる、あるいは可能な限りクロック信号周波数を高めるようにしている。
Ｍ１、Ｍ２、…、Ｍ４９９２はＬＥＤ素子の光量ばらつきを補正するためのデータを保持するメモリセルであり、各発光素子ＬＤ１、ＬＤ２、…、ＬＤ４９９２に対して５ビットずつ用意される。光量補正については後述する。ＬＥＤドライバＩＣ４は各発光素子の光量のばらつきを、駆動電流値を調整することにより補正する。
【００１０】
以上のような構成のＬＥＤヘッド２を使用するプリンタでは、ＬＥＤヘッド２の全てのＬＥＤ素子ＬＤ１〜ＬＤ４９９２がストローブ信号ＳＴＢ−Ｎにより、同一の時間駆動されるが、各ＬＥＤ素子ＬＤ１〜ＬＤ４９９２毎に配設されたスイッチ素子ＴＲ１〜ＴＲ４９９２やＬＥＤ素子ＬＤ１〜ＬＤ４９９２等の特性にばらつきがあると各ＬＥＤ素子の発光量にもばらつきが発生してしまう。その結果、感光ドラム上に形成される静電潜像の各ドットの大きさに差を生じ、実際に印刷される画像の各ドットの大きさにも差が生じることになる。
【００１１】
図２３はＬＥＤヘッド２の構成と、ＬＥＤヘッド２の各ＬＥＤ素子毎の光量（発光パワー）のばらつきを示す図である。図２３の上段は、ＬＥＤヘッド２の構成例を示している。この構成例では、上述の図２３に示す４９９２ドット分のＬＥＤ素子ＬＤ１〜ＬＤ４９９２を、各々１９２個のＬＥＤ素子を有する２６個のＬＥＤアレイＣＨＰ１〜ＣＨＰ２６を配列して構成している。また、この構成例では、ＤＲＶ１〜ＤＲＶ２６はＬＥＤアレイＣＨＰ１〜ＣＨＰ２６内の各ＬＥＤ素子ＬＤ１〜ＬＤ４９９２を駆動するためのフリップフロップ回路ＦＦ１〜ＦＦ４９９２、ラッチ回路ＬＴ１〜ＬＴ４９９２、スイッチ素子ＴＲ１〜ＴＲ４９９２等を有するそれぞれドライバＩＣである。各ドライバＩＣは、各々対応するＬＥＤアレイ中の１９２個のＬＥＤ素子を駆動する。
【００１２】
また、各ドライバＩＣ（ＤＲＶ１〜ＤＲＶ２６）中のフリップフロップ回路ＦＦ１〜ＦＦ４９９２はカスケード接続されており、これらのフリップフロップ回路ＦＦ１〜ＦＦ４９９２により、上述の説明と同様のシフトレジスタが構成されている。また、図２３の下段のグラフはＬＥＤ素子の位置と光量の関係をＬＥＤアレイ（ＣＨＰ１〜ＣＨＰ２６）と対比させて示したものである。
破線（横線）は同一のＬＥＤアレイに属するＬＥＤ素子についての光量のばらつき（ドット間ばらつき）の範囲を示しており、一点鎖線は各ＬＥＤアレイに属するＬＥＤ素子の平均光量のばらつき（チップ間ばらつき）の範囲を示している。
【００１３】
以上のようなＬＥＤヘッド２では、当該ＬＥＤヘッドを構成するドライバＩＣ、ＬＥＤアレイ内のＬＥＤ素子の光量のばらつきに比較して、ドライバＩＣ間あるいはＬＥＤアレイ間の平均的な光量のばらつきが大きかった。このため、従来は、平均光量の測定結果に基づいてＬＥＤアレイを複数のグループにランク分けし、同一のランクに属するＬＥＤアレイのみでＬＥＤヘッドを構成することにより、ＬＥＤ素子の光量のばらつきを緩和していた。
ところで、各々のＬＥＤ素子の光量のばらつきは感光ドラムの露光時の露光エネルギーのむらとなって現れ、現像後にはドットの大きさのばらつきとなるが、文字などからなる２値画像を印刷する場合にはドットの大きさに多少の差があってもほとんど無視することができた。しかしながら、写真などの多階調画像を印刷する場合にはドットの大きさに差があると印刷濃度にばらつきが生じ印刷品位が低下してしまうので望ましくない。このため、あらかじめ各ＬＥＤ素子の光量を測定し、各ＬＥＤ素子の光量に応じた補正データを作成して保持しておき、ＬＥＤ素子の駆動時に補正データに応じて各ＬＥＤ素子の光量のばらつきの影響を低減させるようにする。この方法について説明する。
【００１４】
プリンタが印字動作を行う前に、予め測定された各発光素子に対応した光量補正データを、印刷制御部１により各メモリセルＭ１、Ｍ２、…、Ｍ４９９２に書き込む。ドライバＩＣ４は、各メモリセルＭ１、Ｍ２、…、Ｍ４９９２のうち、あるビットの値が１の場合にそのビットの図示しないセルに接続されているスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２をオンにする。これらのスイッチ素子は重み付けされており、ビット０に対応するスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２の駆動電流値を１とすると、ビット１に対応するスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２の駆動電流値は２であり、同様にビット３では４、ビット４では８、ビット５では１６となっている。このようにすることで、各発光素子の駆動電流値を３２段階（＝２５）に調整することができ、スイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２がオンとなって発光する際に、上記５つのスイッチ素子からメモリセルＭ１、Ｍ２、…、Ｍ４９９２に保持された値に対応する駆動電流値（補正駆動電流値）で発光素子ＬＤ１、ＬＤ２、…、ＬＤ４９９２を発光させることができるため、発光素子の光量ばらつきを補正することができる。
【００１５】
図２４は、別のＬＥＤヘッドの構成、動作を示すものであり、このＬＥＤヘッドはダイナミック駆動方式として知られている。
従来のＬＥＤヘッド駆動方式においては、ＬＥＤ素子のアノード電極はドライバＩＣの駆動部に１対１で接続され、カソード電極は全てＧＮＤに接続されていた。しかし、ダイナミック駆動方式では、いくつかのアノード電極を共通に接続し、カソード電極をいくつかのグループに分けて、アノード電極とカソード電極の電位の組合せによりＬＥＤ素子を順番に発光させていく方式である。
ＬＥＤ素子１８９〜１９６、アノード配線２１２〜２１５、カソード配線２１６〜２１７、アノード入力パッド１８５〜１８８、カソード入力パッド１９７〜１９８とからなる。
ＬＥＤ素子１８９、１９０のアノードとアノード入力パッド１８５とはアノード配線で接続され、ＬＥＤ素子１９１、１９２のアノードとアノード入力パッド１８６とはアノード配線で接続され、ＬＥＤ素子１９３、１９４のアノードとアノード入力パッド１８７、とはアノード配線で接続され、ＬＥＤ素子１９５、１９６のアノードとアノード入力パッド１８８とはアノード配線で接続されている。また、ＬＥＤ素子１８９、１９１、１９３、１９５のカソードとカソード入力パッド１９７とはカソード配線２１６で接続され、ＬＥＤ素子１９０、１９２、１９４、１９６のカソードとカソード入力パッド１９８とはカソード配線２１７で接続されている。
【００１６】
まず、ＬＥＤ素子１８９を発光させる場合を考える。
このとき、アノード入力パッド１８５にＨＩＧＨレベル（有効）を、その他のアノード入力パッド１８６〜１８８にＬＯＷレベル（無効）を入力する。次にカソード入力パッド１９７にＬＯＷレベル（有効）、カソード入力パッド１９８にＨＩＧＨレベル（無効）を入力するとＬＥＤ素子１８９のみを発光させることができる。このときＬＥＤ素子１９０のアノードはＨＩＧＨレベル（有効）となるが、カソード入力パッド１９８（ＨＩＧＨレベル（無効））と接続されているカソードもＨＩＧＨレベルとなるため、ＬＥＤ素子のアノード、カソード間に電位差が生じないため発光しない。
以上のように、入力する信号線の数を減らしても、同時に発光するＬＥＤ素子の数を減らし、アノード端子への入力とカソード端子への入力の組合せによって、任意のＬＥＤ素子を発光させることができる。
この駆動方式ではＬＥＤ駆動ＩＣであるドライバＩＣの数を減らすことができるために、ＬＥＤヘッドのコスト低減、発熱量の低減によるＬＥＤ素子の光量劣化を抑えることができる。
【００１７】
ここで、マルチプレクサについて説明する。
図２５は論理回路を用いて構成した２入力マルチプレクサの構成を示す図であり、図２６は論理回路を用いて構成した２入力マルチプレクサの動作タイムチャートである。この２入力マルチプレクサはＡＮＤ回路１９９、２００、ＯＲ回路２０１を用いており、このような構成とすることで、選択信号ＳＡを有効（ＨＩＧＨレベル）とすると、入力信号Ａの入力値が出力信号Ｙへと出力され、選択信号ＳＢを有効（ＨＩＧＨレベル）とすると、入力信号Ｂの入力値が出力信号Ｙへと出力される。
図２７はＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）素子、ＰＭＯＳ（ＰチャネルＭＯＳＦＥＴ）素子を用いたマルチプレクサの構成を示す図であり、図２８はＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）素子、ＰＭＯＳ（ＰチャネルＭＯＳＦＥＴ）素子を用いたマルチプレクサの動作タイムチャートである。図２５と同様に選択信号ＳＡを有効（ＨＩＧＨレベル）とすると、入力信号Ａの入力値が出力信号Ｙへと出力され、選択信号ＳＢを有効（ＨＩＧＨレベル）とすると、入力信号Ｂの入力値が出力信号Ｙへと出力される。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来のＬＥＤヘッドにおいては、ＬＥＤヘッドの高解像度化（つまり、ＬＥＤ素子の配列の高密度化）に伴い、ＬＥＤチップ（ＬＥＤ素子を一定数配列したもので、１チップあたり６４ドットなど）上のワイヤボンディングパッドの間隔が非常に狭くなり、製造上問題となっていた。また、ダイナミック駆動方式のＬＥＤヘッドにおいては、ＬＥＤヘッド基板上に配設された全て、もしくはいくつかのＬＥＤチップのアノード電極が共通であるため、従来のＬＥＤヘッドのように各ＬＥＤ素子の光量補正データをドライバＩＣ内部に保持しておくことができない、そのため、印字時に、印刷データ（つまり各ＬＥＤ素子を点灯するかしないか）を送信する際に、その都度同時に光量補正データも送信する必要があったため、ＬＥＤヘッドの処理を高速化することが困難であるという問題があった。
【００１９】
【課題を解決するための手段】
本発明は、前述の課題を解決するため次の構成を採用する。即ち、列状に配列された複数の被駆動素子と、該被駆動素子を駆動する複数の駆動素子とを有するプリントヘッドにおいて、前記被駆動素子は、第１の電極と第２の電極を備え、前記被駆動素子の第１の電極を第１の所定数共通に接続し、前記被駆動素子の第２の電極を第２の所定数共通に接続し、前記第１の電極と前記第２の電極の組合せにより特定の被駆動素子を駆動する駆動手段と、前記被駆動素子に与えるエネルギーの補正量を示す補正データを記憶する複数の補正データ記憶手段と、前記複数の補正データ記憶手段から、被駆動素子に対応する特定の補正データ記憶手段を、前記第１の電極と前記第２の電極との組合せに応じて選択する補正データ選択手段と、入力されたデータを順次シフトさせて保持するシフトレジスタと、前記シフトレジスタに接続され、該シフトレジスタに保持されたデータを一時保持するラッチとを有し、前記ラッチに一時保持されたデータが印刷データである場合は前記駆動手段に対して、補正データである場合は前記補正データ記憶手段に対して選択的に出力し、前記駆動手段は、前記ラッチに一時保持された前記印刷データと、前記補正データ記憶手段に記憶された前記補正データとに基づいて、前記補正データ記憶手段に対応する前記被駆動素子を駆動する構成にした。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面にしたがって説明する。本発明の実施の形態は、ＬＥＤ素子の光量補正データをドライバＩＣ内部で保持させることにより、印刷データと共に各ＬＥＤ素子の補正データを送信する必要をなくし、印刷処理を高速化することができるようにしている。また、ＬＥＤ素子の位置に対して連続的に変化することを利用して隣り合う素子の光量補正データの上位４ビットを共有し、各１ビットのみを各ドットに割り当てることにより、各ＬＥＤ素子の光量補正データを保持するドライバＩＣ内部のメモリセルの占有面積を減らすようにしている。なお各図面に共通する要素には同一の符号を付す。
《実施形態１》
図１はこの発明の実施形態１のプリントヘッドの回路ブロック図であって、実施形態１のプリントヘッドは印刷制御部１、ＬＥＤヘッド２から構成される。印刷制御部１とＬＥＤヘッド２とは、電源ＶＤＤ、ラッチ信号ＨＤ−ＬＯＡＤ、データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、印刷制御信号（以下ストローブ信号という）ＨＤ−ＳＴＢ−Ｎとで接続される。ＬＥＤヘッド２はドライバＩＣ４とＬＥＤアレイ３とからなり、ドライバＩＣチップ４とＬＥＤアレイ３とは図示しない金ワイヤでワイヤボンディング接続されている。実施形態１ではＬＥＤドライバＩＣチップ４とＬＥＤアレイ３とは金ワイヤでワイヤボンディング接続されているが、その他の信号伝達媒体で接続しても構わない。
【００２１】
図２はＬＥＤヘッド２の内部を示すブロック図であり、ＬＥＤチップ３、カソードドライバＩＣ５、アノードドライバＩＣ４からなる。ＬＥＤチップ３はＬＥＤ素子３８〜４５、アノード配線１３１〜１３４、カソード配線１３５、１３６、アノード入力パッド３４〜３７、カソード入力パッド４６、４７からなり、アノード入力パッド３４とＬＥＤ素子３８、３９はアノード配線１３１で接続され、アノード入力パッド３５とＬＥＤ素子４０、４１はアノード配線１３２で接続され、アノード入力パッド３６とＬＥＤ素子４２、４３はアノード配線１３３で接続され、アノード入力パッド３７とＬＥＤ素子４４、４５はアノード配線１３４で接続される。ＬＥＤ素子３８、４０、４２、４４とアノード出力パッド４６とはカソード配線１３５とで接続され、ＬＥＤ素子３９、４１、４３、４５とアノード出力パッド４７とはカソード配線１３６とで接続される。
【００２２】
ここでＬＥＤ素子の番号は、従属接続された一連のシフトレジスタにおいて、データ進行方向に対し最後部（シフトされたデータが最後に到達するシフトレジスタ）に対応するＬＥＤ素子（図２における右端）をドット番号１とし、データ進行方向に対して最前部（シフトされたデータが最初に到達するシフトレジスタ）に対応するＬＥＤ素子（図２における左端）をドット番号１９２としている。カソードドライバＩＣ５は、カソード出力パッド４８、４９とカソード駆動回路ＤＲＶＫＯＤＤ５０、カソード駆動回路ＤＲＶＫＥＶＥＮ５１とからなり、カソード出力パッド４８とカソード駆動回路ＤＲＶＫＯＤＤ５０とが接続され、カソード出力パッド４８と、カソード駆動回路ＤＲＶＫＥＶＥＮ５１とが接続されている。
【００２３】
ドライバＩＣ４は、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３、５ビットの容量の揮発性メモリセルＭ１４〜２１、マルチプレクサＭＵＸ２２〜２５、ドライバ回路ＤＲＶ２６〜２９、アノード出力パッド３０〜３３とからなり、図示しない印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ６の入力とが接続され、フリップフロップＦＦ６〜９は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ１０〜１３の入力と接続されている。
また、ラッチ回路ＬＴ１０〜１３には、図示しない印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ１０の出力はメモリセルＭ１４、１５の入力に並列に接続され、ラッチ回路ＬＴ１１の出力はメモリセルＭ１６、１７の入力に並列に接続され、ラッチ回路ＬＴ１２の出力はメモリセルＭ１８、１９の入力に並列に接続され、ラッチ回路ＬＴ１３の出力はメモリセルＭ２０、２１の入力に接続される。
メモリセルＭ１４、１５の５ビット幅の出力はマルチプレクサＭＵＸ２２に入力され、メモリセルＭ１６、１７の５ビット幅の出力はマルチプレクサＭＵＸ２３に入力され、メモリセルＭ１８、１９の５ビット幅の出力はマルチプレクサＭＵＸ２４に入力され、メモリセルＭ２０、２１の５ビット幅の出力はマルチプレクサＭＵＸ２５に入力される。
【００２４】
マルチプレクサＭＵＸ２２の５ビットの出力はドライバ回路２６に出力され、マルチプレクサＭＵＸ２３の５ビットの出力はドライバ回路２７に出力され、マルチプレクサＭＵＸ２４の５ビットの出力はドライバ回路２８に出力され、マルチプレクサＭＵＸ２９の５ビットの出力はドライバ回路２９に出力される。
ドライバ回路ＤＲＶ２６の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ２７の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ２８の出力とアノード出力パッド３２とが接続され、ドライバ回路ＤＲＶ２９の出力と、アノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３２とＬＥＤチップ３のアノード入力パッド３６とが接続され、ドライバＩＣのアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３７とが接続されている。
【００２５】
実施形態１のプリントヘッドではＬＥＤドライバＩＣチップ４とＬＥＤアレイ３とは金ワイヤでワイヤボンディング接続されているが、その他の信号伝達媒体で接続しても構わない。また、実施形態１の構成では、アノードドライバＩＣ４とカソードドライバＩＣ５とを分けて搭載したが、当然１つのドライバＩＣとして構成してもよい。
【００２６】
（動作）
以下、実施形態１のプリントヘッドの動作について図面を参照しながら詳細に説明する。
図３は実施形態１の構成におけるＬＥＤヘッド２の動作を説明するタイムチャートである。印刷制御部１は、まずクロック信号ＨＤ−ＣＬＫに同期させて印刷データを送信する。このとき送信する印刷データは、ＬＥＤ素子群のうち奇数番目のＬＥＤ素子の印刷データである。クロック信号を必要回数入力し、印刷データをＬＥＤヘッド２の内部のシフトレジスタの所定の位置に送信した後、ラッチ信号ＨＤ−ＬＯＡＤを入力して印刷データを所定のラッチ回路に入力する。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎが入力されると同時にＬＥＤ駆動回路（ドライブ回路）から、奇数番目のＬＥＤ素子に対応して、ドライバＩＣ４の内部に格納された補正データに対応する駆動電流値で各ＬＥＤ素子を駆動する。以上で奇数番目の全ＬＥＤ素子が発光される（Ｎ−１ライン−１、Ｎラインー１、Ｎ＋１ライン−１）。
【００２７】
次に、同様にして偶数番目のＬＥＤ素子を発光させる。
クロック信号ＨＤ−ＣＬＫに同期させて偶数番目のＬＥＤ素子の印刷データを送信する。クロック信号を必要回数入力し、印刷データをＬＥＤヘッド２の内部のシフトレジスタの所定の位置に送信した後、ラッチ信号ＨＤ−ＬＯＡＤを入力して印刷データを所定のラッチ回路に入力する。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎを入力することで、ドライブ回路から偶数番目のＬＥＤ素子に対応して、ドライバＩＣ４の内部に格納された補正データに対応する駆動電流値で各ＬＥＤ素子を駆動する。以上で偶数番目の全ＬＥＤ素子が発光される（Ｎ−１ライン−２、Ｎライン−２）。
以上の動作を行うことで、ＬＥＤヘッド２は１ライン分の発光を行うことができ、この動作を必要回数繰り返すことで１ページ分の印刷を行うことができる。
【００２８】
図４は図３のＡ部を詳細に説明するタイムチャートである。Ｎライン−１、Ｎ＋１ライン−１では奇数番目の印刷データを送信し、Ｎ−１ライン−２、Ｎライン−２、Ｎ＋１ライン−２では偶数番目の印刷データを送信している。図に示すように、奇数番目の印刷データを送信する部分では、まずドット番号１の印刷データを送信し、次にドット番号３、ドット番号５、…と奇数番目の印刷データを送信する。その後ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。その後、ドット番号２の印刷データを送信し、次にドット番号４、ドット番号６、…と偶数番目の印刷データを送信し、ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。以上を所定回数繰り返すことにより、印刷動作を行う。
【００２９】
次に、ドライバＩＣ４を構成する各部の動作を図２を用いて詳細に説明する。フリップフロップＦＦ６〜９は全て従属に接続されており、印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期してシフト動作を行って各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ１０〜１３は、フリップフロップＦＦ６〜９と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ１０〜１３に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。
【００３０】
メモリセルＭ１４〜２１はそれぞれ５ビットの容量を持ったメモリセル（揮発性メモリ）であり、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データを保持している。例えばM１９２で示されるメモリセル１４はドット番号１９２のＬＥＤ素子の光量補正データを保持するメモリセルであり、同様にＭ１９１で示されるメモリセルはドット番号１９１のＬＥＤ素子の光量補正データを保持するメモリセルであり、以下同様にＭ１９０はドット番号１９０のＬＥＤ素子に対応し、Ｍ１８９はドット番号１８９、Ｍ１８８はドット番号１８８、…、Ｍ１はドット番号１のＬＥＤ素子に対応する光量補正データを格納するメモリセルである。
各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号により光量補正データがメモリセルに書き込まれる。
【００３１】
マルチプレクサＭＵＸ２２〜２５の２つの入力（各々５ビット幅）は、それぞれ２つのメモリセルの各５ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが奇数番目のＬＥＤ素子に対応するデータか、偶数番目のＬＥＤ素子に対応する印刷データかを判別し、前者の場合奇数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ２６〜２９に出力する。後者の場合、偶数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ２６〜２９に出力する。
【００３２】
ドライバ回路ＤＲＶ２６〜２９は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このときの出力値は、マルチプレクサＭＵＸ２２〜２５により選択されたメモリセルＭ１４〜２１に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３７と接続されており、それぞれドライバ回路ＤＲＶ３０〜３３の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３７に出力する。カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが奇数番目のＬＥＤ素子のデータか偶数番目のＬＥＤ素子のデータかを判別し、奇数番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶＯＤＤ５０を駆動し、偶数番目のＬＥＤ素子のデータである場合にはＤＲＶＥＶＥＮ５１を駆動する。各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００３３】
図５は印刷駆動時の動作タイムチャートを示す図であり、この図を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ４内の全てのメモリセルＭ１４〜２１には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、従来技術で説明したようにアノード入力パッド３４〜３７、カソード入力パッド４６、４７の組合せにより全ＬＥＤ素子の半数ずつ発光させる。つまり、アノード入力パッド３４〜３７全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド４６がＬＯＷレベル（有効）でカソード入力パッド４７がＨＩＧＨレベル（無効）のとき、奇数番目のＬＥＤ素子３８、４０、４２、４４が同時に発光し、このとき偶数番目のＬＥＤ素子３９、４１、４３、４５は発光しない。また、同様の状態でカソード入力パッド４７がＬＯＷレベル（有効）でカソード入力パッド４６がＨＩＧＨレベル（無効）のとき、偶数番目のＬＥＤ素子３９、４１、４３、４５が同時に発光し、このとき奇数番目のＬＥＤ素子２８、４０、４２、４４は発光しない。
【００３４】
まず、印刷制御部１が奇数番目のＬＥＤ素子３８、４０、４２、４４を発光させる（Ｎ−１ライン−１、―１）場合を考える。
印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて奇数番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ６〜９により、所定の位置のフリップフロップへ順次送信される。その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ６〜９の出力がラッチＬＴ１０〜１３に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ２２〜２５は、奇数番目の補正データを格納しているメモリセルＭ１４、１６、１８、２０を選択し、各々に格納された補正データをドライバ回路ＤＲＶ２６〜２９に出力する。ドライバ回路ＤＲＶ２６〜２９は、ラッチ回路ＬＴ１０〜１３からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、マルチプレクサＭＵＸ２２〜２５によって選択されたメモリセル内の補正データに対応する駆動電流値である。つまり、この場合には各奇数番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり図５に示すように、このとき各ドライバ回路ＤＲＶ２６〜２９から出力される駆動電流値は、ＤＲＶ９６ではドット番号１９１の駆動電流値、ＤＲＶ９５ではドット番号１８９の駆動電流値、ＤＲＶ９４ではドット番号１８７の駆動電流値、ＤＲＶ１ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶＯＤＤ５０の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、奇数番目のＬＥＤ素子が発光する。
以上のような構成とすることで、奇数番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
【００３５】
次に、以下同様にして偶数番目のＬＥＤ素子３９、４１、４３、４５を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００３６】
以上のように実施形態１によれば、印刷データと共に各ＬＥＤ素子の補正データを送信する必要が無いため、従来のダイナミック駆動方式のＬＥＤヘッドと比較して、より高速化することができる。
【００３７】
《実施形態２》
実施形態２のプリントヘッドは実施形態１のプリントヘッドと同様にＬＥＤヘッドの処理の高速化が可能で、かつ、コストを抑えたＬＥＤドライバＩＣを提供するものである。
（構成）
従来技術の部分で説明したように、ＬＥＤ素子の光量ばらつきは、チップ間においては大きく変化するが、チップ内（各素子間）においては素子の位置に対してほぼ連続的に変化し、その変化量は非常に小さい。そこで、隣り合うＬＥＤ素子の光量補正データを、例えば上位４ビット共通としてドライバＩＣ内の１つのメモリセル（４ビット）に格納し、例えば下位１ビットのみを各ＬＥＤ素子毎に固有な値として、それぞれ１つのメモリセル（各１ビット）に格納する。
【００３８】
図６は実施形態２のプリントヘッドの内部を示すブロック図である。実施形態２のプリントヘッドは、実施形態１の構成を基本としていくつかの部分を変更したものとなっているので、簡単のため変更部分のみ説明する。実施形態１では補正データ格納用のメモリセルは、各ＬＥＤ素子に対して各５ビット搭載していたが、今回の構成では、２つのＬＥＤ素子に対して４ビットのメモリセルＭ５２〜５５を搭載し、各ＬＥＤ素子に対して１ビットのメモリセルＭ５６〜６３を１つずつ搭載している。
つまり、実施形態１では２つのＬＥＤ素子に対して計１０ビット（５ビット＋５ビット）のメモリセルを搭載していたが、実施形態２の構成では計６ビット（４ビット＋１ビット＋１ビット）としている。また、実施形態１ではマルチプレクサの２つの入力はそれぞれ５ビット幅であったのに対し、実施形態２の構成では２つの入力はそれぞれ１ビット幅としている。４ビットのメモリセルＭ５２〜５５はマルチプレクサＭＵＸ６４〜６７と接続されることなく、直接ドライバ回路ＤＲＶ６８〜７１に接続されている。１ビットのメモリセルＭ５６〜６３の出力は、マルチプレクサＭＵＸ６４〜６７の入力に接続されており、マルチプレクサＭＵＸ６４〜６７の出力はそれぞれドライバ回路ＤＲＶ７２〜７５に接続されている。ドライバ回路は、便宜上対応するメモリセル毎に分けて記述しているが、実施形態１のドライバ回路と機能上変更はない。
【００３９】
（動作）
以下、実施形態２のプリントヘッドの動作について図面を参照しながら詳細に説明する。まず、補正動作について説明する。
実施形態１は、ＬＥＤ素子１つに対して５ビットのメモリセルを搭載していたが、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３は１つのＬＥＤ素子に対してそれぞれ１ビット分しか持っていないため、５ビット中１ビットを送信してメモりセルに書き込み、次にまた１ビットを送信してメモりセルに書き込むことを所定回数繰り返して、ＬＥＤ素子１つあたり５ビットの光量補正データをメモりセルに格納するものである。実施形態２の構成では、まず上位４ビットの光量補正データを１ビットずつ送信する。ただし、このときはＬＥＤ素子２つに対して１つの補正データであるため、送信するデータ量は実施形態１の場合のＬＥＤ素子数の半分となる。上位４ビットのデータを転送し、メモリセルＭ５２〜５５に書き込んだ後、実施形態１と同様の方法によって、ＬＥＤ素子数と同数の光量補正データ（１ビット）を送信し、各ＬＥＤ素子に対応する１ビットのメモリセルＭ５６〜６３に補正データを書き込む。
以上のようにして、例えばプリンタの電源投入時などに印刷制御部１により、ＬＥＤヘッド２内部のドライバＩＣ４のメモリセルＭ５２〜５５、Ｍ５６〜６３に補正データを書き込む。
【００４０】
図７は実施形態２の構成におけるＬＥＤヘッド２の動作を説明するタイムチャートである。１ライン分の動作を説明する。
印刷制御部１は、まず奇数番目のＬＥＤ素子に対応する印刷データを、クロック信号ＨＤ−ＣＬＫに同期させてＬＥＤヘッド２へ送信する。このとき、各印刷データはシフト動作によりＬＥＤヘッド２内部で従属接続されたシフトレジスタの所定のシフトレジスタに送信される。その後、ラッチ信号ＨＤ−ＬＯＡＤによりシフトレジスタの印刷データはラッチ回路に保持される。次に、ストローブ信号ＨＤ−ＳＴＢ−Ｎを有効（ＬＯＷレベル）とすると、ＬＥＤ駆動回路（ドライブ回路）から、各ＬＥＤ素子（奇数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。
次に、偶数番目のＬＥＤ素子に対応する印刷データを同様な方法により所定のシフトレジスタに送信し、ラッチ信号ＨＤ−ＬＯＡＤにより所定のラッチ回路に保持させる。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎによりドライブ回路から、各ＬＥＤ素子（偶数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。
【００４１】
図８は、図７のＡ部に示す部分を詳細に説明するタイムチャートである。
Ｎライン−１、Ｎ＋１ライン−１では奇数番目の印刷データを送信し、Ｎ−１ライン−２、Ｎライン−２、Ｎ＋１ライン−２では偶数番目の印刷データを送信している。図に示すように、奇数番目の印刷データを送信する部分では、まずドット番号１の印刷データを送信し、次にドット番号３、ドット番号５、…と奇数番目の印刷データを送信する。その後ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。その後、ドット番号２の印刷データを送信し、次にドット番号４、ドット番号６、…と偶数番目の印刷データを送信し、ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。
以上の動作により、１ライン分の印刷を行うことができ、この動作を所定回数繰り返すことにより１ページ分の印刷を行うことができる。
【００４２】
次に、ドライバＩＣ４を構成する各部の動作を図６を用いて詳細に説明する。フリップフロップＦＦ６〜９は全て従属に接続されており、図示しない印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期してシフト動作を行って各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ１０〜１３は、フリップフロップＦＦ６〜９と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ１０〜１３に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。メモリセルＭ５２〜５５はそれぞれ４ビットの容量を持ったメモリセル（揮発性メモリ）であり、メモリセルＭ５６〜６３はそれぞれ１ビットの容量を持ったメモリセル（揮発性メモリ）である。４ビットの容量を持ったメモリセルＭ５２〜５５は、補正データのうち上位４ビットを保持する。このメモリセルＭ５２〜５５はＬＥＤ素子の半数であり、隣接する２ドットが補正データの上位４ビットとして共有する。１ビットの容量を持ったメモリセルＭ５６〜６３は、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データの下位１ビットを保持している。
【００４３】
例えばＭ９６で示されるメモリセル５２に格納されている光量補正データは、ドット番号１９２のＬＥＤ素子の光量補正データ上位４ビットとドット番号１９１のＬＥＤ素子の光量補正データ上位４ビットとして使用される。同様にＭ９５で示されるメモリセルはドット番号１９０のＬＥＤ素子の光量補正データ上位４ビットとドット番号１８９のＬＥＤ素子の光量補正データ上位４ビットとして使用され、以下同様にＭ９４はドット番号１８８とドット番号１８７のＬＥＤ素子に対応し、…、Ｍ１に格納される光量補正データはドット番号１とドット番号２のＬＥＤ素子に対応する光量補正データの上位４ビットとして使用される。各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号によりメモリセルに書き込まれる。
【００４４】
マルチプレクサＭＵＸ６４〜６７の２つの入力（各々１ビット幅）は、それぞれ２つのメモリセルの各１ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。マルチプレクサＭＵＸ６４〜６７は、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが奇数番目のＬＥＤ素子に対応するデータか、偶数番目のＬＥＤ素子に対応する印刷データかを判別し、前者の場合奇数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ７２〜７５に出力する。後者の場合、偶数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ７２〜７５に出力する。４ビットのメモリセルＭ５２〜５５の出力は、ラッチ信号ＨＤ−ＬＯＡＤに関係なく常にドライバ回路ＤＲＶ６８〜７１に出力される。ドライバ回路ＤＲＶ６８〜７５は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このとき４ビットのメモリセルに接続されたドライバ回路ＤＲＶ６８〜７１の出力値は、メモリセルＭ５２〜５５に格納されている補正データの値に対応する駆動電流値である。また、マルチプレクサＭＵＸ６４〜６７に接続されたドライバ回路ＤＲＶ７２〜７５の出力値は、マルチプレクサＭＵＸ６４〜６７により選択されたメモリセルＭ５６〜６３に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３７と接続されており、それぞれドライバ回路ＤＲＶ６８〜７１の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３７に出力する。
【００４５】
カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが奇数番目のＬＥＤ素子のデータか偶数番目のＬＥＤ素子のデータかを判別し、奇数番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶＯＤＤ５０を駆動し、偶数番目のＬＥＤ素子のデータである場合にはＤＲＶＥＶＥＮ５１を駆動する。各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００４６】
図９は印刷駆動時の動作タイムチャートを示す図であり、この図を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ４内の全てのメモリセルＭ５２〜５３には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、従来技術で説明したようにアノード入力パッド３４〜３７、カソード入力パッド４６、４７の組合せにより全ＬＥＤ素子の半数ずつ発光させる。つまり、アノード入力パッド３４〜３７全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド４６がＬＯＷレベル（有効）でカソード入力パッド４７がＨＩＧＨレベル（無効）のとき、奇数番目のＬＥＤ素子３８、４０、４２、４４が同時に発光し、このとき偶数番目のＬＥＤ素子３９、４１、４３、４５は発光しない。また、同様の状態でカソード入力パッド４７がＬＯＷレベル（有効）でカソード入力パッド４７がＨＩＧＨレベル（無効）のとき、偶数番目のＬＥＤ素子３９、４１、４３、４５が同時に発光し、このとき奇数番目のＬＥＤ素子３９、４１、４３、４５は発光しない。
【００４７】
まず、印刷制御部１が奇数番目のＬＥＤ素子３８、４０、４２、４４を発光させる（Ｎ−１ライン−１、―１）場合を考える。
印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて奇数番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ６〜９により、所定の位置のフリップフロップへ順次送信される。その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ６〜９の出力がラッチＬＴ１０〜１３に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ６４〜６７は、奇数番目の補正データを格納しているメモリセルＭ５７、５９、６１、６３を選択し、各々に格納された補正データをドライバ回路ＤＲＶ７２〜７５に出力する。ドライバ回路ＤＲＶ６８〜７５は、ラッチ回路ＬＴ１０〜１３からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、４ビットのメモリセルＭ５２〜５５に格納された補正データに対応する駆動電流値と、マルチプレクサＭＵＸ６４〜６７によって選択されたメモリセル内の補正データに対応する駆動電流値を合計した値である。つまり、この場合には各奇数番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり図９に示すように、このとき各ドライバ回路ＤＲＶ６８〜７１から出力される駆動電流値は、ＤＲＶ９６ではドット番号１９１の駆動電流値、ＤＲＶ９５ではドット番号１８９の駆動電流値、ＤＲＶ９４ではドット番号１８７の駆動電流値、ＤＲＶ１ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶＯＤＤ５０の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、奇数番目のＬＥＤ素子が発光する。
【００４８】
以上のような構成とすることで、奇数番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
次に、以下同様にして偶数番目のＬＥＤ素子３９、４１、４３、４５を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００４９】
以上のように、実施形態２によれば、ダイナミック駆動方式において、各ＬＥＤ素子の補正データをドライバＩＣ内部に保持することで、ＬＥＤヘッドの処理を高速化することができるだけでなく、各ＬＥＤ素子毎の光量補正データ（ドット間補正データ）がＬＥＤ素子の位置に対して連続的に変化することを利用して、隣り合う素子の光量補正データの上位４ビットを共有し、各１ビットのみを各ドットに割り当てることにより、各ＬＥＤ素子の光量補正データを保持するドライバＩＣ内部のメモリセルの占有面積を減らすことができる。また、補正データを選択するマルチプレクサにおいても、入力信号が１ビットで済むため（実施形態１では５ビットずつ）、占有面積を減らすことができる。ＩＣ（集積回路）においては、そのチップ面積を減らすと１枚のウェハーから取れるチップ数が増加するため、面積が小さくなるとコストが減少する。
【００５０】
以上のことから、高速動作可能で、かつコストを下げることができるドライバＩＣを構成することができる。また、各メモリセルに書き込む補正データ数が減少することにより、データ転送時間を減らすことができため、プリンタの動作が高速化したとしても、適宜補正動作を行うことができる。このことにより、動作中ＬＥＤヘッドに外乱が生じて保持された補正データが変化してしまったとしても、正しい補正データを保持する時間が長くなり、信頼性を向上させることができる。さらに、補正データ転送時の外乱などによるデータの誤りを生じる確率も減るため、補正データ転送時の信頼性も向上する。
なお、実施形態２の説明では、補正データを上位４ビット、下位１ビットに分けたが、これに限定するものではなく、任意のビット数で分割しても同様な効果が得られる。
【００５１】
《実施形態３》
実施形態３のプリントヘッドは、実施形態１、２よりもさらにコストを抑えたＬＥＤヘッドを提供する。即ち、実施形態１では、２つのＬＥＤ素子のアノード端子を共通としたＬＥＤチップを用いたが、実施形態３の第1の実施例の構成ではｎ個のＬＥＤ素子のアノード端子を共通としたＬＥＤチップを用いる。ただし、動作説明を簡易化するために、実施形態３ではｎ＝４としている。また、実施形態３の第1の実施例の構成として、実施形態２で隣り合う２個のＬＥＤ素子の光量補正データを、例えば上位４ビット共通としてドライバＩＣ４内の１つのメモリセル（４ビット）に格納し、例えば下位１ビットのみを各ＬＥＤ素子毎に固有な値として、それぞれ１つのメモリセル（各１ビット）に格納したが、実施形態３ではｎ個のＬＥＤ素子でメモリセルを共有する場合の構成である。ただし、動作説明を簡易化するために、実施形態３ではｎ＝４としている。
【００５２】
（構成）
実施形態３の第１の実施例の構成
図１０は今回の実施形態３における第１の実施例を示すプリントヘッドのブロック図であり、ＬＥＤドライバＩＣ４、ＬＥＤチップ３、カソードドライバＩＣ５からなる。実施形態３で使用するＬＥＤチップ３は、４つのＬＥＤ素子毎にアノード電極を共通としており、カソード電極も４つのグループに分けている。
ＬＥＤチップはアノード入力パッド３４〜３６、アノード配線１３７〜１３９、ＬＥＤ素子３８〜４５、１２９、１３０、カソード配線１４０〜１４３、カソード入力パッド９８〜１０１からなる。アノード入力パッド３４とＬＥＤ素子３８〜４１のアノード電極とはアノード配線１３７で接続され、アノード入力パッド３５とＬＥＤ素子４２〜４３のアノード電極とはアノード配線１３８で接続され、アノード入力パッド３６とＬＥＤ素子４４〜４５、１２９，１３０のアノード電極とはアノード配線１３９で接続される。カソード入力パッド９８とＬＥＤ素子３８、４２、４４のカソード電極とはカソード配線１４０で接続され、カソード入力パッド９９とＬＥＤ素子３９、４３、４５のカソード電極とはカソード配線１４１で接続され、カソード入力パッド１００とＬＥＤ素子４０、１２９のカソード電極とはカソード配線１４２で接続され、カソード入力パッド１０１とＬＥＤ素子４１、１３０のカソード電極とはカソード配線１４３で接続される。
【００５３】
カソードドライバＩＣ５は、カソード出力パッド１０２〜１０５、カソードドライバ回路１０６〜１０９とからなり、カソード出力パッド１０２とカソードドライバ回路１０６とが接続され、カソード出力パッド１０３とカソードドライバ回路１０７とが接続され、カソード出力パッド１０４とカソードドライバ回路１０８とが接続され、カソード出力パッド１０５とカソードドライバ回路１０９とが接続される。ドライバＩＣ４は、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１、５ビットの容量の揮発性メモリセルＭ８２〜９１、ドライバ回路ＤＲＶ９５〜９７、アノード出力パッド３０〜３３とからなり、印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ７６の入力とが接続され、フリップフロップＦＦ７６〜７８は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ７９〜８１の入力と接続されている。また、ラッチ回路ＬＴ７９〜８１には、印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ７９の出力はメモリセルＭ８２〜８５の入力に並列に接続され、ラッチ回路ＬＴ８０の出力はメモリセルＭ８６〜８７の入力に並列に接続され、ラッチ回路ＬＴ８１の出力はメモリセルＭ８８〜９１の入力に並列に接続される。
【００５４】
メモリセルＭ８２〜８５の５ビット幅の出力はマルチプレクサＭＵＸ９２に入力され、メモリセルＭ８６〜８７の５ビット幅の出力はマルチプレクサＭＵＸ９３に入力され、メモリセルＭ８８〜９１の５ビット幅の出力はマルチプレクサＭＵＸ９４に入力される。マルチプレクサＭＵＸ９２の５ビットの出力は、ドライバ回路９５に出力され、マルチプレクサＭＵＸ９３の５ビットの出力は、ドライバ回路９６に出力され、マルチプレクサＭＵＸ９４の５ビットの出力は、ドライバ回路９７に出力される。ドライバ回路ＤＲＶ９５の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ９６の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ９７の出力とアノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３６とが接続される。
【００５５】
実施形態３の第２の実施例の構成
図１１に示すのは実施形態３における第２の実施例を示すプリントヘッドのブロック図であり、ＬＥＤドライバＩＣ４、ＬＥＤチップ３、カソードドライバＩＣ５からなる。第２の実施例で使用するＬＥＤチップ３、カソードドライバＩＣ５は上述した第１の実施例と同一である。
ドライバＩＣ４は、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１、４ビットの容量の揮発性メモリセルＭ１１０〜１１２、１ビットの容量の揮発性メモリセルＭ１１３〜１２２、ドライバ回路ＤＲＶ９５〜９７、ドライバ回路ＤＲＶ１２６〜１２８、アノード出力パッド３０〜３３とからなり、図示しない印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ７６の入力とが接続され、フリップフロップＦＦ７６〜７８は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ７９〜８１の入力と接続されている。また、ラッチ回路ＬＴ７９〜８１には、印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ７９の出力は４ビットのメモリセルＭ１１０と１ビットのメモリセルＭ１１３〜１１６の入力に並列に接続され、また、ドライバ回路ＤＲＶ９５、１２６の入力とも接続される。ラッチ回路ＬＴ８０の出力は４ビットのメモリセルＭ１１１と１ビットのメモリセルＭ１１７〜１１８の入力に並列に接続され、また、ドライバ回路ＤＲＶ９６、１２７の入力とも接続される。ラッチ回路ＬＴ８１の出力は４ビットのメモリセルＭ１１２と１ビットのメモリセルＭ１１９〜１２２の入力に並列に接続され、また、ドライバ回路ＤＲＶ９７、１２８の入力とも接続される。
【００５６】
４ビットのメモリセルＭ１１０の出力はドライバ回路ＤＲＶ９５の入力と接続され、４ビットのメモリセルＭ１１１の出力はドライバ回路ＤＲＶ９６の入力と接続され、４ビットのメモリセルＭ１１２の出力はドライバ回路ＤＲＶ９７の入力と接続される。１ビットのメモリセルＭ１１３〜１１６の出力はマルチプレクサＭＵＸ１２３の入力にそれぞれ接続され、１ビットのメモリセルＭ１１７〜１１８の出力はマルチプレクサＭＵＸ１２４の入力にそれぞれ接続され、１ビットのメモリセルＭ１１９〜１２２の出力はマルチプレクサＭＵＸ１２５の入力にそれぞれ接続される。ドライバ回路ＤＲＶ９５の出力とドライバ回路ＤＲＶ１２６の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ９６の出力とドライバ回路ＤＲＶ１２７の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ９７の出力とドライバ回路ＤＲＶ１２８の出力とアノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３６とが接続される。
【００５７】
（動作）
以下、実施形態３の動作について図面を参照しながら詳細に説明する。
図１２は実施形態３の構成におけるＬＥＤヘッド２の動作を説明するタイムチャートである。１ライン分の動作を説明する。
印刷制御部１は、まず奇数番目のＬＥＤ素子に対応する印刷データを、クロック信号ＨＤ−ＣＬＫに同期させてＬＥＤヘッド２へ送信する。このとき、各印刷データはシフト動作によりＬＥＤヘッド２内部で従属接続されたシフトレジスタの所定のシフトレジスタに送信される。その後、ラッチ信号ＨＤ−ＬＯＡＤによりシフトレジスタの印刷データはラッチ回路に保持される。次に、ストローブ信号ＨＤ−ＳＴＢ−Ｎを有効（ＬＯＷレベル）とすると、ＬＥＤ駆動回路（ドライブ回路）から、各ＬＥＤ素子（奇数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。次に、偶数番目のＬＥＤ素子に対応する印刷データを同様な方法により所定のシフトレジスタに送信し、ラッチ信号ＨＤ−ＬＯＡＤにより所定のラッチ回路に保持させる。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎによりドライブ回路から、各ＬＥＤ素子（偶数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。
【００５８】
図１３は、図１２のＡ部に示す部分を詳細に説明するタイムチャートである。Ｎライン−１、Ｎ＋１ライン−１では奇数番目の印刷データを送信し、Ｎ−１ライン−２、Ｎライン−２、Ｎ＋１ライン−２では偶数番目の印刷データを送信している。図に示すように、奇数番目の印刷データを送信する部分では、まずドット番号１の印刷データを送信し、次にドット番号３、ドット番号５、…と奇数番目の印刷データを送信する。その後ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。その後、ドット番号２の印刷データを送信し、次にドット番号４、ドット番号６、…と偶数番目の印刷データを送信し、ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。
以上の動作により、１ライン分の印刷を行うことができ、この動作を所定回数繰り返すことにより１ページ分の印刷を行うことができる。なお、以上の動作については、第１の実施例、第２の実施例共に同様である。
【００５９】
以下第１の実施例の動作について図１０を用いて説明する。
ドライバＩＣ４を構成する各部の動作を詳細に説明する。
フリップフロップＦＦ７６〜７８は全て従属に接続されており、図示しない印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期して所定の回数シフト動作を行い各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ７９〜８１は、フリップフロップＦＦ７６〜７８と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ７９〜８１に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。メモリセルＭ８２〜９１はそれぞれ５ビットの容量を持ったメモリセル（揮発性メモリ）であり、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データを保持している。例えばＭ１９２で示されるメモリセル８２はドット番号１９２のＬＥＤ素子の光量補正データを保持するメモリセルであり、同様にＭ１９１で示されるメモリセル８３はドット番号１９１のＬＥＤ素子の光量補正データを保持するメモリセルであり、以下同様にＭ１９０はドット番号１９０のＬＥＤ素子に対応し、Ｍ１８９はドット番号１８９、Ｍ１８８はドット番号１８８、…、Ｍ１はドット番号１のＬＥＤ素子に対応する光量補正データを格納するメモリセルである。
【００６０】
各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号によりメモリセルに書き込まれる。マルチプレクサＭＵＸ９２〜９４の４つの入力（各々５ビット幅）は、それぞれ４つのメモリセルの各５ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが何番目のＬＥＤ素子に対応するデータかを判別し、現在の印字データに対応するＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ９５〜９７に出力する。ドライバ回路ＤＲＶ９５〜９７は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このときの出力値は、マルチプレクサＭＵＸ９２〜９４により選択されたメモリセルＭ８２〜９１に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３６と接続されており、それぞれドライバ回路ＤＲＶ９５〜９７の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３６に出力する。カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが何番目のＬＥＤ素子のデータかを判別し、１番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶ１（１０６）を駆動し、２番目のＬＥＤ素子のデータである場合にはＤＲＶ２（１０７）を駆動し、以下同様にしてＤＲＶ３（１０８）、ＤＲＶ４（１０９）を駆動する。各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００６１】
図１４は印刷駆動時の動作タイムチャートを示す図であり、この図を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ２内の全てのメモリセルＭ８２〜９１には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、アノード入力パッド３４〜３６、カソード入力パッド９８〜１０１の組合せにより全ＬＥＤ素子の１／４の個数ずつ発光させる。つまり、アノード入力パッド３４〜３６全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド９８がＬＯＷレベル（有効）でカソード入力パッド９９〜１０１がＨＩＧＨレベル（無効）のとき、１番目のＬＥＤ素子３８、４２、４４が同時に発光し、このときその他のＬＥＤ素子は発光しない。また、同様の状態でカソード入力パッド９９がＬＯＷレベル（有効）でその他のカソード入力パッド９８、１００、１０１がＨＩＧＨレベル（無効）のとき、２番目のＬＥＤ素子３９、４３、４５が同時に発光し、このときその他のＬＥＤ素子は発光しない。
【００６２】
印刷制御部１が発光させる１番目のＬＥＤ素子３８、４２、４４について図１４を用いて説明する（Ｎ−１ライン−１、―１）。印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて１番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ７６〜７８により、所定の位置のフリップフロップへ順次送信される。その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ７６〜７８の出力がラッチＬＴ７９〜８１に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ９２〜９４は、１番目の補正データを格納しているメモリセルＭ８２、８６、８８を選択し、各々に格納された補正データをドライバ回路ＤＲＶ９５〜９７に出力する。
【００６３】
ドライバ回路ＤＲＶ９５〜９７は、ラッチ回路ＬＴ４８〜８１からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、マルチプレクサＭＵＸ９２〜９４によって選択されたメモリセル内の補正データに対応する駆動電流値である。つまり、この場合には各１番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり第１４図に示すように、このとき各ドライバ回路ＤＲＶ９５〜９７から出力される駆動電流値は、ＤＲＶ４８、９５ではドット番号１８９の駆動電流値、ＤＲＶ４７、９６ではドット番号１８５の駆動電流値、ＤＲＶ１（９７）ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶ１（１０６）の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、１番目のＬＥＤ素子が発光する。
【００６４】
以上のような構成とすることで、１番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
次に、以下同様にして２、３、４番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００６５】
次に実施形態３の第２の実施例の動作を説明する。ドライバＩＣ４を構成する各部の動作を図１１により詳細に説明する。
フリップフロップＦＦ７６〜７８は全て従属に接続されており、印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期して所定の回数シフト動作を行い各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ７９〜８１は、フリップフロップＦＦ７６〜７８と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ７９〜８１に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。メモリセルＭ１１０〜１１２はそれぞれ４ビットの容量を持ったメモリセル（揮発性メモリ）であり、メモリセルＭ１１３〜１２２はそれぞれ１ビットの容量を持ったメモリセル（揮発性メモリ）である。４ビットの容量を持ったメモリセルＭ１１０〜１１２は、補正データのうち上位４ビットを保持する。このメモリセルＭ１１０〜１１２はＬＥＤ素子数の１／４の数であり、隣接する４ドットが補正データの上位４ビットとして共有する。１ビットの容量を持ったメモリセルＭ１１３〜１２２は、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データの下位１ビットを保持している。例えばＭ４８で示されるメモリセル１１０に格納されている光量補正データは、ドット番号１９２とドット番号１９１とドット番号１９０とドット番号１８９のＬＥＤ素子の光量補正データ上位４ビットとして使用される。同様にＭ４７で示されるメモリセルはドット番号１８８とドット番号１８７とドット番号１８６とドット番号１８５のＬＥＤ素子の光量補正データ上位４ビットとして使用され、以下同様にＭ９４はドット番号１８４とドット番号１８３とドット番号１８２とドット番号１８１のＬＥＤ素子に対応し、…、Ｍ１に格納される光量補正データはドット番号１とドット番号２とドット番号３とドット番号４のＬＥＤ素子に対応する光量補正データの上位４ビットとして使用される。
【００６６】
各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号によりメモリセルに書き込まれる。マルチプレクサＭＵＸ１２３〜１２５の４つの入力（各々１ビット幅）は、それぞれ４つのメモリセルの各１ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。マルチプレクサＭＵＸ１２３〜１２５は、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが何番目のＬＥＤ素子に対応するデータかを判別し、１番目のＬＥＤ素子の場合には１番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ１２６〜１２８に出力する。２番目、３番目、４番目のＬＥＤ素子の場合には、それぞれ２、３、４番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ１２６〜１２８に出力する。４ビットのメモリセルＭ１１０〜１１２の出力は、ラッチ信号ＨＤ−ＬＯＡＤに関係なく常にドライバ回路ＤＲＶ９５〜９７に出力される。ドライバ回路ＤＲＶ９５〜９７、１２６〜１２８は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このとき４ビットのメモリセルに接続されたドライバ回路ＤＲＶ９５〜９７の出力値は、メモリセルＭ１１０〜１１２に格納されている補正データの値に対応する駆動電流値である。また、マルチプレクサＭＵＸ１２３〜１２５に接続されたドライバ回路ＤＲＶ１２６〜１２８の出力値は、マルチプレクサＭＵＸ１２３〜１２５により選択されたメモリセルＭ１１３〜１２２に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３６と接続されており、それぞれドライバ回路ＤＲＶ９５〜９７、１２３〜１２５の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３６に出力する。
【００６７】
カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが何番目のＬＥＤ素子のデータかを判別し、１番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶ１（１０６）を駆動し、２番目のＬＥＤ素子のデータである場合にはＤＲＶ２（１０７）を駆動し、以下同様に３番目、４番目のＬＥＤ素子のデータの場合ＤＲＶ３（１０８）、ＤＲＶ４（１０９）を駆動する。各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００６８】
次に図１４を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ４内の全てのメモリセルＭ１１０〜１２２には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、アノード入力パッド３４〜３６、カソード入力パッド９８、１０１の組合せにより全ＬＥＤ素子数の１／４の個数ずつ発光させる。つまり、アノード入力パッド３４〜３６全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド９８がＬＯＷレベル（有効）でその他のカソード入力パッド９９〜１０１がＨＩＧＨレベル（無効）のとき、１番目のＬＥＤ素子３８、４２、４４が同時に発光し、このときその他のＬＥＤ素子は発光しない。また、同様の状態でカソード入力パッド９９がＬＯＷレベル（有効）でその他のカソード入力パッド９８、１００、１０１がＨＩＧＨレベル（無効）のとき、２番目のＬＥＤ素子３９、４３、４５が同時に発光し、このときその他のＬＥＤ素子は発光しない。
【００６９】
まず、印刷制御部１が１番目のＬＥＤ素子３８、４２、４４を発光させる場合を考える（Ｎ−１ライン−１、―１）。印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて１番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ７６〜７８により、所定の位置のフリップフロップへ順次送信される。
その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ７６〜７８の出力がラッチＬＴ７９〜８１に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ１２３〜１２５は、奇数番目の補正データを格納しているメモリセルＭ１１６、１１８、１２２を選択し、各々に格納された補正データをドライバ回路ＤＲＶ１２６〜１２８に出力する。ドライバ回路ＤＲＶ９５〜９７、１２６〜１２８は、ラッチ回路ＬＴ７９〜８１からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、４ビットのメモリセルＭ１１０〜１１２に格納された補正データに対応する駆動電流値と、マルチプレクサＭＵＸ１２３〜１２５によって選択されたメモリセル内の補正データに対応する駆動電流値を合計した値である。つまり、この場合には各１番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり図１４に示すように、このとき各ドライバ回路ＤＲＶ９５〜９７、１２６〜１２８から出力される駆動電流値は、ＤＲＶ４８ではドット番号１８８の駆動電流値、ＤＲＶ４７ではドット番号１８４の駆動電流値、ＤＲＶ４６ではドット番号１８０の駆動電流値、ＤＲＶ１ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶ１（１０６）の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、１番目のＬＥＤ素子が発光する。
【００７０】
以上のような構成とすることで、奇数番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
次に、以下同様にして２、３、４番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００７１】
以上のように、実施形態３では、Ｎ個（Ｎ：２以上の整数）のＬＥＤ素子のアノード電極を共通にし、また、ＬＥＤ素子のカソード電極をＮ個（Ｎ：２以上の整数）のグループにまとめ、それぞれ独立に、順に動作させることにより、ワイヤーボンディングの間隔が、従来のＬＥＤヘッドと比較してＮ倍（例えば、６００ＤＰＩでは ワイヤーボンディングの間隔は、１ＩＮＣＨ／６００ＤＰＩ＝４２．３μｍ、Ｎ＝４のとき、ワイヤーボンディングの間隔は、１ＩＮＣＨ／１５０ＤＰＩ＝１６９ΜＭ＝４×４２．３μｍ）となるため、ＬＥＤヘッドのコストを下げることができる。また、光量補正データ（ドット間補正データ）は素子の位置に対して連続的に変化することを利用し、メモリセルをｍ個（ｍ：２以上の整数）の素子で、上位ｘビット（ｘ：２以上の整数）共通にすることで、ドライバＩＣ内部のメモリセルの占有面積をより減少させることができるため、さらにコストを下げることができる。
【００７２】
《実施形態４》
実施形態４は実施形態１〜３よりも、さらにコストを抑えたドライバＩＣから構成されるプリントヘッドを提供する。
（構成）
図１５は実施形態４のプリントヘッド内部のブロック図であって、ＬＥＤドライバＩＣ４、ＬＥＤチップ３、カソードドライバＩＣ５とからなる。ＬＥＤチップはＬＥＤ素子３８〜４５、アノード配線１３１〜１３４、カソード配線１３５、１３６、アノード入力パッド３４〜３７、カソード入力パッド４６〜４７からなり、アノード入力パッド３４とＬＥＤ素子３８、３９はアノード配線１３１で接続され、アノード入力パッド３５とＬＥＤ素子４０、４１はアノード配線１３２で接続され、アノード入力パッド３６とＬＥＤ素子４２、４３はアノード配線１３３で接続され、アノード入力パッド３７とＬＥＤ素子４４、４５はアノード配線１３４で接続される。ＬＥＤ素子３８、４０、４２、４４とアノード出力パッド４６とはカソード配線１３５とで接続され、ＬＥＤ素子３９、４１、４３、４５とアノード出力パッド４７とはカソード配線１３６とで接続される。カソードドライバＩＣ５は、カソード出力パッド４８とカソード駆動回路ＤＲＶＯＤＤ５０、カソード駆動回路ＤＲＶＥＶＥＮ５１とからなり、カソード入力パッド４８とカソード駆動回路ＤＲＶＯＤＤ５０とが接続され、カソード入力パッド４９と、カソード駆動回路ＤＲＶＥＶＥＮ５１とが接続されている。
【００７３】
ドライバＩＣ４は、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３、５ビットの容量の揮発性メモリセルＭ１４〜２１、マルチプレクサＤＭＵＸ１４４〜１４７、ドライバ回路ＤＲＶ２６〜２９、アノード出力パッド３０〜３３、選択回路１４８とからなり、印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ６の入力とが接続され、フリップフロップＦＦ６〜９は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ１０〜１３の入力と接続されている。また、ラッチ回路ＬＴ１０〜１３には、図示しない印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ１０の出力はメモリセルＭ１４〜１５の入力に並列に接続され、ラッチ回路ＬＴ１１の出力はメモリセルＭ１６〜１７の入力に並列に接続され、ラッチ回路ＬＴ１２の出力はメモリセルＭ１８〜１９の入力に並列に接続され、ラッチ回路ＬＴ１３の出力はメモリセルＭ２０〜２１の入力に並列に接続される。メモリセルＭ１４、１５の５ビット幅の出力はマルチプレクサＤＭＵＸ１４４に入力され、メモリセルＭ１６、１７の５ビット幅の出力はマルチプレクサＤＭＵＸ１４５に入力され、メモリセルＭ１８、１９の５ビット幅の出力はマルチプレクサＤＭＵＸ１４６に入力され、メモリセルＭ２０、２１の５ビット幅の出力はマルチプレクサＤＭＵＸ１４７に入力される。
【００７４】
マルチプレクサＤＭＵＸ１４４〜１４７の選択信号入力端子ＳＡ、ＳＢには、選択回路１４８の選択信号出力Ｓ１、Ｓ２がそれぞれ並列に接続される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤを反転したＬＯＡＤＮ信号が、選択回路１４８とマルチプレクサＤＭＵＸ１４４〜１４７のプリチャージ端子Ｐに接続される。また、ストローブ信号ＨＤ−ＳＴＢ−Ｎが選択回路１４８に入力される。マルチプレクサＤＭＵＸ１４４の５ビットの出力は、ドライバ回路ＤＲＶ２６に出力され、マルチプレクサＤＭＵＸ１４５の５ビットの出力は、ドライバ回路２７に出力され、マルチプレクサＤＭＵＸ１４６の５ビットの出力は、ドライバ回路２８に出力され、マルチプレクサＤＭＵＸ１４７の５ビットの出力は、ドライバ回路２９に出力される。ドライバ回路ＤＲＶ２６の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ２７の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ２８の出力とアノード出力パッド３２とが接続され、ドライバ回路ＤＲＶ２９の出力とアノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３２とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３６とが接続されている。
【００７５】
次に、マルチプレクサＤＭＵＸについて説明する。
図１６は、実施形態４におけるマルチプレクサＤＭＵＸ１４４〜１４７の構成を示す図であり、ＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）素子１５２、１５３、ＰＭＯＳ（ＰチャネルＭＯＳＦＥＴ）素子１５４とインバータゲート回路１４９〜１５１と寄生容量ＣＬ１５５とからなり、データ入力端子Ｂとインバータ回路１４９の入力とが接続され、インバータ回路１４９の出力とＮＭＯＳ素子１５３のソース電極とが接続される。同様にデータ入力端子Ａとインバータ回路１５０の入力とが接続され、インバータ回路１５０の出力とＮＭＯＳ素子１５２のソース電極とが接続される。選択信号入力端子ＳＡはＮＭＯＳ素子１５２のゲート電極に接続され、同様に選択信号入力端子ＳＢはＮＭＯＳ素子１５３のゲート電極に接続される。ＮＭＯＳ素子１５２とＮＭＯＳ素子１５３のドレイン電極、ＰＭＯＳ素子１５４のドレイン電極、インバータ回路１５１の入力、寄生容量ＣＬ１５５の一端がそれぞれ接続されている。
ＰＭＯＳ素子１５４のソース電極は電源電圧ＶＤＤに接続されており、寄生容量ＣＬ１５５の一端はアースＧＮＤに接続されており、インバータ回路１５１の出力がマルチプレクサＤＭＵＸの出力端子Ｙに接続されている。
【００７６】
（動作）
以下、実施形態４の動作について図面を参照しながら詳細に説明する。
まず、実施形態４にて使用するマルチプレクサＤＭＵＸ１４４〜１４７の動作について図１７を使用して詳細に説明する。図１７のタイムチャートはマルチプレクサＤＭＵＸの動作を示すタイムチャートであり、使用している信号名は、図１６のマルチプレクサの回路図に使用している端子名（信号名）と対応している。信号名は上から、プリチャージ信号Ｐ（負論理）、寄生容量ＣＬ１５５の両端の電圧ＶＣＬ、Ａ端子選択信号ＳＡ、データ入力信号Ａ、Ｂ端子選択信号ＳＢ、データ入力信号Ｂ、マルチプレクサ出力信号Ｙである。
【００７７】
まず、プリチャージ信号Ｐを有効（ＬＯＷレベル）とすると、ＰＭＯＳ素子１５４のゲート電位がＬＯＷレベルとなるため、ＰＭＯＳ素子１５４は導通状態となる。このとき、ＳＡ、ＳＢはＬＯＷレベルであるため、ＮＭＯＳ素子１５２、１５３は遮断状態となり、寄生容量ＣＬ１５５が充電される（プリチャージ）。寄生容量ＣＬ１５５が十分に充電されるだけの期間プリチャージ信号Ｐを有効（ＬＯＷレベル）とした後、プリチャージ信号Ｐを無効（ＨＩＧＨレベル）とする。このとき出力値ＹはＬＯＷレベルである。また、ＰＭＯＳ素子１５４は遮断状態となる。
【００７８】
まず、入力信号Ａ、Ｂ共に入力データが０（ＬＯＷレベル）のときを考える。このとき、入力信号Ａの入力値を出力信号Ｙに出力するために、Ａ端子選択信号ＳＡをＨＩＧＨレベルに、Ｂ端子選択信号ＳＢをＬＯＷレベルにする。このときＮＭＯＳ素子１５２は導通状態となり、ＮＭＯＳ素子１５３は遮断状態となる。入力信号Ａの入力値がＬＯＷレベルであるため、インバータ回路１５０の出力はＨＩＧＨレベルとなる。よって、インバータ回路１５０の入力がＨＩＧＨレベルとなるため、出力値はＬＯＷレベルのままとなり、入力信号Ａの入力と一致する。また、入力信号Ｂの入力値はＬＯＷレベルであるため、インバータ回路１４９の出力はＨＩＧＨレベルとなるが、ＮＭＯＳ素子１５３が遮断状態であるため、他の信号に影響を及ぼさない。
次に、また必要期間プリチャージ信号ＰをＬＯＷレベルとし、寄生容量ＣＬ１５５を充電する。その後、プリチャージ信号ＰをＨＩＧＨレベルとすることで、ＰＭＯＳ素子１５４は遮断状態となる。
【００７９】
以下、入力信号Ａの入力がＨＩＧＨレベル、Ｂの入力がＬＯＷレベルのときを説明する。
入力信号Ａの値を出力信号Ｙに出力するために、Ａ端子選択信号ＳＡをＨＩＧＨレベルに、Ｂ端子選択信号ＳＢをＬＯＷレベルにする。このときＮＭＯＳ素子１５２が導通状態となり、ＮＭＯＳ素子１５３は遮断状態となる。Ａ入力信号の入力値はＨＩＧＨレベルであるため、インバータ回路１５０の出力値はＬＯＷレベルとなる。よって寄生容量ＣＬ１５５に蓄えられていた電荷がインバータ回路１５０を通してグランドＧＮＤに流れ込むため（放電）、寄生容量の両端の電位ＶＣＬはＬＯＷレベルとなり、よってインバータ回路１５１の入力がＬＯＷレベルとなるために、出力値ＹはＨＩＧＨレベルとなる。つまり、入力信号Ａの入力と出力値Ｙとが一致することとなる。また、Ｂ入力信号の入力値はＬＯＷレベルであるため、インバータ回路１４９の出力値はＨＩＧＨレベルとなるが、ＮＭＯＳ素子１５３が遮断状態であるため、他の信号線に影響を及ぼさない。入力信号Ｂの入力値を出力信号Ｙに出力する場合も同様な方法で実現できる。
以上のようにこのマルチプレクサＤＭＵＸの動作は、従来技術に記載した（図２６、図２８）通常のＣＭＯＳプロセスで構成されるマルチプレクサとほぼ同様の動作となっている。さらに、今回の構成では使用するＮＭＯＳ素子、ＰＭＯＳ素子の数が少なくて済むためにマルチプレクサとしての占有面積が減少する。
【００８０】
図１８は実施形態４の選択回路１４８の動作を示すタイムチャートであり、まず、ＣＮＴＲＥＳＥＴ端子にリセット信号を供給すると選択回路１４８は初期化される。この回路はラッチ信号ＨＤ−ＬＯＡＤを反転させた信号ＬＯＡＤＮと、ストローブ信号ＨＤ−ＳＴＢ−Ｎのそれぞれの立下りエッジで動作する。つまり、それぞれの信号の差をクロック信号として動作する回路である。出力信号Ｓ１、Ｓ２は、上記クロック信号に対して図に示すようなタイミングで動作する。
上記のような構成とすることにより、実施形態１〜３で従来のマルチプレクサを使用した場合と同様の動作を得ることができる。更にいえば、今回の構成ではＮＭＯＳ素子２個（従来の構成では２個）、ＰＭＯＳ素子１個（同２個）、インバータ回路３個（同５個）使用しており、従来の構成と比較してその占有面積は非常に小さくなる。このことは、使用するマルチプレクサの入力数が増えれば増えるほど顕著となる。
【００８１】
以上のように、実施形態４のプリントヘッドでは、マルチプレクサをダイナミック論理回路とすることで、ＬＥＤドライバＩＣの、マルチプレクサの占有面積を減らすことができるため、よりコストを抑えたドライバＩＣを構成することができる。また、例えば印刷制御部上のプログラムの暴走などにより、ＬＥＤヘッド制御信号に拘わらずＬＥＤヘッドが点灯したままとなったとする。これはアブノーマル試験などにおいて評価しておかなければならない事項であり、この状態においてＬＥＤヘッドが加熱しないことが、プリンタ（ＬＥＤヘッド）として必要な性能となる。例えば、実施形態４のプリントヘッドにおいては、マルチプレクサの出力が（有効）ＬＯＷレベルとなった場合、マルチプレクサのＬＯＷレベルは、寄生容量ＣＬに蓄えられた電荷で保持されている。しかしながらＭＯＳ回路などのリーク電流は必ず存在するため、長くても数十分も経つと、リーク電流により寄生容量ＣＬの電荷はグランドＧＮＤに流れて寄生容量ＣＬの両端の電位はＬＯＷレベルとなる。以上のことから、何らかの故障によりＬＥＤヘッド（素子）が光り続けたとしても、時間と共に消灯するため、加熱を未然に防ぐことができる。
なお、実施形態４の説明では、補正データのメモリセルを選択するときに１つのＰＭＯＳトランジスタに対して、複数のＮＭＯＳトランジスタを共通接続させているが、１つのＮＭＯＳトランジスタに対して、複数のＰＭＯＳトランジスタを共通接続させる構成であっても同様な効果が得られる。
上記各実施の形態においては被駆動素子の群を各駆動サイクル毎に選択的に駆動する装置の例として、ＬＥＤを用いた電子写真プリンタを挙げたが、他の例として例えば、サーマルプリンタにおける発熱抵抗の列を駆動する装置や表示装置における表示素子の列を駆動する装置にも本発明は適用可能である。
【００８２】
【発明の効果】
以上詳細に説明したように本発明によれば、列状に配列された複数の被駆動素子と、該被駆動素子を駆動する複数の駆動素子とを有するプリントヘッドにおいて、前記被駆動素子は、第１の電極と第２の電極を備え、前記被駆動素子の第１の電極を第１の所定数共通に接続し、前記被駆動素子の第２の電極を第２の所定数共通に接続し、前記第１の電極と前記第２の電極の組合せにより特定の被駆動素子を駆動する駆動手段と、前記被駆動素子に与えるエネルギーの補正量を記憶する複数の補正データ記憶手段と、前記複数の補正データ記憶手段から、被駆動素子に対応する特定の補正データ記憶手段を、前記第１の電極と前記第２の電極との組合せに応じて選択する補正データ選択手段とを有する構成にした。
これによりＬＥＤ素子の配列を高密度化しつつ、印刷データと共に各ＬＥＤ素子の補正データを送信する必要が無くなり、従来のダイナミック駆動方式のＬＥＤヘッドと比較して、ＬＥＤヘッドの処理をより高速化することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のプリントヘッドの回路ブロック図である。
【図２】本発明の実施形態１のプリントヘッドの内部ブロック図である。
【図３】 本発明の実施形態１のプリントヘッドの動作タイムチャートである。
【図４】図３Ａ部の動作タイムチャートである。
【図５】本発明の実施形態１のプリントヘッドの印刷駆動時の動作タイムチャートである。
【図６】本発明の実施形態２のプリントヘッドの内部ブロック図である。
【図７】本発明の実施形態２のプリントヘッドの動作タイムチャートである。
【図８】図７Ａ部の動作タイムチャートである。
【図９】本発明の実施形態２のプリントヘッドの印刷駆動時の動作タイムチャートである。
【図１０】本発明の実施形態３の第１形態のプリントヘッドの内部ブロック図である。
【図１１】本発明の実施形態３の第１形態プリントヘッドの内部ブロック図である。
【図１２】本発明の実施形態３のプリントヘッドの動作タイムチャートである。
【図１３】図１２Ａ部の動作タイムチャートである。
【図１４】本発明の実施形態３のプリントヘッドの印刷駆動時の動作タイムチャートである。
【図１５】本発明の実施形態４のプリントヘッドの内部ブロック図である。
【図１６】実施形態４のダイナミック論理回路を用いたＭＵＸの構成図である。
【図１７】実施形態４のダイナミック論理回路を用いたＭＵＸの動作タイムチャートである。
【図１８】実施形態４の選択回路の動作タイムチャートである。
【図１９】従来の電子写真プリンタの御回路ブロック図である。
【図２０】従来の電子写真プリンタの印刷動作時のタイムチャートである。
【図２１】従来の電子写真プリンタの各ライン印刷時タイムチャートである。
【図２２】従来の電子写真プリンタのＬＥＤドライバＩＣ内部回路図である。
【図２３】従来の電子写真プリンタのＬＥＤ発光パワーのバラツキを示す図である。
【図２４】従来の電子写真プリンタのダイナミック駆動方式のＬＥＤヘッドの構成図である。
【図２５】従来の論理回路を用いたＭＵＸの構成図である。
【図２６】従来の論理回路を用いたＭＵＸの動作タイムチャートである。
【図２７】従来のＮＭＯＳ、ＰＭＯＳ素子を用いたＭＵＸの構成図である。
【図２８】従来のＮＭＯＳ、ＰＭＯＳ素子を用いたＭＵＸの動作タイムチャートである。
【符号の説明】
１ 印刷制御部
２ ＬＥＤヘッド
３ ＬＥＤアレイ
４ アノードドライバＩＣ
５ カソードドライバＩＣ
【発明の属する技術分野】
本発明は、ダイナミック駆動方式のプリントヘッドおよび該プリントヘッドを用いた画像形成装置に関する。
【０００２】
【従来の技術】
従来、例えば電子写真プリンタにおいては、帯電した感光体ドラムを、プリント情報に応じて選択的に照射して静電潜像を形成し、該静電潜像にトナーを付着させて現像を行ってトナー像を形成し、該トナー像を用紙に転写し、定着させるようになっている。
【０００３】
図１９は従来の電子写真プリンタにおけるプリンタ制御回路のブロック図であり、図２０、図２１は従来の電子写真プリンタの印字時のタイムチャートである。図１９において、１はマイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成される印刷制御部であり、プリンタの印刷部の内部に配設され、図示しない上位コントローラからの制御信号ＳＧ１、ビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御し、印刷動作を行う。上記制御信号ＳＧ１によって印刷指示を受信すると、印刷制御部１は、まず定着器温度センサ１５１によってヒータ１４９ａを内蔵した定着器１４９が使用可能な温度範囲にあるか否かを検出し、該温度範囲になければヒータ１４９ａに通電し、使用可能な温度まで定着器１４９を加熱する。次に、現像・転写プロセス用モータ（ＰＭ）１５９をドライバ１５８を介して回転させ、同時にチャージ信号ＳＧＣによって帯電用電圧電源１６０をオンにし、帯電器１６２の帯電を行う。
【０００４】
そして、セットされている図示しない用紙の有無および種類が用紙残量センサ１５３、用紙サイズセンサ１５２によって検出され、ここで、用紙送りモータ（ＰＭ）１５７はドライバ１５６を介して双方向に回転させることが可能であり、最初に逆回転させて、用紙吸入口センサ１５５が用紙を検出するまで、セットされた用紙をあらかじめ設定された量だけ送る。続いて、正回転させて、用紙をプリンタ内部の印刷機構内に搬送する。
【０００５】
印刷制御部１は、用紙が印刷可能位置まで到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。上位コントローラにおいてペーい毎に編集され、印刷制御部１によって受信されたビデオ信号ＳＧ２は、印字データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド２に転送される。ＬＥＤヘッド２はそれぞれ1ドット（ピクセル）の印字のために設けられたＬＥＤを複数個線状に配列したものである。
【０００６】
そして、印刷制御部１は1ライン分のビデオ信号を受信すると、ＬＥＤヘッド２にラッチ信号ＨＤ−ＬＯＡＤを送信し、印字データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド２に保持させる。これにより、印刷制御部１は上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド２に保持した印字データ信号ＨＤ−ＤＡＴＡについて印刷することができる。なお、ＨＤ−ＣＬＫは印字データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド２に送信するためのクロック信号である。
ビデオ信号ＳＧ２の送受信は、印刷ラインごとに行われる。ＬＥＤヘッド２によって印刷される情報は、マイナス電位に帯電された図示しない感光体ドラムにおいて電位の上昇したドットとして潜像化される。そして、現像部において、マイナス電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
【０００７】
その後、該トナー像は転写器１６３に送られ、一方、転写信号ＳＧ４によってプラス電位の転写用高圧電源１６１がオンになり、転写器１６３は感光体ドラムと転写器１６３との間隔を通過する用紙上にトナー像を転写する。
転写されたトナー像を有する用紙は、ヒータ１４９ａを内蔵する定着器１４９に当接して搬送され、該定着器１４９の熱によって用紙に定着される。この定着された画像を有する用紙は、さらに搬送されてプリンタの印刷機構から用紙排出口センサ１５４を通過してプリンタ外部に排出される。
印刷制御部１は用紙サイズセンサ１５２、用紙吸入口センサ１５５の検知に対応して、用紙が転写器１６３を通過している間だけ転写用高圧電源１６１からの電圧を転写器１６３に印加する。そして印刷が終了し、用紙が用紙排出口センサ１５４を通過すると、帯電用高圧電源１６０による帯電器１６２への電圧の印加を終了し、同時に現像・転写プロセス用モータ１５９の回転を停止させる。以後、上記の動作を繰り返す。
【０００８】
次に、ＬＥＤヘッド２について説明する。図２２は従来のＬＥＤヘッドの回路を示す図である。図に示すように、印字データ信号ＨＤ−ＤＡＴＡはクロック信号ＨＤ−ＣＬＫと共にＬＥＤヘッド２に入力され、例えば、Ａ４サイズの用紙に印字可能である１インチ当たり６００ドットの解像度を持つプリンタにおいては、４９９２ドット分のドットデータがフリップフロップ回路ＦＦ１、ＦＦ２、…、ＦＦ４９９２から成るシフトレジスタを順次転送される。次に、ラッチ信号ＨＤ−ＬＯＡＤがＬＥＤヘッド２に入力され、上記ビットデータは書くラッチ回路ＬＴ１、ＬＴ２、…ＬＴ４９９２にラッチされる。続いて、ラッチ信号ＨＤ−ＬＯＡＤがＬＯＷ（低）レベル（無効）となり、印刷駆動信号ＨＤ−ＳＴＢ−ＮがＬＯＷレベル（有効）となると、ＡＮＤ回路Ｇ０の出力がＨＩＧＨレベル（有効）となる。
ドットデータとＮＡＮＤゲート回路Ｇ１、Ｇ２、…、Ｇ４９９２の出力とによって、点灯されるのはビットデータが有効で、ＮＡＮＤゲート回路Ｇ１、Ｇ２、…、Ｇ４９９２の出力が有効のときに、対応するスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２がオンとなり、発光素子ＬＤ１、ＬＤ２、…、ＬＤ４９９２のうち、ドットデータがＨＩＧＨ（高）レベルである発光素子が点灯される。また、ＶＤＤは電源である。
【０００９】
ＬＥＤヘッドは、多数のＬＥＤを点滅させるために。各ＬＥＤに対しドライバ用ＩＣ（集積回路）が接続されている。ＬＥＤヘッドには、データ転送用のクロック信号にタイミングを制御されながらデータが入力し、シフトレジスタに１ライン分のデータが格納される。また、シフトレジスタに格納されたデータはラッチ回路に一旦ラッチされ、ストローブ信号によって各ＬＥＤ素子に供給される。このようなＬＥＤヘッドへのデータ転送とドライブを高速化するために。データをシフトレジスタに転送する処理とラッチ回路をストローブ信号で駆動する処理を並行させる、あるいは可能な限りクロック信号周波数を高めるようにしている。
Ｍ１、Ｍ２、…、Ｍ４９９２はＬＥＤ素子の光量ばらつきを補正するためのデータを保持するメモリセルであり、各発光素子ＬＤ１、ＬＤ２、…、ＬＤ４９９２に対して５ビットずつ用意される。光量補正については後述する。ＬＥＤドライバＩＣ４は各発光素子の光量のばらつきを、駆動電流値を調整することにより補正する。
【００１０】
以上のような構成のＬＥＤヘッド２を使用するプリンタでは、ＬＥＤヘッド２の全てのＬＥＤ素子ＬＤ１〜ＬＤ４９９２がストローブ信号ＳＴＢ−Ｎにより、同一の時間駆動されるが、各ＬＥＤ素子ＬＤ１〜ＬＤ４９９２毎に配設されたスイッチ素子ＴＲ１〜ＴＲ４９９２やＬＥＤ素子ＬＤ１〜ＬＤ４９９２等の特性にばらつきがあると各ＬＥＤ素子の発光量にもばらつきが発生してしまう。その結果、感光ドラム上に形成される静電潜像の各ドットの大きさに差を生じ、実際に印刷される画像の各ドットの大きさにも差が生じることになる。
【００１１】
図２３はＬＥＤヘッド２の構成と、ＬＥＤヘッド２の各ＬＥＤ素子毎の光量（発光パワー）のばらつきを示す図である。図２３の上段は、ＬＥＤヘッド２の構成例を示している。この構成例では、上述の図２３に示す４９９２ドット分のＬＥＤ素子ＬＤ１〜ＬＤ４９９２を、各々１９２個のＬＥＤ素子を有する２６個のＬＥＤアレイＣＨＰ１〜ＣＨＰ２６を配列して構成している。また、この構成例では、ＤＲＶ１〜ＤＲＶ２６はＬＥＤアレイＣＨＰ１〜ＣＨＰ２６内の各ＬＥＤ素子ＬＤ１〜ＬＤ４９９２を駆動するためのフリップフロップ回路ＦＦ１〜ＦＦ４９９２、ラッチ回路ＬＴ１〜ＬＴ４９９２、スイッチ素子ＴＲ１〜ＴＲ４９９２等を有するそれぞれドライバＩＣである。各ドライバＩＣは、各々対応するＬＥＤアレイ中の１９２個のＬＥＤ素子を駆動する。
【００１２】
また、各ドライバＩＣ（ＤＲＶ１〜ＤＲＶ２６）中のフリップフロップ回路ＦＦ１〜ＦＦ４９９２はカスケード接続されており、これらのフリップフロップ回路ＦＦ１〜ＦＦ４９９２により、上述の説明と同様のシフトレジスタが構成されている。また、図２３の下段のグラフはＬＥＤ素子の位置と光量の関係をＬＥＤアレイ（ＣＨＰ１〜ＣＨＰ２６）と対比させて示したものである。
破線（横線）は同一のＬＥＤアレイに属するＬＥＤ素子についての光量のばらつき（ドット間ばらつき）の範囲を示しており、一点鎖線は各ＬＥＤアレイに属するＬＥＤ素子の平均光量のばらつき（チップ間ばらつき）の範囲を示している。
【００１３】
以上のようなＬＥＤヘッド２では、当該ＬＥＤヘッドを構成するドライバＩＣ、ＬＥＤアレイ内のＬＥＤ素子の光量のばらつきに比較して、ドライバＩＣ間あるいはＬＥＤアレイ間の平均的な光量のばらつきが大きかった。このため、従来は、平均光量の測定結果に基づいてＬＥＤアレイを複数のグループにランク分けし、同一のランクに属するＬＥＤアレイのみでＬＥＤヘッドを構成することにより、ＬＥＤ素子の光量のばらつきを緩和していた。
ところで、各々のＬＥＤ素子の光量のばらつきは感光ドラムの露光時の露光エネルギーのむらとなって現れ、現像後にはドットの大きさのばらつきとなるが、文字などからなる２値画像を印刷する場合にはドットの大きさに多少の差があってもほとんど無視することができた。しかしながら、写真などの多階調画像を印刷する場合にはドットの大きさに差があると印刷濃度にばらつきが生じ印刷品位が低下してしまうので望ましくない。このため、あらかじめ各ＬＥＤ素子の光量を測定し、各ＬＥＤ素子の光量に応じた補正データを作成して保持しておき、ＬＥＤ素子の駆動時に補正データに応じて各ＬＥＤ素子の光量のばらつきの影響を低減させるようにする。この方法について説明する。
【００１４】
プリンタが印字動作を行う前に、予め測定された各発光素子に対応した光量補正データを、印刷制御部１により各メモリセルＭ１、Ｍ２、…、Ｍ４９９２に書き込む。ドライバＩＣ４は、各メモリセルＭ１、Ｍ２、…、Ｍ４９９２のうち、あるビットの値が１の場合にそのビットの図示しないセルに接続されているスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２をオンにする。これらのスイッチ素子は重み付けされており、ビット０に対応するスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２の駆動電流値を１とすると、ビット１に対応するスイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２の駆動電流値は２であり、同様にビット３では４、ビット４では８、ビット５では１６となっている。このようにすることで、各発光素子の駆動電流値を３２段階（＝２５）に調整することができ、スイッチ素子ＴＲ１、ＴＲ２、…、ＴＲ４９９２がオンとなって発光する際に、上記５つのスイッチ素子からメモリセルＭ１、Ｍ２、…、Ｍ４９９２に保持された値に対応する駆動電流値（補正駆動電流値）で発光素子ＬＤ１、ＬＤ２、…、ＬＤ４９９２を発光させることができるため、発光素子の光量ばらつきを補正することができる。
【００１５】
図２４は、別のＬＥＤヘッドの構成、動作を示すものであり、このＬＥＤヘッドはダイナミック駆動方式として知られている。
従来のＬＥＤヘッド駆動方式においては、ＬＥＤ素子のアノード電極はドライバＩＣの駆動部に１対１で接続され、カソード電極は全てＧＮＤに接続されていた。しかし、ダイナミック駆動方式では、いくつかのアノード電極を共通に接続し、カソード電極をいくつかのグループに分けて、アノード電極とカソード電極の電位の組合せによりＬＥＤ素子を順番に発光させていく方式である。
ＬＥＤ素子１８９〜１９６、アノード配線２１２〜２１５、カソード配線２１６〜２１７、アノード入力パッド１８５〜１８８、カソード入力パッド１９７〜１９８とからなる。
ＬＥＤ素子１８９、１９０のアノードとアノード入力パッド１８５とはアノード配線で接続され、ＬＥＤ素子１９１、１９２のアノードとアノード入力パッド１８６とはアノード配線で接続され、ＬＥＤ素子１９３、１９４のアノードとアノード入力パッド１８７、とはアノード配線で接続され、ＬＥＤ素子１９５、１９６のアノードとアノード入力パッド１８８とはアノード配線で接続されている。また、ＬＥＤ素子１８９、１９１、１９３、１９５のカソードとカソード入力パッド１９７とはカソード配線２１６で接続され、ＬＥＤ素子１９０、１９２、１９４、１９６のカソードとカソード入力パッド１９８とはカソード配線２１７で接続されている。
【００１６】
まず、ＬＥＤ素子１８９を発光させる場合を考える。
このとき、アノード入力パッド１８５にＨＩＧＨレベル（有効）を、その他のアノード入力パッド１８６〜１８８にＬＯＷレベル（無効）を入力する。次にカソード入力パッド１９７にＬＯＷレベル（有効）、カソード入力パッド１９８にＨＩＧＨレベル（無効）を入力するとＬＥＤ素子１８９のみを発光させることができる。このときＬＥＤ素子１９０のアノードはＨＩＧＨレベル（有効）となるが、カソード入力パッド１９８（ＨＩＧＨレベル（無効））と接続されているカソードもＨＩＧＨレベルとなるため、ＬＥＤ素子のアノード、カソード間に電位差が生じないため発光しない。
以上のように、入力する信号線の数を減らしても、同時に発光するＬＥＤ素子の数を減らし、アノード端子への入力とカソード端子への入力の組合せによって、任意のＬＥＤ素子を発光させることができる。
この駆動方式ではＬＥＤ駆動ＩＣであるドライバＩＣの数を減らすことができるために、ＬＥＤヘッドのコスト低減、発熱量の低減によるＬＥＤ素子の光量劣化を抑えることができる。
【００１７】
ここで、マルチプレクサについて説明する。
図２５は論理回路を用いて構成した２入力マルチプレクサの構成を示す図であり、図２６は論理回路を用いて構成した２入力マルチプレクサの動作タイムチャートである。この２入力マルチプレクサはＡＮＤ回路１９９、２００、ＯＲ回路２０１を用いており、このような構成とすることで、選択信号ＳＡを有効（ＨＩＧＨレベル）とすると、入力信号Ａの入力値が出力信号Ｙへと出力され、選択信号ＳＢを有効（ＨＩＧＨレベル）とすると、入力信号Ｂの入力値が出力信号Ｙへと出力される。
図２７はＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）素子、ＰＭＯＳ（ＰチャネルＭＯＳＦＥＴ）素子を用いたマルチプレクサの構成を示す図であり、図２８はＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）素子、ＰＭＯＳ（ＰチャネルＭＯＳＦＥＴ）素子を用いたマルチプレクサの動作タイムチャートである。図２５と同様に選択信号ＳＡを有効（ＨＩＧＨレベル）とすると、入力信号Ａの入力値が出力信号Ｙへと出力され、選択信号ＳＢを有効（ＨＩＧＨレベル）とすると、入力信号Ｂの入力値が出力信号Ｙへと出力される。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来のＬＥＤヘッドにおいては、ＬＥＤヘッドの高解像度化（つまり、ＬＥＤ素子の配列の高密度化）に伴い、ＬＥＤチップ（ＬＥＤ素子を一定数配列したもので、１チップあたり６４ドットなど）上のワイヤボンディングパッドの間隔が非常に狭くなり、製造上問題となっていた。また、ダイナミック駆動方式のＬＥＤヘッドにおいては、ＬＥＤヘッド基板上に配設された全て、もしくはいくつかのＬＥＤチップのアノード電極が共通であるため、従来のＬＥＤヘッドのように各ＬＥＤ素子の光量補正データをドライバＩＣ内部に保持しておくことができない、そのため、印字時に、印刷データ（つまり各ＬＥＤ素子を点灯するかしないか）を送信する際に、その都度同時に光量補正データも送信する必要があったため、ＬＥＤヘッドの処理を高速化することが困難であるという問題があった。
【００１９】
【課題を解決するための手段】
本発明は、前述の課題を解決するため次の構成を採用する。即ち、列状に配列された複数の被駆動素子と、該被駆動素子を駆動する複数の駆動素子とを有するプリントヘッドにおいて、前記被駆動素子は、第１の電極と第２の電極を備え、前記被駆動素子の第１の電極を第１の所定数共通に接続し、前記被駆動素子の第２の電極を第２の所定数共通に接続し、前記第１の電極と前記第２の電極の組合せにより特定の被駆動素子を駆動する駆動手段と、前記被駆動素子に与えるエネルギーの補正量を示す補正データを記憶する複数の補正データ記憶手段と、前記複数の補正データ記憶手段から、被駆動素子に対応する特定の補正データ記憶手段を、前記第１の電極と前記第２の電極との組合せに応じて選択する補正データ選択手段と、入力されたデータを順次シフトさせて保持するシフトレジスタと、前記シフトレジスタに接続され、該シフトレジスタに保持されたデータを一時保持するラッチとを有し、前記ラッチに一時保持されたデータが印刷データである場合は前記駆動手段に対して、補正データである場合は前記補正データ記憶手段に対して選択的に出力し、前記駆動手段は、前記ラッチに一時保持された前記印刷データと、前記補正データ記憶手段に記憶された前記補正データとに基づいて、前記補正データ記憶手段に対応する前記被駆動素子を駆動する構成にした。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を図面にしたがって説明する。本発明の実施の形態は、ＬＥＤ素子の光量補正データをドライバＩＣ内部で保持させることにより、印刷データと共に各ＬＥＤ素子の補正データを送信する必要をなくし、印刷処理を高速化することができるようにしている。また、ＬＥＤ素子の位置に対して連続的に変化することを利用して隣り合う素子の光量補正データの上位４ビットを共有し、各１ビットのみを各ドットに割り当てることにより、各ＬＥＤ素子の光量補正データを保持するドライバＩＣ内部のメモリセルの占有面積を減らすようにしている。なお各図面に共通する要素には同一の符号を付す。
《実施形態１》
図１はこの発明の実施形態１のプリントヘッドの回路ブロック図であって、実施形態１のプリントヘッドは印刷制御部１、ＬＥＤヘッド２から構成される。印刷制御部１とＬＥＤヘッド２とは、電源ＶＤＤ、ラッチ信号ＨＤ−ＬＯＡＤ、データ信号ＨＤ−ＤＡＴＡ、クロック信号ＨＤ−ＣＬＫ、印刷制御信号（以下ストローブ信号という）ＨＤ−ＳＴＢ−Ｎとで接続される。ＬＥＤヘッド２はドライバＩＣ４とＬＥＤアレイ３とからなり、ドライバＩＣチップ４とＬＥＤアレイ３とは図示しない金ワイヤでワイヤボンディング接続されている。実施形態１ではＬＥＤドライバＩＣチップ４とＬＥＤアレイ３とは金ワイヤでワイヤボンディング接続されているが、その他の信号伝達媒体で接続しても構わない。
【００２１】
図２はＬＥＤヘッド２の内部を示すブロック図であり、ＬＥＤチップ３、カソードドライバＩＣ５、アノードドライバＩＣ４からなる。ＬＥＤチップ３はＬＥＤ素子３８〜４５、アノード配線１３１〜１３４、カソード配線１３５、１３６、アノード入力パッド３４〜３７、カソード入力パッド４６、４７からなり、アノード入力パッド３４とＬＥＤ素子３８、３９はアノード配線１３１で接続され、アノード入力パッド３５とＬＥＤ素子４０、４１はアノード配線１３２で接続され、アノード入力パッド３６とＬＥＤ素子４２、４３はアノード配線１３３で接続され、アノード入力パッド３７とＬＥＤ素子４４、４５はアノード配線１３４で接続される。ＬＥＤ素子３８、４０、４２、４４とアノード出力パッド４６とはカソード配線１３５とで接続され、ＬＥＤ素子３９、４１、４３、４５とアノード出力パッド４７とはカソード配線１３６とで接続される。
【００２２】
ここでＬＥＤ素子の番号は、従属接続された一連のシフトレジスタにおいて、データ進行方向に対し最後部（シフトされたデータが最後に到達するシフトレジスタ）に対応するＬＥＤ素子（図２における右端）をドット番号１とし、データ進行方向に対して最前部（シフトされたデータが最初に到達するシフトレジスタ）に対応するＬＥＤ素子（図２における左端）をドット番号１９２としている。カソードドライバＩＣ５は、カソード出力パッド４８、４９とカソード駆動回路ＤＲＶＫＯＤＤ５０、カソード駆動回路ＤＲＶＫＥＶＥＮ５１とからなり、カソード出力パッド４８とカソード駆動回路ＤＲＶＫＯＤＤ５０とが接続され、カソード出力パッド４８と、カソード駆動回路ＤＲＶＫＥＶＥＮ５１とが接続されている。
【００２３】
ドライバＩＣ４は、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３、５ビットの容量の揮発性メモリセルＭ１４〜２１、マルチプレクサＭＵＸ２２〜２５、ドライバ回路ＤＲＶ２６〜２９、アノード出力パッド３０〜３３とからなり、図示しない印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ６の入力とが接続され、フリップフロップＦＦ６〜９は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ１０〜１３の入力と接続されている。
また、ラッチ回路ＬＴ１０〜１３には、図示しない印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ１０の出力はメモリセルＭ１４、１５の入力に並列に接続され、ラッチ回路ＬＴ１１の出力はメモリセルＭ１６、１７の入力に並列に接続され、ラッチ回路ＬＴ１２の出力はメモリセルＭ１８、１９の入力に並列に接続され、ラッチ回路ＬＴ１３の出力はメモリセルＭ２０、２１の入力に接続される。
メモリセルＭ１４、１５の５ビット幅の出力はマルチプレクサＭＵＸ２２に入力され、メモリセルＭ１６、１７の５ビット幅の出力はマルチプレクサＭＵＸ２３に入力され、メモリセルＭ１８、１９の５ビット幅の出力はマルチプレクサＭＵＸ２４に入力され、メモリセルＭ２０、２１の５ビット幅の出力はマルチプレクサＭＵＸ２５に入力される。
【００２４】
マルチプレクサＭＵＸ２２の５ビットの出力はドライバ回路２６に出力され、マルチプレクサＭＵＸ２３の５ビットの出力はドライバ回路２７に出力され、マルチプレクサＭＵＸ２４の５ビットの出力はドライバ回路２８に出力され、マルチプレクサＭＵＸ２９の５ビットの出力はドライバ回路２９に出力される。
ドライバ回路ＤＲＶ２６の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ２７の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ２８の出力とアノード出力パッド３２とが接続され、ドライバ回路ＤＲＶ２９の出力と、アノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３２とＬＥＤチップ３のアノード入力パッド３６とが接続され、ドライバＩＣのアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３７とが接続されている。
【００２５】
実施形態１のプリントヘッドではＬＥＤドライバＩＣチップ４とＬＥＤアレイ３とは金ワイヤでワイヤボンディング接続されているが、その他の信号伝達媒体で接続しても構わない。また、実施形態１の構成では、アノードドライバＩＣ４とカソードドライバＩＣ５とを分けて搭載したが、当然１つのドライバＩＣとして構成してもよい。
【００２６】
（動作）
以下、実施形態１のプリントヘッドの動作について図面を参照しながら詳細に説明する。
図３は実施形態１の構成におけるＬＥＤヘッド２の動作を説明するタイムチャートである。印刷制御部１は、まずクロック信号ＨＤ−ＣＬＫに同期させて印刷データを送信する。このとき送信する印刷データは、ＬＥＤ素子群のうち奇数番目のＬＥＤ素子の印刷データである。クロック信号を必要回数入力し、印刷データをＬＥＤヘッド２の内部のシフトレジスタの所定の位置に送信した後、ラッチ信号ＨＤ−ＬＯＡＤを入力して印刷データを所定のラッチ回路に入力する。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎが入力されると同時にＬＥＤ駆動回路（ドライブ回路）から、奇数番目のＬＥＤ素子に対応して、ドライバＩＣ４の内部に格納された補正データに対応する駆動電流値で各ＬＥＤ素子を駆動する。以上で奇数番目の全ＬＥＤ素子が発光される（Ｎ−１ライン−１、Ｎラインー１、Ｎ＋１ライン−１）。
【００２７】
次に、同様にして偶数番目のＬＥＤ素子を発光させる。
クロック信号ＨＤ−ＣＬＫに同期させて偶数番目のＬＥＤ素子の印刷データを送信する。クロック信号を必要回数入力し、印刷データをＬＥＤヘッド２の内部のシフトレジスタの所定の位置に送信した後、ラッチ信号ＨＤ−ＬＯＡＤを入力して印刷データを所定のラッチ回路に入力する。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎを入力することで、ドライブ回路から偶数番目のＬＥＤ素子に対応して、ドライバＩＣ４の内部に格納された補正データに対応する駆動電流値で各ＬＥＤ素子を駆動する。以上で偶数番目の全ＬＥＤ素子が発光される（Ｎ−１ライン−２、Ｎライン−２）。
以上の動作を行うことで、ＬＥＤヘッド２は１ライン分の発光を行うことができ、この動作を必要回数繰り返すことで１ページ分の印刷を行うことができる。
【００２８】
図４は図３のＡ部を詳細に説明するタイムチャートである。Ｎライン−１、Ｎ＋１ライン−１では奇数番目の印刷データを送信し、Ｎ−１ライン−２、Ｎライン−２、Ｎ＋１ライン−２では偶数番目の印刷データを送信している。図に示すように、奇数番目の印刷データを送信する部分では、まずドット番号１の印刷データを送信し、次にドット番号３、ドット番号５、…と奇数番目の印刷データを送信する。その後ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。その後、ドット番号２の印刷データを送信し、次にドット番号４、ドット番号６、…と偶数番目の印刷データを送信し、ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。以上を所定回数繰り返すことにより、印刷動作を行う。
【００２９】
次に、ドライバＩＣ４を構成する各部の動作を図２を用いて詳細に説明する。フリップフロップＦＦ６〜９は全て従属に接続されており、印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期してシフト動作を行って各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ１０〜１３は、フリップフロップＦＦ６〜９と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ１０〜１３に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。
【００３０】
メモリセルＭ１４〜２１はそれぞれ５ビットの容量を持ったメモリセル（揮発性メモリ）であり、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データを保持している。例えばM１９２で示されるメモリセル１４はドット番号１９２のＬＥＤ素子の光量補正データを保持するメモリセルであり、同様にＭ１９１で示されるメモリセルはドット番号１９１のＬＥＤ素子の光量補正データを保持するメモリセルであり、以下同様にＭ１９０はドット番号１９０のＬＥＤ素子に対応し、Ｍ１８９はドット番号１８９、Ｍ１８８はドット番号１８８、…、Ｍ１はドット番号１のＬＥＤ素子に対応する光量補正データを格納するメモリセルである。
各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号により光量補正データがメモリセルに書き込まれる。
【００３１】
マルチプレクサＭＵＸ２２〜２５の２つの入力（各々５ビット幅）は、それぞれ２つのメモリセルの各５ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが奇数番目のＬＥＤ素子に対応するデータか、偶数番目のＬＥＤ素子に対応する印刷データかを判別し、前者の場合奇数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ２６〜２９に出力する。後者の場合、偶数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ２６〜２９に出力する。
【００３２】
ドライバ回路ＤＲＶ２６〜２９は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このときの出力値は、マルチプレクサＭＵＸ２２〜２５により選択されたメモリセルＭ１４〜２１に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３７と接続されており、それぞれドライバ回路ＤＲＶ３０〜３３の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３７に出力する。カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが奇数番目のＬＥＤ素子のデータか偶数番目のＬＥＤ素子のデータかを判別し、奇数番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶＯＤＤ５０を駆動し、偶数番目のＬＥＤ素子のデータである場合にはＤＲＶＥＶＥＮ５１を駆動する。各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００３３】
図５は印刷駆動時の動作タイムチャートを示す図であり、この図を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ４内の全てのメモリセルＭ１４〜２１には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、従来技術で説明したようにアノード入力パッド３４〜３７、カソード入力パッド４６、４７の組合せにより全ＬＥＤ素子の半数ずつ発光させる。つまり、アノード入力パッド３４〜３７全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド４６がＬＯＷレベル（有効）でカソード入力パッド４７がＨＩＧＨレベル（無効）のとき、奇数番目のＬＥＤ素子３８、４０、４２、４４が同時に発光し、このとき偶数番目のＬＥＤ素子３９、４１、４３、４５は発光しない。また、同様の状態でカソード入力パッド４７がＬＯＷレベル（有効）でカソード入力パッド４６がＨＩＧＨレベル（無効）のとき、偶数番目のＬＥＤ素子３９、４１、４３、４５が同時に発光し、このとき奇数番目のＬＥＤ素子２８、４０、４２、４４は発光しない。
【００３４】
まず、印刷制御部１が奇数番目のＬＥＤ素子３８、４０、４２、４４を発光させる（Ｎ−１ライン−１、―１）場合を考える。
印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて奇数番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ６〜９により、所定の位置のフリップフロップへ順次送信される。その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ６〜９の出力がラッチＬＴ１０〜１３に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ２２〜２５は、奇数番目の補正データを格納しているメモリセルＭ１４、１６、１８、２０を選択し、各々に格納された補正データをドライバ回路ＤＲＶ２６〜２９に出力する。ドライバ回路ＤＲＶ２６〜２９は、ラッチ回路ＬＴ１０〜１３からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、マルチプレクサＭＵＸ２２〜２５によって選択されたメモリセル内の補正データに対応する駆動電流値である。つまり、この場合には各奇数番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり図５に示すように、このとき各ドライバ回路ＤＲＶ２６〜２９から出力される駆動電流値は、ＤＲＶ９６ではドット番号１９１の駆動電流値、ＤＲＶ９５ではドット番号１８９の駆動電流値、ＤＲＶ９４ではドット番号１８７の駆動電流値、ＤＲＶ１ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶＯＤＤ５０の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、奇数番目のＬＥＤ素子が発光する。
以上のような構成とすることで、奇数番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
【００３５】
次に、以下同様にして偶数番目のＬＥＤ素子３９、４１、４３、４５を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００３６】
以上のように実施形態１によれば、印刷データと共に各ＬＥＤ素子の補正データを送信する必要が無いため、従来のダイナミック駆動方式のＬＥＤヘッドと比較して、より高速化することができる。
【００３７】
《実施形態２》
実施形態２のプリントヘッドは実施形態１のプリントヘッドと同様にＬＥＤヘッドの処理の高速化が可能で、かつ、コストを抑えたＬＥＤドライバＩＣを提供するものである。
（構成）
従来技術の部分で説明したように、ＬＥＤ素子の光量ばらつきは、チップ間においては大きく変化するが、チップ内（各素子間）においては素子の位置に対してほぼ連続的に変化し、その変化量は非常に小さい。そこで、隣り合うＬＥＤ素子の光量補正データを、例えば上位４ビット共通としてドライバＩＣ内の１つのメモリセル（４ビット）に格納し、例えば下位１ビットのみを各ＬＥＤ素子毎に固有な値として、それぞれ１つのメモリセル（各１ビット）に格納する。
【００３８】
図６は実施形態２のプリントヘッドの内部を示すブロック図である。実施形態２のプリントヘッドは、実施形態１の構成を基本としていくつかの部分を変更したものとなっているので、簡単のため変更部分のみ説明する。実施形態１では補正データ格納用のメモリセルは、各ＬＥＤ素子に対して各５ビット搭載していたが、今回の構成では、２つのＬＥＤ素子に対して４ビットのメモリセルＭ５２〜５５を搭載し、各ＬＥＤ素子に対して１ビットのメモリセルＭ５６〜６３を１つずつ搭載している。
つまり、実施形態１では２つのＬＥＤ素子に対して計１０ビット（５ビット＋５ビット）のメモリセルを搭載していたが、実施形態２の構成では計６ビット（４ビット＋１ビット＋１ビット）としている。また、実施形態１ではマルチプレクサの２つの入力はそれぞれ５ビット幅であったのに対し、実施形態２の構成では２つの入力はそれぞれ１ビット幅としている。４ビットのメモリセルＭ５２〜５５はマルチプレクサＭＵＸ６４〜６７と接続されることなく、直接ドライバ回路ＤＲＶ６８〜７１に接続されている。１ビットのメモリセルＭ５６〜６３の出力は、マルチプレクサＭＵＸ６４〜６７の入力に接続されており、マルチプレクサＭＵＸ６４〜６７の出力はそれぞれドライバ回路ＤＲＶ７２〜７５に接続されている。ドライバ回路は、便宜上対応するメモリセル毎に分けて記述しているが、実施形態１のドライバ回路と機能上変更はない。
【００３９】
（動作）
以下、実施形態２のプリントヘッドの動作について図面を参照しながら詳細に説明する。まず、補正動作について説明する。
実施形態１は、ＬＥＤ素子１つに対して５ビットのメモリセルを搭載していたが、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３は１つのＬＥＤ素子に対してそれぞれ１ビット分しか持っていないため、５ビット中１ビットを送信してメモりセルに書き込み、次にまた１ビットを送信してメモりセルに書き込むことを所定回数繰り返して、ＬＥＤ素子１つあたり５ビットの光量補正データをメモりセルに格納するものである。実施形態２の構成では、まず上位４ビットの光量補正データを１ビットずつ送信する。ただし、このときはＬＥＤ素子２つに対して１つの補正データであるため、送信するデータ量は実施形態１の場合のＬＥＤ素子数の半分となる。上位４ビットのデータを転送し、メモリセルＭ５２〜５５に書き込んだ後、実施形態１と同様の方法によって、ＬＥＤ素子数と同数の光量補正データ（１ビット）を送信し、各ＬＥＤ素子に対応する１ビットのメモリセルＭ５６〜６３に補正データを書き込む。
以上のようにして、例えばプリンタの電源投入時などに印刷制御部１により、ＬＥＤヘッド２内部のドライバＩＣ４のメモリセルＭ５２〜５５、Ｍ５６〜６３に補正データを書き込む。
【００４０】
図７は実施形態２の構成におけるＬＥＤヘッド２の動作を説明するタイムチャートである。１ライン分の動作を説明する。
印刷制御部１は、まず奇数番目のＬＥＤ素子に対応する印刷データを、クロック信号ＨＤ−ＣＬＫに同期させてＬＥＤヘッド２へ送信する。このとき、各印刷データはシフト動作によりＬＥＤヘッド２内部で従属接続されたシフトレジスタの所定のシフトレジスタに送信される。その後、ラッチ信号ＨＤ−ＬＯＡＤによりシフトレジスタの印刷データはラッチ回路に保持される。次に、ストローブ信号ＨＤ−ＳＴＢ−Ｎを有効（ＬＯＷレベル）とすると、ＬＥＤ駆動回路（ドライブ回路）から、各ＬＥＤ素子（奇数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。
次に、偶数番目のＬＥＤ素子に対応する印刷データを同様な方法により所定のシフトレジスタに送信し、ラッチ信号ＨＤ−ＬＯＡＤにより所定のラッチ回路に保持させる。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎによりドライブ回路から、各ＬＥＤ素子（偶数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。
【００４１】
図８は、図７のＡ部に示す部分を詳細に説明するタイムチャートである。
Ｎライン−１、Ｎ＋１ライン−１では奇数番目の印刷データを送信し、Ｎ−１ライン−２、Ｎライン−２、Ｎ＋１ライン−２では偶数番目の印刷データを送信している。図に示すように、奇数番目の印刷データを送信する部分では、まずドット番号１の印刷データを送信し、次にドット番号３、ドット番号５、…と奇数番目の印刷データを送信する。その後ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。その後、ドット番号２の印刷データを送信し、次にドット番号４、ドット番号６、…と偶数番目の印刷データを送信し、ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。
以上の動作により、１ライン分の印刷を行うことができ、この動作を所定回数繰り返すことにより１ページ分の印刷を行うことができる。
【００４２】
次に、ドライバＩＣ４を構成する各部の動作を図６を用いて詳細に説明する。フリップフロップＦＦ６〜９は全て従属に接続されており、図示しない印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期してシフト動作を行って各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ１０〜１３は、フリップフロップＦＦ６〜９と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ１０〜１３に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。メモリセルＭ５２〜５５はそれぞれ４ビットの容量を持ったメモリセル（揮発性メモリ）であり、メモリセルＭ５６〜６３はそれぞれ１ビットの容量を持ったメモリセル（揮発性メモリ）である。４ビットの容量を持ったメモリセルＭ５２〜５５は、補正データのうち上位４ビットを保持する。このメモリセルＭ５２〜５５はＬＥＤ素子の半数であり、隣接する２ドットが補正データの上位４ビットとして共有する。１ビットの容量を持ったメモリセルＭ５６〜６３は、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データの下位１ビットを保持している。
【００４３】
例えばＭ９６で示されるメモリセル５２に格納されている光量補正データは、ドット番号１９２のＬＥＤ素子の光量補正データ上位４ビットとドット番号１９１のＬＥＤ素子の光量補正データ上位４ビットとして使用される。同様にＭ９５で示されるメモリセルはドット番号１９０のＬＥＤ素子の光量補正データ上位４ビットとドット番号１８９のＬＥＤ素子の光量補正データ上位４ビットとして使用され、以下同様にＭ９４はドット番号１８８とドット番号１８７のＬＥＤ素子に対応し、…、Ｍ１に格納される光量補正データはドット番号１とドット番号２のＬＥＤ素子に対応する光量補正データの上位４ビットとして使用される。各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号によりメモリセルに書き込まれる。
【００４４】
マルチプレクサＭＵＸ６４〜６７の２つの入力（各々１ビット幅）は、それぞれ２つのメモリセルの各１ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。マルチプレクサＭＵＸ６４〜６７は、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが奇数番目のＬＥＤ素子に対応するデータか、偶数番目のＬＥＤ素子に対応する印刷データかを判別し、前者の場合奇数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ７２〜７５に出力する。後者の場合、偶数番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ７２〜７５に出力する。４ビットのメモリセルＭ５２〜５５の出力は、ラッチ信号ＨＤ−ＬＯＡＤに関係なく常にドライバ回路ＤＲＶ６８〜７１に出力される。ドライバ回路ＤＲＶ６８〜７５は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このとき４ビットのメモリセルに接続されたドライバ回路ＤＲＶ６８〜７１の出力値は、メモリセルＭ５２〜５５に格納されている補正データの値に対応する駆動電流値である。また、マルチプレクサＭＵＸ６４〜６７に接続されたドライバ回路ＤＲＶ７２〜７５の出力値は、マルチプレクサＭＵＸ６４〜６７により選択されたメモリセルＭ５６〜６３に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３７と接続されており、それぞれドライバ回路ＤＲＶ６８〜７１の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３７に出力する。
【００４５】
カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが奇数番目のＬＥＤ素子のデータか偶数番目のＬＥＤ素子のデータかを判別し、奇数番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶＯＤＤ５０を駆動し、偶数番目のＬＥＤ素子のデータである場合にはＤＲＶＥＶＥＮ５１を駆動する。各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶＯＤＤ５０、ＤＲＶＥＶＥＮ５１はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００４６】
図９は印刷駆動時の動作タイムチャートを示す図であり、この図を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ４内の全てのメモリセルＭ５２〜５３には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、従来技術で説明したようにアノード入力パッド３４〜３７、カソード入力パッド４６、４７の組合せにより全ＬＥＤ素子の半数ずつ発光させる。つまり、アノード入力パッド３４〜３７全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド４６がＬＯＷレベル（有効）でカソード入力パッド４７がＨＩＧＨレベル（無効）のとき、奇数番目のＬＥＤ素子３８、４０、４２、４４が同時に発光し、このとき偶数番目のＬＥＤ素子３９、４１、４３、４５は発光しない。また、同様の状態でカソード入力パッド４７がＬＯＷレベル（有効）でカソード入力パッド４７がＨＩＧＨレベル（無効）のとき、偶数番目のＬＥＤ素子３９、４１、４３、４５が同時に発光し、このとき奇数番目のＬＥＤ素子３９、４１、４３、４５は発光しない。
【００４７】
まず、印刷制御部１が奇数番目のＬＥＤ素子３８、４０、４２、４４を発光させる（Ｎ−１ライン−１、―１）場合を考える。
印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて奇数番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ６〜９により、所定の位置のフリップフロップへ順次送信される。その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ６〜９の出力がラッチＬＴ１０〜１３に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ６４〜６７は、奇数番目の補正データを格納しているメモリセルＭ５７、５９、６１、６３を選択し、各々に格納された補正データをドライバ回路ＤＲＶ７２〜７５に出力する。ドライバ回路ＤＲＶ６８〜７５は、ラッチ回路ＬＴ１０〜１３からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、４ビットのメモリセルＭ５２〜５５に格納された補正データに対応する駆動電流値と、マルチプレクサＭＵＸ６４〜６７によって選択されたメモリセル内の補正データに対応する駆動電流値を合計した値である。つまり、この場合には各奇数番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり図９に示すように、このとき各ドライバ回路ＤＲＶ６８〜７１から出力される駆動電流値は、ＤＲＶ９６ではドット番号１９１の駆動電流値、ＤＲＶ９５ではドット番号１８９の駆動電流値、ＤＲＶ９４ではドット番号１８７の駆動電流値、ＤＲＶ１ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶＯＤＤ５０の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、奇数番目のＬＥＤ素子が発光する。
【００４８】
以上のような構成とすることで、奇数番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
次に、以下同様にして偶数番目のＬＥＤ素子３９、４１、４３、４５を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００４９】
以上のように、実施形態２によれば、ダイナミック駆動方式において、各ＬＥＤ素子の補正データをドライバＩＣ内部に保持することで、ＬＥＤヘッドの処理を高速化することができるだけでなく、各ＬＥＤ素子毎の光量補正データ（ドット間補正データ）がＬＥＤ素子の位置に対して連続的に変化することを利用して、隣り合う素子の光量補正データの上位４ビットを共有し、各１ビットのみを各ドットに割り当てることにより、各ＬＥＤ素子の光量補正データを保持するドライバＩＣ内部のメモリセルの占有面積を減らすことができる。また、補正データを選択するマルチプレクサにおいても、入力信号が１ビットで済むため（実施形態１では５ビットずつ）、占有面積を減らすことができる。ＩＣ（集積回路）においては、そのチップ面積を減らすと１枚のウェハーから取れるチップ数が増加するため、面積が小さくなるとコストが減少する。
【００５０】
以上のことから、高速動作可能で、かつコストを下げることができるドライバＩＣを構成することができる。また、各メモリセルに書き込む補正データ数が減少することにより、データ転送時間を減らすことができため、プリンタの動作が高速化したとしても、適宜補正動作を行うことができる。このことにより、動作中ＬＥＤヘッドに外乱が生じて保持された補正データが変化してしまったとしても、正しい補正データを保持する時間が長くなり、信頼性を向上させることができる。さらに、補正データ転送時の外乱などによるデータの誤りを生じる確率も減るため、補正データ転送時の信頼性も向上する。
なお、実施形態２の説明では、補正データを上位４ビット、下位１ビットに分けたが、これに限定するものではなく、任意のビット数で分割しても同様な効果が得られる。
【００５１】
《実施形態３》
実施形態３のプリントヘッドは、実施形態１、２よりもさらにコストを抑えたＬＥＤヘッドを提供する。即ち、実施形態１では、２つのＬＥＤ素子のアノード端子を共通としたＬＥＤチップを用いたが、実施形態３の第1の実施例の構成ではｎ個のＬＥＤ素子のアノード端子を共通としたＬＥＤチップを用いる。ただし、動作説明を簡易化するために、実施形態３ではｎ＝４としている。また、実施形態３の第1の実施例の構成として、実施形態２で隣り合う２個のＬＥＤ素子の光量補正データを、例えば上位４ビット共通としてドライバＩＣ４内の１つのメモリセル（４ビット）に格納し、例えば下位１ビットのみを各ＬＥＤ素子毎に固有な値として、それぞれ１つのメモリセル（各１ビット）に格納したが、実施形態３ではｎ個のＬＥＤ素子でメモリセルを共有する場合の構成である。ただし、動作説明を簡易化するために、実施形態３ではｎ＝４としている。
【００５２】
（構成）
実施形態３の第１の実施例の構成
図１０は今回の実施形態３における第１の実施例を示すプリントヘッドのブロック図であり、ＬＥＤドライバＩＣ４、ＬＥＤチップ３、カソードドライバＩＣ５からなる。実施形態３で使用するＬＥＤチップ３は、４つのＬＥＤ素子毎にアノード電極を共通としており、カソード電極も４つのグループに分けている。
ＬＥＤチップはアノード入力パッド３４〜３６、アノード配線１３７〜１３９、ＬＥＤ素子３８〜４５、１２９、１３０、カソード配線１４０〜１４３、カソード入力パッド９８〜１０１からなる。アノード入力パッド３４とＬＥＤ素子３８〜４１のアノード電極とはアノード配線１３７で接続され、アノード入力パッド３５とＬＥＤ素子４２〜４３のアノード電極とはアノード配線１３８で接続され、アノード入力パッド３６とＬＥＤ素子４４〜４５、１２９，１３０のアノード電極とはアノード配線１３９で接続される。カソード入力パッド９８とＬＥＤ素子３８、４２、４４のカソード電極とはカソード配線１４０で接続され、カソード入力パッド９９とＬＥＤ素子３９、４３、４５のカソード電極とはカソード配線１４１で接続され、カソード入力パッド１００とＬＥＤ素子４０、１２９のカソード電極とはカソード配線１４２で接続され、カソード入力パッド１０１とＬＥＤ素子４１、１３０のカソード電極とはカソード配線１４３で接続される。
【００５３】
カソードドライバＩＣ５は、カソード出力パッド１０２〜１０５、カソードドライバ回路１０６〜１０９とからなり、カソード出力パッド１０２とカソードドライバ回路１０６とが接続され、カソード出力パッド１０３とカソードドライバ回路１０７とが接続され、カソード出力パッド１０４とカソードドライバ回路１０８とが接続され、カソード出力パッド１０５とカソードドライバ回路１０９とが接続される。ドライバＩＣ４は、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１、５ビットの容量の揮発性メモリセルＭ８２〜９１、ドライバ回路ＤＲＶ９５〜９７、アノード出力パッド３０〜３３とからなり、印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ７６の入力とが接続され、フリップフロップＦＦ７６〜７８は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ７９〜８１の入力と接続されている。また、ラッチ回路ＬＴ７９〜８１には、印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ７９の出力はメモリセルＭ８２〜８５の入力に並列に接続され、ラッチ回路ＬＴ８０の出力はメモリセルＭ８６〜８７の入力に並列に接続され、ラッチ回路ＬＴ８１の出力はメモリセルＭ８８〜９１の入力に並列に接続される。
【００５４】
メモリセルＭ８２〜８５の５ビット幅の出力はマルチプレクサＭＵＸ９２に入力され、メモリセルＭ８６〜８７の５ビット幅の出力はマルチプレクサＭＵＸ９３に入力され、メモリセルＭ８８〜９１の５ビット幅の出力はマルチプレクサＭＵＸ９４に入力される。マルチプレクサＭＵＸ９２の５ビットの出力は、ドライバ回路９５に出力され、マルチプレクサＭＵＸ９３の５ビットの出力は、ドライバ回路９６に出力され、マルチプレクサＭＵＸ９４の５ビットの出力は、ドライバ回路９７に出力される。ドライバ回路ＤＲＶ９５の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ９６の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ９７の出力とアノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３６とが接続される。
【００５５】
実施形態３の第２の実施例の構成
図１１に示すのは実施形態３における第２の実施例を示すプリントヘッドのブロック図であり、ＬＥＤドライバＩＣ４、ＬＥＤチップ３、カソードドライバＩＣ５からなる。第２の実施例で使用するＬＥＤチップ３、カソードドライバＩＣ５は上述した第１の実施例と同一である。
ドライバＩＣ４は、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１、４ビットの容量の揮発性メモリセルＭ１１０〜１１２、１ビットの容量の揮発性メモリセルＭ１１３〜１２２、ドライバ回路ＤＲＶ９５〜９７、ドライバ回路ＤＲＶ１２６〜１２８、アノード出力パッド３０〜３３とからなり、図示しない印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ７６の入力とが接続され、フリップフロップＦＦ７６〜７８は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ７９〜８１の入力と接続されている。また、ラッチ回路ＬＴ７９〜８１には、印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ７９の出力は４ビットのメモリセルＭ１１０と１ビットのメモリセルＭ１１３〜１１６の入力に並列に接続され、また、ドライバ回路ＤＲＶ９５、１２６の入力とも接続される。ラッチ回路ＬＴ８０の出力は４ビットのメモリセルＭ１１１と１ビットのメモリセルＭ１１７〜１１８の入力に並列に接続され、また、ドライバ回路ＤＲＶ９６、１２７の入力とも接続される。ラッチ回路ＬＴ８１の出力は４ビットのメモリセルＭ１１２と１ビットのメモリセルＭ１１９〜１２２の入力に並列に接続され、また、ドライバ回路ＤＲＶ９７、１２８の入力とも接続される。
【００５６】
４ビットのメモリセルＭ１１０の出力はドライバ回路ＤＲＶ９５の入力と接続され、４ビットのメモリセルＭ１１１の出力はドライバ回路ＤＲＶ９６の入力と接続され、４ビットのメモリセルＭ１１２の出力はドライバ回路ＤＲＶ９７の入力と接続される。１ビットのメモリセルＭ１１３〜１１６の出力はマルチプレクサＭＵＸ１２３の入力にそれぞれ接続され、１ビットのメモリセルＭ１１７〜１１８の出力はマルチプレクサＭＵＸ１２４の入力にそれぞれ接続され、１ビットのメモリセルＭ１１９〜１２２の出力はマルチプレクサＭＵＸ１２５の入力にそれぞれ接続される。ドライバ回路ＤＲＶ９５の出力とドライバ回路ＤＲＶ１２６の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ９６の出力とドライバ回路ＤＲＶ１２７の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ９７の出力とドライバ回路ＤＲＶ１２８の出力とアノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３６とが接続される。
【００５７】
（動作）
以下、実施形態３の動作について図面を参照しながら詳細に説明する。
図１２は実施形態３の構成におけるＬＥＤヘッド２の動作を説明するタイムチャートである。１ライン分の動作を説明する。
印刷制御部１は、まず奇数番目のＬＥＤ素子に対応する印刷データを、クロック信号ＨＤ−ＣＬＫに同期させてＬＥＤヘッド２へ送信する。このとき、各印刷データはシフト動作によりＬＥＤヘッド２内部で従属接続されたシフトレジスタの所定のシフトレジスタに送信される。その後、ラッチ信号ＨＤ−ＬＯＡＤによりシフトレジスタの印刷データはラッチ回路に保持される。次に、ストローブ信号ＨＤ−ＳＴＢ−Ｎを有効（ＬＯＷレベル）とすると、ＬＥＤ駆動回路（ドライブ回路）から、各ＬＥＤ素子（奇数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。次に、偶数番目のＬＥＤ素子に対応する印刷データを同様な方法により所定のシフトレジスタに送信し、ラッチ信号ＨＤ−ＬＯＡＤにより所定のラッチ回路に保持させる。その後ストローブ信号ＨＤ−ＳＴＢ−Ｎによりドライブ回路から、各ＬＥＤ素子（偶数番目のＬＥＤ素子）に対応する駆動電流値（各ＬＥＤ素子に対応した補正データにより補正された値）をＬＥＤ素子に出力する。
【００５８】
図１３は、図１２のＡ部に示す部分を詳細に説明するタイムチャートである。Ｎライン−１、Ｎ＋１ライン−１では奇数番目の印刷データを送信し、Ｎ−１ライン−２、Ｎライン−２、Ｎ＋１ライン−２では偶数番目の印刷データを送信している。図に示すように、奇数番目の印刷データを送信する部分では、まずドット番号１の印刷データを送信し、次にドット番号３、ドット番号５、…と奇数番目の印刷データを送信する。その後ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。その後、ドット番号２の印刷データを送信し、次にドット番号４、ドット番号６、…と偶数番目の印刷データを送信し、ラッチ信号ＨＤ−ＬＯＡＤにより印刷データをラッチ回路に入力し、ストローブ信号ＨＤ−ＳＴＢ−ＮによりＬＥＤ素子を発光する。
以上の動作により、１ライン分の印刷を行うことができ、この動作を所定回数繰り返すことにより１ページ分の印刷を行うことができる。なお、以上の動作については、第１の実施例、第２の実施例共に同様である。
【００５９】
以下第１の実施例の動作について図１０を用いて説明する。
ドライバＩＣ４を構成する各部の動作を詳細に説明する。
フリップフロップＦＦ７６〜７８は全て従属に接続されており、図示しない印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期して所定の回数シフト動作を行い各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ７９〜８１は、フリップフロップＦＦ７６〜７８と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ７９〜８１に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。メモリセルＭ８２〜９１はそれぞれ５ビットの容量を持ったメモリセル（揮発性メモリ）であり、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データを保持している。例えばＭ１９２で示されるメモリセル８２はドット番号１９２のＬＥＤ素子の光量補正データを保持するメモリセルであり、同様にＭ１９１で示されるメモリセル８３はドット番号１９１のＬＥＤ素子の光量補正データを保持するメモリセルであり、以下同様にＭ１９０はドット番号１９０のＬＥＤ素子に対応し、Ｍ１８９はドット番号１８９、Ｍ１８８はドット番号１８８、…、Ｍ１はドット番号１のＬＥＤ素子に対応する光量補正データを格納するメモリセルである。
【００６０】
各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号によりメモリセルに書き込まれる。マルチプレクサＭＵＸ９２〜９４の４つの入力（各々５ビット幅）は、それぞれ４つのメモリセルの各５ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが何番目のＬＥＤ素子に対応するデータかを判別し、現在の印字データに対応するＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ９５〜９７に出力する。ドライバ回路ＤＲＶ９５〜９７は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このときの出力値は、マルチプレクサＭＵＸ９２〜９４により選択されたメモリセルＭ８２〜９１に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３６と接続されており、それぞれドライバ回路ＤＲＶ９５〜９７の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３６に出力する。カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが何番目のＬＥＤ素子のデータかを判別し、１番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶ１（１０６）を駆動し、２番目のＬＥＤ素子のデータである場合にはＤＲＶ２（１０７）を駆動し、以下同様にしてＤＲＶ３（１０８）、ＤＲＶ４（１０９）を駆動する。各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００６１】
図１４は印刷駆動時の動作タイムチャートを示す図であり、この図を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ２内の全てのメモリセルＭ８２〜９１には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、アノード入力パッド３４〜３６、カソード入力パッド９８〜１０１の組合せにより全ＬＥＤ素子の１／４の個数ずつ発光させる。つまり、アノード入力パッド３４〜３６全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド９８がＬＯＷレベル（有効）でカソード入力パッド９９〜１０１がＨＩＧＨレベル（無効）のとき、１番目のＬＥＤ素子３８、４２、４４が同時に発光し、このときその他のＬＥＤ素子は発光しない。また、同様の状態でカソード入力パッド９９がＬＯＷレベル（有効）でその他のカソード入力パッド９８、１００、１０１がＨＩＧＨレベル（無効）のとき、２番目のＬＥＤ素子３９、４３、４５が同時に発光し、このときその他のＬＥＤ素子は発光しない。
【００６２】
印刷制御部１が発光させる１番目のＬＥＤ素子３８、４２、４４について図１４を用いて説明する（Ｎ−１ライン−１、―１）。印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて１番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ７６〜７８により、所定の位置のフリップフロップへ順次送信される。その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ７６〜７８の出力がラッチＬＴ７９〜８１に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ９２〜９４は、１番目の補正データを格納しているメモリセルＭ８２、８６、８８を選択し、各々に格納された補正データをドライバ回路ＤＲＶ９５〜９７に出力する。
【００６３】
ドライバ回路ＤＲＶ９５〜９７は、ラッチ回路ＬＴ４８〜８１からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、マルチプレクサＭＵＸ９２〜９４によって選択されたメモリセル内の補正データに対応する駆動電流値である。つまり、この場合には各１番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり第１４図に示すように、このとき各ドライバ回路ＤＲＶ９５〜９７から出力される駆動電流値は、ＤＲＶ４８、９５ではドット番号１８９の駆動電流値、ＤＲＶ４７、９６ではドット番号１８５の駆動電流値、ＤＲＶ１（９７）ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶ１（１０６）の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、１番目のＬＥＤ素子が発光する。
【００６４】
以上のような構成とすることで、１番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
次に、以下同様にして２、３、４番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００６５】
次に実施形態３の第２の実施例の動作を説明する。ドライバＩＣ４を構成する各部の動作を図１１により詳細に説明する。
フリップフロップＦＦ７６〜７８は全て従属に接続されており、印刷制御部１より出力される印刷データを、クロック信号ＨＤ−ＣＬＫに同期して所定の回数シフト動作を行い各印刷データを所定のフリップフロップへ送信する。ラッチ回路ＬＴ７９〜８１は、フリップフロップＦＦ７６〜７８と同数であり、各フリップフロップの出力がこれらのラッチ回路に入力される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤが全てのラッチ回路ＬＴ７９〜８１に並列に入力されており、ラッチ信号ＨＤ−ＬＯＡＤの入力によってその時の入力値を出力し、保持する。メモリセルＭ１１０〜１１２はそれぞれ４ビットの容量を持ったメモリセル（揮発性メモリ）であり、メモリセルＭ１１３〜１２２はそれぞれ１ビットの容量を持ったメモリセル（揮発性メモリ）である。４ビットの容量を持ったメモリセルＭ１１０〜１１２は、補正データのうち上位４ビットを保持する。このメモリセルＭ１１０〜１１２はＬＥＤ素子数の１／４の数であり、隣接する４ドットが補正データの上位４ビットとして共有する。１ビットの容量を持ったメモリセルＭ１１３〜１２２は、それぞれ１つのメモリセルがＬＥＤ素子１つに対応しており、各ＬＥＤ素子の光量補正データの下位１ビットを保持している。例えばＭ４８で示されるメモリセル１１０に格納されている光量補正データは、ドット番号１９２とドット番号１９１とドット番号１９０とドット番号１８９のＬＥＤ素子の光量補正データ上位４ビットとして使用される。同様にＭ４７で示されるメモリセルはドット番号１８８とドット番号１８７とドット番号１８６とドット番号１８５のＬＥＤ素子の光量補正データ上位４ビットとして使用され、以下同様にＭ９４はドット番号１８４とドット番号１８３とドット番号１８２とドット番号１８１のＬＥＤ素子に対応し、…、Ｍ１に格納される光量補正データはドット番号１とドット番号２とドット番号３とドット番号４のＬＥＤ素子に対応する光量補正データの上位４ビットとして使用される。
【００６６】
各メモリセルに保持されている光量補正データは、例えばプリンタの電源投入時などに印刷制御部１が、フリップフロップＦＦ７６〜７８、ラッチ回路ＬＴ７９〜８１を通して対応するメモリセルに光量補正データを送信し、図示しないメモリセル書き込み信号によりメモリセルに書き込まれる。マルチプレクサＭＵＸ１２３〜１２５の４つの入力（各々１ビット幅）は、それぞれ４つのメモリセルの各１ビットの出力と接続されており、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、入力を選択して出力する。マルチプレクサＭＵＸ１２３〜１２５は、図示しないラッチ信号ＨＤ−ＬＯＡＤにより、現在の印刷データが何番目のＬＥＤ素子に対応するデータかを判別し、１番目のＬＥＤ素子の場合には１番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ１２６〜１２８に出力する。２番目、３番目、４番目のＬＥＤ素子の場合には、それぞれ２、３、４番目のＬＥＤ素子に対応するメモリセルを選択し、そのデータをドライバ回路ＤＲＶ１２６〜１２８に出力する。４ビットのメモリセルＭ１１０〜１１２の出力は、ラッチ信号ＨＤ−ＬＯＡＤに関係なく常にドライバ回路ＤＲＶ９５〜９７に出力される。ドライバ回路ＤＲＶ９５〜９７、１２６〜１２８は、入力された印刷データがオンのとき、ストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間出力する。このとき４ビットのメモリセルに接続されたドライバ回路ＤＲＶ９５〜９７の出力値は、メモリセルＭ１１０〜１１２に格納されている補正データの値に対応する駆動電流値である。また、マルチプレクサＭＵＸ１２３〜１２５に接続されたドライバ回路ＤＲＶ１２６〜１２８の出力値は、マルチプレクサＭＵＸ１２３〜１２５により選択されたメモリセルＭ１１３〜１２２に格納されている補正データの値に対応する駆動電流値である。アノード出力パッド３０〜３３は、ＬＥＤチップ３のアノード入力パッド３４〜３６と接続されており、それぞれドライバ回路ＤＲＶ９５〜９７、１２３〜１２５の駆動電流をＬＥＤチップ３のアノード入力パッド３４〜３６に出力する。
【００６７】
カソードドライバＩＣ５は、ラッチ信号ＨＤ−ＬＯＡＤにより現在の印刷データが何番目のＬＥＤ素子のデータかを判別し、１番目のＬＥＤ素子のデータである場合には駆動回路ＤＲＶ１（１０６）を駆動し、２番目のＬＥＤ素子のデータである場合にはＤＲＶ２（１０７）を駆動し、以下同様に３番目、４番目のＬＥＤ素子のデータの場合ＤＲＶ３（１０８）、ＤＲＶ４（１０９）を駆動する。各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）は同時に有効（ＬＯＷレベル）となることはなく、順に有効となる。また、各駆動回路ＤＲＶ１（１０６）〜ＤＲＶ４（１０９）はストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間だけ選択された駆動回路を有効（ＬＯＷレベル）とする。
【００６８】
次に図１４を用いて各部の動作を詳細に説明する。
ＬＥＤドライバＩＣ４内の全てのメモリセルＭ１１０〜１２２には、前述したような方法によりすでに各ＬＥＤ素子に対応した補正データが格納されているものとする。ＬＥＤチップ３はダイナミック駆動方式で駆動される発光素子であり、アノード入力パッド３４〜３６、カソード入力パッド９８、１０１の組合せにより全ＬＥＤ素子数の１／４の個数ずつ発光させる。つまり、アノード入力パッド３４〜３６全てにＨＩＧＨレベル（有効）が入力された状態では、カソード入力パッド９８がＬＯＷレベル（有効）でその他のカソード入力パッド９９〜１０１がＨＩＧＨレベル（無効）のとき、１番目のＬＥＤ素子３８、４２、４４が同時に発光し、このときその他のＬＥＤ素子は発光しない。また、同様の状態でカソード入力パッド９９がＬＯＷレベル（有効）でその他のカソード入力パッド９８、１００、１０１がＨＩＧＨレベル（無効）のとき、２番目のＬＥＤ素子３９、４３、４５が同時に発光し、このときその他のＬＥＤ素子は発光しない。
【００６９】
まず、印刷制御部１が１番目のＬＥＤ素子３８、４２、４４を発光させる場合を考える（Ｎ−１ライン−１、―１）。印刷制御部１は、クロック信号ＨＤ−ＣＬＫに同期させて１番目のＬＥＤ素子の印刷データをＬＥＤヘッドへ送信すると、各印刷データはドライバＩＣ４の内部のフリップフロップＦＦ７６〜７８により、所定の位置のフリップフロップへ順次送信される。
その後ラッチ信号ＨＤ−ＬＯＡＤをＨＩＧＨレベルにし、その後ＬＯＷレベルにするとフリップフロップＦＦ７６〜７８の出力がラッチＬＴ７９〜８１に保持される。また、このときのラッチ信号ＨＤ−ＬＯＡＤの入力により、マルチプレクサＭＵＸ１２３〜１２５は、奇数番目の補正データを格納しているメモリセルＭ１１６、１１８、１２２を選択し、各々に格納された補正データをドライバ回路ＤＲＶ１２６〜１２８に出力する。ドライバ回路ＤＲＶ９５〜９７、１２６〜１２８は、ラッチ回路ＬＴ７９〜８１からの出力がＨＩＧＨレベル（有効、つまり対応するＬＥＤ素子が発光する場合）の場合、かつストローブ信号ＨＤ−ＳＴＢ−Ｎが有効（ＬＯＷレベル）の間、カソード出力パッドに駆動電流値を出力する。このとき出力される駆動電流値は、４ビットのメモリセルＭ１１０〜１１２に格納された補正データに対応する駆動電流値と、マルチプレクサＭＵＸ１２３〜１２５によって選択されたメモリセル内の補正データに対応する駆動電流値を合計した値である。つまり、この場合には各１番目のＬＥＤ素子の駆動電流値（光量補正済みの値）である。つまり図１４に示すように、このとき各ドライバ回路ＤＲＶ９５〜９７、１２６〜１２８から出力される駆動電流値は、ＤＲＶ４８ではドット番号１８８の駆動電流値、ＤＲＶ４７ではドット番号１８４の駆動電流値、ＤＲＶ４６ではドット番号１８０の駆動電流値、ＤＲＶ１ではドット番号１の駆動電流値となる。このときストローブ信号ＨＤ−ＳＴＢ−Ｎと同期して、カソードドライバＩＣ５の内部のカソード駆動回路ＤＲＶ１（１０６）の出力も有効（ＬＯＷレベル）となるため、ＬＥＤ素子のうち、１番目のＬＥＤ素子が発光する。
【００７０】
以上のような構成とすることで、奇数番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動することができる。
次に、以下同様にして２、３、４番目のＬＥＤ素子を、それぞれの素子に対応した補正データにより補正した駆動電流値で駆動させる。
以上の動作により、１ライン分の発光を行うことができる。また、上記の１ライン分の動作を所定の回数繰り返すことにより、１ページ分の印刷を行うことができる。
【００７１】
以上のように、実施形態３では、Ｎ個（Ｎ：２以上の整数）のＬＥＤ素子のアノード電極を共通にし、また、ＬＥＤ素子のカソード電極をＮ個（Ｎ：２以上の整数）のグループにまとめ、それぞれ独立に、順に動作させることにより、ワイヤーボンディングの間隔が、従来のＬＥＤヘッドと比較してＮ倍（例えば、６００ＤＰＩでは ワイヤーボンディングの間隔は、１ＩＮＣＨ／６００ＤＰＩ＝４２．３μｍ、Ｎ＝４のとき、ワイヤーボンディングの間隔は、１ＩＮＣＨ／１５０ＤＰＩ＝１６９ΜＭ＝４×４２．３μｍ）となるため、ＬＥＤヘッドのコストを下げることができる。また、光量補正データ（ドット間補正データ）は素子の位置に対して連続的に変化することを利用し、メモリセルをｍ個（ｍ：２以上の整数）の素子で、上位ｘビット（ｘ：２以上の整数）共通にすることで、ドライバＩＣ内部のメモリセルの占有面積をより減少させることができるため、さらにコストを下げることができる。
【００７２】
《実施形態４》
実施形態４は実施形態１〜３よりも、さらにコストを抑えたドライバＩＣから構成されるプリントヘッドを提供する。
（構成）
図１５は実施形態４のプリントヘッド内部のブロック図であって、ＬＥＤドライバＩＣ４、ＬＥＤチップ３、カソードドライバＩＣ５とからなる。ＬＥＤチップはＬＥＤ素子３８〜４５、アノード配線１３１〜１３４、カソード配線１３５、１３６、アノード入力パッド３４〜３７、カソード入力パッド４６〜４７からなり、アノード入力パッド３４とＬＥＤ素子３８、３９はアノード配線１３１で接続され、アノード入力パッド３５とＬＥＤ素子４０、４１はアノード配線１３２で接続され、アノード入力パッド３６とＬＥＤ素子４２、４３はアノード配線１３３で接続され、アノード入力パッド３７とＬＥＤ素子４４、４５はアノード配線１３４で接続される。ＬＥＤ素子３８、４０、４２、４４とアノード出力パッド４６とはカソード配線１３５とで接続され、ＬＥＤ素子３９、４１、４３、４５とアノード出力パッド４７とはカソード配線１３６とで接続される。カソードドライバＩＣ５は、カソード出力パッド４８とカソード駆動回路ＤＲＶＯＤＤ５０、カソード駆動回路ＤＲＶＥＶＥＮ５１とからなり、カソード入力パッド４８とカソード駆動回路ＤＲＶＯＤＤ５０とが接続され、カソード入力パッド４９と、カソード駆動回路ＤＲＶＥＶＥＮ５１とが接続されている。
【００７３】
ドライバＩＣ４は、フリップフロップＦＦ６〜９、ラッチ回路ＬＴ１０〜１３、５ビットの容量の揮発性メモリセルＭ１４〜２１、マルチプレクサＤＭＵＸ１４４〜１４７、ドライバ回路ＤＲＶ２６〜２９、アノード出力パッド３０〜３３、選択回路１４８とからなり、印刷制御部１からの印刷データ信号ＨＤ−ＤＡＴＡとフリップフロップＦＦ６の入力とが接続され、フリップフロップＦＦ６〜９は各出力と入力とで従属接続されており、それぞれの出力は対応するラッチ回路ＬＴ１０〜１３の入力と接続されている。また、ラッチ回路ＬＴ１０〜１３には、図示しない印刷制御部１からのラッチ信号ＨＤ−ＬＯＡＤが並列に接続されている。ラッチ回路ＬＴ１０の出力はメモリセルＭ１４〜１５の入力に並列に接続され、ラッチ回路ＬＴ１１の出力はメモリセルＭ１６〜１７の入力に並列に接続され、ラッチ回路ＬＴ１２の出力はメモリセルＭ１８〜１９の入力に並列に接続され、ラッチ回路ＬＴ１３の出力はメモリセルＭ２０〜２１の入力に並列に接続される。メモリセルＭ１４、１５の５ビット幅の出力はマルチプレクサＤＭＵＸ１４４に入力され、メモリセルＭ１６、１７の５ビット幅の出力はマルチプレクサＤＭＵＸ１４５に入力され、メモリセルＭ１８、１９の５ビット幅の出力はマルチプレクサＤＭＵＸ１４６に入力され、メモリセルＭ２０、２１の５ビット幅の出力はマルチプレクサＤＭＵＸ１４７に入力される。
【００７４】
マルチプレクサＤＭＵＸ１４４〜１４７の選択信号入力端子ＳＡ、ＳＢには、選択回路１４８の選択信号出力Ｓ１、Ｓ２がそれぞれ並列に接続される。また、図示しないラッチ信号ＨＤ−ＬＯＡＤを反転したＬＯＡＤＮ信号が、選択回路１４８とマルチプレクサＤＭＵＸ１４４〜１４７のプリチャージ端子Ｐに接続される。また、ストローブ信号ＨＤ−ＳＴＢ−Ｎが選択回路１４８に入力される。マルチプレクサＤＭＵＸ１４４の５ビットの出力は、ドライバ回路ＤＲＶ２６に出力され、マルチプレクサＤＭＵＸ１４５の５ビットの出力は、ドライバ回路２７に出力され、マルチプレクサＤＭＵＸ１４６の５ビットの出力は、ドライバ回路２８に出力され、マルチプレクサＤＭＵＸ１４７の５ビットの出力は、ドライバ回路２９に出力される。ドライバ回路ＤＲＶ２６の出力とアノード出力パッド３０とが接続され、ドライバ回路ＤＲＶ２７の出力とアノード出力パッド３１とが接続され、ドライバ回路ＤＲＶ２８の出力とアノード出力パッド３２とが接続され、ドライバ回路ＤＲＶ２９の出力とアノード出力パッド３３とが接続される。また、ドライバＩＣ４のアノード出力パッド３０とＬＥＤチップ３のアノード入力パッド３４とが接続され、ドライバＩＣ４のアノード出力パッド３１とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３２とＬＥＤチップ３のアノード入力パッド３５とが接続され、ドライバＩＣ４のアノード出力パッド３３とＬＥＤチップ３のアノード入力パッド３６とが接続されている。
【００７５】
次に、マルチプレクサＤＭＵＸについて説明する。
図１６は、実施形態４におけるマルチプレクサＤＭＵＸ１４４〜１４７の構成を示す図であり、ＮＭＯＳ（ＮチャネルＭＯＳＦＥＴ）素子１５２、１５３、ＰＭＯＳ（ＰチャネルＭＯＳＦＥＴ）素子１５４とインバータゲート回路１４９〜１５１と寄生容量ＣＬ１５５とからなり、データ入力端子Ｂとインバータ回路１４９の入力とが接続され、インバータ回路１４９の出力とＮＭＯＳ素子１５３のソース電極とが接続される。同様にデータ入力端子Ａとインバータ回路１５０の入力とが接続され、インバータ回路１５０の出力とＮＭＯＳ素子１５２のソース電極とが接続される。選択信号入力端子ＳＡはＮＭＯＳ素子１５２のゲート電極に接続され、同様に選択信号入力端子ＳＢはＮＭＯＳ素子１５３のゲート電極に接続される。ＮＭＯＳ素子１５２とＮＭＯＳ素子１５３のドレイン電極、ＰＭＯＳ素子１５４のドレイン電極、インバータ回路１５１の入力、寄生容量ＣＬ１５５の一端がそれぞれ接続されている。
ＰＭＯＳ素子１５４のソース電極は電源電圧ＶＤＤに接続されており、寄生容量ＣＬ１５５の一端はアースＧＮＤに接続されており、インバータ回路１５１の出力がマルチプレクサＤＭＵＸの出力端子Ｙに接続されている。
【００７６】
（動作）
以下、実施形態４の動作について図面を参照しながら詳細に説明する。
まず、実施形態４にて使用するマルチプレクサＤＭＵＸ１４４〜１４７の動作について図１７を使用して詳細に説明する。図１７のタイムチャートはマルチプレクサＤＭＵＸの動作を示すタイムチャートであり、使用している信号名は、図１６のマルチプレクサの回路図に使用している端子名（信号名）と対応している。信号名は上から、プリチャージ信号Ｐ（負論理）、寄生容量ＣＬ１５５の両端の電圧ＶＣＬ、Ａ端子選択信号ＳＡ、データ入力信号Ａ、Ｂ端子選択信号ＳＢ、データ入力信号Ｂ、マルチプレクサ出力信号Ｙである。
【００７７】
まず、プリチャージ信号Ｐを有効（ＬＯＷレベル）とすると、ＰＭＯＳ素子１５４のゲート電位がＬＯＷレベルとなるため、ＰＭＯＳ素子１５４は導通状態となる。このとき、ＳＡ、ＳＢはＬＯＷレベルであるため、ＮＭＯＳ素子１５２、１５３は遮断状態となり、寄生容量ＣＬ１５５が充電される（プリチャージ）。寄生容量ＣＬ１５５が十分に充電されるだけの期間プリチャージ信号Ｐを有効（ＬＯＷレベル）とした後、プリチャージ信号Ｐを無効（ＨＩＧＨレベル）とする。このとき出力値ＹはＬＯＷレベルである。また、ＰＭＯＳ素子１５４は遮断状態となる。
【００７８】
まず、入力信号Ａ、Ｂ共に入力データが０（ＬＯＷレベル）のときを考える。このとき、入力信号Ａの入力値を出力信号Ｙに出力するために、Ａ端子選択信号ＳＡをＨＩＧＨレベルに、Ｂ端子選択信号ＳＢをＬＯＷレベルにする。このときＮＭＯＳ素子１５２は導通状態となり、ＮＭＯＳ素子１５３は遮断状態となる。入力信号Ａの入力値がＬＯＷレベルであるため、インバータ回路１５０の出力はＨＩＧＨレベルとなる。よって、インバータ回路１５０の入力がＨＩＧＨレベルとなるため、出力値はＬＯＷレベルのままとなり、入力信号Ａの入力と一致する。また、入力信号Ｂの入力値はＬＯＷレベルであるため、インバータ回路１４９の出力はＨＩＧＨレベルとなるが、ＮＭＯＳ素子１５３が遮断状態であるため、他の信号に影響を及ぼさない。
次に、また必要期間プリチャージ信号ＰをＬＯＷレベルとし、寄生容量ＣＬ１５５を充電する。その後、プリチャージ信号ＰをＨＩＧＨレベルとすることで、ＰＭＯＳ素子１５４は遮断状態となる。
【００７９】
以下、入力信号Ａの入力がＨＩＧＨレベル、Ｂの入力がＬＯＷレベルのときを説明する。
入力信号Ａの値を出力信号Ｙに出力するために、Ａ端子選択信号ＳＡをＨＩＧＨレベルに、Ｂ端子選択信号ＳＢをＬＯＷレベルにする。このときＮＭＯＳ素子１５２が導通状態となり、ＮＭＯＳ素子１５３は遮断状態となる。Ａ入力信号の入力値はＨＩＧＨレベルであるため、インバータ回路１５０の出力値はＬＯＷレベルとなる。よって寄生容量ＣＬ１５５に蓄えられていた電荷がインバータ回路１５０を通してグランドＧＮＤに流れ込むため（放電）、寄生容量の両端の電位ＶＣＬはＬＯＷレベルとなり、よってインバータ回路１５１の入力がＬＯＷレベルとなるために、出力値ＹはＨＩＧＨレベルとなる。つまり、入力信号Ａの入力と出力値Ｙとが一致することとなる。また、Ｂ入力信号の入力値はＬＯＷレベルであるため、インバータ回路１４９の出力値はＨＩＧＨレベルとなるが、ＮＭＯＳ素子１５３が遮断状態であるため、他の信号線に影響を及ぼさない。入力信号Ｂの入力値を出力信号Ｙに出力する場合も同様な方法で実現できる。
以上のようにこのマルチプレクサＤＭＵＸの動作は、従来技術に記載した（図２６、図２８）通常のＣＭＯＳプロセスで構成されるマルチプレクサとほぼ同様の動作となっている。さらに、今回の構成では使用するＮＭＯＳ素子、ＰＭＯＳ素子の数が少なくて済むためにマルチプレクサとしての占有面積が減少する。
【００８０】
図１８は実施形態４の選択回路１４８の動作を示すタイムチャートであり、まず、ＣＮＴＲＥＳＥＴ端子にリセット信号を供給すると選択回路１４８は初期化される。この回路はラッチ信号ＨＤ−ＬＯＡＤを反転させた信号ＬＯＡＤＮと、ストローブ信号ＨＤ−ＳＴＢ−Ｎのそれぞれの立下りエッジで動作する。つまり、それぞれの信号の差をクロック信号として動作する回路である。出力信号Ｓ１、Ｓ２は、上記クロック信号に対して図に示すようなタイミングで動作する。
上記のような構成とすることにより、実施形態１〜３で従来のマルチプレクサを使用した場合と同様の動作を得ることができる。更にいえば、今回の構成ではＮＭＯＳ素子２個（従来の構成では２個）、ＰＭＯＳ素子１個（同２個）、インバータ回路３個（同５個）使用しており、従来の構成と比較してその占有面積は非常に小さくなる。このことは、使用するマルチプレクサの入力数が増えれば増えるほど顕著となる。
【００８１】
以上のように、実施形態４のプリントヘッドでは、マルチプレクサをダイナミック論理回路とすることで、ＬＥＤドライバＩＣの、マルチプレクサの占有面積を減らすことができるため、よりコストを抑えたドライバＩＣを構成することができる。また、例えば印刷制御部上のプログラムの暴走などにより、ＬＥＤヘッド制御信号に拘わらずＬＥＤヘッドが点灯したままとなったとする。これはアブノーマル試験などにおいて評価しておかなければならない事項であり、この状態においてＬＥＤヘッドが加熱しないことが、プリンタ（ＬＥＤヘッド）として必要な性能となる。例えば、実施形態４のプリントヘッドにおいては、マルチプレクサの出力が（有効）ＬＯＷレベルとなった場合、マルチプレクサのＬＯＷレベルは、寄生容量ＣＬに蓄えられた電荷で保持されている。しかしながらＭＯＳ回路などのリーク電流は必ず存在するため、長くても数十分も経つと、リーク電流により寄生容量ＣＬの電荷はグランドＧＮＤに流れて寄生容量ＣＬの両端の電位はＬＯＷレベルとなる。以上のことから、何らかの故障によりＬＥＤヘッド（素子）が光り続けたとしても、時間と共に消灯するため、加熱を未然に防ぐことができる。
なお、実施形態４の説明では、補正データのメモリセルを選択するときに１つのＰＭＯＳトランジスタに対して、複数のＮＭＯＳトランジスタを共通接続させているが、１つのＮＭＯＳトランジスタに対して、複数のＰＭＯＳトランジスタを共通接続させる構成であっても同様な効果が得られる。
上記各実施の形態においては被駆動素子の群を各駆動サイクル毎に選択的に駆動する装置の例として、ＬＥＤを用いた電子写真プリンタを挙げたが、他の例として例えば、サーマルプリンタにおける発熱抵抗の列を駆動する装置や表示装置における表示素子の列を駆動する装置にも本発明は適用可能である。
【００８２】
【発明の効果】
以上詳細に説明したように本発明によれば、列状に配列された複数の被駆動素子と、該被駆動素子を駆動する複数の駆動素子とを有するプリントヘッドにおいて、前記被駆動素子は、第１の電極と第２の電極を備え、前記被駆動素子の第１の電極を第１の所定数共通に接続し、前記被駆動素子の第２の電極を第２の所定数共通に接続し、前記第１の電極と前記第２の電極の組合せにより特定の被駆動素子を駆動する駆動手段と、前記被駆動素子に与えるエネルギーの補正量を記憶する複数の補正データ記憶手段と、前記複数の補正データ記憶手段から、被駆動素子に対応する特定の補正データ記憶手段を、前記第１の電極と前記第２の電極との組合せに応じて選択する補正データ選択手段とを有する構成にした。
これによりＬＥＤ素子の配列を高密度化しつつ、印刷データと共に各ＬＥＤ素子の補正データを送信する必要が無くなり、従来のダイナミック駆動方式のＬＥＤヘッドと比較して、ＬＥＤヘッドの処理をより高速化することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１のプリントヘッドの回路ブロック図である。
【図２】本発明の実施形態１のプリントヘッドの内部ブロック図である。
【図３】 本発明の実施形態１のプリントヘッドの動作タイムチャートである。
【図４】図３Ａ部の動作タイムチャートである。
【図５】本発明の実施形態１のプリントヘッドの印刷駆動時の動作タイムチャートである。
【図６】本発明の実施形態２のプリントヘッドの内部ブロック図である。
【図７】本発明の実施形態２のプリントヘッドの動作タイムチャートである。
【図８】図７Ａ部の動作タイムチャートである。
【図９】本発明の実施形態２のプリントヘッドの印刷駆動時の動作タイムチャートである。
【図１０】本発明の実施形態３の第１形態のプリントヘッドの内部ブロック図である。
【図１１】本発明の実施形態３の第１形態プリントヘッドの内部ブロック図である。
【図１２】本発明の実施形態３のプリントヘッドの動作タイムチャートである。
【図１３】図１２Ａ部の動作タイムチャートである。
【図１４】本発明の実施形態３のプリントヘッドの印刷駆動時の動作タイムチャートである。
【図１５】本発明の実施形態４のプリントヘッドの内部ブロック図である。
【図１６】実施形態４のダイナミック論理回路を用いたＭＵＸの構成図である。
【図１７】実施形態４のダイナミック論理回路を用いたＭＵＸの動作タイムチャートである。
【図１８】実施形態４の選択回路の動作タイムチャートである。
【図１９】従来の電子写真プリンタの御回路ブロック図である。
【図２０】従来の電子写真プリンタの印刷動作時のタイムチャートである。
【図２１】従来の電子写真プリンタの各ライン印刷時タイムチャートである。
【図２２】従来の電子写真プリンタのＬＥＤドライバＩＣ内部回路図である。
【図２３】従来の電子写真プリンタのＬＥＤ発光パワーのバラツキを示す図である。
【図２４】従来の電子写真プリンタのダイナミック駆動方式のＬＥＤヘッドの構成図である。
【図２５】従来の論理回路を用いたＭＵＸの構成図である。
【図２６】従来の論理回路を用いたＭＵＸの動作タイムチャートである。
【図２７】従来のＮＭＯＳ、ＰＭＯＳ素子を用いたＭＵＸの構成図である。
【図２８】従来のＮＭＯＳ、ＰＭＯＳ素子を用いたＭＵＸの動作タイムチャートである。
【符号の説明】
１ 印刷制御部
２ ＬＥＤヘッド
３ ＬＥＤアレイ
４ アノードドライバＩＣ
５ カソードドライバＩＣ
Claims (9)
- 列状に配列された複数の被駆動素子と、該被駆動素子を駆動する複数の駆動素子とを有するプリントヘッドにおいて、
前記被駆動素子は、第１の電極と第２の電極を備え、
前記被駆動素子の第１の電極を第１の所定数共通に接続し、
前記第１の電極と前記第２の電極の組合せにより特定の被駆動素子を駆動する駆動手段と、
前記被駆動素子に与えるエネルギーの補正量を示す補正データを記憶する複数の補正データ記憶手段と、
前記複数の補正データ記憶手段から、被駆動素子に対応する特定の補正データ記憶手段を、前記第１の電極と前記第２の電極との組合せに応じて選択する補正データ選択手段と、
入力されたデータを順次シフトさせて保持するシフトレジスタと、
前記シフトレジスタに接続され、該シフトレジスタに保持されたデータを一時保持するラッチとを有し、
前記ラッチは、一時保持されたデータが印刷データである場合は前記駆動手段に対して、前記補正データである場合は前記補正データ記憶手段に対して選択的に出力し、
前記駆動手段は、前記ラッチに一時保持された前記印刷データと、前記補正データ記憶手段に記憶された前記補正データとに基づいて、前記補正データ記憶手段に対応する前記被駆動素子を駆動することを有することを特徴とするプリントヘッド。 - 前記補正データ記憶手段は、
共通接続される前記複数の被駆動素子の各々に対応させた補正データの下位ビットを記憶する第１の記憶部と、
前記補正データの上位ビットを記憶する第２の記憶部とを有し、
該第２の記憶部と、該第２の記憶部に共通して対応する複数の被駆動素子の各々に対応する第１の記憶部との組合せにより、被駆動素子各々の補正データを表す請求項１に記載のプリントヘッド。 - 前記補正データ選択手段の各々は、１つの第１チャネル型ＭＯＳトランジスタと、
これに共通接続された複数の第２のチャネル型ＭＯＳトランジスタとの組で構成され、
前記第１チャネル型ＭＯＳトランジスタと前記第２のチャネル型ＭＯＳトランジスタとは、所定の時間差をもって、排他的にオンさせることを特徴とする請求項１または請求項２に記載のプリントヘッド。 - 前記被駆動素子が発光素子であることを特徴とする請求項１から請求項３に記載のプリントヘッド。
- 前記発光素子がＬＥＤであることを特徴とする請求項４記載のプリントヘッド。
- 前記被駆動素子が発熱素子であることを特徴とする請求項１から請求項３に記載のプリントヘッド。
- 請求項１から請求項６に記載のプリントヘッドを用い、制御部に記憶された各被駆動素子に対する補正データを前記プリントヘッドに転送することを特徴とす
る画像形成装置。 - 列状に配列された複数のＬＥＤと、該ＬＥＤを駆動する複数の駆動素子とを有するプリントヘッドにおいて、
前記ＬＥＤは、第１の電極と第２の電極を備え、
前記ＬＥＤの第１の電極を第１の所定数共通に接続し、
前記第１の電極と前記第２の電極の組合せにより特定のＬＥＤを駆動する駆動手段と、
前記ＬＥＤに与えるエネルギーの補正量を示す補正データを記憶する複数の補正データ記憶手段と、
前記複数の補正データ記憶手段から、ＬＥＤに対応する特定の補正データ記憶手段を、前記第１の電極と前記第２の電極との組合せに応じて選択する補正データ選択手段と、
入力されたデータを順次シフトさせて保持するシフトレジスタと、
前記シフトレジスタに接続され、該シフトレジスタに保持されたデータを一時保持するラッチとを有し、
前記ラッチは、一時保持されたデータが印刷データである場合は前記駆動手段に対して、補正データである場合は前記補正データ記憶手段に対して選択的に出力し、
前記駆動手段は、前記ラッチに一時保持された前記印刷データと、前記補正データ記憶手段に記憶された前記補正データとに基づいて、前記補正データ記憶手段に対応する前記被駆動素子を駆動することを特徴とするプリントヘッド。 - 請求項８に記載のプリントヘッドを用い、制御部に記憶された各被駆動素子に対する補正データを前記プリントヘッドに転送することを特徴とする画像形成装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001048431A JP3824872B2 (ja) | 2001-02-23 | 2001-02-23 | プリントヘッド及び画像形成装置 |
| US10/076,294 US6683638B2 (en) | 2001-02-23 | 2002-02-19 | Print head and image forming apparatus using multiplexed compensation data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001048431A JP3824872B2 (ja) | 2001-02-23 | 2001-02-23 | プリントヘッド及び画像形成装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002248805A JP2002248805A (ja) | 2002-09-03 |
| JP2002248805A5 JP2002248805A5 (ja) | 2005-03-03 |
| JP3824872B2 true JP3824872B2 (ja) | 2006-09-20 |
Family
ID=18909702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001048431A Expired - Lifetime JP3824872B2 (ja) | 2001-02-23 | 2001-02-23 | プリントヘッド及び画像形成装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6683638B2 (ja) |
| JP (1) | JP3824872B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724895B1 (en) | 1998-06-18 | 2004-04-20 | Supersensor (Proprietary) Limited | Electronic identification system and method with source authenticity verification |
| US7137000B2 (en) * | 2001-08-24 | 2006-11-14 | Zih Corp. | Method and apparatus for article authentication |
| US20050190255A1 (en) * | 2004-02-16 | 2005-09-01 | Seiko Epson Corporation | Line head and image formation apparatus employing the same |
| US9296214B2 (en) | 2004-07-02 | 2016-03-29 | Zih Corp. | Thermal print head usage monitor and method for using the monitor |
| JP4536523B2 (ja) * | 2005-01-11 | 2010-09-01 | 株式会社沖データ | 画像形成装置 |
| US8721203B2 (en) * | 2005-10-06 | 2014-05-13 | Zih Corp. | Memory system and method for consumables of a printer |
| US8184332B2 (en) * | 2006-03-06 | 2012-05-22 | Seiko Epson Corporation | Image forming apparatus and method for correcting density irregularities |
| JP4995474B2 (ja) | 2006-03-31 | 2012-08-08 | 株式会社沖データ | 駆動装置並びにこれを用いたｌｅｄヘッド及び画像形成装置 |
| KR100772842B1 (ko) * | 2006-08-22 | 2007-11-02 | 삼성전자주식회사 | 데이터 패쓰 조절기능을 갖는 반도체 메모리 장치 |
| JP5315618B2 (ja) * | 2007-02-23 | 2013-10-16 | 富士ゼロックス株式会社 | 記録装置の発光量調整装置、記録装置の発光量調整方法 |
| JP4837611B2 (ja) * | 2007-03-30 | 2011-12-14 | 株式会社沖データ | 半導体装置及びプリントヘッド |
| JP5580981B2 (ja) * | 2008-11-21 | 2014-08-27 | ラピスセミコンダクタ株式会社 | 半導体素子及び半導体装置 |
| JP4988893B2 (ja) * | 2010-03-26 | 2012-08-01 | 株式会社沖データ | 駆動回路、駆動装置及び画像形成装置 |
| JP7324093B2 (ja) * | 2019-09-02 | 2023-08-09 | キヤノン株式会社 | 駆動装置および記録装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166757A (en) * | 1995-06-30 | 2000-12-26 | Kyocera Corporation | Led head |
| JP3124230B2 (ja) * | 1995-08-11 | 2001-01-15 | 株式会社沖データ | 駆動装置 |
-
2001
- 2001-02-23 JP JP2001048431A patent/JP3824872B2/ja not_active Expired - Lifetime
-
2002
- 2002-02-19 US US10/076,294 patent/US6683638B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020118269A1 (en) | 2002-08-29 |
| US6683638B2 (en) | 2004-01-27 |
| JP2002248805A (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3824872B2 (ja) | プリントヘッド及び画像形成装置 | |
| JP3732345B2 (ja) | 駆動回路、ｌｅｄヘッド及びプリンタ | |
| JP4682231B2 (ja) | 光プリントヘッドおよび画像形成装置 | |
| JP3124230B2 (ja) | 駆動装置 | |
| JP3709470B2 (ja) | 画像記録装置 | |
| US8184139B2 (en) | Redundance control of temperature compensation for a LED printhead | |
| US8390657B2 (en) | Driver circuit, optical print head, and image forming apparatus | |
| WO2000076776A1 (fr) | Tete d'impression thermique | |
| JP4929794B2 (ja) | 光書込みヘッド | |
| JP5647532B2 (ja) | 演算増幅器、駆動回路、駆動装置、および画像形成装置 | |
| JP4963898B2 (ja) | 駆動装置、ｌｅｄヘッド、及び画像形成装置 | |
| JP2018134820A (ja) | 光書込み装置およびそれを備える画像形成装置 | |
| JP3256225B2 (ja) | Ｌｅｄアレイ・プリンタ | |
| JP4550958B2 (ja) | 駆動回路 | |
| US8723903B2 (en) | Drive device, LED array, LED head, and image forming apparatus provided therewith | |
| JP2007210235A (ja) | 駆動装置、ｌｅｄヘッド、及び画像形成装置 | |
| JP3761416B2 (ja) | アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置 | |
| JP4681344B2 (ja) | 駆動回路、プリントヘッド、及びそれを用いた画像形成装置 | |
| JP2024030133A (ja) | 露光装置及び画像形成装置 | |
| JP2006305892A5 (ja) | ||
| JP5572341B2 (ja) | 光プリントヘッド及び画像形成装置 | |
| US7242416B2 (en) | Optical head | |
| JP2020104479A (ja) | 記録素子基板、液体吐出ヘッド及び記録装置 | |
| US20130314473A1 (en) | Thick film print head structure and control circuit | |
| JP6468920B2 (ja) | 発光駆動回路及び画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040401 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3824872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |