JP4550958B2 - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP4550958B2 JP4550958B2 JP32526599A JP32526599A JP4550958B2 JP 4550958 B2 JP4550958 B2 JP 4550958B2 JP 32526599 A JP32526599 A JP 32526599A JP 32526599 A JP32526599 A JP 32526599A JP 4550958 B2 JP4550958 B2 JP 4550958B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- led
- driver
- driving
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
- B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【発明の属する技術分野】
本発明は、被駆動素子の群、例えば光源に発光ダイオード(以下LEDという)を用いた電子写真プリンタにおけるLEDの列、サーマルプリンタにおける発熱抵抗体の列、表示装置における表示装置の列を選択的に、かつサイクリックに駆動する駆動回路に関する。
【0002】
【従来の技術】
従来、例えば電子写真プリンタにおいては、帯電した感光体ドラムにプリント情報に応じて選択的に光照射して静電潜像を形成し、該静電潜像にトナーを付着させて現像を行ってトナー像を形成し、該トナー像を用紙に転写し、定着させるようになっている。なお、以下、被駆動素子の群が電子写真プリンタに用いられたLEDの列であるとして説明する。
【0003】
図9は従来の電子写真プリンタのプリンタ制御回路を示すブロック図、図10は従来の電子写真プリンタのタイムチャートである。
図9、図10において、印刷制御部1は、マイクロプロセッサ、ROM、RAM、入出力ポート、タイマ等によって構成され、プリンタの印字部の内部に配設される。印刷制御部1は、図示しない上位コントローラからの制御信号SG1、ビデオ信号(ドットマップデータを一次元的に配列したもの)SG2等によってプリンタ全体をシーケンス制御し、印刷動作を行う。
【0004】
制御信号SG1によって印刷指示を受信すると、印刷制御部1は、先ず定着器温度センサ23によってヒータ22aを内蔵した定着器22が使用可能な温度範囲にあるか否かを検出し、該温度範囲になければヒータ22aに通電し、使用可能な温度まで定着器22を加熱する。次に、印刷制御部1は、ドライバ2を介して現像・転写プロセス用モータ(PM)3を回転させ、同時にチャージ信号SGCによって帯電用高圧電源25をオンにし、現像器27の帯電を行う。
【0005】
そして、セットされている図示しない用紙の有無および種類が用紙残量センサ8、用紙サイズセンサ9によって検出され、該用紙に合った用紙送りが開始される。ここで、用紙送りモータ(PM)5はドライバ4を介して双方向に回転させることが可能であり、最初に逆回転させて、用紙吸入口センサ6が検知するまで、セットされた用紙を予め設定された量だけ送る。続いて、用紙送りモータ5を正回転させて用紙をプリンタ内部の印刷機構内に搬送する。
【0006】
印刷制御部1は、用紙が印刷可能な位置まで到達した時点において、上位コントローラに対してタイミング信号SG3(主走査同期信号、副走査同期信号を含む)を送信し、ビデオ信号SG2を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部1に受信されたビデオ信号SG2は、印字データ信号HD−DATAとしてLEDヘッド19に転送される。LEDヘッド19はそれぞれ1ドット(ピクセル)の印字のために設けられたLED素子を複数個線上に配列したものである。
【0007】
そして、印刷制御部1は1ライン分のビデオ信号を受信すると、LEDヘッド19にラッチ信号HD−LOADを送信し、印字データ信号HD−DATAをLEDヘッド19内に保持させる。これにより印刷制御部1は上位コントローラから次のビデオ信号SG2を受信している最中においても、LEDヘッド19に保持した印字データ信号HD−DATAについて印刷することができる。なお、HD−CLKは印字データ信号HD−DATAをLEDヘッド19に送信するためのクロック信号である。
【0008】
ビデオ信号SG2の送受信は、印刷ライン毎に行われる。LEDヘッド19によって印刷される情報は、マイナス電位に帯電させられた図示しない感光体ドラム上において電位の上昇したドットとして潜像化される。そして、現像器27において、マイナス電位に帯電させられた画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。
【0009】
その後、該トナー像は転写器28に送られ、一方、転写信号SG4によって転写用高圧電源26がプラス電位としてオンになり、転写器28は感光体ドラムと転写器28との間隔を通過する用紙上にトナー像を転写する。
【0010】
転写されたトナー像を有する用紙は、ヒータ22aを内蔵する定着器22に当接して搬送され、該定着器22の熱によって用紙に定着される。このトナー像が定着された画像を有する用紙は更に搬送されて、プリンタの印刷機構から用紙排出口センサ7を通過してプリンタ外部に排出される。
【0011】
印刷制御部1は用紙サイズセンサ9、用紙吸入口センサ6の検知に対応して、用紙が転写器28を通過している間だけ転写用高圧電源26からの電圧を転写器28に印加する。そして、印刷が終了し、用紙が用紙排出口センサ7を通過すると、帯電用高圧電源25による現像器27への電圧の印加を終了し、同時に現像、転写プロセス用モータ3の回転を停止させる。
更に印刷を行う場合には、以後、上記の動作を繰り返す。
【0012】
次に、LEDヘッド19について説明する。図11は従来のLEDヘッドの回路図である。図11に示すように、印字データ信号HD−DATAはクロック信号HD−CLKと共にLEDヘッド19に入力され、例えばA4サイズの用紙に印刷可能であり1インチ当たり600ドットの解像度を持つプリンタにおいては、4992ドット分のビットデータがフリップフロップ回路FF1 、FF2 、…、FF4992から成るシフトレジスタ中を順次転送される。次に、ラッチ信号HD−LOADがLEDヘッド19に入力され、上記ビットデータは各ラッチ回路LT1 、LT2 、…、LT4992にラッチされる。続いて、ビットデータと印刷駆動信号HD−STB−Nとによって、発光素子LD1 、LD2 、…、LD4992のうち、High(高)レベルであるドットデータに対応するものが点灯される。なお、G0 はインバータ回路、G1 、G2 、…、G4992はプリバッファ回路、Tr1 、Tr2 、…、Tr4992はスイッチ素子、VDDは電源である。
【0013】
図12は従来のLEDヘッド内部の構成を示すブロック図である。
図中、一点鎖線で囲まれる部分はLEDアレイチップを駆動するドライバIC11を示す。
図12において、本従来の技術のLEDヘッド19は、192個のLED素子が配列されたLEDアレイチップ(以下LEDアレイ10と記す)とドライバIC11とが、それぞれ26個整列したものとする。LEDヘッド19は26個のLEDアレイ10及び26個のドライバIC11と、各ドライバIC11に所定の基準電圧VREF を供給する基準電圧発生回路12とを有する。各ドライバIC11は同一回路により構成され、隣接するドライバIC11とカスケードに接続されている。
【0014】
即ち、ドライバIC11の回路は、192個のフリップフロップ回路より構成されて印刷データ(以下HD−DATA信号と記す)を、クロック信号(以下HD−CLK信号と記す)に同期させてシフト入力させる様に構成されたシフトレジスタ13と、シフトレジスタ13の出力信号をラッチ信号(以下HD−LOAD信号と記す)によりラッチするラッチ回路14と、負論理信号であるストローブ信号(以下HD−STB−Nと記す)を論理反転させるインバータ回路15と、ラッチ回路14とインバータ回路15との出力信号を入力して論理積をとる論理積回路(以下AND回路16と記す)と、AND回路16の出力により電源VDDから駆動電流をLEDアレイ10に供給するLED駆動回路17と、LED駆動回路17に、駆動電流が一定となる様に指令電圧を発する、制御電圧発生回路20とを備えている。
【0015】
前記HD−DATA、HD−CLK、HD−LOAD、HD−STB−Nの各信号は印刷時に印刷制御部1から送られてくる。
【0016】
図11のLEDヘッド19を使用するプリンタにおいては、LEDヘッド19のすべての発光素子LD1 、LD2 、…、LD4992が印刷駆動信号HD−STB−Nにより同時に、同一の時間駆動されるので、各発光素子LD1 、LD2 、…、LD4992ごとに配設されたスイッチ素子Tr1 、Tr2 、…、Tr4992や発光素子LD1 、LD2 、…、LD4992などの特性にバラツキがあると、各印刷ドットごとの発光強度にもバラツキが発生してしまう。その結果、感光体ドラム上に形成される静電潜像の各ドットの大きさに差を生じ、実際に印刷される画像の各ドットの大きさにも差が生じることになる。
【0017】
図13は従来のLEDヘッドの構成と各LED素子毎のLED駆動電流のバラツキとを対比させて描いた説明図である。
DRV1〜DRV26はLEDアレイチップCHP1〜CHP26をそれぞれ駆動さるためのドライバICである。
【0018】
図13においてLEDアレイ10(CHP1等)にはそれぞれ192個のLED素子が集積されており、各LED素子とドライバICの出力端子とはワイヤーボンディングによって後述する図16のように接続されている。
【0019】
図13ではドライバIC1チップ当たり192個のLED素子が駆動でき、これら26チップ分がカスケードに接続され、外部より入力される印字データをシリアルに転送することができるものとしている。
【0020】
図13において、DRV1〜DRV26のドライバICの各LED素子は、それぞれ同一の(均一な)駆動電流となることが望ましいが、半導体製造プロセスに起因する問題により駆動電流にバラツキを生じてしまう。これにより上記のLED光量(発光パワー)にバラツキを生じ、感光体ドラムの露光時に露光エネルギーのムラとなって現れ、現像後にはドットの大きさのバラツキとなる。
【0021】
文字等からなる画像を印刷する場合には、ドットの大きさに差があってもほとんど無視することができるが、写真等の画像を印刷する場合にはドットの大きさに差があると印刷濃度にバラツキを生じ、印刷品位が低下してしまうので望ましくない。このため、ドライバICチップ内での駆動電流のバラツキがΔI 以内となるような品を選別して使用している。
【0022】
図14は図11におけるプリバッファ部(G1 、G2 、…G4992)とその周辺回路との接続関係を示す説明図である。
図14において、破線にて囲まれた部分がG1 、G2 、…G4992に相当しており、図14では代表してLED素子1(すなわちLT1 、G1 、Tr1 、LD1 )等で構成される回路部)について記載されている。
【0023】
ここで、G1 のうち、AD1 はAND回路、TP1 はPチャネルMOSトランジスタ、TN1 はNチャネルMOSトランジスタである。また、図14において一点鎖線にて囲まれる部分は(図11のLEDヘッド19には図示していない)制御電圧発生回路20であって、ドライバICチップ毎に1回路ずつ設けられている。
【0024】
21は演算増幅器でその出力電圧がVcontrolなる電位として図中に記載されている。Rrefは抵抗、M0はPチャネルMOSトランジスタで、図11のTr1 、Tr2 、…、Tr4992等とはゲート長が相等しいサイズとなる様に構成されている。VREF は図12で示される基準電圧発生回路12より発生される基準電圧であり、演算増幅器21の反転入力端子に接続される。
【0025】
演算増幅器21と、PチャネルMOSトランジスタM0と、抵抗Rrefによる回路でフィードバック制御回路を構成しており、抵抗Rrefに流れる電流すなわちPチャネルMOSトランジスタM0に流れる電流はVDD電圧に依らず、基準電圧VREF と抵抗Rrefの値のみにより決定される構成としている。
【0026】
図15は公知技術(例えば特開平6−297765)によって構成された従来のドライバICの概略レイアウトを示す説明図であって、長方形に構成されたドライバIC11の一方の長辺側端部には、印字データHD−DATA、クロック信号HD−CLK、ラッチ信号HD−LOAD、あるいはストローブ信号HD−STB−Nなどをそれぞれ入力する入力電極31が複数配列され、他方の長辺側端部にはLED素子を駆動するためのLED駆動電極32が二列に千鳥配置されている。
【0027】
このドライバIC11には、入力電極31側からLED駆動電極32へ向けて、シフトレジスタ33と、ラッチ回路34と、ロジック回路のAND回路とインバータ回路などから成るプリバッファ回路35と、PチャネルMOSトランジスタからなるLED駆動用トランジスタ37などが順に配列されている。
【0028】
これらシフトレジスタ33、ラッチ回路34、プリバッファ回路35、LED駆動用トランジスタ37、LED駆動電極32などはドライバIC11の長手方向に上記と同順に、LED駆動用電極32の配列ピッチとほぼ等しいピッチで配列され、それぞれの回路要素には、図示しない配線により入力電極31側から各種制御信号が供給される構成となっている。
【0029】
また、プリバッファ回路35とLED駆動用トランジスタ37との間には、該プリバッファ回路35とLED駆動トランジスタ37の列に平行に、Wなる幅の帯状のアルミ配線で構成されたLED駆動用電源電極36(以下電源電極36とする)が設けられている。帯状のアルミの電源電極36には、外部からLED駆動用電源電圧VDDHを供給するための複数(本図では3個)の電極パッド38を有している。
【0030】
図15におけるドライバIC11においては、ドライバIC11の1チップ当たり192個のLED素子を駆動する構成となっており、LED駆動電極32の電極パッドの端子にDO1、DO2、…、DO191、DO192なる端子名が付与されている。図15においては帯状の電源電極36のDO32、DO96、DO160に対応する位置に、前記した外部からLED駆動用電源電圧VDDHを供給するための電極パッド38が配置されている。
【0031】
図16は従来のドライバICを搭載するLEDヘッド基板を示す断面図である。11はドライバICである。32は駆動電極であって、ドライバIC11上に形成されたアルミパターンからなるパッドから、ボンディングワイヤー41により図示しないLEDアレイチップへ接続される。
【0032】
38は電極パッドであって、ドライバIC11上に形成されたLED駆動用電源電極36の上に配設されている。31はアルミ電極からなる入力電極である。
40はボンディングワイヤーであって、ドライバIC11の電極パッド38及び入力電極31と図示しないプリント配線板の電極とを接続するためのものである。
【0033】
図17は図15におけるLEDアレイとドライバIC(破線部)の等価回路の要部を示す説明図であって、ドライバIC1個あたり192個のLED素子を駆動する場合を示している。D1、D2、…、D192はLED素子で、図14におけるLD1 に相当するものである。M1、M2、…、M192はLED駆動用のPチャネルMOSトランジスタであって、図14におけるTr1 に相当するものである。
【0034】
R201、R202、R203は抵抗であって、図16におけるLED駆動用電源を供給するボンディングワイヤーのワイヤー抵抗をモデル化したものである。S1、S2、…、S192はトランジスタM1、M2、…、M192のソース端子位置を示すノード番号であって、各ノード間の抵抗がR1、R2、…、R191として記載されている。
【0035】
図15におけるドライバIC11のレイアウトにおいては、電源電極36はLED駆動電極32の電極パッドの端子DO32とDO96とDO160の近傍にそれぞれ配置されているので、R201、R202、R203はM32とM196およびM160のソース端子すなわちノードS32と、ノードS96と、ノードS160とにそれぞれ接続されている。
【0036】
一方、M1、M2、…、M192のドレーン端子はそれぞれLED素子D1、D2、…、D192のアノード電極に接続される。M1、M2、…、M192のゲート端子は図示しない制御回路に接続されており、LED素子駆動時に必要とするLED素子駆動電流である、IO の値に応じて決まる一定のゲート・ソース間電圧が前記制御回路によって発生させられる。このような制御回路は、例えば図14に示されたような回路によって構成されるものである。
【0037】
またM0は駆動電流の基準となるIrefを作成するための基準トランジスタであり、M1〜M192と同一列に配置され、本構成ではM1に隣接して配置され、図15においては黒色で示されている。R0、R1、…、R191等は図15のドライバICのLED素子駆動用の幅Wなる帯状の電源電極36の配線の配線抵抗をモデル化したものである。
【0038】
【発明が解決しようとする課題】
図17において、LEDアレイの各LED素子を駆動する駆動電流値は、ドライバICのチップ端部に配置された基準トランジスタM0に流れる電流Irefにより決定される。
【0039】
図13より明らかな様に、隣接するLED素子間では駆動電流値のバラツキは小さい。また、同一ドライバIC内において駆動電流は、LED素子の位置により単調増加や単調減少する様にバラつく傾向がある。
【0040】
このため、基準トランジスタに隣接するLED素子であるLED素子DO1(すなわち、トランジスタM1)に流れる電流IO が、LED駆動のための電流値の基準となっていて、この電流値を一定に定める様に各ドライバIC内の制御回路により制御される。また、同一ドライバICチップ内での電流バラツキがΔI以内となるように、ドライバICを選別して使用しているため、同一ドライバICチップ内におけるバラツキ範囲はΔI である。
【0041】
図13において、各ドライバICの各LED素子毎に駆動電流バラツキが発生しているものの、図中LED素子1等のDO1端子における電流値は一定値Iになるよう制御されていることが判る。
【0042】
この様に、ドライバICの特定のLED素子の駆動電流値は、ドライバIC各チップ毎にはそれぞれ等しくなるものの、LEDヘッドの全ドライバIC間においては、単調増加や単調減少といったバラツキの傾向によりLED素子の駆動電流のバラツキの範囲が2ΔIとなってしまうという問題点があった。
【0043】
【課題を解決するための手段】
上記課題を解決するために本発明で設けた解決手段は、長手方向に配設された複数の発光素子と、複数の発光素子の各々の一端と接続され、他端が複数の発光素子と併設され長手方向に延在して設けられた駆動用電源電極と接続され、複数の発光素子へ駆動電流を供給する複数の駆動素子と、複数の駆動素子の各々の制御端と各々接続されたプリバッファに制御電圧を供給する制御電圧発生回路とを有し、制御電圧発生回路は、第1基準電圧が入力される第1入力端と第2基準電圧が入力される第2入力端とプリバッファに制御電圧を供給する出力端を備えた演算増幅器と、駆動素子と同一列に配置され制御端が演算増幅器の出力端と接続されて駆動素子の駆動電流の基準となる基準電流を生成する基準電流発生素子とを備え、基準電流により駆動素子の駆動電流値を決定する駆動回路であって、基準電流発生素子を駆動素子列の中央部に配置すると共に基準電流発生素子の一端に駆動用電源電極の中央部から電源が供給され、基準電流発生素子の他端から基準電流を抵抗を介して流すことにより第2基準電圧を生成して演算増幅器の第2入力端に第2基準電圧として供給することにより演算増幅器の出力端に制御電圧を発生させることを特徴とするものである。
【0044】
上記構成によれば、基準電流発生素子を、駆動素子列の中心部に配置したことにより、各被駆動素子を駆動する駆動素子の駆動電流のバラツキ範囲の中心が、各ドライバICチップ間でそれぞれ等しくなり、また駆動電流のバラツキの範囲がそれぞれ各ドライバICチップ間で同じであれば、駆動電流のバラツキの範囲は全てのドライバICチップ間において等しくなる。その結果、LEDヘッド全体での駆動電流のバラツキの範囲を従来よりも減少させることができる。
【0045】
【発明の実施の形態】
以下、本発明の実施の形態を図面にしたがって説明する。なお各図面に共通する要素には同一の符号を付す。
【0046】
第1の実施の形態
図1は第1の実施の形態のドライバICの概略レイアウトを示す説明図であって、図15に対応するものである。図1において図15と共通する部分については同じ符号を付して説明を省略する。
図1における図15との相違は、LED駆動用電源電圧の検出位置をLED駆動端子DO1からドライバIC11のチップの中心であるDO96付近に移動した点である。これにより、図15のM0で示される基準トランジスタは、図1においてはドライバIC11のチップ中心部に移動して黒色で示してある。
【0047】
図2は図1におけるLEDアレイとドライバIC(破線部)の等価回路の要部を示す説明図であって、図17に対応するものである。LED駆動用電源電圧の検出位置がノードS96に変更されている。図3は第1の実施の形態のプリバッファ部とその周辺回路との接続関係を示す説明図であり、図14に対応するものであって、基準電流Irefを流す基準トランジスタM0のソース端子が、LED駆動電極32の電極パッドの端子DO96付近のVDDHラインに接続されていることを示している。
【0048】
次に上記構成における被駆動素子の群であるLEDアレイ10の被駆動素子である各LED素子を駆動する動作について説明する。図2はドライバIC1個あたり192個のLED素子を駆動する場合を示している。
【0049】
D1、D2、…、D192はLED素子で、図3におけるLD1 に相当するものである。M1、M2、…、M192はLED駆動用のPチャネルMOSトランジスタであって、図3におけるTr1 に相当するものである。
【0050】
R201、R202、R203は抵抗であって、図16におけるLED駆動用電源を供給するボンディングワイヤーのワイヤー抵抗をモデル化したものである。
【0051】
S1、S2、…、S192はトランジスタM1、M2、…、M192のソース端子位置を示すノード番号であって、各ノード間の抵抗がR1、R2、…、R191として記載されている。
【0052】
図1におけるドライバIC11のレイアウトにおいては、LED駆動用電源電極36の電極パッド38はLED駆動電極32の電極パッドの端子DO32、DO96とDO160の近傍に配置されているので、R201と、R202と、R203とはM32と、M96と、M160のソース端子すなわちノードS32と、ノードS96と、ノードS160にそれぞれ接続されている。
一方、M1、M2、…、M192のドレーン端子はそれぞれLED素子D1、D2、…、D192のアノード電極に接続される。
【0053】
M1、M2、…、M192のゲート端子は図示しない制御回路に接続されており、LED駆動時に必要とするLED駆動電流であるIO の値に応じて決まる一定のゲート・ソース間電圧が前記制御回路によって発生させられる。このような制御回路は、図3に示されたような回路によって構成されるものである。
【0054】
R0、R1、…、R191等は図1のドライバIC11の幅Wなる帯状のLED駆動用電源電極36の配線の配線抵抗をモデル化したものである。
LED駆動のための制御電圧Vcontrolは、図3の制御回路により発生され、また基準トランジスタM0に流れる電流Irefは基準電圧であるVREF と抵抗Rrefとから決定されるように制御される。
【0055】
いま、着目するLED素子の印刷データがHighレベルであって、該LED素子の点灯を指令するものであったとする。このデータ信号HD−DATAは図12のシフトレジスタ13によりドライバIC11内部を転送される。このために、1ラインのドット数を転送するに必要な所定のクロック数分、クロック信号HD−CLKが印刷制御部1より発生してLEDヘッド19へ送られる。
【0056】
1ライン分のデータ転送が完了すると、印刷制御部1よりラッチ信号HD−LOADが発生する。これにより、シフトレジスタ13のデータはラッチ回路14にラッチされる。次いで、LED駆動を指令する信号であるストローブ信号HD−STB−Nが印刷制御部1より発生する。
【0057】
図3において、ラッチ回路LT1 にHighレベルの信号ラッチされた後、ストローブ信号HD−STB−Nが発生すると、インバータ回路G0 により論理反転し、正論理のストローブ信号とされて、AND回路AD1 により論理積された信号が出力される。いまの場合では、AND回路AD1 の出力はLowからHighレベルへと遷移することになる。
【0058】
AND回路AD1 の出力信号は、PチャネルMOSトランジスタTP1 とNチャネルMOSトランジスタTN1 とで構成されたインバータ回路15へ入力される。そのため、このインバータ回路15の出力信号はHighレベルからLowレベルへと遷移して、ほぼVDDHに等しい電位からほぼVcontorlに等しい電位まで下降させられる。これによりPチャネルMOSトランジスタTr1 のゲート電位はVcontrolに等しいものとなり、PチャネルMOSトランジスタTr1 はONして、LED素子の駆動電流が発生することになる。
【0059】
いま、PチャネルMOSトランジスタTr1 のゲート長とゲート幅をそれぞれL、Wと符号する。さらに、PチャネルMOSトランジスタM0のゲート幅をWrefと符号する。また、PチャネルMOSトランジスタM0のゲート長はPチャネルMOSトランジスタTr1 のLに等しく設定されている。
【0060】
このとき、2つのPチャネルMOSトランジスタTr1 とM0のゲート・ソース間電圧Vgsは等しいので、LED駆動電流IO と基準電流Irefとの間には次の数式1、数式2が成り立つ。
【0061】
IO =β×(W/L)×(Vgs−Vt)2 ・・・(1)
Iref=β×(Wref/L)×(Vgs−Vt)2 ・・・(2)
なお、VtはMOSトランジスタの閾値電圧であり、2つのPチャネルMOSトランジスタTr1 とM0とが隣接して配置される場合には両者のそれは殆ど等しいため、同一の符号を付してある。またβは比例定数であり、先の場合と同様の条件が成り立つとの前提のもとに同じ記号を付してある。
【0062】
上式より明らかな様に、LED駆動電流IO と基準電流Irefとの比は以下に示す数式3の関係が成り立っている。
【0063】
IO /Iref=W/Wref=K・・・(3)
ここで両者の比(ミラー比)をKと記号した。
さて図1に戻ると、基準電流Irefを発生するための基準トランジスタM0はドライバIC11の中心部に配置されている。このため、前式の比例定数βやMOSトランジスタの閾値VtがドライバIC11のチップ内の位置関係によりそれぞれ多少ずつ変動することにより、ドライバIC11の駆動電流がLED素子毎にバラつくとしても、バラツキの中心はドライバIC11のチップの中心部となることが期待できる。
【0064】
いまLED素子の駆動電流の基準となる基準電流Irefは、ドライバIC11のチップの中心部に配置された基準トランジスタM0により決定される。
図4は、このことを説明する図であって、各LED素子を駆動するLED駆動要トランジスタ37の閾値電圧VtがLED素子毎に変動することにより生じる駆動電流バラツキ(一点鎖線で示す)範囲の中心が、各ドライバIC11チップ間でそれぞれ等しくなり、また駆動電流のバラツキの範囲はそれぞれ各ドライバIC11チップ間で同じであるのでその範囲も全てのドライバIC11チップ間においてΔI となって、すなわち駆動電流のバラツキの範囲がそれぞれ各ドライバIC11チップ間で等しいものになっている。なお、図4は第1の実施の形態のLEDヘッドの構成と各LED素子毎のLED駆動電流のバラツキとを対比させて描いた説明図である。
【0065】
以上第1の実施の形態においては、図4において説明したように、本構成をとることにより、図の一点鎖線で示す各LED素子を駆動するLED駆動用トランジスタ37の駆動電流のバラツキ範囲の中心が、各ドライバIC11チップ間でそれぞれ等しくなり、また駆動電流のバラツキの範囲はそれぞれ各ドライバIC11チップ間で同じであるので駆動電流のバラツキの範囲も全てのドライバIC11チップ間においてΔI となって、すなわち駆動電流のバラツキの範囲がそれぞれ各ドライバICチップ間で等しいものになる。その結果、LEDヘッドの全ドライバIC11間において各LED素子の駆動電流のバラツキの範囲を2ΔIからΔI へと、従来よりも1/2に減少させることが可能になる。
【0066】
第2の実施の形態
次に本発明の第2の実施の形態について図面を参照しながら説明する。なお、上記第1の実施の形態と同様な部分には同一符号を付してその説明は省略する。
図5は第2の実施の形態のドライバICの概略レイアウトを示す説明図であって、第1の実施の形態における図1に対応するものである。
図1との相違点は、第1の実施の形態における基準電流発生用の基準トランジスタM0が1個であったのを2個にし、更にドライバIC11チップの長辺方向の両端部にそれぞれ配置したことである。図5において該2個の基準トランジスタM0、M193が黒色で示されている。
【0067】
図6は図5におけるLEDアレイとドライバICの等価回路の要部を示す説明図であって、第1の実施の形態における図2に対応するものであり、2個の基準トランジスタM0、M193のソース端子がノードS1とノードS192とに接続されている。またM0、M193のドレーン端子の電流がIref1とIref2として図中に記入されている。
【0068】
図7は第2の実施の形態のプリバッファ部とその周辺回路との接続関係を示す説明図であり、第1の実施の形態における図3に対応するものであって、第1の実施例では1個であった基準トランジスタM0が、2個の基準トランジスタM0とM193の並列接続となっている。図7において各基準トランジスタM0、M193のドレーン電流Iref1とIref2とを加算したものがIrefとなっている。
【0069】
また、第2の実施の形態におけるM0とM193のトランジスタは、第1の実施の形態におけるM0とゲート長が等しいものの、ゲート幅はそれぞれ1/2となるように構成されており、以下に示す数式4となっている。
【0070】
Iref=Iref1+Iref2・・・(4)
また駆動電流値のバラツキの発生しない理想状態においては以下に示す数式5となる。
【0071】
Iref1=Iref2=Iref/2・・・(5)
次に上記構成におけるLEDアレイ10の各LED素子を駆動する動作について説明する。本構成においては、ドライバIC11の長辺方向の両端部に配置された2個の基準トランジスタM0、M193の、ドレーン電流の加算したものがドライバIC11の基準電流となって、LED駆動用の各トランジスタのゲート電位となる制御電圧Vcontrolを発生させている。
【0072】
図8は第2の実施の形態のLEDヘッドの構成と各LED素子毎のLED駆動電流のバラツキとを対比させて描いた説明図であって、第1の実施例における図4に対応するものである。
図8において、ドライバIC DRV1のLED素子1の駆動電流をI1、LED素子192の駆動電流をI2としている。LED素子1の駆動電流すなわち図8におけるM1のドレーン電流は、一方の基準トランジスタM0のドレーン電流と比例関係が保たれる。
【0073】
なぜならば、M1とM0とはそのゲート長が等しく設定されており、ゲート幅の比も既知の値とされ、いわゆるミラー比(Kとする)が一定となる様に構成され、また両者はドライバIC上で隣接して配置されており、トランジスタとしての特性が等しく、またその温度も等しいと考えられるからである。
【0074】
同様の関係は、LED素子192を駆動するトランジスタであるM192と、もう一方の基準トランジスタM193についても成り立っている。そのため、図8におけるI1とI2の間には以下に示す数式6、数式7の関係が成り立っている。
【0075】
I1=K×Iref1・・・(6)
I2=K×Iref2・・・(7)
そのため、ドライバIC11チップ両端部での駆動電流I1とI2の平均電流について、以下に示す数式8となる。
【0076】
【数1】
【0077】
ドライバIC11の駆動電流がLED素子毎にばらついてΔIなる変動を生じても、ドライバIC11の駆動電流の基準となる値は、ドライバIC11の長辺部両端に配置された2つの基準トランジスタM0とM193の、ドレーン電流のの平均値に対応するものとすることが出来て、駆動電流の設定値がバラツキ範囲ΔIのほぼ中心となることが期待できる。
【0078】
以上第2の実施の形態においては、上記第1の実施の形態と同様の効果を奏すると共に、LED駆動用トランジスタ37の両端部のトランジスタの、ドレーン電流の平均値をそのドライバIC11のLED素子の駆動電流の基準値としているので、駆動電流が単調増加や単調減少していない場合も、隣接するドライバIC11間にまたがるドットの駆動電流値の差を小さくすることができ、隣接ドット間の印字濃度の段差を軽減することができる。
【0079】
上記第1と第2の実施の形態では、駆動回路として光源にLEDを用いた電子写真プリンタにおける場合について説明したが、同様の方法でサーマルプリンタにおける発熱抵抗体、表示装置における表示素子の列を駆動する場合にも適用することができる。
【0080】
【発明の効果】
以上詳細に説明したように本発明によれば、基準電流発生素子を、駆動素子列の中心部に配置したことにより、各被駆動素子を駆動する駆動素子の駆動電流のバラツキ範囲の中心が、各ドライバICチップ間でそれぞれ等しくなり、また駆動電流のバラツキの範囲がそれぞれ各ドライバICチップ間で同じであれば、駆動電流のバラツキの範囲は全てのドライバICチップ間において等しくなる。その結果、LEDヘッド全体での駆動電流のバラツキの範囲を従来よりも減少させることができる。
【0081】
更に、ドライバICチップ間にまたがる隣接ドット間の駆動電流の差を小さくすることができ、グレイスケール印刷時において顕著になりやすいドライバICチップ間の境目での濃度段差を軽減することができる。
【図面の簡単な説明】
【図1】第1の実施の形態のドライバICの概略レイアウトを示す説明図である。
【図2】図1におけるLEDアレイとドライバICの等価回路の要部を示す説明図である。
【図3】第1の実施の形態のプリバッファ部とその周辺回路との接続関係を示す説明図である。
【図4】第1の実施の形態のLEDヘッドの構成と各LED素子毎のLED駆動電流のバラツキとを対比させて描いた説明図である。
【図5】第2の実施の形態のドライバICの概略レイアウトを示す説明図である。
【図6】図5におけるLEDアレイとドライバICの等価回路の要部を示す説明図である。
【図7】第2の実施の形態のプリバッファ部とその周辺回路との接続関係を示す説明図である。
【図8】第2の実施の形態のLEDヘッドの構成と各LED素子毎のLED駆動電流のバラツキとを対比させて描いた説明図である。
【図9】従来の電子写真プリンタのプリンタ制御回路のブロック図である。
【図10】従来の電子写真プリンタのタイムチャートである。
【図11】従来のLEDヘッドの回路図である。
【図12】従来のLEDヘッド内部の構成を示す図である。
【図13】従来のLEDヘッドの構成と各LED素子毎のLED駆動電流のバラツキとを対比させて描いた説明図である。
【図14】図11におけるプリバッファ部とその周辺回路との接続関係を示す説明図である。
【図15】従来のドライバICの概略レイアウトを示す説明図である。
【図16】従来のドライバICを搭載するLEDヘッド基板を示す断面図である。
【図17】図15におけるLEDアレイとドライバICの等価回路の要部を示す説明図である。
【符号の説明】
10 LEDアレイ
11 ドライバIC
20 制御電圧発生回路
37 LED駆動用トランジスタ
Claims (2)
- 長手方向に配設された複数の発光素子と、
前記複数の発光素子の各々の一端と接続され、他端が該複数の発光素子と併設され長手方向に延在して設けられた駆動用電源電極と接続され、該複数の発光素子へ駆動電流を供給する複数の駆動素子と、
前記複数の駆動素子の各々の制御端と各々接続されたプリバッファに制御電圧を供給する制御電圧発生回路とを有し、
前記制御電圧発生回路は、第1基準電圧が入力される第1入力端と第2基準電圧が入力される第2入力端と前記プリバッファに制御電圧を供給する出力端を備えた演算増幅器と、前記駆動素子と同一列に配置され制御端が該演算増幅器の出力端と接続されて前記駆動素子の駆動電流の基準となる基準電流を生成する基準電流発生素子とを備え、
前記基準電流により前記駆動素子の駆動電流値を決定する駆動回路であって、
前記基準電流発生素子を前記駆動素子列の中央部に配置すると共に該基準電流発生素子の一端に駆動用電源電極の中央部から電源が供給され、該基準電流発生素子の他端から基準電流を抵抗を介して流すことにより第2基準電圧を生成して前記演算増幅器の第2入力端に第2基準電圧として供給することにより該演算増幅器の出力端に制御電圧を発生させることを特徴とする駆動回路。 - 長手方向に配設された複数の発光素子と、
前記複数の発光素子の各々の一端と接続され、他端が該複数の発光素子と併設され長手方向に延在して設けられた駆動用電源電極と接続され、該複数の発光素子へ駆動電流を供給する複数の駆動素子と、
前記複数の駆動素子の各々の制御端と各々接続されたプリバッファに制御電圧を供給する制御電圧発生回路とを有し、
前記制御電圧発生回路は、第1基準電圧が入力される第1入力端と第2基準電圧が入力される第2入力端と前記プリバッファに制御電圧を供給する出力端を備えた演算増幅器と、前記駆動素子と同一列に配置され制御端が該演算増幅器の出力端と接続されて前記駆動素子の駆動電流の基準となる基準電流を生成する基準電流発生素子とを備え、
前記基準電流により前記駆動素子の駆動電流値を決定する駆動回路であって、
前記基準電流発生素子を2つ設け、2つの該基準電流発生素子を前記駆動素子列の両端部にそれぞれ配置して駆動用電源電極の両端部から該基準電流発生素子の各々の一端に電源が供給され、2つの基準電流発生素子の他端から各々出力される2つの基準電流を抵抗を介して流すことにより第2基準電圧を生成して前記演算増幅器の第2入力端に第2基準電圧として供給することにより該演算増幅器の出力端に制御電圧を発生させることを特徴とする駆動回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32526599A JP4550958B2 (ja) | 1999-11-16 | 1999-11-16 | 駆動回路 |
US09/712,151 US6535235B1 (en) | 1999-11-16 | 2000-11-15 | Drive circuit and LED head incorporating the drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32526599A JP4550958B2 (ja) | 1999-11-16 | 1999-11-16 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001138567A JP2001138567A (ja) | 2001-05-22 |
JP4550958B2 true JP4550958B2 (ja) | 2010-09-22 |
Family
ID=18174892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32526599A Expired - Lifetime JP4550958B2 (ja) | 1999-11-16 | 1999-11-16 | 駆動回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6535235B1 (ja) |
JP (1) | JP4550958B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001343803A (ja) * | 2000-06-01 | 2001-12-14 | Canon Inc | 画像形成装置 |
DE10115388A1 (de) * | 2001-03-28 | 2002-10-10 | Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh | Ansteuerschaltung für ein LED-Array |
JP3761416B2 (ja) * | 2001-05-02 | 2006-03-29 | 株式会社沖データ | アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置 |
JP4059712B2 (ja) | 2002-06-11 | 2008-03-12 | 沖電気工業株式会社 | 表示素子用電流出力回路部の制御回路 |
JP4193805B2 (ja) * | 2004-07-27 | 2008-12-10 | セイコーエプソン株式会社 | 発光装置および画像形成装置 |
JP4539518B2 (ja) * | 2005-03-31 | 2010-09-08 | セイコーエプソン株式会社 | 電気光学装置及び電気光学装置の製造方法 |
JP3848358B1 (ja) * | 2006-02-15 | 2006-11-22 | 株式会社日出ハイテック | マルチチャネル駆動回路 |
JP2007287842A (ja) * | 2006-04-14 | 2007-11-01 | Ricoh Co Ltd | 半導体装置 |
JP4370321B2 (ja) | 2006-12-05 | 2009-11-25 | 株式会社沖データ | 駆動装置、ledアレイ、ledヘッド、及びこれらを備えた画像形成装置 |
JP5402456B2 (ja) * | 2009-09-18 | 2014-01-29 | 富士ゼロックス株式会社 | 発光装置、プリントヘッドおよび画像形成装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4967192A (en) * | 1987-04-22 | 1990-10-30 | Hitachi, Ltd. | Light-emitting element array driver circuit |
JP2845719B2 (ja) | 1993-04-12 | 1999-01-13 | 沖電気工業株式会社 | ドライバic |
-
1999
- 1999-11-16 JP JP32526599A patent/JP4550958B2/ja not_active Expired - Lifetime
-
2000
- 2000-11-15 US US09/712,151 patent/US6535235B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6535235B1 (en) | 2003-03-18 |
JP2001138567A (ja) | 2001-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3732345B2 (ja) | 駆動回路、ledヘッド及びプリンタ | |
JP4847486B2 (ja) | 駆動回路、ledヘッドおよび画像形成装置 | |
JP4523016B2 (ja) | 駆動回路、ledヘッドおよび画像形成装置 | |
JP4260176B2 (ja) | レベルシフト回路、駆動装置、ledヘッド及び画像形成装置 | |
JP4550958B2 (ja) | 駆動回路 | |
US8451306B2 (en) | Reference voltage generation circuit, drive device, print head, and image forming apparatus | |
WO2000076776A1 (fr) | Tete d'impression thermique | |
JP4270781B2 (ja) | 画像記録方法及び装置 | |
JP4538033B2 (ja) | 駆動回路、ledヘッドおよび画像形成装置 | |
JP3824872B2 (ja) | プリントヘッド及び画像形成装置 | |
CN114675515B (zh) | 打印头及图像形成装置 | |
JP3761416B2 (ja) | アレイ状素子駆動回路、アレイ状素子駆動ヘッド、発光素子アレイ駆動回路、発光素子アレイヘッド、及び画像記録装置 | |
JP4681344B2 (ja) | 駆動回路、プリントヘッド、及びそれを用いた画像形成装置 | |
JP3087866B2 (ja) | 電子写真プリンタ | |
JP5679903B2 (ja) | 基準電圧発生回路、駆動装置、プリントヘッド及び画像形成装置 | |
JP2006305892A5 (ja) | ||
JP2007223166A (ja) | 自己走査型発光素子アレイを用いた光書込みヘッドの駆動方法 | |
JP2023002410A (ja) | プリントヘッド及び画像形成装置 | |
US6169566B1 (en) | Non-impact printer | |
JP2002370400A (ja) | 画像形成装置及び記録ヘッド | |
JP3660499B2 (ja) | サーマルプリンタ | |
JP4588429B2 (ja) | 駆動回路、発光ダイオードヘッド、及び画像形成装置 | |
JP2007083652A (ja) | 駆動装置、ledアレイ及び画像形成装置 | |
JP4833945B2 (ja) | 基準電圧発生回路、駆動回路、光プリントヘッドおよび画像形成装置 | |
JPH10129026A (ja) | 素子駆動用集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081114 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081119 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100709 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4550958 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |