JP5315618B2 - 記録装置の発光量調整装置、記録装置の発光量調整方法 - Google Patents

Description

本発明は、主走査方向に複数の発光素子を配列してなる記録装置に対し、各発光素子の発光量の調整を行う発光量調整装置および発光量調整方法に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けてＬＥＤ(Light Emitting Diode：発光ダイオード)を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド(LED Print Head：ＬＰＨ)を用いた記録装置が採用されている。

ここで、記録装置としてＬＥＤを用いた画像形成装置では、記録装置における各ＬＥＤの光量むらがそのまま画像むらとなって現れてしまうので、各ＬＥＤに対する光量むらの補正が行われる。そこで、露光制御信号によって制御される各ＬＥＤの露光量と露光時間との関係が線形になるように、露光制御信号を補正するようにした技術が存在する。（例えば、特許文献１参照。）。

特開２００３−１８２１４３号公報

本発明は、上述した技術を背景としてなされたものであり、その目的とするところは、隣接する発光素子あるいは複数の発光素子を含むブロック間における光量むらを抑制することにある。

かかる目的のもと、請求項１記載の発明は、主走査方向に複数の発光素子を配列してなる記録装置の発光量調整装置であって、複数の前記発光素子の発光量を測定する測定部と、複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を前記測定部で測定した結果と、当該所定の発光素子に設定された当該所定の発光素子の目標発光量とに基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定する素子発光量決定部とを含み、前記素子発光量決定部は、前記測定部による前記所定の発光素子の発光量の測定結果に基づいて、当該所定の発光素子の目標発光量に対する当該所定の発光素子の素子補正値を決定し、決定された前記素子補正値にて補正がなされた前記所定の発光素子の発光量の再測定結果に基づいて、前記隣接発光素子の目標発光量を決定することを特徴とする。

請求項２記載の発明は、前記素子発光量決定部は、前記再測定結果における前記所定の発光素子の発光量と前記隣接発光素子に求められる理想光量と所定の素子収束係数とを用い、以下の式によって当該隣接発光素子の目標発光量を決定することを特徴とする請求項１記載の記録装置の発光量調整装置である。
目標発光量＝（発光量−理想光量）×素子収束係数＋理想光量
（ただし、０＜素子収束係数≦１）

請求項３記載の発明は、主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整装置であって、複数の前記発光素子の発光量を測定する測定部と、複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を前記測定部で測定した結果に線形回帰分析を行うことで得た当該所定のブロックの切片と、当該所定のブロックに設定された当該所定のブロックの目標切片とに基づき、当該所定のブロックに隣接する隣接ブロックの目標切片を決定する切片決定部とを含み、前記切片決定部は、前記所定のブロックにおける前記発光素子の複数の発光指示値に対する複数の発光量の測定結果に基づいて前記線形回帰分析を行い、当該所定のブロックの目標切片に対する当該所定のブロックのブロック補正値を決定し、決定された前記ブロック補正値にて補正がなされた前記所定のブロックにおける前記発光素子の複数の前記発光指示値に対する複数の発光量の再測定結果に基づいて前記線形回帰分析を行い、前記隣接ブロックの目標切片を決定することを特徴とする。

請求項４記載の発明は、前記切片決定部は、前記再測定結果に基づいて得られた前記所定のブロックの切片と前記隣接ブロックに求められる理想切片と所定のブロック収束係数とを用い、以下の式によって当該隣接ブロックの目標切片を決定することを特徴とする請求項３記載の記録装置の発光量調整装置である。
目標切片＝（切片−理想切片）×ブロック収束係数＋理想切片
（ただし、０＜ブロック収束係数≦１）

請求項５記載の発明は、前記切片決定部にて複数の前記ブロックのそれぞれに対する前記ブロック補正値が決定された後、前記発光素子毎に素子補正値を決定する素子補正値決定部とをさらに含むことを特徴とする請求項３または４記載の記録装置の発光量調整装置である。

請求項６記載の発明は、主走査方向に複数の発光素子を配列してなる記録装置の発光量調整方法であって、複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を測定するステップと、前記所定の発光素子の発光量の測定結果と、当該所定の発光素子に設定された当該所定の発光素子の目標発光量とに基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定するステップとを含み、前記所定の発光素子に隣接する隣接発光素子の目標発光量を決定するステップでは、前記所定の発光素子の発光量の測定結果に基づいて、当該所定の発光素子の目標発光量に対する当該所定の発光素子の素子補正値を決定し、決定された前記素子補正値にて補正がなされた前記所定の発光素子の発光量の再測定結果に基づいて、前記隣接発光素子の目標発光量を決定することを特徴とする。

請求項７記載の発明は、主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整方法であって、複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を測定するステップと、前記所定のブロックにおける前記発光素子の発光量の測定結果に線形回帰分析を行うことで得た当該所定のブロックの切片と、当該所定のブロックに設定された当該所定のブロックの目標切片とに基づき、当該所定のブロックに隣接する隣接ブロックの目標切片を決定するステップとを含み、前記所定のブロックに隣接する前記隣接ブロックの目標切片を決定するステップでは、前記所定のブロックにおける前記発光素子の複数の発光指示値に対する複数の発光量の測定結果に基づいて前記線形回帰分析を行い、当該所定のブロックの目標切片に対する当該所定のブロックのブロック補正値を決定し、決定された前記ブロック補正値にて補正がなされた前記所定のブロックにおける前記発光素子の複数の前記発光指示値に対する複数の発光量の再測定結果に基づいて前記線形回帰分析を行い、前記隣接ブロックの目標切片を決定することを特徴とする。

請求項１記載の発明によれば、隣接する発光素子間における光量むらを抑制するとともに、所定の発光素子の発光量と、この所定の発光素子に隣接する隣接発光素子の発光量とをさらに近づけることができる。
請求項２記載の発明によれば、要求される特性に応じて、目標発光量を収束させるか、あるいは、隣接する発光素子間の光量差を小さくするかを選択することが可能になる。
請求項３記載の発明によれば、隣接する複数の発光素子を含むブロック間における光量むらを抑制するとともに、所定のブロックの発光量と、この所定のブロックに隣接する隣接ブロックの発光量とをさらに近づけることができる。
請求項４記載の発明によれば、要求される特性に応じて、目標発光量を収束させるか、あるいは、隣接するブロック間の光量差を小さくするかを選択することが可能になる。
請求項５記載の発明によれば、さらに、隣接する発光素子間における光量むらを抑制することができる。
請求項６記載の発明によれば、隣接する発光素子間における光量むらを抑制するとともに、所定の発光素子の発光量と、この所定の発光素子に隣接する隣接発光素子の発光量とをさらに近づけることができる。
請求項７記載の発明によれば、隣接する複数の発光素子を含むブロック間における光量むらを抑制するとともに、所定のブロックの発光量と、この所定のブロックに隣接する隣接ブロックの発光量とをさらに近づけることができる。

以下、添付図面を参照して、本発明を実施するための最良の形態（以下、実施の形態という）について詳細に説明する。
＜実施の形態１＞
図１は本実施の形態にて測定対象となるＬＥＤプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタ１であり、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読み取り装置３に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋを備えている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、静電潜像を形成してトナー像を保持する感光体ドラム１２、感光体ドラム１２の表面を所定電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するＬＥＤプリントヘッド（ＬＰＨ）１４、ＬＰＨ１４によって得られた静電潜像を現像する現像器１５、転写後の感光体ドラム１２表面を清掃するクリーナ１６を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像が多重転写される中間転写ベルト２１、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの各色トナー像を中間転写ベルト２１に順次転写（一次転写）させる一次転写ロール２２、中間転写ベルト２１上に転写された重畳トナー像を用紙Ｐに一括転写（二次転写）させる二次転写ロール２３、二次転写された画像を用紙Ｐ上に定着させる定着器２５を備えている。

このデジタルカラープリンタ１において、画像形成プロセス部１０は、制御部３０から供給された同期信号等の制御信号に基づいて画像形成動作を行う。その際に、ＰＣ２や画像読み取り装置３から入力された画像データは、画像処理部４０によって画像処理が施され、インターフェースを介して各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋに供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から得られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエローのトナー像が形成される。同様に、画像形成ユニット１１Ｍ、１１Ｃ、１１Ｋにおいても、マゼンタ、シアン、黒の各色トナー像が形成される。

各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋで形成された各色トナー像は、図１の矢印Ａ方向に回動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引され、中間転写ベルト２１上に重畳されたトナー像が形成される。重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域（二次転写部）に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、搬送されてきた用紙Ｐ上に重畳トナー像が一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして定着画像が形成された用紙Ｐは、画像形成装置の外部に設けられた排紙収容部（図示せず）に搬送される。

図２は、記録装置であるＬＥＤプリントヘッド（ＬＰＨ）１４の構成を示した図である。ＬＰＨ１４は、ハウジング６１、発光部を構成する自己走査型ＬＥＤアレイ（ＳＬＥＤ）６３、ＳＬＥＤ６３やＳＬＥＤ６３の駆動回路である信号発生回路１００（後段の図３参照）等を搭載するＬＥＤ回路基板６２、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽するホルダ６５、ハウジング６１をロッドレンズアレイ６４方向に付勢する板バネ６６を備えている。

ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。また、ホルダ６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダ６５はＳＬＥＤ６３を密閉するように構成されている。一方、板バネ６６は、ＳＬＥＤ６３およびロッドレンズアレイ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に押している。
このように構成されたＬＰＨ１４は、調整ネジ（図示せず）によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置（焦点面）が感光体ドラム１２表面上に位置するように調整される。

図３は、ＬＥＤ回路基板６２の平面図を示しており、図４はその要部の拡大図を示している。
ＬＥＤ回路基板６２には、例えば５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）からなるＳＬＥＤ６３が、感光体ドラム１２の軸線方向と平行になるように精度良く列状に配置されている。この場合、図４に示すように、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）に配置されたＬＥＤアレイの端部境界において、各ＬＥＤアレイがＳＬＥＤチップ同士の連結部で主走査方向に連続的に配列されるように、ＳＬＥＤチップは交互に千鳥状に配置されている。なお、図４では、一例としてＣＨＩＰ１、ＣＨＩＰ２およびＣＨＩＰ３の連結部を示している。
また、ＬＥＤ回路基板６２には、信号発生回路１００、レベルシフト回路１０４、出力電圧を安定化させるための３端子レギュレータ１０１、ＳＬＥＤ６３における光量補正値データ等を記憶するＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）１０２、デジタルカラープリンタ１本体との間で信号の送受信を行なうハーネス１０３が備えられている。

次に、ＬＥＤ回路基板６２上の配線構成について説明する。
図５は、ＬＥＤ回路基板６２上に形成されている配線図を示した図である。図５に示したように、ＬＥＤ回路基板６２上には、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）に電力を供給する＋３．３Ｖの電源ライン１０５および接地（ＧＮＤ）された電源ライン１０６、信号発生回路１００から各ＳＬＥＤチップに対して点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）を送信する信号ライン１０７（１０７_１〜１０７_５８）、転送信号ＣＫ１（ＣＫ１_１〜１_６）を送信する信号ライン１０８（１０８_１〜１０８_６）、転送信号ＣＫ２（ＣＫ２_１〜２_６）を送信する信号ライン１０９（１０９_１〜１０９_６）が配線されている。
そして、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）には、信号ライン１０７を介して、ＣＨＩＰ１〜ＣＨＩＰ５８に対する点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）が入力される。また、信号ライン１０８を介して転送信号ＣＫ１（ＣＫ１_１〜１_６）が、信号ライン１０９を介して転送信号ＣＫ２（ＣＫ２_１〜２_６）が、それぞれＣＨＩＰ１〜ＣＨＩＰ５８に入力される。

続いて、ＳＬＥＤ６３の回路構成を説明する。
図６は、ＳＬＥＤ６３の回路構成を説明する図である。本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号発生回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号発生回路１００の出力端子に接続されている。そして、信号発生回路１００から出力される転送信号ＣＫ１Ｒ、ＣＫ１Ｃに基づいて転送信号ＣＫ１を、また、転送信号ＣＫ２Ｒ、ＣＫ２Ｃに基づいて転送信号ＣＫ２を、それぞれＳＬＥＤ６３に出力するように構成されている。
なお、本実施の形態のＳＬＥＤ６３には、ブロックとしての５８個のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）が配列されているが、図６では、１つのＳＬＥＤチップだけを示している。そして、以下の説明では、便宜上ＳＬＥＤチップをＳＬＥＤ６３と称することとする。

図６に示したように、ＳＬＥＤ６３は、スイッチ素子としての１２８個のサイリスタＳ１〜Ｓ１２８、発光素子としての１２８個のＬＥＤ Ｌ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには信号ラインΦ１、Φ２に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａで構成されている。
なお、ここでは、ＬＥＤ Ｌ１〜Ｌ１２８への電流の供給を制御するサイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とで主に構成される部分を転送部と呼ぶ。

本実施の形態のＳＬＥＤ６３では、各サイリスタＳ１〜Ｓ１２８のアノード端子（入力端）Ａ１〜Ａ１２８は電源ライン１０５に接続されている。この電源ライン１０５には電源電圧ＶＤＤ（ＶＤＤ＝＋３．３Ｖ）が供給される。
奇数番目サイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７には、信号発生回路１００からレベルシフト回路１０４および転送電流制限抵抗Ｒ１Ａを介して転送信号ＣＫ１が送信される。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子（出力端）Ｋ２、Ｋ４、…、Ｋ１２８には、信号発生回路１００からレベルシフト回路１０４および転送電流制限抵抗Ｒ２Ａを介して転送信号ＣＫ２が送信される。

一方、各サイリスタＳ１〜Ｓ１２８のゲート端子（制御端）Ｇ１〜Ｇ１２８は、各サイリスタＳ１〜Ｓ１２８に対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して電源ライン１０６に各々接続されている。なお、電源ライン１０６は接地（ＧＮＤ）されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８と、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤ Ｌ１〜Ｌ１２８のゲート端子とは各々接続される。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子に各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。
ダイオードＤ１のアノード端子は転送電流制限抵抗Ｒ２Ａおよびレベルシフト回路１０４を介して信号発生回路１００に接続され、転送信号ＣＫ２が送信される。また、ＬＥＤＬ１〜Ｌ１２８のカソード端子は、信号発生回路１００に接続されて、点灯信号ΦＩが送信される。

さらには、ＳＬＥＤ６３には、サイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８を覆うように遮光マスク５０を配置している。これは、画像形成動作中に、オン状態にあって電流が流れている状態におけるサイリスタＳ１〜Ｓ１２８や、電流が流れている状態におけるダイオードＤ１〜Ｄ１２８からの発光を遮断し、不要光が感光体ドラム１２を露光することを抑制するために設けられている。

次に、信号発生回路１００およびレベルシフト回路１０４から出力されるＳＬＥＤ６３を駆動する信号（駆動信号）について説明する。
図７は、信号発生回路１００およびレベルシフト回路１０４から出力される駆動信号を示すタイミングチャートである。なお、図７に示すタイミングチャートでは、すべてのＬＥＤが光書き込みを行う（発光する）場合について表記している。
（１）まず、画像形成装置から信号発生回路１００にリセット信号（ＲＳＴ）が入力されることによって、信号発生回路１００では、転送信号ＣＫ１Ｃをハイレベル（以下、「Ｈ」と記す。）、転送信号ＣＫ１Ｒを「Ｈ」として、転送信号ＣＫ１が「Ｈ」に設定され、また、転送信号ＣＫ２Ｃをローレベル（以下、「Ｌ」と記す。）、転送信号ＣＫ２Ｒを「Ｌ」として、転送信号ＣＫ２がローレベル（「Ｌ」）に設定されて、すべてのサイリスタＳ１〜Ｓ１２８がオフの状態に設定される（図７（ａ））。
（２）リセット信号（ＲＳＴ）に続いて、信号発生回路１００から出力されるライン同期信号Ｌｓｙｎｃが「Ｈ」になり（図７（Ａ））、ＳＬＥＤ６３の動作を開始する。そして、このライン同期信号Ｌｓｙｎｃに同期して、図７（Ｅ）、（Ｆ）、（Ｇ）に示すように、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」として、転送信号ＣＫ２を「Ｈ」とする（図７（ｂ））。
（３）次に、図７（Ｃ）に示すように、転送信号ＣＫ１Ｒを「Ｌ」にする（図７（ｃ））。

（４）これに続いて、図７（Ｂ）に示すように、転送信号ＣＫ１Ｃを「Ｌ」にする（図７（ｄ））。
この状態においては、サイリスタＳ１のゲート電流が流れ始める。その際に、信号発生回路１００のトライステートバッファをハイインピーダンス（Ｈｉｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、サイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

（５）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号発生回路１００のトライステートバッファを「Ｌ」にする（図７（ｅ））。そうすると、ゲートＧ１電位が上昇することによって信号ラインΦ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ１が完全にオンし、定常状態になると、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図７（Ｂ）に示すように、信号発生回路１００のトライステートバッファをハイインピーダンス（Ｈｉｚ）に設定する（図７（ｅ））。

（６）サイリスタＳ１が完全にオンした状態で、図７（Ｈ）に示すように、点灯信号ΦＩを「Ｌ」にする（図７（ｆ））。このとき、ゲートＧ１電位＞ゲートＧ２電位であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号ラインΦ１の電位が上昇するため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、ＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤ Ｌ１のみがオン（点灯）することになる。

（７）次に、図７（Ｆ）に示すように、転送信号ＣＫ２Ｒを「Ｌ」にすると（図７（ｇ））、図７（ｃ）の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
（８）図７（Ｅ）に示すように、この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると（図７（ｈ））、サイリスタＳ２がターンオンする。
（９）そして、図７（Ｂ）、（Ｃ）に示すように、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると（図７（ｉ））、サイリスタＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタＳ２は完全にオンする。したがって、点灯信号端子ＩＤからの画像データに対応した点灯信号ΦＩを「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。

（１０）上記した動作を順次行い、ＬＥＤ Ｌ１〜Ｌ１２８を順次点灯させる。
そして、終端のＬＥＤ Ｌ１２８が消灯した図７中の「転送動作期間」の後においては、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを「Ｈ」として転送信号ＣＫ１を「Ｈ」とし、さらに転送信号ＣＫ２Ｃ、ＣＫ２Ｒを「Ｈ」として転送信号ＣＫ２を「Ｈ」として、転送信号ＣＫ１および転送信号ＣＫ２を共に所定の時間だけ「Ｈ」の状態に保つ（図７中、「転送サイリスタをオフ」）。それによって、すべてのサイリスタＳ１〜Ｓ１２８がオフする。したがって、この状態においては、すべてのサイリスタＳ１〜Ｓ１２８に電流が流れることはないので、サイリスタＳ１〜Ｓ１２８は消灯（非点灯）の状態に保持される。

（１１）さらに、転送信号ＣＫ１、ＣＫ２を共に所定の時間だけ「Ｈ」の状態に保った後、転送信号ＣＫ２Ｃ、ＣＫ２Ｒを「Ｌ」として転送信号ＣＫ２を「Ｌ」とする（図７中、「転送部に電流を流さない期間」）。これによって、ダイオードＤ１〜Ｄ１２８にも電流が流れることがないので、すべてのダイオードＤ１〜Ｄ１２８も非点灯の状態が保持される。
それにより、点灯信号ΦＩが出力されて画像形成が終了した後の、感光体ドラム１２（図１参照）が回転を停止した状態を含んだ非定常動作時においては、ＳＬＥＤ６３の転送部に電流が流れない。そのため、感光体ドラム１２が回転を停止している状態では、ＬＥＤ Ｌ１〜Ｌ１２８とともに、転送部に配置されたサイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８にも電流が流れることはなく、サイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８から光が出射されることがないので、感光体ドラム１２が不要に露光されることが抑えられている。

続いて、信号発生回路１００の構成を詳細に説明する。
図８は、信号発生回路１００の構成を示すブロック図である。信号発生回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）に対応して設けられた点灯時間制御・駆動部１１８−１〜１１８−５８により主要部が構成されている。

画像データ展開部１１０は、本体の画像処理部４０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−５８と接続されている。
画像データ展開部１１０には、画像処理部４０から画像データがシリアルに送られてくる。画像データ展開部１１０は、受け取った画像データを１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目と、ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎の画像データに分割する。そして、画像データ展開部１１０は、タイミング信号発生部１１４から送られてくるデータ読み出し信号に同期して、分割した画像データを各々対応する点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。

濃度ムラ補正データ部１１２は、ＥＥＰＲＯＭ１０２、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−５８と接続されている。
濃度ムラ補正データ部１１２は、ＳＬＥＤ６３内の各ＬＥＤの光量のバラツキ等に起因する画像形成時の画像濃度ムラを修正するためのゲイン補正データＧａを記憶している。そして、濃度ムラ補正データ部１１２は、タイミング信号発生部１１４からのデータ読み出し信号に同期して、ゲイン補正データＧａを点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。このゲイン補正データＧａは、各ＬＥＤによる光量のバラツキ等に応じてＬＥＤ毎に設定される７４２４個のデータ群からなり、それぞれが８ビット（０〜２５５）の補正値を有している。
ＥＥＰＲＯＭ１０２には、ＬＥＤ毎に予め設定されたゲイン補正データＧａが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に各ＬＥＤのゲイン補正データＧａがダウンロードされ、記憶される。
なお、ゲイン補正データＧａの具体的な設定手法については後述する。

基準クロック発生部１１６は、本体の制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−１〜１１８−５８と接続されている。
図９は、基準クロック発生部１１６の構成を説明するブロック図を示している。
図９に示したように、基準クロック発生部１１６は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６、および電圧制御発振器１４８からなるＰＬＬ（Phase Locked Loop）回路１３４と、ルックアップテーブル（Look Up Table ：ＬＵＴ）１３２とを含んで構成されている。
ＬＵＴ１３２には制御部３０からの光量調整データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、所定の周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調整データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果（位相差）に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数にて、基準クロック信号を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数の基準クロック信号を生成して、すべての点灯時間制御・駆動部１１８−１〜１１８−５８へ出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力された基準クロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調整データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされた基準クロック信号を分周する。

では、図８に戻って説明を続ける。タイミング信号発生部１１４は、制御部３０、基準クロック発生部１１６、およびレベルシフト回路１０４と接続されている。タイミング信号発生部１１４は、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（Ｌｓｙｎｃ）と同期して、転送信号ＣＫ１Ｒ、ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ、ＣＫ２Ｃを生成する。転送信号ＣＫ１Ｒ、ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ、ＣＫ２Ｃは、レベルシフト回路１０４で転送信号ＣＫ１および転送信号ＣＫ２となり、ＬＰＨ１４に出力される。
また、タイミング信号発生部１１４は、画像データ展開部１１０および濃度ムラ補正データ部１１２と接続されている。タイミング信号発生部１１４は、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からのＬｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素（各ＬＥＤ）に対応した画像データを読み出すためのデータ読出し信号、および濃度ムラ補正データ部１１２から各画素に対応したゲイン補正データＧａを読み出すためのデータ読み出し信号を各々に対して出力している。
さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−５８とも接続されている。タイミング信号発生部１１４は、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からのＬｓｙｎｃ信号と同期して、点灯時間制御・駆動部１１８−１〜１１８−５８に対してＳＬＥＤ６３の点灯開始のトリガ信号を出力している。

点灯時間制御・駆動部１１８−１〜１１８−５８は、対応する各ＳＬＥＤ６３（ＣＨＩＰ１〜ＣＨＩＰ５８）における各ＬＥＤの点灯時間（点灯パルス幅）をゲイン補正データＧａおよびオフセット補正データＯｆｆに基づいて設定し、ＳＬＥＤ６３の各ＬＥＤ（Ｌ１〜Ｌ１２８）を点灯するための制御信号すなわち点灯信号ΦＩ（ΦＩ１〜ΦＩ５８）を生成する。そして、点灯時間制御・駆動部１１８−１〜１１８−５８は、ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）それぞれに対して、対応する点灯信号ΦＩ１〜ΦＩ５８を出力する。
図１０は、点灯時間制御・駆動部１１８の詳細な構成を説明するブロック図である。
図１０に示すように、点灯時間制御・駆動部１１８−１〜１１８−５８は、プリセッタブルデジタルワンショットマルチバイブレータ（ＰＤＯＭＶ）１６０、直線性補正部１６２、ＡＮＤ回路１７０を含んで構成されている。

ＡＮＤ回路１７０の入力端は、画像データ展開部１１０およびタイミング信号発生部１１４（ともに図８参照）と接続されている。また、ＡＮＤ回路１７０の出力端は、ＰＤＯＭＶ１６０のＴＲＧ入力端子に接続されている。ＡＮＤ回路１７０は、画像データ展開部１１０からの画像データが１（ＯＮ）のときには、タイミング信号発生部１１４からのトリガ信号をＰＤＯＭＶ１６０に出力し、画像データが０（ＯＦＦ）のときには、トリガ信号を出力しないように設定されている。

ＰＤＯＭＶ１６０は、濃度ムラ補正データ部１１２、基準クロック発生部１１６（ともに図８参照）、ＡＮＤ回路１７０、および直線性補正部１６２と接続されている。そして、ＰＤＯＭＶ１６０は、ＡＮＤ回路１７０の出力信号に同期して、基準クロック発生部１１６から入力される基準クロック信号を濃度ムラ補正データ部１１２から入力されるゲイン補正データＧａに応じて補正（ゲイン補正）した点灯パルス信号を発生し、直線性補正部１６２に出力する。
具体的に説明すると、ＰＤＯＭＶ１６０は、次の（１）式の演算を行い、ゲイン補正された点灯パルス幅（ゲイン補正済み点灯パルス幅）Ｐｇを設定する。
Ｐｇ＝Ｐｓ×（１＋Ｃｏｒｒ／１２８） ……（１）
なお、（１）式において、「Ｐｓ」は基準クロック信号により生成される基準点灯パルス幅である。また、本実施の形態のゲイン補正データＧａは上述したように８ビットデータ（０〜２５５）である。したがって、（１）式は、ゲイン補正（濃度ムラ補正）に関する光量補正幅（調整レンジ）を、最大補正値／最小補正値＝３に設定した場合を示している。

次に、直線性補正部１６２について説明する。直線性補正部１６２は、ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）毎に生じるＬＥＤの発光開始時間のバラツキを補正するために、ＰＤＯＭＶ１６０から入力される点灯パルス信号に補正を施して出力する。具体的に説明すると、直線性補正部１６２は、複数の遅延回路１６４（本実施の形態では、１６４−０〜１６４−７の８個）、遅延選択レジスタ１６６、遅延信号選択部１６５、ＡＮＤ回路１６７、ＯＲ回路１６８、点灯信号選択部１６９を含んで構成されている。

遅延回路１６４−０〜１６４−７は、ＰＤＯＭＶ１６０と接続されており、各々がＰＤＯＭＶ１６０から送られてくる点灯パルス信号を遅延させるための異なる時間が設定されている。遅延選択レジスタ１６６は、遅延信号選択部１６５および点灯信号選択部１６９と接続されている。そして、遅延選択レジスタ１６６には、点灯時間制御・駆動部１１８−１〜１１８−５８毎に設定される遅延時間に対応するオフセット補正データＯｆｆ、および点灯信号選択データが格納されている。ここで、オフセット補正データＯｆｆは、点灯時間制御・駆動部１１８−１〜１１８−５８毎に設定される所定の定数である。点灯時間制御・駆動部１１８−１〜１１８−５８毎のオフセット補正データＯｆｆおよび点灯信号選択データは予め測定され、ＥＥＰＲＯＭ１０２に格納されている。ＥＥＰＲＯＭ１０２に格納されたオフセット補正データＯｆｆおよび点灯信号選択データは、マシン電源投入時に遅延選択レジスタ１６６にダウンロードされる。なお、メモリとしてフラッシュＲＯＭを用いた場合には、フラッシュＲＯＭ自体が遅延選択レジスタ１６６として機能する。

遅延信号選択部１６５は、ＡＮＤ回路１６７およびＯＲ回路１６８と接続されている。遅延信号選択部１６５は、遅延選択レジスタ１６６に格納されたオフセット補正データＯｆｆに基づいて、遅延回路１６４−０〜１６４−７からの出力のうちいずれか１つを選択する。そして、遅延信号選択部１６５は、ＰＤＯＭＶ１６０から入力されるゲイン補正済みの点灯パルス信号に対し、オフセット補正データＯｆｆに応じた補正（オフセット補正）を施した点灯パルス信号を発生し、後段に設けられたＡＮＤ回路１６７およびＯＲ回路１６８に出力する。
具体的に説明すると、遅延信号選択部１６５は、次の（２）式の演算を行い、ゲイン補正およびオフセット補正がなされた最終的な点灯信号ΦＩにおける点灯パルス幅（オフセット補正済み点灯パルス幅）Ｐｏｕｔを設定し、得られた遅延点灯パルス信号を出力する。
Ｐｏｕｔ＝Ｐｇ＋Ｏｆｆ
＝Ｐｓ×（１＋Ｇａ／１２８）＋Ｏｆｆ ……（２）

ＡＮＤ回路１６７は、ＰＤＯＭＶ１６０から入力される点灯パルス信号と遅延信号選択部１６５により選択された遅延点灯パルス信号との論理積を演算する。そして、ＡＮＤ回路１６７は、遅延前の点灯パルス信号と遅延後の点灯パルス信号との両方が点灯状態であれば点灯パルスを出力する。一方、ＯＲ回路１６８は、ＰＤＯＭＶ１６０から入力される点灯パルス信号と遅延信号選択部１６５により選択された遅延点灯パルス信号との論理和を演算する。そして、ＯＲ回路１６８は、遅延前の点灯パルス信号と遅延後の点灯パルス信号の少なくとも一方が点灯状態であれば点灯パルスを出力する。
点灯信号選択部１６９は、遅延選択レジスタ１６６に格納された点灯選択データに基づいて、ＡＮＤ回路１６７からの出力、ＯＲ回路１６８からの出力のうち、いずれか一方を選択する。そして、点灯信号選択部１６９は、選択した点灯パルスを、点灯信号ΦＩとして、ＭＯＳＦＥＴ１７２を介してＬＰＨ１４内のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ５８）へと出力する。

また、図８に示したように、ＬＰＨ１４には３端子レギュレータ１０１が接続され、ＬＰＨ１４に対して３端子レギュレータ１０１から安定した＋３．３Ｖの電圧が供給されている。

ではここで、点灯時間制御・駆動部１１８が実行するゲイン補正およびオフセット補正について説明しておく。
図１１（ａ）は、所定の点灯時間制御・駆動部１１８−Ｘ（Ｘは１〜５８の整数）から出力される点灯パルス信号の長さすなわち点灯時間と、この点灯パルス信号を受信した所定のＳＬＥＤチップＣＨＩＰα（αは１〜５８の整数）における異なる二つのＬＥＤ ＬｐおよびＬＥＤ Ｌｑ（Ｌｐ、Ｌｑは１〜１２８の整数）が出力する露光エネルギー（＝光強度×点灯時間）との関係を示している。

一方、図１１（ｂ）は、異なる二つの点灯時間制御・駆動部１１８−Ｘ、１１８−Ｙ（Ｘ、Ｙは１〜５８の整数）から出力される点灯パルス信号の長さすなわち点灯期間と、この点灯パルス信号を受信した異なる二つのＳＬＥＤチップＣＨＩＰα、ＣＨＩＰβ（α、βは１〜５８の整数）におけるＬＥＤ Ｌｐ（ＣＨＩＰα）およびＬＥＤ Ｌｒ（ＣＨＩＰβ）（Ｌｐ、Ｌｒは１〜１２８の整数）が出力する露光エネルギーとの関係を示している。

なお、図１１（ａ）および図１１（ｂ）は、ＰＤＯＭＶ１６０や直線性補正部１６２を機能させなかった場合を示している。つまり、この例では、点灯パルス信号に対するゲイン補正やオフセット補正は行われていない。

図１１（ａ）に示すように、同一のＳＬＥＤチップＣＨＩＰα内であっても、点灯時間制御・駆動部１１８−Ｘに点灯指示がなされた時点（点灯時間＝０）からＬＥＤ ＬｐやＬＥＤ Ｌｑが実際に点灯を開始するまでの間に若干の遅れが生じていることがわかる。また、その際に生じる遅れ時間は、ＬＥＤ毎に異なっていることもわかる。さらに、ＬＥＤ ＬｐやＬＥＤ Ｌｑによる露光量は点灯時間の増加に伴って一次関数的に増大していくが、これらを一次式で近似すると、両者の傾きが異なっていることがわかる。さらにまた、一次式による近似を行った場合に、両者の切片がほぼ一致していることもわかる。

一方、図１１（ｂ）に示すように、ＣＨＩＰβにおいても、ＣＨＩＰαの場合と同様、点灯時間制御・駆動部１１８−Ｙに点灯指示がなされた時点からＬＥＤ Ｌｒが実際に点灯を開始するまでの間に若干の遅れが生じていることがわかる。また、生じる遅れ時間も、ＬＥＤ Ｌｐ（ＣＨＩＰα）とＬＥＤ Ｌｒ（ＣＨＩＰβ）とで異なっていることがわかる。さらに、ＬＥＤ Ｌｒ（ＣＨＩＰβ）による露光量は、ＬＥＤ Ｌｐ（ＣＨＩＰα）と同様に点灯時間の増加に伴って一次関数的に増大していくが、これを一次式で近似すると、その傾きや切片は、ＬＥＤ Ｌｐ（ＣＨＩＰα）と異なっていることがわかる。

以上のことから、次のことが言える。まず、ＬＥＤが実際に点灯を開始するまでの遅れ時間は切片すなわちオフセットによって決まり、ＬＥＤの光強度は傾きすなわちゲインによって決まる。また、オフセットは同一のＳＬＥＤチップ内の各ＬＥＤではほぼ同一であるとみなすことができるが、ゲインは各ＬＥＤで異なる。

このような光量特性の差は、点灯時間制御・駆動部１１８−１〜１１８−５８それぞれが有する固有の特性により生じるものである。すなわち、まず第１として、ＬＥＤから実際に光が出射される際には、点灯時間制御・駆動部１１８−１〜１１８−５８と各ＬＥＤとを接続する信号線のインダクタンスやキャパシタンス等の影響を受けて、点灯信号ΦＩの出力波形が完全な矩形とはならない。このことが主な要因となって、発光指示があってから実際の発光が開始されるまでにそれぞれ通常３〜１５ｎｓｅｃ程度の遅延時間が生じる。また第２として、点灯時間制御・駆動部１１８−１〜１１８−５８においては、出力特性の線形性がそれぞれ異なる。また、発光させようとするＬＥＤの数に応じて電源電圧の変動も発生する。そのために、光量特性の線形性にそれぞれ特有のバラツキが発生する。
このように、点灯時間制御・駆動部１１８−１〜１１８−５８それぞれが有する異なった遅延時間と線形性のバラツキとが光量特性差を生じさせる。

そこで、本実施の形態では、図１０に示すＰＤＯＭＶ１６０において、ゲイン補正データＧａを用いてＬＥＤを単位とするゲイン補正を行い、且つ、点灯時間制御・駆動部１１８（具体的には１１８−１〜１１８−５８）において、オフセット補正データＯｆｆを用いてＳＬＥＤ６３（具体的にはＣＨＩＰ１〜ＣＨＩＰ５８）を単位とするオフセット補正を行っている。これにより、各ＬＥＤの単位時間あたりの光量をほぼ一定に設定している。

では次に、オフセット補正に使用されるオフセット補正データＯｆｆやゲイン補正に使用されるゲイン補正データＧａの設定について具体的に説明を行う。
図１２は、上記オフセット補正データＯｆｆやゲイン補正データＧａの設定に使用される発光量調整装置としての光量補正装置２００を示す図である。光量補正装置２００は、主走査方向に沿ってＬＰＨ１４に対向配置される移動ステージ２０１と、この移動ステージ２０１上に矢印方向に沿って移動し、ＬＰＨ１４を構成する各ＬＥＤから照射される光を受光する測定部としての受光センサ２０２とを備えている。また、光量補正装置２００は、受光センサ２０２を移動ステージ２０１に沿って移動させる駆動部２０３、受光センサ２０２による読み取り結果に基づいてオフセット補正データＯｆｆを演算するブロック発光量決定部としてのオフセット演算部２０４ａおよびゲイン補正データＧａを演算する素子発光量決定部としてのゲイン演算部２０４ｂを含む補正値演算部２０４、補正値演算部２０４によって得られたブロック補正値としてのオフセット補正データＯｆｆおよび素子補正値としてのゲイン補正データＧａをＬＰＨ１４に設けられたＥＥＰＲＯＭ１０２に書き込む補正値書き込み部２０５をさらに備える。

移動動作を開始する前の初期状態では、受光センサ２０２のセンサ面が１ｄｏｔ目のＬＥＤ（ＣＨＩＰ１のＬＥＤ Ｌ１）と対向する位置に置かれ、移動動作を終了した後の最終状態では、受光センサ２０２のセンサ面が７４２４ｄｏｔ目のＬＥＤ（ＣＨＩＰ５８のＬＥＤ Ｌ１２８）と対向する位置に置かれるようになっている。つまり、この光量補正装置２００では、受光センサ２０２が、移動に伴ってすべてのＬＥＤ(１ｄｏｔ目〜７４２４ｄｏｔ目)からの光を受光できるようになっている。ここで、受光センサ２０２は、ＰＤ(Photo Detector)やＣＣＤ(Charge Coupled Device)にて構成されている。

図１３は、光量補正装置２００を用いたＬＰＨ１４に対する光量補正動作の全体手順を示すフローチャートである。
この処理では、まず最初に、補正値演算部２０４のオフセット演算部２０４ａが各ＳＬＥＤチップＣＨＩＰ１〜ＣＨＩＰ５８のそれぞれに対するオフセット補正データＯｆｆの演算を実行し（ステップ１０１）、得られた５８個のオフセット補正データＯｆｆを、補正値書き込み部２０５によってＬＰＨ１４のＥＥＰＲＯＭ１０２に書き込む。続いて、補正値演算部２０４のゲイン補正部２０４ｂが各ＳＬＥＤチップＣＨＩＰ１〜ＣＨＩＰ５８を構成する全ＬＥＤそれぞれに対するゲイン補正データＧａの演算を実行し（ステップ１０２）、得られた７４２４個のゲイン補正データＧａを、補正値書き込み部２０５のＥＥＰＲＯＭ１０２に書き込んで、一連の処理を完了する。

次に、図１３のステップ１０１におけるオフセット補正データＯｆｆの演算処理の手順について、図１４に示すフローチャートを参照しながら説明する。
この処理では、まず、チップ番号をＭ＝１に設定し、目標切片をＢ＝０に設定する（ステップ２０１）。
次いで、第１点灯指示値Ｉ１でＭ番目のＣＨＩＰ Ｍ（最初はＣＨＩＰ１）のＬＥＤ Ｌ１を点灯させ、そのときの第１光量Ｑ１を受光センサ２０２によって測定する（ステップ２０２）。続いて、第２点灯指示値Ｉ２で同じくＭ番目のＣＨＩＰ ＭのＬＥＤ Ｌ１を点灯させ、そのときの第２光量Ｑ２を受光センサ２０２によって測定する（ステップ２０３）。ここで、第１点灯指示値Ｉ１＜第２点灯指示値Ｉ２である。その後、第１点灯指示値Ｉ１およびステップ２０２で得られた第１光量Ｑ１と、第２点灯指示値Ｉ２およびステップ２０３で得られた第２光量Ｑ２とに基づいて、一次回帰式Ｑ＝ａＩ＋ｂを計算する（ステップ２０４）。ここで、係数ａは傾きであり、係数ｂは切片である。次に、目標切片Ｂを読み出し（ステップ２０５）、ステップ２０４で得られた切片ｂが目標切片Ｂと一致するように、Ｍ番目のＣＨＩＰ Ｍのオフセット補正データＯｆｆＭを決定し（ステップ２０６）、補正値書き込み部２０５によってＥＥＰＲＯＭ１０２に書き込みを行う。

次に、第１点灯指示値Ｉ１に対しステップ２０６で決定されたオフセット補正データＯｆｆＭでオフセット補正を施した第１補正点灯指示値Ｉ１’でＭ番目のＣＨＩＰ ＭのＬＥＤ Ｌ１を点灯させ、そのときの第１補正光量Ｑ１’を受光センサ２０２によって測定する（ステップ２０７）。続いて、第２点灯指示値Ｉ２に対し同じくオフセット補正データＯｆｆＭでオフセット補正を施した第２補正点灯指示値Ｉ２’でＭ番目のＣＨＩＰ ＭのＬＥＤ Ｌ１を点灯させ、そのときの第２補正光量Ｑ２’を受光センサ２０２によって測定する（ステップ２０８）。その後、第１点灯指示値Ｉ１およびステップ２０７で得られた第１補正光量Ｑ１’と、第２点灯指示値Ｉ２およびステップ２０８で得られた第２補正光量Ｑ２’とに基づいて、補正後の一次回帰式Ｑ＝ａ’Ｉ＋ｂ’を計算する（ステップ２０９）。ここで、係数ａ’は補正後の傾きであり、係数ｂ’は補正後の切片である。そして、ステップ２０９で得られた補正後の切片ｂ’を、新たな目標切片Ｂとして記憶する（ステップ２１０）。

その後、チップ番号がＭ＝５８となっているか否かを判断する（ステップ２１１）。ここで、Ｍ＝５８であると判断した場合は、ＣＨＩＰ１〜ＣＨＩＰ５８それぞれに対するオフセット補正データＯｆｆ１〜Ｏｆｆ５８の設定が完了しているので、一連のオフセット補正データＯｆｆの演算処理を完了する。一方、Ｍ＝５８でないと判断した場合は、チップ番号をＭ＝Ｍ＋１に設定し（ステップ２１２）、ステップ２０２に戻って次のＣＨＩＰ Ｍに対する処理を続行する。

次に、図１３のステップ１０２におけるゲイン補正データＧａの演算処理の手順について、図１５に示すフローチャートを参照しながら説明する。
この処理では、まず、チップ番号をＭ＝１に設定し、目標光量ＱＰを初期目標光量ＱＳに設定する（ステップ３０１）。次いで、Ｍ番目のＣＨＩＰ ＭにおけるＬＥＤ番号をＮ＝１に設定する（ステップ３０２）。そして、所定の第３点灯指示値Ｉ３に対しＭ番目のＣＨＩＰ Ｍに設定されたオフセット補正データＯｆｆＭにてオフセット補正を施した第３補正点灯指示値Ｉ３’でＭ番目のＣＨＩＰ ＭのＮ番目のＬＥＤ ＬＮを点灯させ、そのときの第３補正光量Ｑ３’を受光センサ２０２によって測定する（ステップ３０３）。次に、目標光量ＱＰを読み出し（ステップ３０４）、ステップ３０３で得られた第３補正光量Ｑ３’が目標光量ＱＰと一致するように、Ｍ番目のＣＨＩＰ ＭにおけるＮ番目のＬＥＤ ＬＮのゲイン補正データＧａＮ（Ｍ）を決定し（ステップ３０５）、補正値書き込み部２０５によってＥＥＰＲＯＭ１０２に書き込みを行う。

次に、第３点灯指示値Ｉ３に対しオフセット補正データＯｆｆＭにてオフセット補正を施し、且つ、ステップ３０５で決定されたゲイン補正データＧａＮ（Ｍ）にてゲイン補正を施した第３再補正点灯指示値Ｉ３”でＭ番目のＣＨＩＰ ＭのＮ番目のＬＥＤ ＬＮを点灯させ、そのときの第３再補正光量Ｑ３”を受光センサ２０２によって測定する（ステップ３０６）。そして、ステップ３０６で得られた第３補正光量Ｑ３”を、新たな目標光量ＱＰとして格納する（ステップ３０７）。

その後、ＬＥＤ番号がＮ＝１２８となっているか否かを判断する（ステップ３０８）。ここで、Ｎ＝１２８でないと判断した場合は、ＬＥＤ番号をＮ＝Ｎ＋１に設定し（ステップ３０９）、ステップ３０３に戻って同一のＣＨＩＰ Ｍにおける次のＬＥＤに対する処理を続行する。一方、ステップ３０８においてＮ＝１２８であると判断した場合は、チップ番号がＭ＝５８になっているか否かを判断する（ステップ３１０）。ここで、Ｍ＝５８であると判断した場合は、すべてのＬＥＤに対するゲイン補正データＧａの設定が完了しているので、一連のゲイン補正データＧａの演算処理を完了する。一方、Ｍ＝５８でないと判断した場合は、チップ番号をＭ＝Ｍ＋１に設定し（ステップ３１１）、ステップ３０２に戻って次のＣＨＩＰ Ｍに対する処理を続行する。

このように、本実施の形態では、例えばオフセット補正データＯｆｆの設定を行う際に、最初のＣＨＩＰ１に対しては目標切片Ｂが０となるように演算を行う。これに対し、他のＣＨＩＰ２〜ＣＨＩＰ５８に対しては、隣接するＣＨＩＰ１〜ＣＨＩＰ５７における補正後の切片ｂ’が目標切片Ｂとなるように演算を行う。

この理由は次のようなものである。
例えばすべてのＣＨＩＰ１〜ＣＨＩＰ５８に対し、それぞれ目標切片Ｂが０となるようにオフセット補正データＯｆｆＭ（Ｍは１〜５８の整数）を求めることは可能である。
しかしながら、このようなオフセット補正を行った場合であっても、ＣＨＩＰ１〜ＣＨＩＰ５８のオフセット補正後の切片ｂ’は補正値の分解能等によって基本的に０にはならず、所定の正あるいは負の値を持つ。すると、例えばＣＨＩＰ１のオフセット補正後の切片ｂ’が正方向に大きくずれた値を持っており、一方、ＣＨＩＰ１に隣接するＣＨＩＰ２のオフセット補正後の切片ｂ’が負方向に大きくずれた値を持っている場合には、ＣＨＩＰ１およびＣＨＩＰ２から照射される光量の違いにより、例えばハーフトーン画像を形成した場合に光量むらひいては画像の濃度むらを生じさせてしまう。
これに対し、本実施の形態では、例えばＣＨＩＰ２におけるオフセット補正データＯｆｆ２を、隣接するＣＨＩＰ１におけるオフセット補正後の切片ｂ’に合わせるように設定を行っている。このため、例えば隣接するＣＨＩＰ１とＣＨＩＰ２との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。

また、本実施の形態では、例えばゲイン補正データＧａの設定を行う際に、所定のＣＨＩＰ Ｍにおける最初のＬＥＤ Ｌ１に対しては目標光量ＱＰが初期目標光量ＱＳとなるように演算を行う。これに対し、他のＬＥＤ Ｌ２〜Ｌ１２８に対しては、隣接するＬＥＤ Ｌ１〜Ｌ１２７における第３再補正光量Ｑ３”が目標光量ＱＰとなるように演算を行う。

この理由は次のようなものである。
例えばＣＨＩＰ１を構成する１２８個のＬＥＤ Ｌ１〜Ｌ１２８に対し、それぞれ目標光量ＱＰが初期目標光量ＱＳとなるようにゲイン補正データＧａ１（１）〜Ｇａ１２８（１）を求めることは可能である。
しかしながら、このようなゲイン補正を行った場合であっても、ＣＨＩＰ１を構成するＬＥＤ Ｌ１〜Ｌ１２８のゲイン補正後の光量は補正値の分解能等によって基本的に同一にはならず、所定のばらつきを持つ。すると、例えばＣＨＩＰ１のＬＥＤ Ｌ１におけるゲイン補正後の光量とこのＬＥＤ Ｌ１に隣接する同じＣＨＩＰ１のＬＥＤ Ｌ２におけるゲイン補正後の光量とのずれが大きい場合には、ＬＥＤ Ｌ１およびＬＥＤ Ｌ２から照射される光量の違いにより、例えばハーフトーン画像を形成した場合に光量むらひいては画像の濃度むらを生じさせてしまう。
これに対し、本実施の形態では、例えばＣＨＩＰ１のＬＥＤ Ｌ２におけるゲイン補正データＧａ２（１）を、同じＣＨＩＰ１において隣接するＬＥＤ Ｌ１の光量に合わせるように設定を行っている。このため、隣接するＬＥＤ Ｌ１とＬＥＤ Ｌ２との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。

＜実施の形態２＞
本実施の形態は実施の形態１とほぼ同様であるが、オフセット補正データＯｆｆおよびゲイン補正データＧａの演算手順を一部異ならせたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

では、図１６に示すフローチャートを参照しつつ、本実施の形態におけるオフセット補正データＯｆｆの演算処理の手順について説明を行う。
この処理では、まず、チップ番号をＭ＝１に設定し、目標切片をＢ＝０に設定する（ステップ４０１）。
次いで、第１点灯指示値Ｉ１でＭ番目のＣＨＩＰ Ｍ（最初はＣＨＩＰ１）のＬＥＤ Ｌ１を点灯させ、そのときの第１光量Ｑ１を受光センサ２０２によって測定する（ステップ４０２）。続いて、第２点灯指示値Ｉ２で同じくＭ番目のＣＨＩＰ ＭのＬＥＤ Ｌ１を点灯させ、そのときの第２光量Ｑ２を受光センサ２０２によって測定する（ステップ４０３）。その後、第１点灯指示値Ｉ１およびステップ４０２で得られた第１光量Ｑ１と、第２点灯指示値Ｉ２およびステップ４０３で得られた第２光量Ｑ２とに基づいて、一次回帰式Ｑ＝ａＩ＋ｂを計算する（ステップ４０４）。次に、目標切片Ｂを読み出し（ステップ４０５）、ステップ２０４で得られた切片ｂが目標切片Ｂと一致するように、Ｍ番目のＣＨＩＰ Ｍのオフセット補正データＯｆｆＭを決定し（ステップ４０６）、補正値書き込み部２０５によってＥＥＰＲＯＭ１０２に書き込みを行う。

次に、第１点灯指示値Ｉ１に対しステップ４０６で決定されたオフセット補正データＯｆｆＭでオフセット補正を施した第１補正点灯指示値Ｉ１’でＭ番目のＣＨＩＰ ＭのＬＥＤ Ｌ１を点灯させ、そのときの第１補正光量Ｑ１’を受光センサ２０２によって測定する（ステップ４０７）。続いて、第２点灯指示値Ｉ２に対し同じくオフセット補正データＯｆｆＭでオフセット補正を施した第２補正点灯指示値Ｉ２’でＭ番目のＣＨＩＰ ＭのＬＥＤ Ｌ１を点灯させ、そのときの第２補正光量Ｑ２’を受光センサ２０２によって測定する（ステップ４０８）。その後、第１点灯指示値Ｉ１およびステップ４０７で得られた第１補正光量Ｑ１’と、第２点灯指示値Ｉ２およびステップ４０８で得られた第２補正光量Ｑ２’とに基づいて、補正後の一次回帰式Ｑ＝ａ’Ｉ＋ｂ’を計算する（ステップ４０９）。そして、ステップ４０９で得られた補正後の切片ｂ’と、理想切片ｄと、オフセット収束係数ｅとを用いて、新たな目標切片Ｂ＝（ｂ’−ｄ）×ｅ＋ｄを計算し（ステップ４１０）、得られた新たな目標切片Ｂを記憶する。ここで、理想切片ｄは例えば０に設定される。なお、必要に応じて、理想切片ｄを０以外の値に設定してもよい。また、ブロック収束係数としてのオフセット収束係数ｅは０＜ｅ≦１の範囲から適宜選択されるが、本実施の形態では例えばｅ＝０．６に設定される。なお、オフセット収束係数ｅが０に近い場合には、オフセット補正データＯｆｆの収束性が向上する一方、隣接するチップ間の光量差は若干大きくなる。また、オフセット収束係数ｅが１に近い場合には、オフセット補正データＯｆｆの収束性は前者よりも若干低下するものの、隣接するチップ間の光量差は前者よりも小さくなる。

その後、チップ番号がＭ＝５８となっているか否かを判断する（ステップ４１１）。ここで、Ｍ＝５８であると判断した場合は、ＣＨＩＰ１〜ＣＨＩＰ５８それぞれに対するオフセット補正データＯｆｆ１〜Ｏｆｆ５８の設定が完了しているので、一連のオフセット補正データＯｆｆの演算処理を完了する。一方、Ｍ＝５８でないと判断した場合は、チップ番号をＭ＝Ｍ＋１に設定し（ステップ４１２）、ステップ４０２に戻って次のＣＨＩＰ Ｍに対する処理を続行する。

続いて、図１７に示すフローチャートを参照しつつ、本実施の形態におけるゲイン補正データＧａの演算処理の手順について説明を行う。
この処理では、まず、チップ番号をＭ＝１に設定し、目標光量ＱＰを初期目標光量ＱＳに設定する（ステップ５０１）。次いで、Ｍ番目のＣＨＩＰ ＭにおけるＬＥＤ番号をＮ＝１に設定する（ステップ５０２）。そして、所定の第３点灯指示値Ｉ３に対しＭ番目のＣＨＩＰ Ｍに設定されたオフセット補正データＯｆｆＭにてオフセット補正を施した第３補正点灯指示値Ｉ３’でＭ番目のＣＨＩＰ ＭのＮ番目のＬＥＤ ＬＮを点灯させ、そのときの第３補正光量Ｑ３’を受光センサ２０２によって測定する（ステップ５０３）。次に、目標光量ＱＰを読み出し（ステップ５０４）、ステップ５０３で得られた第３補正光量Ｑ３’が目標光量ＱＰと一致するように、Ｍ番目のＣＨＩＰ ＭにおけるＮ番目のＬＥＤ ＬＮのゲイン補正データＧａＮ（Ｍ）を決定し（ステップ５０５）、補正値書き込み部２０５によってＥＥＰＲＯＭ１０２に書き込みを行う。

次に、第３点灯指示値Ｉ３に対しオフセット補正データＯｆｆＭにてオフセット補正を施し、且つ、ステップ５０５で決定されたゲイン補正データＧａＮ（Ｍ）にてゲイン補正を施した第１再補正点灯指示値Ｉ３”でＭ番目のＣＨＩＰ ＭのＮ番目のＬＥＤ ＬＮを点灯させ、そのときの第３再補正光量Ｑ３”を受光センサ２０２によって測定する（ステップ５０６）。そして、ステップ５０６で得られた第３再補正光量Ｑ３”と、理想光量ＱＲと、ゲイン収束係数ｆとを用いて、新たな目標光量ＱＰ＝（Ｑ３”−ＱＲ）×ｆ＋ＱＲを計算し（ステップ５０７）、得られた新たな目標光量ＱＰを記憶する。ここで、理想光量ＱＲは例えば０に設定される。なお、必要に応じて、理想光量ＱＲを０以外の値に設定してもよい。また、素子収束係数としてのゲイン収束係数ｆは０＜ｆ≦１の範囲から適宜選択されるが、本実施の形態ではｆ＝０．６に設定される。なお、ゲイン収束係数ｆが０に近い場合には、ゲイン補正データＧａの収束性が向上する一方、隣接するＬＥＤ間の光量差は若干大きくなる。また、ゲイン収束係数ｆが１に近い場合には、ゲイン補正データＧａの収束性は前者よりも若干低下するものの、隣接するＬＥＤ間の光量差は前者よりも小さくなる。

その後、ＬＥＤ番号がＮ＝１２８となっているか否かを判断する（ステップ５０８）。ここで、Ｎ＝１２８でないと判断した場合は、ＬＥＤ番号をＮ＝Ｎ＋１に設定し（ステップ５０９）、ステップ５０３に戻って同一のＣＨＩＰ Ｍにおける次のＬＥＤに対する処理を続行する。一方、ステップ５０８においてＮ＝１２８であると判断した場合は、チップ番号がＭ＝５８になっているか否かを判断する（ステップ５１０）。ここで、Ｍ＝５８であると判断した場合は、すべてのＬＥＤに対するゲイン補正データＧａの設定が完了しているので、一連のゲイン補正データＧａの演算処理を完了する。一方、Ｍ＝５８でないと判断した場合、チップ番号をＭ＝Ｍ＋１に設定し（ステップ５１１）、ステップ５０２に戻って次のＣＨＩＰ Ｍに対する処理を続行する。

このように、本実施の形態では、実施の形態１と同様、例えば隣接するＣＨＩＰ１とＣＨＩＰ２との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。ここで、本実施の形態では、オフセット補正データＯｆｆを決定する際の目標切片Ｂの設定手法を実施の形態１と異ならせるようにした。これにより、実施の形態１と比較して、各ＣＨＩＰ１〜ＣＨＩＰ５８のオフセット補正後の光量が、正方向あるいは負方向の一方向に徐々にずれていく、といった事態の発生が抑制される。

また、本実施の形態では、実施の形態１と同様、例えば同一のＣＨＩＰ１において隣接するＬＥＤ Ｌ１とＬＥＤ Ｌ２との間での光量むらが目立ちにくくなり、その結果ハーフトーン画像を形成した場合の濃度むらが抑制される。ここで、本実施の形態では、ゲイン補正データＧａを決定する際の目標光量ＱＰの設定手法を実施の形態１とは異ならせるようにした。これにより、実施の形態１と比較して、各ＣＨＩＰ１〜ＣＨＩＰ５８を構成する各ＬＥＤ Ｌ１〜Ｌ１２８におけるゲイン補正後の光量が、正方向あるいは負方向の一方向に徐々にずれていく、といった事態の発生が抑制される。

ここで、図１８（ａ）は、実施の形態１で説明した手法を用いてオフセット補正データＯｆｆを設定した場合における各チップ番号と補正後の切片ｂ’との関係を示す図である。なお、また、図１８（ｂ）は、実施の形態２で説明した手法を用いてオフセット補正データＯｆｆを設定した場合における各チップ番号と補正後の切片Ｂ’との関係を示す図である。さらに、図１８（ｃ）は、従来の形態すなわち各ＣＨＩＰ１〜ＣＨＩＰ５８に対して目標切片Ｂが０となるようにオフセット補正データＯｆｆを設定した場合における各チップ番号と補正後の切片ｂ’との関係を示す図である。なお、図１８（ａ）〜（ｃ）では、全部で５８個あるＣＨＩＰ１〜ＣＨＩＰ５８のうち、ＣＨＩＰ１〜ＣＨＩＰ２０までを例示している。さらにまた、図１８（ｄ）は、実施の形態１、実施の形態２、および従来の形態における、補正後の切片ｂ’の全体における最大最小差（以下の説明では全体最大最小差と呼ぶ）、および、各形態において隣接するチップ同士の補正後の切片ｂ’における最大最小差（以下の説明では隣接最大最小差と呼ぶ）を示している。

これらの図から明らかなように、従来の形態と比較して、実施の形態１の手法および実施の形態２の手法を用いた場合には、隣接最大最小差が小さくなること、すなわち、光量むらが発生しにくくなることが理解される。ここで、実施の形態１の手法を用いた場合には、全体最大最小差が従来の形態よりも大きくなることもあり得るが、実施の形態２の手法を用いれば、この点についても改善できることが理解される。ただし、実施の形態１の手法を用いた場合であっても、隣接するチップ間での光量むらについては改善されているので、見た目の濃度むらについては低減されることになる。

なお、本実施の形態では、各ＳＬＥＤチップＣＨＩＰ１〜ＣＨＩＰ５８にそれぞれ１２８個のＬＥＤを搭載し、これらを一律に点灯制御するようにしていたが、これに限られるものではない。例えば一つのＳＬＥＤチップに２５６個のＬＥＤを搭載し、これらを１２８個ずつ２つのブロックに分け、それぞれを一律に点灯制御するようにしてもかまわない。

本実施の形態が適用されるＬＥＤプリントヘッドが用いられた画像形成装置の全体構成を示した図である。 ＬＥＤプリントヘッド（ＬＰＨ）の構成を示した図である。 ＬＥＤ回路基板の平面図である。 各ＳＬＥＤチップの連結部を説明する図である。 ＬＥＤ回路基板上に形成されている配線図を示した図である。 ＳＬＥＤの回路構成を説明する図である。 信号発生回路から出力される駆動信号を示すタイミングチャートである。 信号発生回路の構成を示すブロック図である。 基準クロック発生部の構成を説明するブロック図である。 点灯時間制御・駆動部の構成を説明するブロック図である。 （ａ）は所定の点灯時間制御・駆動部から出力される点灯パルス信号の長さと、この点灯パルス信号を受信した所定のＳＬＥＤチップにおける異なる二つのＬＥＤが出力する露光エネルギーとの関係を示す図であり、（ｂ）は異なる二つの点灯時間制御・駆動部から出力される点灯パルス信号の長さと、この点灯パルス信号を受信した異なる二つのＳＬＥＤチップにそれぞれ設けられたＬＥＤが出力する露光エネルギーとの関係を示す図である。 オフセット補正データおよびゲイン補正データの設定に使用される光量補正装置の構成を示す図である。 光量補正装置による光量補正動作の全体手順を示すフローチャートである。 実施の形態１におけるオフセット補正データの演算処理の手順を示すフローチャートである。 実施の形態１におけるゲイン補正データの演算処理の手順を示すフローチャートである。 実施の形態２におけるオフセット補正データの演算処理の手順を示すフローチャートである。 実施の形態２におけるゲイン補正データの演算処理の手順を示すフローチャートである。 （ａ）〜（ｄ）はオフセット補正データの設定手法の違いに伴う光量むらの発生状態を説明するための図である。

符号の説明

１…デジタルカラープリンタ、１０…画像形成プロセス部、１４…ＬＥＤプリントヘッド(ＬＰＨ)、３０…制御部、４０…画像処理部、６１…ハウジング、６２…ＬＥＤ回路基板、６３…自己走査型ＬＥＤアレイ（ＳＬＥＤ）、６４…ロッドレンズアレイ、１００…駆動回路（信号発生回路）、１０２…ＥＥＰＲＯＭ、１０４…レベルシフト回路、１１０…画像データ展開部、１１２…濃度ムラ補正データ部、１１４…タイミング信号発生部、１１６…基準クロック発生部、１１８−１〜１１８−５８…点灯時間制御・駆動部、１６０…ＰＤＯＭＶ（プリセッタブルデジタルワンショットマルチバイブレータ）、１６２…直線性補正部、１６４（１６４−０〜１６４−７）…遅延回路、１６５…遅延信号選択部、１６６…遅延選択レジスタ、１６７…ＡＮＤ回路、１６８…ＯＲ回路、１６９…点灯信号選択部、１７０…ＡＮＤ回路、１７２…ＭＯＳＦＥＴ、２００…光量補正装置、２０１…移動ステージ、２０２…受光センサ、２０３…駆動部、２０４…補正値演算部、２０４ａ…オフセット演算部、２０４ｂ…ゲイン演算部、２０５…補正値書き込み部、Ｇａ…ゲイン補正データ、Ｏｆｆ…オフセット補正データ

Claims (7)

1. 主走査方向に複数の発光素子を配列してなる記録装置の発光量調整装置であって、
   複数の前記発光素子の発光量を測定する測定部と、
   複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を前記測定部で測定した結果と、当該所定の発光素子に設定された当該所定の発光素子の目標発光量とに基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定する素子発光量決定部とを含み、
   前記素子発光量決定部は、
   前記測定部による前記所定の発光素子の発光量の測定結果に基づいて、当該所定の発光素子の目標発光量に対する当該所定の発光素子の素子補正値を決定し、
   決定された前記素子補正値にて補正がなされた前記所定の発光素子の発光量の再測定結果に基づいて、前記隣接発光素子の目標発光量を決定することを特徴とする記録装置の発光量調整装置。
2. 前記素子発光量決定部は、前記再測定結果における前記所定の発光素子の発光量と前記隣接発光素子に求められる理想光量と所定の素子収束係数とを用い、以下の式によって当該隣接発光素子の目標発光量を決定することを特徴とする請求項１記載の記録装置の発光量調整装置。
   目標発光量＝（発光量−理想光量）×素子収束係数＋理想光量
   （ただし、０＜素子収束係数≦１）
3. 主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整装置であって、
   複数の前記発光素子の発光量を測定する測定部と、
   複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を前記測定部で測定した結果に線形回帰分析を行うことで得た当該所定のブロックの切片と、当該所定のブロックに設定された当該所定のブロックの目標切片とに基づき、当該所定のブロックに隣接する隣接ブロックの目標切片を決定する切片決定部とを含み、
   前記切片決定部は、
   前記所定のブロックにおける前記発光素子の複数の発光指示値に対する複数の発光量の測定結果に基づいて前記線形回帰分析を行い、当該所定のブロックの目標切片に対する当該所定のブロックのブロック補正値を決定し、
   決定された前記ブロック補正値にて補正がなされた前記所定のブロックにおける前記発光素子の複数の前記発光指示値に対する複数の発光量の再測定結果に基づいて前記線形回帰分析を行い、前記隣接ブロックの目標切片を決定することを特徴とする記録装置の発光量調整装置。
4. 前記切片決定部は、前記再測定結果に基づいて得られた前記所定のブロックの切片と前記隣接ブロックに求められる理想切片と所定のブロック収束係数とを用い、以下の式によって当該隣接ブロックの目標切片を決定することを特徴とする請求項３記載の記録装置の発光量調整装置。
   目標切片＝（切片−理想切片）×ブロック収束係数＋理想切片
   （ただし、０＜ブロック収束係数≦１）
5. 前記切片決定部にて複数の前記ブロックのそれぞれに対する前記ブロック補正値が決定された後、前記発光素子毎に素子補正値を決定する素子補正値決定部とをさらに含むことを特徴とする請求項３または４記載の記録装置の発光量調整装置。
6. 主走査方向に複数の発光素子を配列してなる記録装置の発光量調整方法であって、
   複数の前記発光素子のうち所定の素子補正値にて補正がなされた所定の発光素子の発光量を測定するステップと、
   前記所定の発光素子の発光量の測定結果と、当該所定の発光素子に設定された当該所定の発光素子の目標発光量とに基づき、当該所定の発光素子に隣接する隣接発光素子の目標発光量を決定するステップとを含み、
   前記所定の発光素子に隣接する隣接発光素子の目標発光量を決定するステップでは、
   前記所定の発光素子の発光量の測定結果に基づいて、当該所定の発光素子の目標発光量に対する当該所定の発光素子の素子補正値を決定し、
   決定された前記素子補正値にて補正がなされた前記所定の発光素子の発光量の再測定結果に基づいて、前記隣接発光素子の目標発光量を決定することを特徴とする記録装置の発光量調整方法。
7. 主走査方向に複数の発光素子が配列されたブロックを、さらに主走査方向に複数配列してなる記録装置の発光量調整方法であって、
   複数の前記ブロックのうち所定のブロック補正値にて補正がなされた所定のブロックにおける前記発光素子の発光量を測定するステップと、
   前記所定のブロックにおける前記発光素子の発光量の測定結果に線形回帰分析を行うことで得た当該所定のブロックの切片と、当該所定のブロックに設定された当該所定のブロックの目標切片とに基づき、当該所定のブロックに隣接する隣接ブロックの目標切片を決定するステップとを含み、
   前記所定のブロックに隣接する前記隣接ブロックの目標切片を決定するステップでは、
   前記所定のブロックにおける前記発光素子の複数の発光指示値に対する複数の発光量の測定結果に基づいて前記線形回帰分析を行い、当該所定のブロックの目標切片に対する当該所定のブロックのブロック補正値を決定し、
   決定された前記ブロック補正値にて補正がなされた前記所定のブロックにおける前記発光素子の複数の前記発光指示値に対する複数の発光量の再測定結果に基づいて前記線形回帰分析を行い、前記隣接ブロックの目標切片を決定することを特徴とする記録装置の発光量調整方法。

Images