JP2007125785A - プリントヘッド、プリントヘッドの点灯制御装置、画像形成装置 - Google Patents

Abstract

【課題】スペクトラム拡散方式にて作成されたクロックにてプリントヘッドを駆動する際に、発生する画像むらを目立たなくする。
【解決手段】プリントヘッドとしてのＬＰＨ１４は、それぞれ１２８個のＬＥＤを備えた１２０個のスレッドを有する。点灯信号発生部１１０は、ライン同期信号Ｌｓｙｎｃに同期して、各スレッドにおける１２８個のＬＥＤを順次点灯可能に設定する。また、点灯信号発生部１１０は、スペクトラム拡散方式にて周波数変調されたクロック信号ｃｌｋを用いて画像信号を変調し、各スレッドにおける１２８個のＬＥＤに対する点灯パルスを発生する。そして、ライン同期信号Ｌｓｙｎｃのライン周期Ｔ１と、クロック信号ｃｌｋの変調周期Ｔ２とが、Ｔ１／Ｔ２≦０.９５または、Ｔ１／Ｔ２≧１.０５の関係を有するように設定を行う。
【選択図】図９

Description

本発明は、複写機やプリンタ等の画像形成装置で用いられるプリントヘッド等に係り、より詳しくは、装置内で発生する電波放射ノイズを低減することのできるプリントヘッド等に関する。

電子写真方式を用いた複写機、プリンタ等の画像形成装置では、まず、例えばドラム状に形成された感光体(感光体ドラム)の表面が帯電装置によって一様に帯電される。帯電された感光体ドラムは、画像データに基づいて制御された露光装置により露光され、その表面に静電潜像が形成される。続いて、感光体ドラム上に形成された静電潜像は現像装置により可視像(トナー像)化される。その後、トナー像は感光体ドラムの回転に伴って転写部まで搬送されて、記録紙上に静電転写される。そして、記録紙上に担持されたトナー像は定着処理が施されて、永久像となる。
このような画像形成装置で用いられる露光装置としては、従来よりレーザダイオードとポリゴンミラーとを組み合わせて、主走査方向にレーザ光を走査露光する光走査方式が用いられてきた。しかし、近年では、装置の小型化の要請等から、多数のＬＥＤ(発光ダイオード：Light Emitting Diode)を主走査方向に配列して構成されたＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた露光装置も多く採用されている。

ＬＰＨは、一般に、多数のＬＥＤをライン状に配列したＬＥＤチップを複数配置してなるＬＥＤアレイと、ＬＥＤから出力された光を感光体(感光体ドラム)表面に結像させるために多数のロッドレンズが配列されたロッドレンズアレイとを含んで構成されている。画像形成装置では、入力される画像データに基づいてＬＰＨの各ＬＥＤを駆動させ、感光体へ向けて光を出力し、ロッドレンズによって感光体表面に光を結像させる。そして、感光体とＬＰＨとを相対移動させることにより副走査方向に静電潜像を形成している。

この種のＬＰＨとして、最近、自己走査型ＬＥＤ(ＳＬＥＤ)を適用したものが提案されている(特許文献１参照)。このＳＬＥＤでは、例えばスイッチ素子としてサイリスタを用いている。そして、入力されてくるライン同期信号(Ｌｓｙｎｃ)に同期して、各スイッチ素子を順次オン状態とすることにより、各ＬＥＤブロック(スレッドと呼ぶ)を構成するＬＥＤを主走査方向に順次点灯可能に制御している。また、特許文献１では、各ＬＥＤを点灯させるために出力する点灯信号をパルス幅変調方式にて作成し、各ＬＥＤに出力する点灯パルス数すなわち点灯時間の長さを調整することで、全ドットの露光量を一律に補正し、且つ、各ドットの露光量を個別に補正している。

特開２００２−３６６２８号公報(第７−８頁、図１２)

ところで、最近、画像形成装置など電子機器の高速化、高密度化に伴って、電子機器から発せられる電磁波輻射(Electromagnetic Interference：ＥＭＩ)が問題となってきている。ここで、上記特許文献１のＬＰＨにおいても、パルス幅変調を行う際に高周波のクロックを使用しているため、このような電磁波輻射の問題が生じ得る。

このような電磁波輻射の問題を解決するため、スペクトラム拡散方式を用いて、クロックの周波数をわずかに(例えば中心周波数に対して±１〜３％程度)変動させながら発振させる(周波数変調する) スペクトラム拡散クロックジェネレータ(Spread Spectrum Clock Generator：ＳＳＣＧ)が提案されている。このＳＳＣＧでは、発振周波数を変動させることにより電磁波輻射が発生する周波数を分散させることができ、電磁波輻射によるピークを例えば４〜５ｄＢ程度低く抑えることが可能である。

しかしながら、このようなＳＳＣＧを上記特許文献１のＬＰＨに適用した場合、次のような問題が生じる。
上述したＬＰＨでは、パルス幅変調方式にて各ＬＥＤを点灯させるための点灯信号を作成している。したがって、パルス変調に用いるクロックの周波数が変動すると、同じ点灯パルス数であっても、得られるＬＥＤの点灯時間の長さが変わってしまう。このため、感光体上に形成される静電潜像のレベル(および感光体上に形成されるトナー像の濃度)に若干のむらが生じてしまう。
ここで、一般的なＳＳＣＧの変調周期は１５〜５０μｓ程度である。一方、１スレッドあたり１２８個のＬＥＤが設けられたＬＥＤアレイを用いた場合に、副走査方向の解像度を４８００ｄｐｉ(dot per inch)とし、２００ｍｍ/ｓのプロセス速度で印字動作を行うものとすると、ライン同期信号の発生周期(ＬＥＤブロックを構成する各ＬＥＤを順次点灯させるのに必要な時間：１ライン周期と呼ぶ)は２６μｓ(２５.４/２００/４８００≒２６μｓ)程度となる。つまり、１スレッドを構成する１２８個のＬＥＤを順次点灯させるための１ライン周期がＳＳＣＧの変調周期に近くなる。

このとき、スレッドの１ライン周期とＳＳＣＧの変調周期とが略一致していると、スレッド内で生じる主走査方向のむらの分布が、副走査方向に対してほとんど変動しなくなる。つまり、前のラインで暗かったところは次のラインでも暗くなり、一方、前のラインで明るかったところは次のラインでも明るくなってしまう。その結果、例えば全面同一濃度の中間調画像(ハーフトーン画像)を得るべく画像形成(潜像形成)を行った場合に、副走査方向に濃淡によるスジが現れてしまう。また、主走査方向の解像度を例えば１２００ｄｐｉとした場合、１スレッドすなわち１２８個のＬＥＤにて構成されるスレッドの主走査方向長さは２.７ｍｍ程度となるため、副走査方向に現れるスジが目立ちやすくなりやすい。

本発明は、かかる技術的課題を解決するためになされたものであって、その目的とするところは、スペクトラム拡散方式にて作成されたクロックにてプリントヘッドを駆動する際に、発生する画像むらを目立たなくすることにある。

かかる目的のもと、本発明が適用されるプリントヘッドは、複数の点灯素子を備えた点灯ブロックが複数配列される点灯ヘッドを有し、入力されるライン同期信号に同期して、点灯ブロックにおける複数の発光素子を順次点灯手段にて順次点灯可能にし、順次点灯手段に対してライン同期信号出力手段にてライン同期信号を出力し、入力されるクロックを用いて画像信号を変調し、複数の点灯ブロックにおける複数の点灯素子に対する点灯信号を点灯信号発生手段にて発生し、点灯信号発生手段に対してスペクトラム拡散方式にて周波数変調されたクロックをスペクトラム拡散クロック出力手段にて出力し、ライン同期信号出力手段から出力されるライン同期信号のライン周期Ｔ１と、スペクトラム拡散クロック出力手段から出力されるクロックの変調周期Ｔ２とが、Ｔ１／Ｔ２≦０.９５または、Ｔ１／Ｔ２≧１.０５の関係を有していることを特徴としている。
ここで、順次点灯手段は、隣接する点灯ブロックの走査方向が互いに反転するように点灯ブロックにおける複数の点灯素子を点灯可能にすることを特徴とすることができる。また、点灯信号発生手段は、クロックを用いて画像信号をパルス幅変調することにより複数の点灯素子に対する点灯信号を発生することができる。

また、他の観点から捉えると、本発明は、複数の点灯素子が配列されてなるプリントヘッドの点灯動作を制御するプリントヘッドの点灯制御装置であって、プリントヘッドに複数の点灯素子の点灯タイミングを制御するためのライン同期信号を出力するライン同期信号出力部と、プリントヘッドに複数の点灯素子の点灯量を制御するためのクロックを出力するクロック出力部とを含み、クロック出力部は、スペクトラム拡散方式にて周波数変調を行い、ライン同期信号出力部から出力されるライン同期信号のライン周期Ｔ１と、クロック出力部から出力されるクロックの変調周期Ｔ２とが、Ｔ１／Ｔ２≦０.９５または、Ｔ１／Ｔ２≧１.０５の関係を有していることを特徴としている。
ここで、複数の点灯素子が自己走査型発光素子からなることを特徴とすることができる。

さらに、他の観点から捉えると、本発明は、所定のプロセス速度で回動する像担持体と、像担持体を帯電する帯電器と、帯電された像担持体を露光して静電潜像を形成する露光器と、像担持体に形成された静電潜像をトナーで現像する現像器とを備え、プロセス速度が異なる複数の画像形成モードで動作する画像形成装置であって、露光器は、複数の点灯素子を備えた点灯ブロックが複数配列される点灯ヘッドと、入力されるライン同期信号に同期して、点灯ブロックにおける複数の発光素子を順次点灯可能にする順次点灯手段と、順次点灯手段に対してライン同期信号を出力するライン同期信号出力手段と、入力されるクロックを用いて画像信号を変調し、複数の点灯ブロックにおける複数の点灯素子に対する点灯信号を発生する点灯信号発生手段と、点灯信号発生手段に対してスペクトラム拡散方式にて周波数変調されたクロックを出力するスペクトラム拡散クロック出力手段とを含み、プロセス速度が異なる複数の画像形成モードにおいて、ライン同期信号出力手段から出力されるライン同期信号のライン周期Ｔ１と、スペクトラム拡散クロック出力手段から出力されるクロックの変調周期Ｔ２とが、Ｔ１／Ｔ２≦０.９５または、Ｔ１／Ｔ２≧１.０５の関係を満たすことを特徴としている。

本発明によれば、ライン同期信号のライン周期Ｔ１とクロックの変調周期Ｔ２との比が所定の関係を満たすようにしたので、形成される画像における濃淡の間隔を狭めることができ、結果として画像むらを目立たなくすることができる。

以下、添付図面を参照して、本発明を実施するための最良の形態(以下、実施の形態という)について詳細に説明する。
図１は本実施の形態が適用されるプリントヘッドを備えた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタ１である。この画像形成装置は、画像形成プロセス部１０、制御部３０、および画像処理部(ＩＰＳ：Image Processing System)４０を備えている。これらのうち、画像形成プロセス部１０は、各色の画像データに対応して画像形成を行う。また、制御部３０は、画像形成プロセス部１０の動作を制御する。さらに、ＩＰＳ４０は、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置(ＩＩＴ)３に接続され、これらから受信された画像データに対して所定の画像処理を施して画像形成プロセス部１０に出力する。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋを備えている。画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、感光体ドラム１２、帯電器１３、ＬＥＤプリントヘッド(ＬＰＨ)１４、現像器１５、およびクリーナ１６を備える。ここで、像担持体としての感光体ドラム１２は、静電潜像を形成するとともにトナー像を担持する。また、帯電器１３は、感光体ドラム１２の表面を所定電位で一様に帯電する。露光器としてのＬＰＨ１４は、帯電器１３によって帯電された感光体ドラム１２を露光して静電潜像を形成する。現像器１５は、ＬＰＨ１４によって得られた静電潜像をトナーで現像する。クリーナ１６は、一次転写後の感光体ドラム１２表面を清掃する。ここで、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、それぞれがイエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)のトナー像を形成する。
また、画像形成プロセス部１０は、中間転写ベルト２１、一次転写ロール２２、二次転写ロール２３、搬送ベルト２４、そして定着器２５を備えている。中間転写ベルト２１には、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの感光体ドラム１２にて形成された各色のトナー像が多重転写される。転写器としての一次転写ロール２２は、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの各色トナー像を中間転写ベルト２１に順次転写(一次転写)させる。二次転写ロール２３は、中間転写ベルト２１上に転写された重畳トナー像を、記録材である用紙Ｐに一括転写(二次転写)させる。定着器２５は、二次転写された画像を用紙Ｐ上に定着させる。

では、このデジタルカラープリンタ１における画像形成動作について説明する。このデジタルカラープリンタ１において、画像形成プロセス部１０は、制御部３０から供給された同期信号等の制御信号に基づいて画像形成動作を行う。その際に、ＰＣ２やＩＩＴ３から入力された画像データは、画像処理部４０によって画像処理が施され、インタフェースを介して各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋに供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から得られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエローのトナー像が形成される。同様に、他の画像形成ユニット１１Ｍ,１１Ｃ,１１Ｋにおいても、マゼンタ、シアン、黒の各色トナー像が形成される。

各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋで形成された各色トナー像は、図１の矢印Ａ方向に回動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引される。その結果、中間転写ベルト２１上には重畳されたトナー像が形成される。形成された重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域(二次転写部)に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、重畳トナー像は搬送されてきた用紙Ｐ上に一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部(図示せず)に搬送される。

では次に、この画像形成装置で用いられるＬＰＨ１４について詳細に説明する。
図２は、ＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。ＬＰＨ１４は、ハウジング６１、ＬＥＤ回路基板６２、自己走査型ＬＥＤアレイ(Self-Scanning Light Emitting Device：ＳＬＥＤ)６３を備える。またＬＰＨ１４は、ロッドレンズアレイ６４、ホルダ６５、および板バネ６６をさらに備える。これらのうち、ハウジング６１は、ＬＰＨ１４の支持体として機能する。また、ＬＥＤ回路基板６２は、ＳＬＥＤ６３やＳＬＥＤ６３を駆動する駆動回路等を搭載する。さらに、ＳＬＥＤ６３は、発光することにより感光体ドラム１２を露光する。ロッドレンズアレイ６４は、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させる。さらにまた、ホルダ６５は、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽する。そして板バネ６６は、ハウジング６１をロッドレンズアレイ６４方向に付勢する。

ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。また、ホルダ６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダ６５はＳＬＥＤ６３を密閉するように構成されている。そのため、ＳＬＥＤ６３に外部からゴミが付着することを防ぐことができる。一方、板バネ６６は、ＳＬＥＤ６３およびロッドレンズアレイ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に付勢している。
このように構成されたＬＰＨ１４は、調整ネジ(図示せず)によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置(焦点面)が感光体ドラム１２表面上に位置するように調整される。

図３は、図２に示すＬＥＤ回路基板６２の平面図を示している。ＬＥＤ回路基板６２には、ＳＬＥＤ６３を構成する６０個のＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)が、感光体ドラム１２の軸線方向と平行になるように精度良く列状に配置されている。ここで、図４は、各ＬＥＤチップ７０の連結部を拡大したものである。図４に示すように、各ＬＥＤチップ７０の端部では、ＬＥＤアレイの端部境界が主走査方向に連続的に配置されるように構成されている。すなわち、各ＬＥＤチップ７０は、千鳥状に配列されている。なお、図４では、一例としてＣｈｉｐ１、Ｃｈｉｐ２およびＣｈｉｐ３の連結部を示している。

そして、本実施の形態に係るＬＰＨ１４では、各ＬＥＤチップ７０にそれぞれ２５６個のＬＥＤ(点灯素子)が搭載されている。したがって、６０個のＬＥＤチップ７０を有するＳＬＥＤ６３全体では、１５３６０個のＬＥＤが設けられることになる。また、Ｃｈｉｐ１の外側端部からＣｈｉｐ６０の外側端部までの距離(ＳＬＥＤ６３の主走査方向長さ)は、Ａ３ノビの用紙Ｐへの画像形成に対応するために３２４ｍｍに設定される。このため、隣接するＬＥＤの間隔は約２１.１５μｍに設定され、このＬＰＨ１４の主走査方向の出力解像度は１２００ｄｐｉ(dot per inch)となる。なお、このＬＰＨ１４の副走査方向の出力解像度は例えば１２００ｄｐｉ、２４００ｄｐｉ、そして４８００ｄｐｉから選択することができる。

また、ＬＥＤ回路基板６２には、信号発生回路１００およびレベルシフト回路１０４が設けられている。さらに、ＬＥＤ回路基板６２には、出力電圧を安定化させるための３端子レギュレータからなる電源回路１０１、ＳＬＥＤ６３を構成する各ＬＥＤの光量補正値データ等を記憶するＥＥＰＲＯＭ１０２、およびデジタルカラープリンタ１本体との間で信号の送受信を行うハーネス１０３が備えられている。

図５は、信号発生回路１００の構成およびＬＥＤ回路基板６２の配線構成を示した図である。図５に示すように、信号発生回路１００は、各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)に対して点灯信号ΦＩ(ΦＩ１〜ΦＩ１２０)を出力する点灯信号発生部１１０を備えている。各ＬＥＤチップ７０は、上述したようにそれぞれ２５６個のＬＥＤを搭載しているが、各ＬＥＤチップ７０では、これら２５６個のＬＥＤを主走査方向に１２８個ずつ二組に分け、各組(１２８個のＬＥＤ)を一スレッドとして点灯制御を行っている。このため、各ＬＥＤチップ７０には、二組の点灯信号ΦＩ(例えばＣｈｉｐ１ではΦＩ１およびΦＩ２)が供給されている。
また、信号発生回路１００は、各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)を六組(１０チップ毎)に分け、それぞれの組に対して転送信号ＣＫ１(ＣＫ１_１〜ＣＫ１_６)および転送信号ＣＫ２(ＣＫ２_１〜ＣＫ２_６)を出力する転送信号発生部１３０を備えている。

また、ＬＥＤ回路基板６２上には、各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)に電力を供給するＶｃｃ＝＋３.３Ｖの電源ライン１０５および接地(ＧＮＤ)された電源ライン１０６が設けられている。また、信号発生回路１００から各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)に対して二組ずつ点灯信号ΦＩ(ΦＩ１〜ΦＩ１２０)を送信する信号ライン１０７(１０７_１〜１０７_１２０)も設けられている。さらに、転送信号ＣＫ１(ＣＫ１_１〜１_６)を送信する信号ライン１０８(１０８_１〜１０８_６)も設けられている。さらにまた、転送信号ＣＫ２(ＣＫ２_１〜２_６)を送信する信号ライン１０９(１０９_１〜１０９_６)も設けられている。

そして、各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)には、信号ライン１０７を介して、対応する二組の点灯信号ΦＩ(ΦＩ１〜ΦＩ１２０)が入力される。また、各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)には、信号ライン１０８を介して転送信号ＣＫ１(ＣＫ１_１〜１_６)が、信号ライン１０９を介して転送信号ＣＫ２(ＣＫ２_１〜２_６)が、それぞれＣｈｉｐ１〜Ｃｈｉｐ６０に入力される。

図６は、点灯ヘッドとしてのＳＬＥＤ６３におけるＬＥＤチップ７０、信号発生回路１００、およびレベルシフト回路１０４の回路構成を説明する図である。ただし、図６では、ＳＬＥＤ６３を構成する複数のＬＥＤチップ７０のうち、Ｃｈｉｐ１のみを示している。なお、他のＣｈｉｐ２〜Ｃｈｉｐ６０も、Ｃｈｉｐ１と同じ構成を有しており、Ｃｈｉｐ１と同様にして信号発生回路１００やレベルシフト回路１０４に接続されている。
ＬＥＤチップ７０は、レベルシフト回路１０４を介して信号発生回路１００の転送信号発生部１３０に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号発生回路１００(転送信号発生部１３０)の出力端子に接続されている。そして、信号発生回路１００(転送信号発生部１３０)から出力される転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃに基づいて、転送信号ＣＫ１および転送信号ＣＫ２を、ＳＬＥＤ６３を構成する各ＬＥＤチップ７０に出力するように構成されている。また、ＬＥＤチップ７０は、駆動電流設定抵抗ＲＩＤを介して信号発生回路１００の点灯信号発生部１１０に接続されている。なお、点灯信号発生部１１０の詳細については後述する。

信号発生回路１００には、ライン同期信号Ｌｓｙｎｃ、ビデオデータＶｄａｔａ、クロック信号ｃｌｋ、およびリセット信号ＲＳＴが入力される。ここで、信号発生回路１００の転送信号発生部１３０は、転送信号ＣＫ１を作成するのに用いられる転送信号ＣＫ１Ｒを出力するトライステートバッファＢ１Ｒ、同じく転送信号ＣＫ１を作成するのに用いられる転送信号ＣＫ１Ｃを出力するトライステートバッファＢ１Ｃを備えている。さらに、転送信号発生部１３０は、転送信号ＣＫ２を作成するのに用いられる転送信号ＣＫ２Ｒを出力するトライステートバッファＢ２Ｒ、同じく転送信号ＣＫ２を作成するのに用いられる転送信号ＣＫ２Ｃを出力するトライステートバッファＢ２Ｃを備えている。なお、これらトライステートバッファＢ１Ｒ、Ｂ１Ｃ、Ｂ２Ｒ、Ｂ２Ｃは、Ｈ(１)、Ｌ(０)を出力できる他に、Ｈｉｇｈ−Ｚ(ハイインピーダンス：以下の説明ではＨｉｚと表記する)の状態をとることのできる３ステート出力回路にて構成されている。ここで、Ｈｉｚ状態とは、出力が実質的にオープン状態であることを意味する。

図６に示したように、ＬＥＤチップ７０は、スイッチ素子としての２５６個のサイリスタＳ１〜Ｓ２５６、点灯素子としての２５６個のＬＥＤ Ｌ１〜Ｌ２５６を備えている。またＬＥＤチップ７０は、２５６個のダイオードＤ１〜Ｄ２５６、２５６個の抵抗Ｒ１〜Ｒ２５６、さらには信号ラインに過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａを有している。なお、ＬＥＤ Ｌ１〜Ｌ２５６は、実際には、後述するように主走査方向にＬ１、Ｌ２、…、Ｌ１２８、Ｌ１２９、…、Ｌ２５５、Ｌ２５６の順で配列されている。

ＬＥＤチップ７０は、点灯ブロックとしての第一のスレッド７１および第二のスレッド７２を有している。ここで、第一のスレッド７１は、１２８個のサイリスタＳ１〜Ｓ１２８、１２８個のＬＥＤ Ｌ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、および１２８個の抵抗Ｒ１〜Ｒ１２８を有している。一方、第二のスレッド７２は、１２８個のサイリスタＳ１２９〜Ｓ２５６、１２８個のＬＥＤ Ｌ１２９〜Ｌ２５６、１２８個のダイオードＤ１２９〜Ｄ２５６、および１２８個の抵抗Ｒ１２９〜Ｒ２５６を有している。
なお、以下の説明では、ＬＥＤ Ｌ１〜Ｌ２５６への電流の供給を制御するサイリスタＳ１〜Ｓ２５６とダイオードＤ１〜Ｄ２５６とで主に構成される部分を転送部と呼ぶ。

本実施の形態のＬＥＤチップ７０において、各サイリスタＳ１〜Ｓ２５６のアノード端子(入力端)Ａ１〜Ａ２５６は電源ライン１０５に接続されている。この電源ライン１０５には電源電圧Ｖｃｃ(＝＋３.３Ｖ)が供給される。ここで、第一のスレッド７１では、電源ライン１０５に近い側から、サイリスタＳ１、Ｓ２、…、Ｓ１２８が順次接続されている。一方、第二のスレッド７２では、電源ライン１０５に近い側から、サイリスタＳ２５６、Ｓ２５５、…、Ｓ１２９が順次接続されている。

奇数番目サイリスタＳ１、Ｓ３、…、Ｓ２５３、Ｓ２５５のカソード端子(出力端)Ｋ１、Ｋ３、…、Ｋ２５３、Ｋ２５５には、信号発生回路１００からレベルシフト回路１０４および転送電流制限抵抗Ｒ１Ａを介して転送信号ＣＫ１が送信される。ここで、第一のスレッド７１では、レベルシフト回路１０４に近い側から、カソード端子Ｋ１、Ｋ３、…、Ｋ１２５、Ｋ１２７が順次接続されている。また、第二のスレッド７２では、レベルシフト回路１０４に近い側から、カソード端子Ｋ２５５、Ｋ２５３、…、Ｋ１３１、Ｋ１２９が順次接続されている。
また、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ２５４、Ｓ２５６のカソード端子(出力端)Ｋ２、Ｋ４、…、Ｋ２５４、Ｋ２５６には、信号発生回路１００からレベルシフト回路１０４および転送電流制限抵抗Ｒ２Ａを介して転送信号ＣＫ２が送信される。ここで、第一のスレッド７１では、レベルシフト１０４から近い側から、カソード端子Ｋ２、Ｋ４、…、Ｋ１２６、Ｋ１２８が順次接続されている。また、第二のスレッド７２では、レベルシフト回路１０４に近い側から、カソード端子Ｋ２５６、Ｋ２５４、…、Ｋ１３２、Ｋ１３０が順次接続されている。

一方、各サイリスタＳ１〜Ｓ２５６のゲート端子(制御端)Ｇ１〜Ｇ２５６は、各サイリスタＳ１〜Ｓ２５６に対応して設けられた抵抗Ｒ１〜Ｒ２５６を介して電源ライン１０６に各々接続されている。なお、電源ライン１０６は接地(ＧＮＤ)されている。ここで、第一のスレッド７１では、電源ライン１０６に近い側から、抵抗Ｒ１、Ｒ２、…、Ｒ１２７、Ｒ１２８が順次接続されている。一方、第二のスレッド７２では、電源ライン１０６に近い側から、抵抗Ｒ２５６、Ｒ２５５、…、Ｒ１３０、Ｒ１２９が順次接続されている。

また、各サイリスタＳ１〜Ｓ２５６のゲート端子Ｇ１〜Ｇ２５６と、各サイリスタＳ１〜Ｓ２５６に対応して設けられたＬＥＤ Ｌ１〜Ｌ２５６のゲート端子とは各々接続される。
さらに、第一のスレッド７１において、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子に各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。他方、第二のスレッド７２において、各サイリスタＳ２５６〜Ｓ１２９のゲート端子Ｇ２５６〜Ｇ１２９には、ダイオードＤ２５６〜Ｄ１２９のカソード端子が接続されている。そして、サイリスタＳ２５６〜Ｓ１３０のゲート端子Ｇ２５６〜Ｇ１３０には、次段のダイオードＤ２５５〜Ｄ１２９のアノード端子に各々接続されている。すなわち、各ダイオードＤ２５６〜Ｄ１２９はゲート端子Ｇ２５６〜Ｇ１３０を挟んで直列接続されている。

第一のスレッド７１におけるダイオードＤ１のアノード端子および第二のスレッド７２におけるダイオードＤ２５６は、転送電流制限抵抗Ｒ２Ａおよびレベルシフト回路１０４を介して信号発生回路１００に接続されている。このため、第一のスレッド７１におけるダイオードＤ１および第二のスレッド７２におけるダイオードＤ２５６には、ほぼ同時に転送信号ＣＫ２が送信される。また、第一のスレッド７１におけるＬＥＤ Ｌ１〜Ｌ１２８のカソード端子は、駆動電流設定抵抗ＲＩＤを介して信号発生回路１００(点灯信号発生部１１０)に接続され、奇数番目の点灯信号ΦＩ(Ｃｈｉｐ１の場合はΦＩ１)が送信される。他方、第二のスレッド７２におけるＬＥＤ Ｌ２５６〜Ｌ１２９のカソード端子は、駆動電流設定抵抗ＲＩＤを介して信号発生回路１００(点灯信号発生部１１０)に接続され、偶数番目の点灯信号ΦＩ(Ｃｈｉｐ１の場合はΦＩ２)が送信される。

さらに、ＬＥＤチップ７０には、サイリスタＳ１〜Ｓ２５６およびダイオードＤ１〜Ｄ２５６を覆うように遮光マスク(図示せず)が配置される。この遮光マスクは、画像形成動作中に、オン状態にあって電流が流れている状態におけるサイリスタＳ１〜Ｓ２５６や、電流が流れている状態におけるダイオードＤ１〜Ｄ２５６からの発光を遮断し、不要光が感光体ドラム１２を露光するのを抑制している。

次に、信号発生回路１００およびレベルシフト回路１０４から出力される、ＳＬＥＤ６３(各ＬＥＤチップ７０)を駆動する信号(駆動信号)について説明する。
図７は、信号発生回路１００およびレベルシフト回路１０４から出力される駆動信号を説明するためのタイミングチャートである。なお、図７に示すタイミングチャートでは、ＬＥＤチップ７０のＣｈｉｐ１において、すべてのＬＥＤ Ｌ１〜Ｌ２５６が光書き込みを行う(発光する)場合について表記している。

(１)まず、画像形成装置側から信号発生回路１００にリセット信号ＲＳＴが入力されることによって、信号発生回路１００(転送信号発生部１３０)では、トライステートバッファＢ１Ｒをハイレベル「Ｈ」(以下、単に「Ｈ」と表記する)とすることにより転送信号ＣＫ１Ｒが「Ｈ」として出力される。また、転送信号発生部１３０のトライステートバッファＢ１Ｃを「Ｈ」とすることにより転送信号ＣＫ１Ｃが「Ｈ」として出力される。レベルシフト回路１０４では、これを受けて、転送信号ＣＫ１が「Ｈ」に設定される。一方、信号発生回路１００(転送信号発生部１３０)では、トライステートバッファＢ２Ｒをローレベル(以下、単に「Ｌ」と表記する)とすることにより転送信号ＣＫ２Ｒが「Ｌ」として出力される。また、転送信号発生部１３０のトライステートバッファＢ２Ｃを「Ｌ」とすることにより転送信号ＣＫ２Ｃが「Ｌ」として出力される。これを受けて、レベルシフト回路１０４では、転送信号ＣＫ２が「Ｌ」に設定される。その結果、ＬＥＤチップ７０では、すべてのサイリスタＳ１〜Ｓ２５６がオフの状態になる(図７(ａ))。
なお、この状態では、信号発生回路１００(点灯信号発生部１１０)にビデオデータＶｄａｔａが入力されていないことから、点灯信号ΦＩ(ΦＩ１、ΦＩ２)は「Ｈ」に設定されている(図７(Ｈ),(Ｉ))。

(２)リセット信号ＲＳＴに続いて、信号発生回路１００に入力されるライン同期信号Ｌｓｙｎｃが所定期間だけ「Ｈ」になることで(図７(ａ))、ＳＬＥＤ６３(各ＬＥＤチップ７０)の動作が開始される。そして、このライン同期信号Ｌｓｙｎｃに同期して、信号発生回路１００では、図７(Ｅ),(Ｆ)に示すように、転送信号発生部１３０のトライステートバッファＢ２ＣおよびトライステートバッファＢ２Ｒを「Ｈ」とすることにより、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」に設定する。そして、レベルシフト回路１０４では、これを受けて、図７(Ｇ)に示すように、転送信号ＣＫ２が「Ｈ」に設定される(図７(ｂ))。

(３)次に、図７(Ｃ)に示すように、信号発生回路１００の転送信号発生部１３０において、トライステートバッファＢ１Ｒを「Ｌ」に設定することにより転送信号ＣＫ１ＲをＬにする(図７(ｃ))。これを受けて、レベルシフト回路１０４では、コンデンサＣ１に蓄積された電荷が抵抗Ｒ１Ｂに向かう方向に流れ、やがて、転送信号ＣＫ１の電位がＧＮＤになる。ここで、転送信号ＣＫ１Ｃの電位は＋３.３Ｖに設定されているため、コンデンサＣ１の両端電位は＋３.３Ｖ(＝Ｖｃｃ)となる。

(４)これに続いて、図７(Ｂ)に示すように、転送信号発生部１３０のトライステートバッファＢ１Ｃを「Ｌ」とすることにより転送信号ＣＫ１ＣをＬにする(図７(ｄ))。
この状態においては、第一のスレッド７１のサイリスタＳ１および第二のスレッド７２のサイリスタＳ２５６のゲート電流が流れ始める。その際に、信号発生回路１００のトライステートバッファＢ１Ｒをハイインピーダンス(Ｈｉｚ)にすることで、電流の逆流防止を行う。
その後、第一のスレッド７１では、サイリスタＳ１に流れるゲート電流により、サイリスタＳ１がオンし始め、ゲート電流が徐々に増加する。また、これとほぼ同時に第二のスレッド７２でも、サイリスタＳ２５６に流れるゲート電流により、サイリスタＳ２５６がオンし始め、ゲート電流が徐々に増加する。それと共に、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

(５)所定時間(転送信号ＣＫ１電位がＧＮＤ近傍になる時間)の経過後、転送信号発生部１３０のトライステートバッファＢ１Ｒを「Ｌ」に設定し、転送信号ＣＫ１Ｒを「Ｌ」にする(図７(ｅ))。すると、ゲート端子Ｇ１電位およびゲート端子Ｇ２５６電位が上昇することによって転送信号ＣＫ１電位の上昇が生じ、これに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ１およびサイリスタＳ２５６が完全にオンし、定常状態となると、サイリスタＳ１およびサイリスタＳ２５６のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れなくなる。なお、トライステートバッファＢ１Ｒを「Ｌ」に設定する際、図７(Ｂ)に示すように、転送信号発生部１３０のトライステートバッファＢ１Ｃをハイインピーダンス(ＨｉＺ)に設定する(図７(ｅ))。

(６)サイリスタＳ１およびサイリスタ２５６が完全にオンした状態で、図７(Ｈ),(Ｉ)に示すように、入力されるビデオデータＶｄａｔａに基づいて点灯信号発生部１１０で作成された点灯信号ＩＤ(ΦＩ１、ΦＩ２)が、ともに「Ｌ」に設定される(図７(ｆ))。このとき、第一のスレッド７１では、ゲート端子Ｇ１電位＞ゲート端子Ｇ２電位であるため、ＬＥＤ Ｌ１の方が早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って信号ラインの電位が上昇するため、第一のスレッド７１においてＬＥＤ Ｌ２からＬ１２８までがオンすることはない。すなわち、第一のスレッド７１では、最もゲート電圧の高いＬＥＤ Ｌ１のみがオン(点灯)することになる。一方、このとき、第二のスレッド７２では、ゲート端子Ｇ２５６電位＞ゲート端子Ｇ２５５電位であるため、ＬＥＤ Ｌ２５６の方が早くオンし、点灯する。ＬＥＤ Ｌ２５６がオンするのに伴って信号ラインの電位が上昇するため、第二のスレッド７２においてＬＥＤ Ｌ２５５からＬ１２９までがオンすることはない。すなわち、第二のスレッド７２では、最もゲート電圧の高いＬＥＤ Ｌ２５６のみがオン(点灯)することになる。

(７)次に、図７(Ｆ)に示すように、転送信号発生部１３０のトライステートバッファＢ２Ｒを「Ｌ」に設定することで転送信号ＣＫ２Ｒを「Ｌ」にすると(図７(ｇ))、図８(ｃ)の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
(８)図７(Ｅ)に示すように、この状態で転送信号発生部１３０のトライステートバッファＢ２Ｃを「Ｌ」に設定することで転送信号ＣＫ２Ｃを「Ｌ」にする(図７(ｈ))。これに伴い、第一のスレッド７１ではサイリスタＳ２がターンオンする。また、これとほぼ同時に、第二のスレッド７２ではサイリスタＳ２５５がターンオンする。
(９)そして、図７(Ｂ),(Ｃ)に示すように、転送信号発生部１３０のトライステートバッファＢ１Ｃ、Ｂ１Ｒを同時に「Ｈ」に設定することで転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時にＨにすると(図７(ｉ))、転送信号ＣＫ１が「Ｈ」となる。転送信号ＣＫ１が「Ｈ」となることにより、第一のスレッド７１では、サイリスタＳ１がターンオフし、抵抗Ｒ１を通って放電することによりゲート端子Ｇ１電位は徐々に下降する。その際、サイリスタＳ２は、ゲート端子Ｇ２電位の上昇により完全にオンする。一方、転送信号ＣＫ１が「Ｈ」となることにより、第二のスレッド７２では、サイリスタＳ２５６がターンオフし、抵抗Ｒ２５６を通って放電することによりゲート端子Ｇ２５６電位は徐々に下降する。その際、サイリスタＳ２５５は、ゲート端子Ｇ２５５電位の上昇により完全にオンする。

(１０)サイリスタＳ２およびサイリスタＳ２５５が完全にオンした状態で、図７(Ｈ),(Ｉ)に示すように、点灯信号ＩＤ(ΦＩ１、ΦＩ２)が、ともに「Ｌ」に設定される。したがって、点灯信号発生部１１０からの点灯信号ΦＩ１、ΦＩ２を「Ｌ」または「Ｈ」に設定することで、ＬＥＤ Ｌ２およびＬＥＤ Ｌ２５５を点灯／非点灯させることが可能となる。なお、この場合、第一のスレッド７１では、ゲート端子Ｇ１電位がすでにゲート端子Ｇ２電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。また、第二のスレッド７２でも、ゲート端子Ｇ２５６電位がすでにゲート端子Ｇ２５５電位より低くなっているため、ＬＥＤ Ｌ２５６がオンすることもない。
(１１)そして、図７(Ｃ)に示すように、信号発生回路１００の転送信号発生部１３０において、トライステートバッファＢ１Ｒを「Ｌ」に設定することにより転送信号ＣＫ１ＲをＬにする(図７(ｊ))。これを受けて、レベルシフト回路１０４では、コンデンサＣ１に蓄積された電荷が抵抗Ｒ１Ｂに向かう方向に流れ、やがて、転送信号ＣＫ１の電位がＧＮＤになる。

(１２)以後、上述した動作を順次行い、第一のスレッド７１における他のＬＥＤ Ｌ３〜Ｌ１２８および第二のスレッド７２における他のＬＥＤ Ｌ２５４〜Ｌ１２９を順次点灯させる。
そして、第一のスレッド７１における終端のＬＥＤ Ｌ１２８および第二のスレッド７２における終端のＬＥＤ Ｌ１２９が消灯した図７中の「転送動作期間」の後においては、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを「Ｈ」として転送信号ＣＫ１を「Ｈ」とし、さらに転送信号ＣＫ２Ｃ、ＣＫ２Ｒを「Ｈ」として転送信号ＣＫ２を「Ｈ」として、転送信号ＣＫ１および転送信号ＣＫ２を共に所定の時間だけ「Ｈ」の状態に保つ(図７中、「転送サイリスタをオフ」)。これによって、すべてのサイリスタＳ１〜Ｓ２５６がオフする。したがって、この状態においては、すべてのサイリスタＳ１〜Ｓ２５６に電流が流れることはないので、サイリスタＳ１〜Ｓ２５６は消灯(非点灯)の状態に保持される。

(１３)さらに、転送信号ＣＫ１、ＣＫ２を共に所定の時間だけ「Ｈ」の状態に保った後、転送信号ＣＫ２Ｃ、ＣＫ２Ｒを「Ｌ」として転送信号ＣＫ２を「Ｌ」とする(図７中、「転送部に電流を流さない期間」)。これによって、ダイオードＤ１〜Ｄ２５６にも電流が流れることがないので、すべてのダイオードＤ１〜Ｄ２５６も非点灯の状態が保持される。
それにより、点灯信号ΦＩが出力されて画像形成が終了した後の、感光体ドラム１２(図１参照)が回転を停止した状態を含んだ非定常動作時においては、ＳＬＥＤ６３の転送部に対して電流が印加されない。そのため、感光体ドラム１２が回転を停止している状態では、ＬＥＤ Ｌ１〜Ｌ２５６とともに、転送部に配置されたサイリスタＳ１〜Ｓ２５６およびダイオードＤ１〜Ｄ２５６にも電流が流れることはない。したがって、サイリスタＳ１〜Ｓ２５６およびダイオードＤ１〜Ｄ２５６から光が出射されることがないので、感光体ドラム１２が不要に露光されることが抑制できる。

このように、本実施の形態では、一つのＬＥＤチップ７０に、それぞれ１２８個ずつのＬＥＤを備えた二つのスレッド(第一のスレッド７１および第二のスレッド７２)を設けることにより、２５６個のＬＥＤ Ｌ１〜Ｌ２５６を、半分の点灯時間で点灯させることを可能としている。そして、ＬＥＤチップ７０において、第一のスレッド７１および第二のスレッド７２では、それぞれ主走査方向端部側から順次ＬＥＤの点灯を行わせている。つまり、図８に示したように、ＬＥＤチップ７０において、第一のスレッド７１ではＬＥＤ Ｌ１からＬ１２８へ、すなわち主走査方向の一端部(図に示す例では左側)から中央部に向けて点灯動作が行われるのに対し、第二のスレッド７２では、ＬＥＤ Ｌ２５６からＬ１２９へ、すなわち主走査方向の他端部(図に示す例では右側)から中央部に向けて点灯動作が行われる。

続いて、図９を参照しながら、信号発生回路１００における点灯信号発生部１１０の構成を詳細に説明する。
順次点灯手段(点灯信号発生手段)としての点灯信号発生部１１０には、ライン同期信号出力手段(ライン同期信号出力部)としての制御部３０からライン同期信号Ｌｓｙｎｃが入力される。また、点灯信号発生部１１０には、ＩＰＳ４０からビデオデータＶｄａｔａおよびクロック信号ｃｌｋも入力される。さらに、また、点灯信号発生部１１０には、ＥＥＰＲＯＭ１０２から、ＳＬＥＤ６３を構成する１５３６０個のＬＥＤそれぞれに対応する光量補正値データも入力される。そして、点灯信号発生部１１０はＬＰＨ１４のＳＬＥＤ６３を構成する各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)に点灯信号ΦＩ(ΦＩ１〜ΦＩ１２０)を供給している。

図９に示すように、点灯信号発生部１１０は、画像データラッチ部１１１、千鳥配列補正部１１２、画像データ並替部１１３、点灯パルス計算部１１４、およびパルス発生器１１５を備えている。
画像データラッチ部１１１は、例えばＤ型フリップフロップ回路(delayed flip-flop：Ｄ-ＦＦ)にて構成される。この画像データラッチ部１１１には、制御部３０からライン同期信号Ｌｓｙｎｃが入力される。また、画像データラッチ部１１１には、ＩＰＳ４０からビデオデータＶｄａｔａが入力される。さらに、この画像データラッチ部１１１には、ＩＰＳ４０からクロック信号ｃｌｋも入力される。そして、画像データラッチ部１１１は、ライン同期信号Ｌｓｙｎｃに同期しつつ、クロック信号ｃｌｋが立ち上がった(オンとなった)ときのビデオデータＶｄａｔａをラッチし、得られたデータを画像データとして出力する。

画像データラッチ部１１１には、ライン同期信号Ｌｓｙｎｃの一周期(以下、１ライン周期と呼ぶ)毎に、主走査方向１ライン分(１５３６０ドット分)のビデオデータＶｄａｔａ(点灯のオン・オフを指示するデータ)が入力されてくる。ここで、ビデオデータＶｄａｔａは、主走査方向８ドット分を一纏めにしたシリアルデータとなっている。このため、ビデオデータＶｄａｔａから主走査方向１ライン分の画像データを取得するには、ライン同期信号Ｌｓｙｎｃをトリガとし、１ライン周期内で、１５３６０ドット／８ドット＝１９２０回ビデオデータＶｄａｔａをラッチする必要がある。したがって、クロック信号ｃｌｋは少なくとも１ライン周期内で１９２０回オンするように設定されている。なお、クロック信号ｃｌｋの詳細については後述する。

千鳥配列補正部１１２には、画像データラッチ部１１１から出力される主走査方向１ライン分毎の画像データが順次入力される。千鳥配列補正部１１２は、入力されてくる主走査方向１ライン分の画像データのうち、偶数番目のＬＥＤチップ７０(Ｃｈｉｐ２、Ｃｈｉｐ４、…、Ｃｈｉｐ６０)に対応する画像データ(偶数チップ画像データと呼ぶ)を、図示しないメモリに一時的に格納する。なお、このメモリは、副走査方向複数ライン分の偶数チップ画像データを格納できるだけの容量を有している。そして、千鳥配列補正部１１２は、入力されてくる主走査方向１ライン分の画像データのうち、奇数番目のＬＥＤチップ７０(Ｃｈｉｐ１、Ｃｈｉｐ３、…、Ｃｈｉｐ６９)に対応する画像データ(奇数チップ画像データと呼ぶ)に、既にメモリに格納されていた副走査方向数ライン前の偶数チップ画像データを挿入して組み合わせ、千鳥配列補正後の画像データとして出力する。ここで、奇数チップ画像データの間に副走査方向何ライン前の偶数チップ画像データを挿入するかは、千鳥配列されるＬＥＤチップ７０の副走査方向ずれ量に基づいて決まる。なお、本実施の形態では、千鳥配列により各ＬＥＤチップ７０を副走査方向に４ライン分ずらしているため、副走査方向ｎライン目の奇数チップ画像データに、副走査方向ｎ−４ライン目の偶数チップ画像データを挿入することで、千鳥配列補正を施している。

これにより、ＳＬＥＤ６３では、主走査方向１ライン分の画像データに対し、副走査方向下流側に配置される偶数番目のＬＥＤチップ７０における各ＬＥＤの点灯タイミングが、副走査方向上流側に配置される奇数番目のＬＥＤチップ７０における各ＬＥＤの点灯タイミングよりも所定時間だけ遅れるようになる。したがって、感光体ドラム１２上で、奇数番目のＬＥＤチップ７０により形成される静電潜像と、偶数番目のＬＥＤチップ７０により形成される静電潜像との副走査方向位置を合わせることが可能になる。

画像データ並替部１１３は、千鳥配列補正部１１２から送られてくる千鳥配列補正後の画像データをシリアル−パラレル変換するとともに、６０個のＬＥＤチップ７０における第一のスレッド７１および第二のスレッド７２(図８参照)に対応した１２０個(１個あたり１２８ドット分)の画像データ群に分割する。また画像データ並替部１１３は、シリアル−パラレル変換された１２０個の画像データ群を、それぞれ、図８に示す点灯順(Ｌ１→Ｌ１２８、あるいは、Ｌ２５６→Ｌ１２９)に並べ替える。

点灯パルス計算部１１４は、各ＬＥＤチップ７０の第一のスレッド７１および第二のスレッド７２に対応して合計１２０個設けられている。この点灯パルス計算部１１４(１１４_１〜１１４_１２０)は、画像データ並替部１１３から送られてくる各スレッド(１２８個のＬＥＤ)に対応した画像データと、ＥＥＰＲＯＭ１０２から読み出された各ＬＥＤの光量補正値とを用いて、各ＬＥＤの点灯パルス数を計算する。具体例を挙げて説明すると、例えばＬＥＤを点灯させる際の基本パルス数が８ビット(２５６)であり、光量補正値(補正パルス数)が６ビット(０〜６３)の範囲から適宜選択されるものとする。この場合、点灯パルス計算部１１４では、点灯させるＬＥＤに対して、点灯パルス数＝基本パルス数＋補正パルス数を計算し、点灯パルス数データとして出力する。ここで、光量補正値(補正パルス数)は、ＳＬＥＤ６３を構成する各ＬＥＤの光量が略一律となるように予め決定されている。

パルス発生器１１５は、点灯パルス計算部１１４と同様に、各ＬＥＤチップ７０の第一のスレッド７１および第二のスレッド７２に対応して合計１２０個設けられている。このパルス発生器１１５(１１５_１〜１１５_１２０)は、対応する点灯パルス計算部１１４(１１４_１〜１１４_１２０)から送られてくる各スレッド(１２８個のＬＥＤ)に対応した点灯パルス数データと、ＩＰＳ４０から送られてくるクロック信号ｃｌｋとを用いて、各ＬＥＤの点灯時間を決定する。この場合、パルス発生器１１５では、各ＬＥＤに対応して、点灯時間＝点灯パルス数×クロック信号ｃｌｋの周期(クロック周期)を計算する。そして、パルス発生器１１５は、各ＬＥＤに対して得られた点灯時間に応じて、パルス幅変調にて光量を変えた点灯信号ΦＩ(ΦＩ１〜ΦＩ１２０)を発生する。そして、パルス発生器１１５(１１５_１〜１１５_１２０)は、発生した各点灯信号ΦＩ１〜ΦＩ１２０を、ＬＰＨ１４のＳＬＥＤ６３を構成する各ＬＥＤチップ７０(Ｃｈｉｐ１〜Ｃｈｉｐ６０)の各スレッド(第一のスレッド７１、第二のスレッド７２)にそれぞれ出力する。これにより、ＬＰＨ１４のＳＬＥＤ６３では、点灯対象となるＬＥＤが、設定された点灯時間だけ点灯することになる。

一方、ＩＰＳ４０は、図９に示すように、クロック発生器４１と、画像データ生成部４２と、スペクトラム拡散クロックジェネレータ(Spread Spectrum Clock Generator：ＳＳＣＧ)４３とを備えている。クロック発生器４１は、所定の基準クロックＲｅｆｃｌｋを発生する。画像データ生成部４２は、図１に示すＰＣ２やＩＩＴ３からの画像データに対し、基準クロックＲｅｆｃｌｋに同期しながら所定の処理を施す。これにより、画像データ生成部４２は、主走査方向８ドット分を一纏めにしたシリアルデータからなるビデオデータＶｄａｔａを生成し、点灯信号発生部１１０に向けて出力する。スペクトラム拡散クロック出力手段(クロック出力部)としてのＳＳＣＧ４３は、クロック発生器４１から入力される基準クロックＲｅｆｃｌｋに周波数変調を施すことで、周波数変調されたクロック信号ｃｌｋを生成し、点灯信号発生部１１０に向けて出力している。具体的には、ＳＳＣＧ４３を用いることにより、所定の周期(クロック変調周期と呼ぶ)で、クロック信号ｃｌｋの周波数(周期)を５０ＭＨｚ±１.５％の範囲で可変している。

図１０は、単一周波数のクロックを用いた場合におけるスペクトル波形(図中破線で示す)と、本実施の形態のようにスペクトル拡散された周波数のクロックを用いた場合におけるスペクトル波形(図中実線で示す)とを示している。なお、図１０において、横軸は周波数、縦軸は電界強度である。単一の周波数のクロックを用いた場合、そのスペクトル波形は中心周波数ｆｃ(例えば５０ＭＨｚ)でピークが立つのに対し、スペクトル拡散された周波数のクロックを用いた場合、そのスペクトル波形は中心周波数ｆｃを中心としたブロードなものとなり、ピークレベルが低下する。したがって、本実施の形態では、ＳＳＣＧ４３によりスペクトル拡散された周波数のクロックを用いることで、画像形成装置から発せられる放射ノイズの低減(４〜５ｄＢ程度)を図ることができる。

このように、ＳＳＣＧ４３によって周波数変調されたクロック信号ｃｌｋを用いることは、放射ノイズの低減という観点からは非常に有効なものである。ただし、点灯信号発生部１１０の各パルス発生器１１５(１１４_５〜１１５_１２０)では、上述したように、このクロック信号ｃｌｋを用いて各ＬＥＤの点灯時間を計算している。このため、周波数変調されたクロック信号ｃｌｋを用いた場合、たとえ点灯パルス数が同じであったとしても、クロック周期が短いときに得られる点灯時間は短くなり、クロック周期が長いときに得られる点灯時間は長くなる。

すると、本実施の形態に係るデジタルカラープリンタ１を用いてハーフトーン画像を形成しようとした場合、各ＬＥＤの点灯時間がクロック周期に連動して増減するために、次のような問題が生じる。
図１１は、ライン同期信号Ｌｓｙｎｃのオンタイミングおよびクロック信号ｃｌｋの周期(クロック周期)の関係を示している。なお、以下の説明では、ライン同期信号Ｌｓｙｎｃの周期をライン周期Ｔ１と呼ぶ。また、クロック信号ｃｌｋの変調周期をクロック変調周期Ｔ２と呼ぶ。なお、図１１では、ライン周期Ｔ１＜クロック変調周期Ｔ２である。

本実施の形態では、ライン周期Ｔ１毎にＳＬＥＤ６３を構成する合計１５３６０個のＬＥＤの点灯制御が行われる。ただし、この点灯制御は、それぞれ１２８個のＬＥＤを有する第一のスレッド７１および第二のスレッド７２を単位として並列に実行される。したがって、実際には、ライン周期Ｔ１毎に、各スレッドを構成する１２８個のＬＥＤの点灯制御が行われることになる。なお、図１１には、ライン周期Ｔ１＜クロック変調周期Ｔ２の関係を有する場合において、所定のスレッド(ＬＥＤチップ７０(例えばＣｈｉｐ１)における第一のスレッド７１)を用いてハーフトーン画像用の静電潜像を形成した際に、この静電潜像を現像して得られるトナー像も示している。

本実施の形態では、スレッドを構成する各ＬＥＤの点灯時間がクロック周期に連動して増減するため、感光体ドラム１２上に形成される静電潜像には、クロック変調周期Ｔ２を周期として主走査方向に濃淡のパターンが発生する。また、スレッドを構成する各ＬＥＤの点灯時間がクロック周期に連動して増減すると、感光体ドラム１２上に形成される静電潜像には、副走査方向にも濃淡のパターンが発生する。なお、図１１に示す例では、ライン周期Ｔ１＜クロック変調周期Ｔ２であるため、得られるトナー像に、図中右下方向に向かう濃淡の筋が発生する。

ここで、図１２(ａ)〜(ｉ)は、ライン周期Ｔ１とクロック変調周期Ｔ２との比Ｔ１／Ｔ２(以下周期比と呼ぶ)を０.８０〜１.２０の範囲で変更した場合に、ＬＰＨ１４によって形成された静電潜像を現像して得られたトナー像に発生する筋の状態(干渉縞パターン)に関するシミュレーション結果である。なお、図１２において、横軸は主走査方向、縦軸は副走査方向である。そして、図１２において、横軸は２.７ｍｍすなわち１スレッド分のＬＥＤ(１２８個)に対応して形成されるトナー像を示しており、縦軸は２.５５ｍｍである。

図１２から、ライン周期Ｔ１およびクロック変調周期Ｔ２が略同じレベルであると(Ｔ１／Ｔ２が１に近いと)、トナー像に生じる濃淡の周期が長くなり、筋が目に付きやすくなることが理解される。特に、ライン周期Ｔ１とクロック変調周期Ｔ２とが同じ(Ｔ１／Ｔ２＝１)場合には、濃い領域および薄い領域が主走査方向の同じ部位に発生し、濃淡による筋が副走査方向に沿って延びることになるため、非常に目立ちやすくなってしまう。

これに対し、図１３は、横軸を空間周波数(Ｃｙｃｌｅ／ｍｍ)とし、縦軸を濃度の変動幅(％)としたときのハマリーカーブ(Hamerly’sCurve)である。本実施の形態では、ＳＳＣＧ４３におけるクロック信号ｃｌｋの変調幅が±１.５％(したがってレンジでは３％)である。したがって、図１３より、３％の変動幅においても筋を目立ちにくくするためには、空間周波数を０.２(Ｃｙｃｌｅ／ｍｍ)以下あるいは７(Ｃｙｃｌｅ／ｍｍ)以上とすればよいことが理解される。

また、図１４は、横軸を空間周波数(Ｃｙｃｌｅ／ｍｍ)とし、縦軸を周期比Ｔ１／Ｔ２としたときの、筋の目立ちやすさの関係を示す図である。上述したように、３％の変動幅においても筋を目立ちにくくするためには、空間周波数を０.２(Ｃｙｃｌｅ／ｍｍ)以下あるいは７(Ｃｙｃｌｅ／ｍｍ)以上とすればよい。したがって、図１４より、７(Ｃｙｃｌｅ／ｍｍ)以上の空間周波数を得るには、周期比Ｔ１／Ｔ２を１.０５以上あるいは０.９５以下とすればよいことが理解される。

ここで、Ｔ１／Ｔ２≦０.９５となる図１２(ａ)〜(ｃ)およびＴ１／Ｔ２≧１.０５となる図１２(ｇ)〜(ｉ)を参照すると、０.９５＜Ｔ１／Ｔ２＜１.０５となる図１２(ｄ)〜(ｆ)と比較して、筋の発生間隔が狭まっていることが理解される。筋の間隔が狭まると、筋の存在が目に付きにくくなる。したがって、Ｔ１／Ｔ２≦０.９５あるいはＴ１／Ｔ２≧１.０５となるようにライン周期Ｔ１およびクロック変調周期Ｔ２の関係を設定しておくことで、周波数変調されたクロック信号ｃｌｋを用いることによって生じる濃度むらを目立ちにくくすることができる。また、Ｔ１／Ｔ２≦０.９０あるいはＴ１／Ｔ２≧１.１５の場合には、副走査方向２.５５ｍｍあたりの干渉縞の数が１０本以上と非常に細かくなるため、濃度むらがより目立たなくなる。

最近の画像形成装置では、要求される出力解像度やプリント対象となる用紙Ｐの種類(用紙種や厚さ)等に応じて設定される画像形成モード毎に、そのプロセス速度(副走査方向速度)が変更されることがある。本実施の形態に係るデジタルカラープリンタ１では、いずれのプロセス速度においても、Ｔ１／Ｔ２≦０.９５あるいはＴ１／Ｔ２≧１.０５の関係を満たすように画像形成条件を予め設定しておくことにより、各画像形成モードにおいて筋の発生を目立たなくすることが可能である。

以上説明したように、本実施の形態では、周波数変調したクロック信号ｃｌｋを用いることにより、画像形成装置内で発生する放射ノイズを低減することができる。また、本実施の形態では、ライン同期信号Ｌｓｙｎｃのライン周期Ｔ１とクロック信号ｃｌｋのクロック変調周期Ｔ２との比である周期比Ｔ１／Ｔ２を、Ｔ１／Ｔ２≦０.９５あるいはＴ１／Ｔ２≧１.０５となるように設定することにより、形成される画像(静電潜像、トナー像)における濃淡むら(干渉縞)を目立たなくさせることができる。

なお、本実施の形態では、点灯素子としてＬＥＤを用いた場合について説明を行ったが、これに限られるものではない。例えば液晶シャッタを用いたプリントヘッドや有機ＥＬ素子を用いたプリントヘッドなど、点光源の集合体からなるプリントヘッドに対して、同様に適用することができる。

本実施の形態が適用されるＬＥＤプリントヘッド(ＬＰＨ)を搭載した画像形成装置の全体構成を示した図である。 ＬＰＨの構成を示した図である。 ＬＥＤ回路基板の平面図である。 各ＳＬＥＤチップの連結部を説明する図である。 ＬＥＤ回路基板上に形成されている配線図を示した図である。 ＳＬＥＤチップ(ＳＬＥＤ)の構成を説明するための回路図である。 画像形成動作におけるＬＰＨの駆動(点灯動作)を説明するためのタイミングチャートである。 ＬＥＤチップの各スレッドにおけるＬＥＤの点灯方向を説明するための図である。 点灯信号発生部およびＩＰＳの構成を説明するための図である。 単一周波数のクロックおよびスペクトル拡散された周波数のクロックのスペクトル波形を示す図である。 ライン周期Ｔ１とクロック変調周期Ｔ２との関係、および、得られるトナー像の関係を説明するための図である。 (ａ)〜(ｉ)は、周期比Ｔ１／Ｔ２を種々変更した場合に、ＬＰＨによって形成された静電潜像を現像して得られたトナー像に発生する筋の状態(干渉縞パターン)を示す図である。 横軸を空間周波数(Ｃｙｃｌｅ／ｍｍ)とし、縦軸を濃度の変動幅(％)としたときのハマリーカーブ(Hamerly’s Curve)である。 横軸を空間周波数(Ｃｙｃｌｅ／ｍｍ)とし、縦軸を周期比Ｔ１／Ｔ２としたときの、筋の目立ちやすさの関係を示す図である。

符号の説明

１…デジタルカラープリンタ、１２…感光体ドラム、１３…帯電器、１４…ＬＰＨ、１５…現像器、３０…制御部、４０…ＩＰＳ(画像処理部)、４１…クロック発生器、４２…画像データ生成部、４３…ＳＳＣＧ(スペクトラム拡散クロックジェネレータ)、６３…ＳＬＥＤ、７０…ＬＥＤチップ、７１…第一のスレッド、７２…第二のスレッド、１００…信号発生回路、１０２…ＥＥＰＲＯＭ、１０４…レベルシフト回路、１１０…点灯信号発生部、１１１…画像データラッチ部、１１２…千鳥配列補正部、１１３…画像データ並替部、１１４…点灯パルス計算部、１１５…パルス発生器、１３０…転送信号発生部、Ｌｓｙｎｃ…ライン同期信号、Ｖｄａｔａ…ビデオデータ、Ｒｅｆｃｌｋ…基準クロック信号、ｃｌｋ…クロック信号

Claims (6)

1. 複数の点灯素子を備えた点灯ブロックが複数配列される点灯ヘッドと、
   入力されるライン同期信号に同期して、前記点灯ブロックにおける前記複数の発光素子を順次点灯可能にする順次点灯手段と、
   前記順次点灯手段に対して前記ライン同期信号を出力するライン同期信号出力手段と、
   入力されるクロックを用いて画像信号を変調し、前記複数の点灯ブロックにおける前記複数の点灯素子に対する点灯信号を発生する点灯信号発生手段と、
   前記点灯信号発生手段に対してスペクトラム拡散方式にて周波数変調されたクロックを出力するスペクトラム拡散クロック出力手段とを含み、
   前記ライン同期信号出力手段から出力される前記ライン同期信号のライン周期Ｔ１と、前記スペクトラム拡散クロック出力手段から出力されるクロックの変調周期Ｔ２とが、
   Ｔ１／Ｔ２≦０.９５
   または、
   Ｔ１／Ｔ２≧１.０５
   の関係を有していることを特徴とするプリントヘッド。
2. 前記順次点灯手段は、隣接する前記点灯ブロックの走査方向が互いに反転するように当該点灯ブロックにおける前記複数の点灯素子を点灯可能にすることを特徴とする請求項１記載のプリントヘッド。
3. 前記点灯信号発生手段は、前記クロックを用いて前記画像信号をパルス幅変調することにより前記複数の点灯素子に対する点灯信号を発生することを特徴とする請求項１記載のプリントヘッド。
4. 複数の点灯素子が配列されてなるプリントヘッドの点灯動作を制御するプリントヘッドの点灯制御装置であって、
   前記プリントヘッドに前記複数の点灯素子の点灯タイミングを制御するためのライン同期信号を出力するライン同期信号出力部と、
   前記プリントヘッドに前記複数の点灯素子の点灯量を制御するためのクロックを出力するクロック出力部とを含み、
   前記クロック出力部は、スペクトラム拡散方式にて周波数変調を行い、
   前記ライン同期信号出力部から出力される前記ライン同期信号のライン周期Ｔ１と、前記クロック出力部から出力されるクロックの変調周期Ｔ２とが、
   Ｔ１／Ｔ２≦０.９５
   または、
   Ｔ１／Ｔ２≧１.０５
   の関係を有していることを特徴とするプリントヘッドの点灯制御装置。
5. 前記複数の点灯素子が自己走査型発光素子からなることを特徴とする請求項４記載のプリントヘッドの点灯制御装置。
6. 所定のプロセス速度で回動する像担持体と、
   前記像担持体を帯電する帯電器と、
   帯電された前記像担持体を露光して静電潜像を形成する露光器と、
   前記像担持体に形成された静電潜像をトナーで現像する現像器とを備え、
   前記プロセス速度が異なる複数の画像形成モードで動作する画像形成装置であって、
   前記露光器は、
   複数の点灯素子を備えた点灯ブロックが複数配列される点灯ヘッドと、
   入力されるライン同期信号に同期して、前記点灯ブロックにおける前記複数の発光素子を順次点灯可能にする順次点灯手段と、
   前記順次点灯手段に対して前記ライン同期信号を出力するライン同期信号出力手段と、
   入力されるクロックを用いて画像信号を変調し、前記複数の点灯ブロックにおける前記複数の点灯素子に対する点灯信号を発生する点灯信号発生手段と、
   前記点灯信号発生手段に対してスペクトラム拡散方式にて周波数変調されたクロックを出力するスペクトラム拡散クロック出力手段とを含み、
   前記プロセス速度が異なる複数の前記画像形成モードにおいて、前記ライン同期信号出力手段から出力される前記ライン同期信号のライン周期Ｔ１と、前記スペクトラム拡散クロック出力手段から出力されるクロックの変調周期Ｔ２とが、
   Ｔ１／Ｔ２≦０.９５
   または、
   Ｔ１／Ｔ２≧１.０５
   の関係を満たすことを特徴とする画像形成装置。

Images