JP5200708B2 - 発光装置、露光装置 - Google Patents

Description

本発明は、複数の発光素子を順次点灯させる発光装置、複数の発光素子を順次点灯させる発光チップを複数備えた露光装置に関する。

電子写真方式を用いたプリンタや複写機等の画像形成装置において、感光体ドラム等の像保持体上を露光する露光装置として、近年、ＬＥＤ（Light Emitting Diode）等の発光素子をライン状に配列した発光素子アレイを用いたものが採用されている。

公報記載の従来技術として、自己走査型発光素子アレイと呼ばれるものが存在する（特許文献１参照）。この自己走査型発光素子アレイでは、発光チップ内の各ＬＥＤを点灯させるためのスイッチ素子としてサイリスタ（転送サイリスタ）を用いている。なお、自己走査型発光素子アレイでは、ＬＥＤ自身もサイリスタ（発光サイリスタ）で構成される。そして、自己走査型発光素子アレイでは、入力される２本の転送信号によって各転送サイリスタを順次ターンオンさせ、ターンオンした転送サイリスタに対応する発光サイリスタを１個ずつ順次点灯可能な状態に設定する。一方、各発光サイリスタのアノード端子（あるいはカソード端子）に接続される一方の共通配線を一定電位に設定するとともに、各発光サイリスタのカソード端子（あるいはアノード端子）に接続される他方の共通配線には点灯信号を供給することで、点灯可能な状態に設定された発光サイリスタの点灯・消灯を指示する。そして、特許文献１には、発光チップ１枚あたり２系統の自己走査型発光素子アレイを形成し、各発光チップにそれぞれ２本ずつ点灯信号を供給することで、１発光チップ内において同時に点灯できる発光サイリスタの数を２個にすることが記載されている。

また、別の公報記載の従来技術として、自己走査型発光素子アレイにおいて各転送サイリスタにそれぞれ２個の発光サイリスタを接続するとともに、奇数番目に配列される発光サイリスタに対しては第１の書き込み信号を供給し、偶数番目に配列される発光サイリスタに対しては第２の書き込み信号を供給することで、１発光チップ内において同時に点灯できる発光サイリスタの数を２個にするものも存在する（特許文献２参照）。

特開２００７−１２５７８５号公報 特開２００１−２３２８４９号公報

ところで、近年の画像形成装置の高画質化に伴い、主走査方向の出力解像度（主走査方向解像度と呼ぶ）は、より高くなる傾向にある。このため、従来機では例えば６００ｄｐｉであった主走査方向解像度が、１２００ｄｐｉさらには２４００ｄｐｉになってきている。なお、発光素子アレイを用いた露光装置では、主走査方向解像度に応じて発光素子の数および配置間隔を設定する必要がある。例えば主走査方向解像度が１２００ｄｐｉ（dot per inch）の場合は、主走査方向解像度が６００ｄｐｉの場合に対して発光素子の数を２倍にし、且つ、発光素子の配置間隔を２分の１にする必要がある。

ここで、１つの露光装置を、第１の主走査方向解像度（例えば１２００ｄｐｉ）で画像形成を行う画像形成装置と、第１の主走査方向解像度の半分となる第２の主走査方向解像度（例えば６００ｄｐｉ）で画像形成を行う画像形成装置とで共用することが考えられる。

しかしながら、例えば１つの自己走査型発光素子アレイを有する発光チップを用いた場合には、点灯信号が発光サイリスタ１個おきに供給されるよう、点灯信号の供給条件を変更する必要があり、自己走査型発光素子アレイを駆動する駆動回路が大規模なものとなってしまう。
また、例えば２つの自己走査型発光素子アレイを有する発光チップを用い、この発光チップに一方の点灯信号のみを供給した場合には、点灯信号が供給される側の自己走査型発光素子アレイによって主走査方向の長さが半分となった画像が形成され、点灯信号が供給されない側の自己走査型発光素子アレイによって画像が形成されなくなるという事態を招いてしまう。

これに対し、例えば１つの自己走査型発光素子アレイを有する発光チップにおいて、１つの転送サイリスタに２つの発光サイリスタを接続する構成を採用し、一方の点灯信号のみを供給した場合には、発光サイリスタが１個おきに点灯可能となり、元の画像データに対応する画像が得られることになる。ただし、この場合には、点灯可能となる発光サイリスタの位置が発光素子アレイに沿って一方向に移動するため、複数の発光チップが並べられた露光装置を用いて主走査方向に沿う直線状の細線画像を形成した場合に、発光素子アレイの主走査方向長さを周期とするジグザグ状の文様が目立つようになり、画質が低下してしまうおそれがあった。

本発明は、第１の主走査方向解像度で動作が可能であるとともに、第１の主走査方向解像度の半分の第２の主走査方向解像度で動作する際にジグザグ状の文様の発生を抑制することを目的とする。

請求項１記載の発明は、主走査方向に一列に並べて配置され、点灯信号により点灯／非点灯が制御される複数の発光素子を有する発光素子列と、前記複数の発光素子にそれぞれ対応して設けられ、オン状態に設定されることにより対応する発光素子を点灯可能状態とする複数のスイッチ素子を有するスイッチ素子列とを備え、前記発光素子列が、前記発光素子列において奇数番目に配列される発光素子で構成され、当該奇数番目に配列される発光素子が共通の第１の配線に接続されるとともに、当該第１の配線を介して前記点灯信号として共通の第１点灯信号が供給される第１発光素子群と、前記発光素子列において偶数番目に配列される発光素子で構成され、当該偶数番目に配列される発光素子が共通の第２の配線に接続されるとともに、当該第２の配線を介して前記点灯信号として共通の第２点灯信号が供給される第２発光素子群とを有し、前記スイッチ素子列が、前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の一端側に配列される発光素子で構成される一端側発光素子群の各発光素子を、第１の方向に沿って順次発光可能な状態に設定する第１スイッチ素子群と、前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の他端側に配列される発光素子で構成される他端側発光素子群の各発光素子を、前記第１の方向とは逆の第２の方向に沿って順次発光可能な状態に設定する第２スイッチ素子群とを有し、前記第１点灯信号および前記第２点灯信号の両方が供給されることで、第１解像度に対応する第１のモードで動作し、当該第１点灯信号または当該第２点灯信号のいずれか一方が供給されることで、当該第１解像度の半分となる第２解像度に対応する第２のモードで動作することを特徴とする発光装置である。

請求項２記載の発明は、前記第１発光素子群を構成する発光素子の数と前記第２発光素子群を構成する発光素子の数とが偶数且つ同数であることを特徴とする請求項１記載の発光装置である。
請求項３記載の発明は、前記複数の発光素子および前記複数のスイッチ素子がサイリスタで構成されることを特徴とする請求項１または２記載の発光装置である。
請求項４記載の発明は、前記第１のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子の両方が点灯し、前記第２のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子のいずれか一方のみが点灯することを特徴とする請求項１乃至３のいずれか１項記載の発光装置である。

請求項５記載の発明は、複数の第１転送サイリスタを一列に並べて配列し、隣接する第１転送サイリスタのゲート間をそれぞれダイオードにて一方向に電流が流れるように接続し、各々の第１転送サイリスタのアノードまたはカソードを、第１転送信号が入力される第１転送信号端子と第２転送信号が入力される第２転送信号端子とに対して配列方向に交互に接続してなる第１転送ブロックと、前記第１転送ブロックに隣接して複数の第２転送サイリスタを一列に並べて配列し、隣接する第２転送サイリスタのゲート間をそれぞれダイオードにて前記一方向とは逆方向に電流が流れるように接続し、各々の第２転送サイリスタのアノードまたはカソードを、前記第１転送信号端子と前記第２転送信号端子とに対して配列方向に交互に接続してなる第２転送ブロックと、複数の第１発光サイリスタを一列に配列してなり、各々の第１発光サイリスタのゲートと前記第１転送ブロックにおける奇数番目の第１転送サイリスタのゲートおよび前記第２転送ブロックにおける奇数番目の第２転送サイリスタのゲートとをそれぞれ接続し、各々の第１発光サイリスタのアノードまたはカソードには、共通に接続された第１の配線を介して共通の第１点灯信号が供給される第１発光ブロックと、隣接する前記第１発光サイリスタ間に複数の第２発光サイリスタをそれぞれ配置してなり、各々の第２発光サイリスタのゲートと前記第１転送ブロックにおける偶数番目の第１転送サイリスタのゲートおよび前記第２転送ブロックにおける偶数番目の第２転送サイリスタのゲートとをそれぞれ接続し、各々の第２発光サイリスタのアノードまたはカソードには、共通に接続された第２の配線を介して共通の第２点灯信号が供給される第２発光ブロックとを含み、前記第１点灯信号および前記第２点灯信号の両方が供給されることで、第１解像度に対応する第１のモードで動作し、当該第１点灯信号または当該第２点灯信号のいずれか一方が供給されることで、当該第１解像度の半分となる第２解像度に対応する第２のモードで動作することを特徴とする発光装置である。

請求項６記載の発明は、前記第１転送ブロックにおいて、各々の前記第１転送サイリスタのゲートは、抵抗を介して共通の配線に接続され、前記第２転送ブロックにおいて、各々の前記第２転送サイリスタのゲートは、抵抗を介して前記共通の配線に接続されることを特徴とする請求項５記載の発光装置である。
請求項７記載の発明は、前記第１発光ブロックを構成する前記第１発光サイリスタの数と前記第２発光ブロックを構成する前記第２発光サイリスタの数とが偶数且つ同数であることを特徴とする請求項５または６記載の発光装置である。
請求項８記載の発明は、前記第１のモードでは、同時に、前記第１発光ブロックに属する１つの第１発光サイリスタおよび前記第２発光ブロックに属する１つの第２発光サイリスタの両方が点灯し、前記第２のモードでは、同時に、前記第１発光ブロックに属する１つの第１発光サイリスタおよび前記第２発光ブロックに属する１つの第２発光サイリスタのいずれか一方のみが点灯することを特徴とする請求項５乃至７のいずれか１項記載の発光装置である。

請求項９記載の発明は、それぞれが複数の発光素子を有する発光チップを、主走査方向に複数配列してなる発光部を備え、帯電された像保持体を露光する露光装置であって、それぞれの前記発光チップは、主走査方向に一列に並べて配置され、点灯信号により点灯／非点灯が制御される複数の前記発光素子を有する発光素子列と、前記複数の発光素子にそれぞれ対応して設けられ、オン状態に設定されることにより対応する発光素子を点灯可能状態とする複数のスイッチ素子を有するスイッチ素子列とを備え、前記発光素子列が、前記発光素子列において奇数番目に配列される発光素子で構成され、当該奇数番目に配列される発光素子が共通の第１の配線に接続されるとともに、当該第１の配線を介して点灯信号として共通の第１点灯信号が供給される第１発光素子群と、前記発光素子列において偶数番目に配列される発光素子で構成され、当該偶数番目に配列される発光素子が共通の第２の配線に接続されるとともに、当該第２の配線を介して前記点灯信号として共通の第２点灯信号が供給される第２発光素子群とを有し、前記スイッチ素子列が、前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の一端側に配列される発光素子で構成される一端側発光素子群の各発光素子を、第１の方向に沿って順次発光可能な状態に設定する第１スイッチ素子群と、前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の他端側に配列される発光素子で構成される他端側発光素子群の各発光素子を、前記第１の方向とは逆の第２の方向に沿って順次発光可能な状態に設定する第２スイッチ素子群とを有し、前記第１点灯信号および前記第２点灯信号の両方が供給されることで、第１解像度に対応する第１のモードで動作し、当該第１点灯信号または当該第２点灯信号のいずれか一方が供給されることで、当該第１解像度の半分となる第２解像度に対応する第２のモードで動作することを特徴とする露光装置である。

請求項１０記載の発明は、前記発光部において主走査方向に奇数番目に配列される発光チップと偶数番目に配列される発光チップとが、副走査方向にずらされることにより千鳥状に配列されるとともに、当該奇数番目に配列される発光チップと当該偶数番目に配列される発光チップとが副走査方向に逆向きに取り付けられ、前記第２のモードにおいて、前記奇数番目に配列される発光チップに対しては前記第１点灯信号または前記第２点灯信号が供給され、前記偶数番目に配列される発光チップに対しては当該奇数番目に配列される発光チップに供給しない方の当該第２点灯信号または当該第１点灯信号が供給されることを特徴とする請求項９記載の露光装置である。
請求項１１記載の発明は、それぞれの前記発光チップにおいて前記第１発光素子群を構成する発光素子の数と前記第２発光素子群を構成する発光素子の数とが偶数且つ同数であることを特徴とする請求項１０記載の露光装置。
請求項１２記載の発明は、それぞれの前記発光チップを構成する前記複数の発光素子および前記複数のスイッチ素子がサイリスタで構成されることを特徴とする請求項１０または１１記載の露光装置である。
請求項１３記載の発明は、それぞれの前記発光チップにおいて、前記第１のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子の両方が点灯し、前記第２のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子のいずれか一方のみが点灯することを特徴とする請求項９乃至１２のいずれか１項記載の露光装置である。

請求項１記載の発明によれば、第１の主走査方向解像度での発光が可能であるとともに、第１の主走査方向解像度の半分の第２の主走査方向解像度で発光する際にジグザグ状の文様の発生を抑制することができる。
請求項２記載の発明によれば、同一の発光素子群内において発光可能な発光素子を１つだけとすることができる。
請求項３記載の発明によれば、本構成を有しない場合と比較して、点灯可能な状態となる発光素子の切り換えを高速化することができる。
請求項４記載の発明によれば、第１のモードおよび第２のモードの両者において、例えばすべての発光素子を点灯させるために必要な期間を、共通の大きさにすることができる。
請求項５記載の発明によれば、第１の主走査方向解像度での発光が可能であるとともに、第１の主走査方向解像度の半分の第２の主走査方向解像度で発光する際にジグザグ状の文様の発生を抑制することができる。
請求項６記載の発明によれば、転送サイリスタからこのサイリスタに隣接する他の転送サイリスタへの転送動作を安定させることができる。
請求項７記載の発明によれば、同一の発光ブロック内において発光可能な発光素子を１つだけとすることができる。
請求項８記載の発明によれば、第１のモードおよび第２のモードの両者において、例えばすべての発光素子を点灯させるために必要な期間を、共通の大きさにすることができる。
請求項９記載の発明によれば、像保持体に対し第１の主走査方向解像度での露光が可能であるとともに、第１の主走査方向解像度の半分の第２の主走査方向解像度で露光を行う際にジグザグ状の文様の発生を抑制することができる。
請求項１０記載の発明によれば、第１の主走査方向解像度で露光を行った場合に、点灯可能となる発光サイリスタの間隔を発光チップ内および隣接する発光チップ間で一定にすることができ、また、第２の主走査方向解像度で露光を行った場合に、点灯可能となる発光サイリスタの間隔を発光チップ内および発光チップ間で一定にすることができる。
請求項１１記載の発明によれば、１つの発光チップの同一の発光素子群内において発光可能な発光素子を１つだけとすることができる。
請求項１２記載の発明によれば、本構成を有しない場合と比較して、点灯可能な状態となる発光素子の切り換えを高速化することができる。
請求項１３記載の発明によれば、第１のモードおよび第２のモードの両者において、例えばすべての発光素子を点灯させるために必要な期間を、共通の大きさにすることができる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜実施の形態１＞
図１は、本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。同図に示す画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成装置１全体の動作を制御する制御部３０、パーソナルコンピュータや画像読取装置等といった外部装置（図示せず）に接続され、これらから受信した画像データに対して画像処理を施す画像処理部３５を備えている。

画像形成プロセス部１０は、一定の間隔を置いて配置される４つの画像形成ユニット１１（具体的には１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を備える。各画像形成ユニット１１は、感光層（図示せず）が形成された像保持体の一例としての感光体ドラム１２、感光体ドラム１２を帯電する帯電器１３、帯電器１３で帯電された感光体ドラム１２を画像データに基づいて露光する露光装置の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像を現像する現像器１５、感光体ドラム１２表面を清掃するクリーナ１６を備えている。ここで、各画像形成ユニット１１は、現像器１５に収納されるトナーを除いて、略同様に構成されている。そして、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

さらに、画像形成プロセス部１０は、各画像形成ユニット１１の感光体ドラム１２に対向する位置を循環する中間転写ベルト２０、中間転写ベルト２０を挟んで各感光体ドラム１２に対向配置される一次転写ロール２１、中間転写ベルト２０に対向配置される二次転写ロール２２、二次転写後の用紙の未定着画像を加熱・加圧して定着する定着器４５を備えている。

この画像形成装置１において、画像形成プロセス部１０は、制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、制御部３０による制御の下で、外部装置から入力された画像データは、画像処理部３５によって画像処理が施され、各画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部３５から送信された画像データに基づいて発光するＬＰＨ１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。同様に、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された各色トナー像は、矢印Ｂ方向に移動する中間転写ベルト２０上に、一次転写ロール２１により順次静電吸引されて、各色トナーが重畳された合成トナー像となる。中間転写ベルト２０上の合成トナー像は、中間転写ベルト２０の移動に伴って二次転写ロール２２が配置された領域（二次転写部Ｔ）に搬送される。合成トナー像が二次転写部Ｔに搬送されるタイミングに合わせて、用紙が用紙保持部４０から二次転写部Ｔに供給される。そして、二次転写部Ｔにて二次転写ロール２２により形成される転写電界により、合成トナー像は搬送されてきた用紙上に一括して静電転写される。

その後、合成トナー像が静電転写された用紙は、中間転写ベルト２０から剥離され、定着器４５まで搬送される。定着器４５に搬送された用紙上の合成トナー像は、定着器４５によって熱および圧力による定着処理を受けて用紙上に定着される。そして、定着画像が形成された用紙は、画像形成装置１の排出部に設けられた排紙積載部４１に搬送される。一方、二次転写後の中間転写ベルト２０に残存するトナーは、二次転写の終了後に中間転写ベルト２０表面からベルトクリーナ２５によって除去される。

図２は、ＬＰＨ１４の構成を示した断面図である。このＬＰＨ１４は、ハウジング６１、複数のＬＥＤ（本実施の形態では発光サイリスタ）を備えた発光部６３、発光部６３や発光部６３を駆動する信号発生回路１００（後段の図５参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともに発光部６３を外部から遮蔽するホルダ６５を備えている。

ハウジング６１は、例えば金属で形成され、回路基板６２を支持している。ロッドレンズアレイ６４は、感光体ドラム１２の軸方向に沿って配置されるとともに、感光体ドラム１２の回転方向に幅をもって形成されている。ホルダ６５は、感光体ドラム１２の軸方向に沿って配置されて、発光部６３を密閉する。また、ホルダ６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。

図３（ａ）はＬＰＨ１４における回路基板６２および発光部６３の上面図であり、図３（ｂ）はＬＰＨ１４におけるロッドレンズアレイ６４およびホルダ６５の上面図である。図３（ａ）に示すように、発光部６３は、回路基板６２上に、発光装置の一例としての６０個の発光チップＣ（Ｃ１〜Ｃ６０）を、副走査方向に二列に千鳥状に配置して構成されている。なお、発光部６３のうち、副走査方向上流側において主走査方向に一列に配置される奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９を第１チップ列６３ａと呼び、副走査方向下流側において主走査方向に一列に配置される偶数番目の発光チップＣ２、…、Ｃ５８、Ｃ６０を第２チップ列６３ｂと呼ぶ。

そして、各発光チップＣ１〜Ｃ６０には、後述するようにそれぞれ２５６個の発光サイリスタが搭載されており、発光部６３全体では１５３６０個の発光サイリスタが設けられている。また、発光チップＣ１（後述する発光素子アレイ７１）の外側端部から発光チップＣ６０（後述する発光素子アレイ７１）の外側端部までの距離(発光部６３の主走査方向長さ)は、Ａ３ノビの用紙Ｐへの画像形成に対応するために３２４ｍｍに設定される。このため、隣接する発光サイリスタはそれぞれ約２１.１５μｍの等間隔に配置され、このＬＰＨ１４の主走査方向解像度は１２００ｄｐｉ(dot per inch)となっている。

また、図３（ｂ）に示すように、ロッドレンズアレイ６４は、複数のロッドレンズ６４ａを、互い違いとなるように副走査方向に二列に整列配置した状態で、ホルダ６５に保持させることによって構成されている。各ロッドレンズ６４ａは例えば円柱状の形状を有しており、その半径方向に屈折率分布を有し正立等倍実像を形成する屈折率分布型レンズにて構成される。このような屈折率分布型レンズとしては、例えばセルフォック（日本板硝子株式会社の商標）レンズアレイが挙げられる。

図４は、上記発光部６３のうち、発光チップＣ１、Ｃ２、Ｃ３の連結部位を拡大した図である。ここで、発光チップＣ１〜Ｃ６０はすべて同一の構成を有しており、例えば発光チップＣ２を例とすると、矩形状のチップ基板７０と、このチップ基板７０の表面に長手方向に沿って一列に配置された発光素子アレイ７１とを備えている。この発光素子アレイ７１は、主走査方向に一列に並べられた２５６個の発光サイリスタを有している。また、発光素子アレイ７１は、チップ基板７０の表面の短手方向の一方の側に偏倚した位置に取り付けられている。そして、第１チップ列６３ａを構成する発光チップＣ１、Ｃ３（…、Ｃ５９）と、第２チップ列６３ｂを構成する発光チップＣ２（…、Ｃ５８、Ｃ６０）とが、副走査方向に逆を向くように配置されており、その結果、副走査方向において第１チップ列６３ａを構成する発光素子アレイ７１と第２チップ列６３ｂを構成する発光素子アレイ７１とが副走査方向に近接するようになっている。そして、図４に示したように、発光チップＣ１、Ｃ２、Ｃ３のそれぞれに配置された発光素子アレイ７１の端部境界において、発光素子アレイ７１が発光チップＣ１、Ｃ２の連結部および発光チップＣ２、Ｃ３の連結部で主走査方向に連続するように配列されている。

図５は、回路基板６２（図２参照）に搭載される信号発生回路１００の構成および回路基板６２の配線構成を示した図である。
信号発生回路１００には、画像処理部３５（図１参照）より、ライン同期信号Ｌｓｙｎｃ、ビデオデータＶｄａｔａ、クロック信号ｃｌｋ、およびリセット信号ＲＳＴ等の各種制御信号が入力されるようになっている。そして、信号発生回路１００は、外部から入力されてくる各種制御信号に基づいて、例えばビデオデータＶｄａｔａの並べ替えや出力値の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ６０）に対して点灯信号φＩ（φＩ１〜φＩ１２０）を出力する点灯信号発生部１１０を備えている。また、各発光チップＣでは、搭載される２５６個の発光サイリスタを１２８個ずつ２組に分け、各組（１２８個の発光サイリスタ）を１スレッドとして点灯制御を行っている。このため、各発光チップＣ１〜Ｃ６０には、２本の点灯信号φＩ（例えば発光チップＣ１ではφＩ１およびφＩ２）が供給される。なお、回路基板６２には、信号発生回路１００における点灯信号発生部１１０の動作切り換えを設定するため切り換え部の一例としての切換スイッチ１３０が設けられている。

また、信号発生回路１００は、外部から入力されてくる各種制御信号に基づき、各発光チップＣ１〜Ｃ６０に対してスタート転送信号φＳ、第１の転送信号φ１および第２の転送信号φ２を出力する転送信号発生部１２０を備えている。

回路基板６２には、各発光チップＣ１〜Ｃ６０のＳＵＢ端子に接続される電力供給用のＶｃｃ＝−５．０Ｖの電源ライン１０１およびＧＮＤ端子に接続される接地用の電源ライン１０２が設けられている。また、回路基板６２には、信号発生回路１００の転送信号発生部１２０からスタート転送信号φＳ、第１転送信号φ１、第２転送信号φ２を送信するスタート転送信号ライン１０３、第１転送信号ライン１０４、第２転送信号ライン１０５も設けられている。さらに、回路基板６２には、信号発生回路１００の点灯信号発生部１１０から各発光チップＣ（Ｃ１〜Ｃ６０）に対して２本ずつ点灯信号φＩ（φＩ１〜φＩ１２０）を送信する１２０本の点灯信号ライン１０６（１０６_１〜１０６_１２０）も設けられている。なお、回路基板６２には、１２０本の点灯信号ライン１０６（１０６_１〜１０６_１２０）に過剰な電流が流れるのを防止するための１２０個の点灯電流制限抵抗ＲＩＤが設けられている。なお、点灯信号φＩ１〜φＩ１２０は、それぞれ、後述するようにハイレベル（Ｈ）およりローレベル（Ｌ）の２状態を取りうる。そして、ローレベルにおいては−５．０Ｖの電位となり、ハイレベルにおいては±０．０Ｖの電位となる。

図６は、発光チップＣの回路構成を説明するための図である。なお、ここでは、発光チップＣ１を例として説明を行うが、上述したように他の発光チップＣ２〜Ｃ６０も発光チップＣ１と同じ構成を有している。

発光チップＣ１は、スイッチ素子の一例としての２５６個の転送サイリスタＳ１〜Ｓ２５６、発光素子の一例としての２５６個の発光サイリスタＬ１〜Ｌ２５６を備えている。なお、発光サイリスタＬ１〜Ｌ２５６は、転送サイリスタＳ１〜Ｓ２５６と同じｐｎｐｎ接続を有しており、その中のｐｎ接続を利用することで発光ダイオード（ＬＥＤ）としても機能するようになっている。また、発光チップＣ１は、２５４個のダイオードＤ１〜Ｄ２５４および２５６個の抵抗Ｒ１〜Ｒ２５６を備えている。さらに、発光チップＣ１は、第１転送信号φ１、第２転送信号φ２、そしてスタート転送信号φＳが供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａ、Ｒ３Ａを有している。なお、発光素子アレイ７１を構成する発光サイリスタＬ１〜Ｌ２５６は、図中左側からＬ１、Ｌ２、…、Ｌ２５５、Ｌ２５６の順で配列され、発光素子列すなわち発光素子アレイ７１を形成している。また、転送サイリスタＳ１〜Ｓ２５６も、図中左側からＳ１、Ｓ２、…、Ｓ２５５、Ｓ２５６の順で配列され、スイッチ素子列を形成している。さらに、ダイオードＤ１〜Ｄ２５４も、図中左からＤ１、Ｄ２、…、Ｄ２５３、Ｄ２５４の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ２５６も、図中左からＲ１、Ｒ２、…Ｒ２５５、Ｒ２５６の順で配列されている。

発光チップＣ１は、２つの発光ブロックすなわち第１発光ブロックＬＢ１と第２発光ブロックＬＢ２とを備えている。ここで、第１発光素子群の一例としての第１発光ブロックＬＢ１は、主走査方向の配列順が奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５３、Ｌ２５５で構成される。一方、第２発光素子群の一例としての第２発光ブロックＬＢ２は、主走査方向の配列順が偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５４、Ｌ２５６で構成される。なお、本実施の形態では、発光素子アレイ７１の図中左側（一端側）に配置される１２８個の発光サイリスタＬ１〜Ｌ１２８によって一端側発光素子群が形成され、発光素子アレイ７１の図中右側（他端側）に配置される１２８個の発光サイリスタＬ１２９〜Ｌ２５６によって他端側発光素子群が形成される。また、本実施の形態では、奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５がそれぞれ第１発光サイリスタとして機能し、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６がそれぞれ第２発光サイリスタとして機能している。

また、発光チップＣ１は、２つの転送ブロックすなわち第１転送ブロックＴＢ１と第２転送ブロックＴＢ２とを備えている。ここで、第１スイッチ素子群の一例としての第１転送ブロックＴＢ１は、図中左側の１２８個の転送サイリスタＳ１〜Ｓ１２８、１２７個のダイオードＤ１〜Ｄ１２７、および１２８個の抵抗Ｒ１〜Ｒ１２８で構成される。一方、第２スイッチ素子群の一例としての第２転送ブロックＴＢ２は、図中右側の１２８個の転送サイリスタＳ１２９〜Ｓ２５６、１２７個のダイオードＤ１２８〜Ｄ２５４、および１２８個の抵抗Ｒ１２９〜Ｒ２５６で構成される。なお、本実施の形態では、図中左側に並べられた１２８個の転送サイリスタＳ１〜Ｓ１２８がそれぞれ第１転送サイリスタとして機能し、図中右側に並べられた１２８個の転送サイリスタＳ１２９〜Ｓ２５６が第２転送サイリスタとして機能している。

では次に、発光チップＣ１における各素子の電気的な接続について説明する。
各転送サイリスタＳ１〜Ｓ２５６のアノード端子は、ＧＮＤ端子に接続されている。このＧＮＤ端子には、電源ライン１０２（図５参照）が接続され、接地される。

また、第１転送ブロックＴＢ１における奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ１２７および第２転送ブロックＴＢ２における偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のカソード端子は、転送電流制限抵抗Ｒ１Ａを介して第１転送信号入力端子の一例としてのφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０４（図５参照）が接続され、第１転送信号φ１が供給される。

一方、第１転送ブロックＴＢ１における偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ１２８および第２転送ブロックＴＢ２における奇数番目の転送サイリスタＳ１２９、…Ｓ２５３、Ｓ２５５のカソード端子は、転送電流制限抵抗Ｒ２Ａを介して第２転送信号入力端子の一例としてのφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０５（図５参照）が接続され、第２転送信号φ２が供給される。

また、各転送サイリスタＳ１〜Ｓ２５６のゲート端子は、各転送サイリスタＳ１〜Ｓ２５６に対応して設けられた抵抗Ｒ１〜Ｒ２５６をそれぞれ介してＳＵＢ端子に接続されている。このＳＵＢ端子には、電源ライン１０１（図５参照）が接続され、電源電圧Ｖｃｃ（−５．０Ｖ）が供給される。

さらに、各転送サイリスタＳ１〜Ｓ２５６のゲート端子は、対応する同番号の発光サイリスタＬ１〜Ｌ２５６のゲート端子に、１対１でそれぞれ接続されている。

ここで、第１転送ブロックＴＢ１において、転送サイリスタＳ１〜Ｓ１２７のゲート端子には、ダイオードＤ１〜Ｄ１２７のアノード端子が接続されており、これらダイオードＤ１〜Ｄ１２７のカソード端子は、それぞれが右側に隣接する転送サイリスタＳ２〜Ｓ１２８のゲート端子に接続されている。すなわち、各ダイオードＤ１〜Ｄ１２７は転送サイリスタＳ１〜Ｓ１２８のゲート端子を挟んで直列接続される。

一方、第２転送ブロックＴＢ２において、転送サイリスタＳ１３０〜Ｓ２５６のゲート端子には、ダイオードＤ１２８〜Ｄ２５４のアノード端子が接続されており、これらダイオードＤ１２８〜Ｄ２５４のカソード端子は、それぞれが左側に隣接する転送サイリスタＳ１２９〜Ｓ２５５のゲート端子に接続されている。すなわち、各ダイオードＤ１２８〜Ｄ２５４は、転送サイリスタＳ１２９〜Ｓ２５６のゲート端子を挟んで直列接続される。

そして、第１転送ブロックＴＢ１の左端に設けられたダイオードＤ１のアノード端子（転送サイリスタＳ１のゲート端子）、および、第２転送ブロックＴＢ２の右端に設けられたダイオードＤ２５４のアノード端子（転送サイリスタＳ２５６のゲート端子）は、転送電流制限抵抗Ｒ３Ａを介してφＳ端子に接続されている。このφＳ端子には、スタート信号転送ライン１０３（図５参照）を介してスタート転送信号φＳが供給される。

ここで、第１転送ブロックＴＢ１のダイオードＤ１〜Ｄ１２７では、順方向電流が図中左から右に向けて一方向に流れるようになっており、一方、第２転送ブロックＴＢ２のダイオードＤ１２８〜Ｄ２５４では、順方向電流が図中右から左に向けて一方向に流れるようになっている。つまり、第１転送ブロックＴＢ１と第２転送ブロックＴＢ２とで、ダイオードＤ１〜Ｄ１２７およびダイオードＤ１２８〜Ｄ２５４を流れる電流は、互いに逆向きとなっている。

次に、各発光サイリスタＬ１〜Ｌ２５６のアノード端子は、各転送サイリスタＳ１〜Ｓ２５６のアノード端子と同様に、ＧＮＤ端子に接続されている。

また、第１発光ブロックＬＢ１を構成する奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５３、Ｌ２５５のカソード端子は、φＩ１端子に接続されている。このφＩ１端子には、点灯信号ライン１０６（発光チップＣ１の場合は点灯信号ライン１０６_１：図５参照）が接続され、奇数番目の点灯信号φＩ１が供給される。なお、他の奇数番目の発光チップＣ３、…、Ｃ５９のφＩ３、…、φＩ１１７端子には、それぞれ他の奇数番目の点灯信号φＩ３、…、φＩ１１７が供給される。

一方、第２発光ブロックＬＢ２を構成する偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５４、Ｌ２５６のカソード端子は、φＩ２端子に接続されている。このφＩ２端子には、点灯信号ライン１０６（発光チップＣ１の場合は点灯信号ライン１０６_２：図５参照）が接続され、偶数番目の点灯信号φＩ２が供給される。なお、他の偶数番目の発光チップＣ４、…、Ｃ６０のφＩ４、…、φＩ１２０端子には、それぞれ他の偶数番目の点灯信号φＩ４、…、φＩ１２０が供給される。

図７は、図５に示した切換スイッチ１３０による点灯信号発生部１１０の動作切り換えを説明するための図である。切換スイッチ１３０をＯＮに設定した場合、点灯信号発生部１１０は、各発光チップＣ１〜Ｃ６０に対して、それぞれ奇数番目、偶数番目の２本の点灯信号（発光チップＣ１の場合は点灯信号φＩ１、φＩ２）を供給する。一方、切換スイッチ１３０をＯＦＦに設定した場合、点灯信号発生部１１０は、第１チップ列６３ａ（図３参照）を構成する奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９に対しては奇数番目の点灯信号（発光チップＣ１の場合は点灯信号φＩ１）のみを供給し、偶数番目の点灯信号（発光チップＣ１の場合は点灯信号φＩ２）を供給しない。また、切換スイッチ１３０をＯＦＦに設定した場合において、点灯信号発生部１１０は、第２チップ列６３ｂ（図３参照）を構成する偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０に対しては偶数番目の点灯信号（発光チップＣ２の場合は点灯信号φＩ４）のみを供給し、奇数番目の点灯信号（発光チップＣ２の場合は点灯信号φＩ３）を供給しない。

ここで、切換スイッチ１３０がＯＮに設定されるのは、主走査方向解像度が１２００ｄｐｉの画像形成装置１にＬＰＨ１４が装着される場合であり、切換スイッチ１３０がＯＦＦに設定されるのは、主走査方向解像度が半分の６００ｄｐｉの画像形成装置１に装着される場合である。

次に、上述した図５および図６、そして図８に示すタイミングチャートを参照しながら、画像形成装置１の画像処理部３５（図１参照）が、主走査方向解像度１２００ｄｐｉのビデオデータＶｄａｔａを出力する機能を有している場合の、発光部６３の動作について説明を行う。したがって、ＬＰＨ１４に設けられた切換スイッチ１３０は、ＯＮに設定されているものとする。なお、以下の説明においては、切換スイッチ１３０がＯＮに設定された状態での発光部６３の動作をフル解像度モード（第１のモードに対応）と呼ぶ。そして、図８に示すタイミングチャートは、発光部６３を構成する各発光チップＣ１〜Ｃ６０において、すべての発光サイリスタＬ１〜Ｌ２５６を点灯させる場合について表記している。

各発光チップＣ１〜Ｃ６０に対して動作の開始を指示する場合、転送信号発生部１２０は、スタート転送信号φＳをローレベル（Ｌ）からハイレベル（Ｈ）に変更する。これにより、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１の転送サイリスタＳ１のゲート端子および第２転送ブロックＴＢ２の転送サイリスタＳ２５６のゲート端子に、ハイレベルのスタート転送信号φＳが供給される。このとき、第１転送ブロックＴＢ１では、ダイオードＤ１〜Ｄ１２７を介して他の転送サイリスタＳ２〜Ｓ１２８のゲート端子にもスタート転送信号φＳが供給される。ただし、各ダイオードＤ１〜Ｄ１２７で電圧降下が生じるため、第１転送ブロックＴＢ１においては、転送サイリスタＳ１のゲート端子にかかる電圧が最も高くなる。一方、第２転送ブロックＴＢ２では、ダイオードＤ２５４〜Ｄ１２８を介して他の転送サイリスタＳ２５５〜Ｓ１２９にもスタート転送信号φＳが供給される。ただし、ダイオードＤ２５４〜Ｄ１２８で電圧降下が生じるため、第２転送ブロックＴＢ２においては、転送サイリスタＳ２５６のゲート端子にかかる電圧が最も高くなる。

そして、スタート転送信号φＳがハイレベルとなっている状態で、転送信号発生部１２０は、第１転送信号φ１をハイレベルからローレベルに変更する。また、転送信号発生部１２０は、第１転送信号φ１をローレベルとしてから第１の期間ｔａが経過した後、第２転送信号φ２をローレベルからハイレベルに変更する。

このように、スタート転送信号φＳがハイレベルとなっている状態において、ローレベルの第１転送信号φ１が供給されると、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ１２７のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ１がターンオンする。一方、第２転送ブロックＴＢ２では、ローレベルの第１転送信号φ１が供給される偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５６がターンオンする。また、このとき、第２転送信号φ２はハイレベルとなっているので、第１転送ブロックＴＢ１における偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子の電圧は高いままとなり、ターンオフの状態が維持される。一方、第２転送ブロックＴＢ２における奇数番目の転送サイリスタＳ１２９、…、Ｓ２５３、Ｓ２５５のカソード端子の電圧も高いままとなり、ターンオフの状態が維持される。さらにこのとき、点灯信号φＩ１〜φＩ１２０はハイレベルとなっているため、各発光サイリスタＬ１〜Ｌ２５６のカソード端子の電圧は高いままとなり、各発光サイリスタＬ１〜Ｌ２５６は点灯しない。

そして、発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１の転送サイリスタＳ１および第２転送ブロックＴＢ２の転送サイリスタＳ２５６がターンオンしている状態において、転送信号発生部１２０が第２転送信号φ２をハイレベルに変更してから第２の期間ｔｂが経過した後、点灯信号発生部１１０が点灯信号φＩ１〜φＩ１２０をハイレベルからローレベルに変更する。これに伴い、各発光チップＣ１〜Ｃ６０の第１発光ブロックＬＢ１では、奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５のうち、ゲート端子の電圧が最も高い発光サイリスタＬ１が点灯する。一方、第２発光ブロックＬＢ２では、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６のうち、ゲート端子の電位が最も高い発光サイリスタＬ２５６が点灯する。なお、例えば発光サイリスタＬ１を点灯させない場合には、転送サイリスタＳ１がターンオンしている間、点灯信号φＩ１をハイレベルの状態に維持すればよい。同様に、例えば発光サイリスタＬ２５６を点灯させない場合には、転送サイリスタＳ２５６がターンオンしている間、点灯信号φＩ２をハイレベルの状態に維持すればよい。

次に、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１において転送サイリスタＳ１がターンオンし、且つ、第２転送ブロックＴＢ２において転送サイリスタＳ２５６がターンオンしているときに、転送信号発生部１２０が第２転送信号φ２をハイレベルからローレベルに変更する。すると、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、ローレベルの第２転送信号φ２が供給される偶数番目の転送サイリスタＳ２、Ｓ４、…、Ｓ１２８のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２がターンオンする。一方、第２転送ブロックＴＢ２では、ローレベルの第２転送信号φ２が供給される奇数番目の転送サイリスタＳ１２９、…、Ｓ２５３、Ｓ２５５のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５５がターンオンする。このとき、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、隣接する２個の転送サイリスタＳ１、Ｓ２が共にターンオンし、第２転送ブロックＴＢ２では、隣接する２個の転送サイリスタＳ２５５、Ｓ２５６が共にターンオンしていることになる。

また、転送信号発生部１２０が第２転送信号φ２をハイレベルからローレベルに変更するのと同時に、点灯信号発生部１１０が点灯信号φＩ１〜φＩ１２０をローレベルからハイレベルに変更する。これに伴い、それまで点灯していた第１発光ブロックＬＢ１の発光サイリスタＬ１および第２発光ブロックＬＢ２の発光サイリスタＬ２５６が共に消灯する。そして、転送信号発生部１２０は、第２転送信号φ２をローレベルとしてから第１の期間ｔａが経過した後、第１転送信号φ１をローレベルからハイレベルに変更する。すると、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では転送サイリスタＳ１がターンオフし、第２転送ブロックＴＢ２では転送サイリスタＳ２５６がターンオフする。各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、転送サイリスタＳ１のターンオフに伴って、転送サイリスタＳ１のゲート端子の電位が抵抗Ｒ１によって徐々に低下し、ダイオードＤ１を介して順方向に隣接する転送サイリスタＳ２のゲート端子の電位が上昇する。一方、第２転送ブロックＴＢ２では、転送サイリスタＳ２５６のターンオフに伴って、転送サイリスタＳ２５６のゲート端子の電位が抵抗Ｒ２５６によって徐々に低下し、ダイオードＤ２５４を介して順方向に隣接する転送サイリスタＳ２５５のゲート端子の電位が上昇する。なお、転送信号発生部１２０は、第１転送信号φ１をローレベルからハイレベルに変更するのと同時に、スタート転送信号φＳをハイレベルからローレベルに変更する。

そして、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１の転送サイリスタＳ２および第２転送ブロックＴＢ２の転送サイリスタＳ２５５がターンオンしている状態において、転送信号発生部１２０が第１転送信号φ１をハイレベルに変更してから第２の期間ｔｂが経過した後、点灯信号発生部１１０が点灯信号φＩ１〜φＩ１２０をハイレベルからローレベルに変更する。これに伴い、各発光チップＣ１〜Ｃ６０の第１発光ブロックＬＢ１では、奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５のうち、ゲート端子の電圧が最も高い発光サイリスタＬ２５５が点灯する。一方、第２発光ブロックＬＢ２では、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６のうち、ゲート端子の電圧が最も高い発光サイリスタＬ２が点灯する。

次に、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１において転送サイリスタＳ２がターンオンし、且つ、第２転送ブロックＴＢ２において転送サイリスタＳ２５５がターンオンしているときに、転送信号発生部１２０が第１転送信号φ１をハイレベルからローレベルに変更する。すると、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…Ｓ１２７のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ３がターンオンする。一方、第２転送ブロックＴＢ２では、ローレベルの第１転送信号φ１が供給される偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のうち、ゲート電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５４がターンオンする。このとき、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、隣接する２個の転送サイリスタＳ２、Ｓ３が共にターンオンし、第２転送ブロックＴＢ２では、隣接する２個の転送サイリスタＳ２５４、Ｓ２５５が共にターンオンしていることになる。

また、転送信号発生部１２０が第１転送信号φ１をハイレベルからローレベルに変更するのと同時に、点灯信号発生部１１０が点灯信号φＩ（φＩ１〜φＩ１２０）をローレベルからハイレベルに変更する。これに伴い、それまで点灯していた第１発光ブロックＬＢ１の発光サイリスタＬ２および第２発光ブロックＬＢ２の発光サイリスタＬ２５５がともに消灯する。その後、転送信号発生部１２０が第２転送信号φ２をローレベルからハイレベルに変更すると、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では転送サイリスタＳ２がターンオフし、第２転送ブロックＴＢ２では転送サイリスタＳ２５５がターンオフする。各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１では、転送サイリスタＳ２のターンオフに伴って、転送サイリスタＳ２のゲート端子の電位が抵抗Ｒ２によって徐々に低下し、ダイオードＤ２を介して順方向に隣接する転送サイリスタＳ３のゲート端子の電位が上昇する。また、これに伴って、ダイオードＤ３〜Ｄ１２７を介して接続される他の転送サイリスタＳ４〜Ｓ１２８のゲート端子の電位も上昇する。一方、第２転送ブロックＴＢ２では、転送サイリスタＳ２５５のターンオフに伴って、転送サイリスタＳ２５５のゲート端子の電位が抵抗Ｒ２５５によって徐々に低下し、ダイオード２５３を介して順方向に隣接する転送サイリスタＳ２５４のゲート端子の電位が上昇する。また、これに伴って、ダイオードＤ２５２〜Ｄ１２８を介して接続される他の転送サイリスタＳ２５３〜Ｓ１２９のゲート端子の電位も上昇する。なお、第１転送信号φ１がローレベルとなってから第２転送信号φ２がローレベルとなるまでの期間、および、第２転送信号φ２がローレベルとなってから第１転送信号φ１がローレベルとなるまでの期間を、サイリスタ転送周期Ｐと呼ぶ。

このように、フル解像度モードにおいて、発光部６３では、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間（図８に示す第１の期間ｔａ）を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１においては転送サイリスタＳ１〜Ｓ１２８が番号順に順次ターンオンし、また、第２転送ブロックＴＢ２においては転送サイリスタＳ１２９〜Ｓ２５６が番号とは逆順に順次ターンオンする。

そして、フル解像度モードでは、切換スイッチ１３０がＯＮに設定されている。このため、転送サイリスタＳ１〜Ｓ２５６のターンオンの転送動作に同期して図８に示す第２の期間ｔｂを経た後に奇数番目の点灯信号φＩ１、φＩ３、…、φＩ１１９および偶数番目の点灯信号φＩ２、φＩ４、…、φＩ１２０をハイレベルからローレベルに切り換えることで、第１発光ブロックＬＢ１においては奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５３、Ｌ２５５が１つずつ点灯し、また、第２発光ブロックＬＢ２においては偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５４、Ｌ２５６が１つずつ点灯する。

ここで、図９は、フル解像度モードにおいて、各発光チップＣ１〜Ｃ６０を構成する発光サイリスタＬ１〜Ｌ２５６の点灯順位を説明するための図である。
図８を用いて説明したように、まず１番目に、第１発光ブロックＬＢ１に属し発光素子アレイ７１の左端に位置する発光サイリスタＬ１が、第１転送ブロックＴＢ１に属する転送サイリスタＳ１によって点灯可能な状態になり、同時に、第２発光ブロックＬＢ２に属し発光素子アレイ７１の右端に位置する発光サイリスタＬ２５６が、第２転送ブロックＴＢ２に属する転送サイリスタＳ２５６によって点灯可能な状態になる。続いて２番目に、第２発光ブロックＬＢ２に属し発光素子アレイ７１において発光サイリスタＬ１の右隣に位置する発光サイリスタＬ２が、第１転送ブロックＴＢ１に属する転送サイリスタＳ２によって点灯可能な状態になり、同時に、第１発光ブロックＬＢ１に属し発光素子アレイ７１において発光サイリスタＬ２５６の左隣に位置する発光サイリスタＬ２５５が、第２転送ブロックＴＢ２に属する転送サイリスタＳ２５５によって点灯可能な状態になる。そして、点灯順位が下がるにつれ、点灯可能な状態になる発光サイリスタの位置は発光素子アレイ７１の左右両端から中央に向かっていく。そして、１２８番目に、第２発光ブロックＬＢ２に属し発光素子アレイ７１において発光サイリスタＬ１２７の右隣に位置する発光サイリスタＬ１２８が、第１転送ブロックＴＢ１に属する転送サイリスタＳ１２８によって点灯可能な状態となり、同時に、第１発光ブロックＬＢ１に属し発光素子アレイ７１において発光サイリスタＬ１３０の左隣に位置する発光サイリスタＬ１２９が、第２転送ブロックＴＢ２に属する転送サイリスタＳ１２９によって点灯可能な状態になる。

このように、本実施の形態では、第１転送ブロックＴＢ１を構成する転送サイリスタＳ１〜Ｓ１２８により、第１発光ブロックＬＢ１および第２発光ブロックＬＢ２にそれぞれが属し一端側発光素子群を構成する発光サイリスタＬ１〜Ｌ１２８が、図中左から右に向かう第１の方向に、順次発光可能な状態に設定される。また、これと同期して、第２転送ブロックＴＢ２を構成する転送サイリスタＳ１２９〜Ｓ２５６により、第１発光ブロックＬＢ１および第２発光ブロックＬＢ２にそれぞれが属し他端側発光素子群を構成する発光サイリスタＬ１２９〜Ｌ２５６が、図中右から左に向かう第２の方向に、順次発光可能な状態に設定される。

ここで、図１０は、フル解像度モードにおいて点灯可能となる発光サイリスタの配置を説明するための図である。なお、図１０には発光チップＣ１〜Ｃ３のみを抜き出して示している。フル解像度モードでは、図８および図９を用いて説明したように、各発光チップＣ１〜Ｃ６０を構成するすべての発光サイリスタＬ１〜Ｌ２５６が、点灯可能な状態に設定されることになる。

続いて、上述した図５および図６、そして図１１に示すタイミングチャートを参照しながら、画像形成装置１の画像処理部３５（図１参照）が、主走査方向解像度６００ｄｐｉのビデオデータＶｄａｔａを出力する機能しか有していない場合の、発光部６３の動作について説明を行う。したがって、ＬＰＨ１４に設けられた切換スイッチ１３０は、ＯＦＦに設定されているものとする。なお、以下の説明においては、切換スイッチ１３０がＯＦＦに設定された状態での発光部６３の動作をハーフ解像度モード（第２のモードに対応）と呼ぶ。そして、図１１に示すタイミングチャートは、上述したフル解像度モードと同様に、発光部６３を構成する各発光チップＣ１〜Ｃ６０において、すべての発光サイリスタＬ１〜Ｌ２５６を点灯させる場合について表記している。

ハーフ解像度モードにおいても、転送信号発生部１２０が、各発光チップＣ１〜Ｃ６０に対して、上述したフル解像度モードと同様のスタート転送信号φＳ、第１転送信号φ１および第２転送信号φ２を供給する。そして、ハーフ解像度モードにおいても、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間（図１１に示す第１の期間ｔａ）を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、各発光チップＣ１〜Ｃ６０の第１転送ブロックＴＢ１においては転送サイリスタＳ１〜Ｓ１２８が番号順に順次ターンオンし、また、第２転送ブロックＴＢ２においては転送サイリスタＳ１２９〜Ｓ２５６が番号とは逆順に順次ターンオンする。

ここで、ハーフ解像度モードでは、切換スイッチ１３０がＯＦＦに設定されている。このため、第１チップ列６３ａ（図３参照）を構成する奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９には、偶数番目の点灯信号φＩ２、φＩ６、…、φＩ１１８が供給されておらず、見かけ上、ハイレベルの状態（±０．０Ｖ）となっている。したがって、ハーフ解像度モードにおいて、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９では、それぞれに供給される偶数番目の点灯信号φＩ２、φＩ６、…、φＩ１１８がローレベルになり得ないので、各々の第２発光ブロックＬＢ２を構成する偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６が点灯することはない。その一方、これら奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９では、それぞれに供給される奇数番目の点灯信号φＩ１、φＩ５、…、φＩ１１７をハイレベルからローレベルに切り換えることで、各々の第１発光ブロックＬＢ１を構成する奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５が１つずつ点灯することになる。

また、第２チップ列６３ｂ（図３参照）を構成する偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０には、奇数番目の点灯信号φＩ３、φＩ７、…φＩ１１９が供給されておらず、こちらも見かけ上、ハイレベルの状態（±０．０Ｖ）となっている。したがって、ハーフ解像度モードにおいて、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０では、それぞれに供給される奇数番目の点灯信号φＩ３、φＩ７、…、φＩ１１９がローレベルになり得ないので、各々の第１発光ブロックＬＢ１を構成する奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５が点灯することはない。その一方、これら偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０では、それぞれに供給される偶数番目の点灯信号φＩ４、φＩ８、…、φＩ１２０をハイレベルからローレベルに切り換えることで、各々の第２発光ブロックＬＢ２を構成する偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６が１個ずつ点灯することになる。

ここで、図１２は、ハーフ解像度モードにおいて、各発光チップＣ１〜Ｃ６０を構成する発光サイリスタＬ１〜Ｌ２５６の点灯順位を説明するための図である。なお、図１２（ａ）は、ハーフ解像度モードにおいて、第１チップ列６３ａすなわち奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９を構成する発光サイリスタＬ１〜Ｌ２５６の点灯順位を示しており、図１２（ｂ）は、ハーフ解像度モードにおいて、第２チップ列６３ｂすなわち偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０を構成する発光サイリスタＬ１〜Ｌ２５６の点灯順位を示している。

図１１を用いて説明したように、上述したフル解像度モードと同様に、まず１番目に、第１発光ブロックＬＢ１に属し発光素子アレイ７１の左端に位置する発光サイリスタＬ１が、第１転送ブロックＴＢ１に属する転送サイリスタＳ１によって点灯可能な状態となり、同時に、第２発光ブロックＬＢ２に属し発光素子アレイ７１の右端に位置する発光サイリスタＬ２５６が、第２転送ブロックＴＢ２に属する転送サイリスタＳ２５６によって点灯可能な状態になる。ただし、ハーフ解像度モードでは、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９に対し偶数番目の点灯信号φＩ２、φＩ６、…、φＩ１２０が供給されず、ハイレベルの状態が維持される。したがって、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９では、図１２（ａ）に示すように、奇数番目の発光サイリスタＬ１のみが点灯可能となり、偶数番目の発光サイリスタＬ２５６は実質的に点灯不可能となる。また、ハーフ解像度モードでは、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０に対し奇数番目の点灯信号φＩ３、φＩ７、…、φＩ１１９が供給されず、ハイレベルの状態が維持される。したがって、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０では、図１２（ｂ）に示すように、偶数番目の発光サイリスタＬ２５６のみが点灯可能となり、奇数番目の発光サイリスタＬ１は実質的に点灯不可能となる。

続いて、上述したフル解像度モードと同様に、２番目に、第２発光ブロックＬＢ２に属し発光素子アレイ７１において発光サイリスタＬ１の右隣に位置する発光サイリスタＬ２が、第１転送ブロックＴＢ１に属する転送サイリスタＳ２によって点灯可能な状態になり、同時に、第１発光ブロックＬＢ１に属し発光素子アレイ７１において発光サイリスタＬ２５６の左隣に位置する発光サイリスタＬ２５５が、第２転送ブロックＴＢ２に属する転送サイリスタＳ２５５によって点灯可能な状態になる。ただし、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９では、上述した理由により、図１２（ａ）に示すように、奇数番目の発光サイリスタＬ２５５のみが点灯可能となり、偶数番目の発光サイリスタＬ２は実質的に点灯不可能となる。また、図１２（ｂ）に示すように、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０では、上述した理由により、偶数番目の発光サイリスタＬ２のみが点灯可能となり、奇数番目の発光サイリスタＬ２５５は実質的に点灯不可能となる。

以降、点灯順位が下がるにつれ、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９では、図１２（ａ）に示すように、点灯可能な状態となる奇数番目の発光サイリスタの位置が発光素子アレイ７１の左側、右側に順次移動しながら発光素子アレイ７１の中央に向かっていく。また、これと同期して、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０では、図１２（ｂ）に示すように、点灯可能な状態となる偶数番目の発光サイリスタの位置が発光素子アレイ７１の右側、左側に順次移動しながら中央に向かっていく。

そして、１２８番目に、第２発光ブロックＬＢ２に属し発光素子アレイ７１において発光サイリスタＬ１２７の右隣に位置する発光サイリスタＬ１２８が、第１転送ブロックＴＢ１に属する転送サイリスタＳ１２８によって点灯可能な状態となり、同時に、第１発光ブロックＬＢ１に属し発光素子アレイ７１において発光サイリスタＬ１３０の左隣に位置する発光サイリスタＬ１２９が、第２転送ブロックＴＢ２に属する転送サイリスタＳ１２９によって点灯可能な状態になる。ただし、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９では、上述した理由により、図１２（ａ）に示すように、奇数番目の発光サイリスタＬ１２９のみが点灯可能となり、偶数番目の発光サイリスタＬ１２８は実質的に点灯不可能となる。また、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０では、上述した理由により、図１２（ｂ）に示すように、偶数番目の発光サイリスタＬ１２８のみが点灯可能となり、奇数番目の発光サイリスタＬ１２９は実質的に点灯不可能となる。

ここで、図１３は、ハーフ解像度モードにおいて点灯可能となる発光サイリスタの配置を説明するための図である。なお、図１３には、発光チップＣ１〜Ｃ３のみを抜き出して示している。ハーフ解像度モードでは、図１１および図１２を用いて説明したように、第１チップ列６３ａを構成する奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９においては第１発光ブロックＬＢ１を構成する奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５のみが点灯可能な状態となり、且つ、第２チップ列６３ｂを構成する偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０においては第２発光ブロックＬＢ２を構成する偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６のみが点灯可能な状態となる。ここで、本実施の形態では、第１チップ列６３ａを構成する発光チップＣ１、Ｃ３、…、Ｃ５９と、第２チップ列６３ｂを構成する発光チップＣ２、…、Ｃ５８、Ｃ６０とが、副走査方向に逆を向いている。このため、ハーフ解像度モードでは、各発光チップＣ１〜Ｃ６０において、点灯可能な状態となる発光サイリスタが１個おきとなり、且つ、各発光チップＣ１〜Ｃ６０における発光素子アレイ７１の端部境界においても、点灯可能な状態となる発光サイリスタが１個おきとなる。したがって、発光部６３全体としてみた場合に、点灯可能な状態となる発光サイリスタが主走査方向に４２．３μｍ間隔で配置されることになり、発光部６３からは主走査方向に均等な間隔で、６００ｄｐｉの光像が出力されることになる。

また、ハーフ解像度モードにおいて、各発光チップＣ１〜Ｃ６０では、発光素子アレイ７１の左右両端から中央に向けて、右側の発光サイリスタと左側の発光サイリスタとを交互に点灯可能な状態としている。このため、各発光チップＣ１〜Ｃ６０を用いて主走査方向１ラインの光書き込みを行って静電潜像を形成した場合に、各発光チップＣ１〜Ｃ６０によって得られる静電潜像は、フル解像度モードのときのようなＶ字状（図９参照）ではなく、もっと離散的になる。したがって、主走査方向のドット間隔がフル解像度モードよりも広がるハーフ解像度モードにおいて、各発光チップＣ１〜Ｃ６０の発光素子アレイ７１の主走査方向長さ毎に生じるＶ字状の縞が目立ちにくくなる。

＜実施の形態２＞
本実施の形態は、実施の形態１とほぼ同様であるが、発光部６３を構成する複数の発光チップＣ１〜Ｃ６０の配置が異なっており、これに伴い、ハーフ解像度モードにおける発光サイリスタの点灯制御が実施の形態１とは異なる。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

図１４は、上記発光部６３のうち、発光チップＣ１、Ｃ２、Ｃ３の連結部位を拡大した図である。なお、各発光チップＣ１〜Ｃ６０は、実施の形態１で説明したものと同一の構成を有している。本実施の形態では、各発光チップＣ１〜Ｃ６０を千鳥状に配列するのではなく、それぞれを副走査方向に一定角度だけ傾けて（チルトさせて）配列している。このため、本実施の形態では、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９および偶数番目の発光チップＣ２、Ｃ４、…Ｃ６０が、実施の形態１とは異なり、副走査方向に同じ方向を向くように配置されている。そして、図１４に示したように、発光チップＣ１、Ｃ２、Ｃ３のそれぞれに配置された発光素子アレイ７１の端部境界において、発光素子アレイ７１が発光チップＣ１、Ｃ２の連結部および発光チップＣ２、Ｃ３の連結部で主走査方向に連続するように配列されている。なお、各発光チップＣ１〜Ｃ６０の発光素子アレイ７１を構成する２５６個の発光サイリスタＬ１〜Ｌ２５６の配置間隔は、各発光チップＣ１〜Ｃ６０の取り付け角度に応じて、２１．１５μｍよりも若干大きく設定される。

ここで、図１５は、図５に示した切換スイッチ１３０による点灯信号発生部１１０の動作切り換えを説明するための図である。切換スイッチ１３０をＯＮに設定した場合において、点灯信号発生部１１０は、実施の形態１と同様、各発光チップＣ１〜Ｃ６０に対して、それぞれ奇数番目、偶数番目の２組の点灯信号（例えば発光チップＣ３においては点灯信号φＩ５およびφＩ６）を供給する。一方、切換スイッチ１３０をＯＦＦに設定した場合において、点灯信号発生部１１０は、奇数番目、偶数番目に関わらず、すべての発光チップＣ１〜Ｃ６０に対して奇数番目の点灯信号（発光チップＣ３の場合は点灯信号φＩ５）のみを供給し、偶数番目の点灯信号（発光チップＣ３の場合は点灯信号φＩ６）を供給しない。

そして、フル解像度モードでは、実施の形態１と同様に、各発光チップＣ１〜Ｃ６０にそれぞれ奇数番目、偶数番目の点灯信号を供給することで、各発光チップＣ１〜Ｃ６０を構成する各発光サイリスタＬ１〜Ｌ２５６を点灯可能な状態にする。一方、ハーフ解像度モードでは、各発光チップＣ１〜Ｃ６０にそれぞれ奇数番目の点灯信号のみを供給することで、各発光チップＣ１〜Ｃ６０を構成する奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５のみを点灯可能な状態にし、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６を実質的に点灯不可能な状態にする。このため、ハーフ解像度モードでは、結果として、実施の形態１と同様に、各発光チップＣ１〜Ｃ６０において、点灯可能な状態となる発光サイリスタが１個おきとなり、且つ、各発光チップＣ１〜Ｃ６０における発光素子アレイ７１の端部境界においても、点灯可能な状態となる発光サイリスタが１個おきとなる。それゆえ、発光部６３全体としてみた場合に、点灯可能な状態となる発光サイリスタが主走査方向に４２．３μｍ間隔で配置されることになり、発光部６３からは主走査方向に均等な間隔で、６００ｄｐｉの光像が出力されることになる。

また、本実施の形態においても、実施の形態１と同様の理由により、各発光チップＣ１〜Ｃ６０の発光素子アレイ７１の主走査方向長さ毎に生じるＶ字状の縞が目立ちにくくなる。

なお、実施の形態１のハーフ解像度モードでは、奇数番目の発光チップＣ１、Ｃ３、…、Ｃ５９における奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５のみを点灯可能な状態とし、偶数番目の発光チップＣ２、Ｃ４、…、Ｃ６０における偶数番目の発光サイリスタＬ２、Ｌ４、Ｌ２５６のみを点灯可能な状態としていたが、これに限られるものではなく、逆の関係としてもよい。一方、実施の形態２のハーフ解像度モードでは、すべての発光チップＣ１〜Ｃ６０における奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５のみを点灯可能な状態としていたが、これに限られるものではなく、逆の関係としてもよい。

また、実施の形態１および２のハーフ解像度モードを実行するに際して、例えば奇数番目の発光チップＣ１でφＩ１端子への配線が断線するなどして奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ２５５の点灯制御が困難になった場合には、発光チップＣ１において、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６のみを点灯可能な状態とできるよう、切換スイッチ１３０の設定を変更するようにしてもよい。

さらに、実施の形態１および２において、各発光チップＣ１〜Ｃ６０では、発光素子アレイ７１の左右両端から中央に向けて点灯可能状態を転送するようにしていたが、これに限られるものではなく、発光素子アレイ７１の中央から左右両端に向けて点灯可能状態を転送するようにしてもよい。

さらにまた、実施の形態１および２では、転送サイリスタＳ１〜Ｓ１２８の各アノード端子を共通電位とし、各カソード端子の電位を第１転送信号φ１あるいは第２転送信号φ２で変えるようにしていたが、これに限られるものではなく、転送サイリスタＳ１〜Ｓ１２８の各カソード端子を共通電位とし、各アノード端子の電位を第１転送信号φ１あるいは第２転送信号φ２で変えるようにしてもよい。一方、実施の形態１および２では、発光サイリスタＬ１〜Ｌ１２８の各アノード端子を共通電位とし、各カソード端子の電位を第１点灯信号φＩ１、φＩ３、…、φＩ１１９および第２点灯信号φＩ２、φＩ４、…、φＩ１２０で変えるようにしていたが、これに限られるものではなく、発光サイリスタＬ１〜Ｌ１２８の各カソード端子を共通電位とし、各アノード端子の電位を第１点灯信号φＩ１、φＩ３、…、φＩ１１９および第２点灯信号φＩ２、φＩ４、…、φＩ１２０で変えるようにしてもよい。

また、実施の形態１、２においては、第１転送ブロックＴＢ１および第２転送ブロックＴＢ２がそれぞれ偶数且つ同数（１２８個）の転送サイリスタを備え、第１発光ブロックＬＢ１および第２発光ブロックＬＢ２がそれぞれ偶数且つ同数（１２８個）の発光サイリスタを備えるようにしていたが、これに限られない。例えば、各転送ブロックあるいは各発光ブロックを構成する転送サイリスタあるいは発光サイリスタの数を奇数個としてもよく、さらには奇数個と偶数個とを組み合わせるようにしてもよい。したがって、第１転送ブロックＴＢ１と第２転送ブロックＴＢ２とがそれぞれ異なる個数の転送サイリスタを有していてもかまわないし、第１発光ブロックＬＢ１と第２発光ブロックＬＢ２とがそれぞれ異なる個数の発光サイリスタを有していてもかまわない。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 ＬＥＤプリントヘッド（ＬＰＨ）の構成を示した断面図である。 （ａ）はＬＰＨにおける回路基板および発光部の上面図であり、（ｂ）はＬＰＨにおけるロッドレンズアレイおよびホルダの上面図である。 実施の形態１における発光部の構成を説明するための要部拡大図である。 回路基板に搭載される信号発生回路の構成および回路基板の配線構成を示した図である。 発光チップの回路構成を説明するための図である。 実施の形態１における、切換スイッチによる点灯信号発生部の動作切り換えの概要を説明するための図である。 フル解像度モードにおける発光部の動作を説明するためのタイミングチャートである。 フル解像度モードにおいて、各発光チップを構成する各発光サイリスタの点灯順位を説明するための図である。 フル解像度モードにおいて点灯可能となる発光サイリスタの配置を説明するための図である。 ハーフ解像度モードにおける発光部の動作を説明するためのタイミングチャートである。 ハーフ解像度モードにおいて、各発光チップを構成する各発光サイリスタの点灯順位を説明するための図である。 ハーフ解像度モードにおいて点灯可能となる発光サイリスタの配置を説明するための図である。 実施の形態２における発光部の構成を説明するための要部拡大図である。 実施の形態２における、切換スイッチによる点灯信号発生部の動作切り換えの概要を説明するための図である。

符号の説明

１…画像形成装置、３５…画像処理部、６３…発光部、６３ａ…第１チップ列、６３ｂ…第２チップ列、７０…チップ基板、７１…発光素子アレイ、１００…信号発生回路、１１０…点灯信号発生部、１２０…転送信号発生部、１３０…切換スイッチ、ＬＢ１…第１発光ブロック、ＬＢ２…第２発光ブロック、ＴＢ１…第１転送ブロック、ＴＢ２…第２転送ブロック、φＳ…スタート転送信号、φ１…第１転送信号、φ２…第２転送信号、φＩ１〜φＩ１２０…点灯信号、Ｃ１〜Ｃ６０…発光チップ、Ｓ１〜Ｓ２５６…転送サイリスタ、Ｌ１〜Ｌ２５６…発光サイリスタ、Ｄ１〜Ｄ２５４…ダイオード、Ｒ１〜Ｒ２５６…抵抗

Claims (13)

1. 主走査方向に一列に並べて配置され、点灯信号により点灯／非点灯が制御される複数の発光素子を有する発光素子列と、
   前記複数の発光素子にそれぞれ対応して設けられ、オン状態に設定されることにより対応する発光素子を点灯可能状態とする複数のスイッチ素子を有するスイッチ素子列とを備え、
   前記発光素子列が、
   前記発光素子列において奇数番目に配列される発光素子で構成され、当該奇数番目に配列される発光素子が共通の第１の配線に接続されるとともに、当該第１の配線を介して前記点灯信号として共通の第１点灯信号が供給される第１発光素子群と、
   前記発光素子列において偶数番目に配列される発光素子で構成され、当該偶数番目に配列される発光素子が共通の第２の配線に接続されるとともに、当該第２の配線を介して前記点灯信号として共通の第２点灯信号が供給される第２発光素子群とを有し、
   前記スイッチ素子列が、
   前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の一端側に配列される発光素子で構成される一端側発光素子群の各発光素子を、第１の方向に沿って順次発光可能な状態に設定する第１スイッチ素子群と、
   前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の他端側に配列される発光素子で構成される他端側発光素子群の各発光素子を、前記第１の方向とは逆の第２の方向に沿って順次発光可能な状態に設定する第２スイッチ素子群とを有し、
   前記第１点灯信号および前記第２点灯信号の両方が供給されることで、第１解像度に対応する第１のモードで動作し、当該第１点灯信号または当該第２点灯信号のいずれか一方が供給されることで、当該第１解像度の半分となる第２解像度に対応する第２のモードで動作すること
   を特徴とする発光装置。
2. 前記第１発光素子群を構成する発光素子の数と前記第２発光素子群を構成する発光素子の数とが偶数且つ同数であることを特徴とする請求項１記載の発光装置。
3. 前記複数の発光素子および前記複数のスイッチ素子がサイリスタで構成されることを特徴とする請求項１または２記載の発光装置。
4. 前記第１のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子の両方が点灯し、
   前記第２のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子のいずれか一方のみが点灯することを特徴とする請求項１乃至３のいずれか１項記載の発光装置。
5. 複数の第１転送サイリスタを一列に並べて配列し、隣接する第１転送サイリスタのゲート間をそれぞれダイオードにて一方向に電流が流れるように接続し、各々の第１転送サイリスタのアノードまたはカソードを、第１転送信号が入力される第１転送信号端子と第２転送信号が入力される第２転送信号端子とに対して配列方向に交互に接続してなる第１転送ブロックと、
   前記第１転送ブロックに隣接して複数の第２転送サイリスタを一列に並べて配列し、隣接する第２転送サイリスタのゲート間をそれぞれダイオードにて前記一方向とは逆方向に電流が流れるように接続し、各々の第２転送サイリスタのアノードまたはカソードを、前記第１転送信号端子と前記第２転送信号端子とに対して配列方向に交互に接続してなる第２転送ブロックと、
   複数の第１発光サイリスタを一列に配列してなり、各々の第１発光サイリスタのゲートと前記第１転送ブロックにおける奇数番目の第１転送サイリスタのゲートおよび前記第２転送ブロックにおける奇数番目の第２転送サイリスタのゲートとをそれぞれ接続し、各々の第１発光サイリスタのアノードまたはカソードには、共通に接続された第１の配線を介して共通の第１点灯信号が供給される第１発光ブロックと、
   隣接する前記第１発光サイリスタ間に複数の第２発光サイリスタをそれぞれ配置してなり、各々の第２発光サイリスタのゲートと前記第１転送ブロックにおける偶数番目の第１転送サイリスタのゲートおよび前記第２転送ブロックにおける偶数番目の第２転送サイリスタのゲートとをそれぞれ接続し、各々の第２発光サイリスタのアノードまたはカソードには、共通に接続された第２の配線を介して共通の第２点灯信号が供給される第２発光ブロックと
   を含み、
   前記第１点灯信号および前記第２点灯信号の両方が供給されることで、第１解像度に対応する第１のモードで動作し、当該第１点灯信号または当該第２点灯信号のいずれか一方が供給されることで、当該第１解像度の半分となる第２解像度に対応する第２のモードで動作すること
   を特徴とする発光装置。
6. 前記第１転送ブロックにおいて、各々の前記第１転送サイリスタのゲートは、抵抗を介して共通の配線に接続され、
   前記第２転送ブロックにおいて、各々の前記第２転送サイリスタのゲートは、抵抗を介して前記共通の配線に接続されること
   を特徴とする請求項５記載の発光装置。
7. 前記第１発光ブロックを構成する前記第１発光サイリスタの数と前記第２発光ブロックを構成する前記第２発光サイリスタの数とが偶数且つ同数であることを特徴とする請求項５または６記載の発光装置。
8. 前記第１のモードでは、同時に、前記第１発光ブロックに属する１つの第１発光サイリスタおよび前記第２発光ブロックに属する１つの第２発光サイリスタの両方が点灯し、
   前記第２のモードでは、同時に、前記第１発光ブロックに属する１つの第１発光サイリスタおよび前記第２発光ブロックに属する１つの第２発光サイリスタのいずれか一方のみが点灯することを特徴とする請求項５乃至７のいずれか１項記載の発光装置。
9. それぞれが複数の発光素子を有する発光チップを、主走査方向に複数配列してなる発光部を備え、帯電された像保持体を露光する露光装置であって、
   それぞれの前記発光チップは、
   主走査方向に一列に並べて配置され、点灯信号により点灯／非点灯が制御される複数の前記発光素子を有する発光素子列と、
   前記複数の発光素子にそれぞれ対応して設けられ、オン状態に設定されることにより対応する発光素子を点灯可能状態とする複数のスイッチ素子を有するスイッチ素子列とを備え、
   前記発光素子列が、
   前記発光素子列において奇数番目に配列される発光素子で構成され、当該奇数番目に配列される発光素子が共通の第１の配線に接続されるとともに、当該第１の配線を介して点灯信号として共通の第１点灯信号が供給される第１発光素子群と、
   前記発光素子列において偶数番目に配列される発光素子で構成され、当該偶数番目に配列される発光素子が共通の第２の配線に接続されるとともに、当該第２の配線を介して前記点灯信号として共通の第２点灯信号が供給される第２発光素子群とを有し、
   前記スイッチ素子列が、
   前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の一端側に配列される発光素子で構成される一端側発光素子群の各発光素子を、第１の方向に沿って順次発光可能な状態に設定する第１スイッチ素子群と、
   前記第１発光素子群に属する発光素子および前記第２発光素子群に属する発光素子のうち、前記発光素子列の他端側に配列される発光素子で構成される他端側発光素子群の各発光素子を、前記第１の方向とは逆の第２の方向に沿って順次発光可能な状態に設定する第２スイッチ素子群とを有し、
   前記第１点灯信号および前記第２点灯信号の両方が供給されることで、第１解像度に対応する第１のモードで動作し、当該第１点灯信号または当該第２点灯信号のいずれか一方が供給されることで、当該第１解像度の半分となる第２解像度に対応する第２のモードで動作すること
   を特徴とする露光装置。
10. 前記発光部において主走査方向に奇数番目に配列される発光チップと偶数番目に配列される発光チップとが、副走査方向にずらされることにより千鳥状に配列されるとともに、当該奇数番目に配列される発光チップと当該偶数番目に配列される発光チップとが副走査方向に逆向きに取り付けられ、
    前記第２のモードにおいて、前記奇数番目に配列される発光チップに対しては前記第１点灯信号または前記第２点灯信号が供給され、前記偶数番目に配列される発光チップに対しては当該奇数番目に配列される発光チップに供給しない方の当該第２点灯信号または当該第１点灯信号が供給されること
    を特徴とする請求項９記載の露光装置。
11. それぞれの前記発光チップにおいて前記第１発光素子群を構成する発光素子の数と前記第２発光素子群を構成する発光素子の数とが偶数且つ同数であることを特徴とする請求項１０記載の露光装置。
12. それぞれの前記発光チップを構成する前記複数の発光素子および前記複数のスイッチ素子がサイリスタで構成されることを特徴とする請求項１０または１１記載の露光装置。
13. それぞれの前記発光チップにおいて、
    前記第１のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子の両方が点灯し、
    前記第２のモードでは、同時に、前記第１発光素子群に属する１つの発光素子および前記第２発光素子群に属する１つの発光素子のいずれか一方のみが点灯することを特徴とする請求項９乃至１２のいずれか１項記載の露光装置。

Images