JP5114953B2 - 露光装置および画像形成装置 - Google Patents

Description

本発明は、プリンタや複写機等の画像形成装置において光書き込みを行う露光装置等に関する。

電子写真方式を用いたプリンタや複写機等の画像形成装置では、感光体ドラム等の像保持体上を露光する露光装置として、ＬＥＤ等の発光素子がライン状に配列された発光素子アレイを用いたものが提案されている。
このような露光装置においては、例えば複数の発光素子アレイと発光素子アレイを駆動する駆動回路とが回路基板上に一体的に配置され、各発光素子アレイは、回路基板に形成された配線パターンやボンディングワイヤによって駆動回路からの駆動信号を受け、点灯制御されるように構成されている（例えば、特許文献１参照）。かかる構成では、例えば解像度の高い発光素子アレイを搭載する場合等のように配設する配線の数が多くなるに従って、回路基板上において配線が占める面積が大きくなり、露光装置の小型化を図る上において障害となっている。

特開２０００−１８３４０３号公報（第４−６頁、図１）

本発明は、露光装置の小型化を図ることを目的とする。

かかる目的のもと、本発明の露光装置は、複数の発光素子が列状に配置された複数の発光素子部材と、複数の発光素子を駆動する駆動信号を生成する駆動信号生成手段と、駆動信号生成手段にて生成された駆動信号を複数の発光素子部材に送信する複数の信号線と、表面上に複数の発光素子部材と表面上の発光素子部材の配列方向延長位置に駆動信号生成手段とが配設されるとともに、信号線が配線された配線層が複数積層されて構成された基板とを備え、基板の配線層各々に配線された複数の信号線は、駆動信号生成手段の配置位置から発光素子部材が配置された方向に向かう所定範囲の領域にて、発光素子部材の配列方向に延びる所定の境界線により分割された領域のいずれか一方に配線されたことを特徴としている。

ここで、複数の発光素子部材は、発光素子部材の配列方向に対して交互に基板の異なる側部側にずれて配置される千鳥状配列されるとともに、基板の一方の側部側にずれて配置された発光素子部材に駆動信号を送信する信号線は、境界線に対してかかる一方の側部側に配線され、基板の他方の側部側にずれて配置された発光素子部材に駆動信号を送信する信号線は、境界線に対してかかる他方の側部側に配線されたことを特徴とすることができる。
また、境界線に対して一方の側部側に配線された信号線は、駆動信号生成手段における発光素子部材の配列方向に沿って分割されるかかる一方の側部側の領域にて駆動信号生成手段と接続され、境界線に対して他方の側部側に配線された信号線は、駆動信号生成手段における発光素子部材の配列方向に沿って分割されるかかる他方の側部側の領域にて駆動信号生成手段と接続されたことを特徴とすることができる。

さらに、駆動信号生成手段は、駆動信号として、複数の発光素子各々を発光素子の並びに沿って順次点灯可能状態に設定する転送信号を所定数の発光素子部材単位で生成するとともに、複数の発光素子各々を順次点灯する点灯信号を発光素子部材単位で生成し、同一の転送信号が送信される複数の発光素子部材に点灯信号を送信する信号線は、駆動信号生成手段と相互に隣接するように接続されたことを特徴とすることができる。
また、複数の発光素子部材は、発光素子部材の配列方向に対して交互に基板の異なる側部側にずれて配置される千鳥状配列されるとともに、信号線は、千鳥状配列での異なる側部側に配列された発光素子部材に駆動信号を送信する信号線が境界線に対して異なる領域に振り分けられることを特徴とすることができる。
さらには、信号線は、基板の配線層各々の相互間で信号線を接続する接続ホールの形成が可能となる配線数で配線される領域にて、境界線を交差するように配線されたことを特徴とすることができる。

また、本発明を画像形成装置として捉え、本発明の画像形成装置は、像保持体と、像保持体を露光する露光手段とを有し、露光手段は、複数の発光素子が列状に配置された複数の発光素子部材と、複数の発光素子を駆動する駆動信号を生成する駆動信号生成手段と、駆動信号生成手段にて生成された駆動信号を複数の発光素子部材に送信する複数の信号線と、表面上に複数の発光素子部材と表面上の発光素子部材の配列方向延長位置に駆動信号生成手段とが配設されるとともに、信号線が配線された配線層が複数積層されて構成された基板とを備え、基板の配線層各々に配線された複数の信号線は、駆動信号生成手段の配置位置から発光素子部材が配置された方向に向かう所定範囲の領域にて、発光素子部材の配列方向に延びる所定の境界線により分割された領域のいずれか一方に配線されたことを特徴としている。

ここで、露光手段は、複数の発光素子部材が、発光素子部材の配列方向に対して交互に基板の異なる側部側にずれて配置される千鳥状配列されるとともに、基板の一方の側部側にずれて配置された発光素子部材に駆動信号を送信する信号線は、境界線に対してかかる一方の側部側に配線され、基板の他方の側部側にずれて配置された発光素子部材に駆動信号を送信する信号線は、境界線に対してかかる他方の側部側に配線されたことを特徴とすることができる。
また、露光手段は、複数の発光素子部材が、発光素子部材の配列方向に対して交互に基板の異なる側部側にずれて配置される千鳥状配列されるとともに、信号線は、千鳥状配列での異なる側部側に配列された発光素子部材に駆動信号を送信する信号線が境界線に対して異なる領域に振り分けられることを特徴とすることができる。

さらに、露光手段は、基板表面にて駆動信号生成手段の配置位置よりも発光素子部材が配置された方向とは反対の領域に配置されるとともに、駆動信号生成手段にて駆動信号を生成する際に使用するデータを記憶する記憶手段をさらに備えたことを特徴とすることができる。
また、露光手段は、露光手段と像保持体との相対位置を調整する位置調整部材をさらに備え、基板は、駆動信号生成手段の配置位置よりも発光素子部材が配置された方向とは反対の領域に位置調整部材を配置するための穴部が形成されたことを特徴とすることができる。
さらには、露光手段に電力を供給する電力供給手段をさらに有し、露光手段は、基板上の駆動信号生成手段の配置位置よりも発光素子部材が配置された方向とは反対の領域にて電力供給手段と接続されたことを特徴とすることができる。

本発明の請求項１によれば、本発明を適用しない場合に比べて、露光装置の小型化を図ることができる。また、本発明を適用しない場合に比べて、発光素子部材を千鳥状に配列した構成において、信号線が配線される領域をスペース効率よく使用することができる。また、本発明を適用しない場合に比べて、駆動信号生成手段と発光素子部材との間の配線をコンパクトに形成することができる。

さらに本発明の請求項１によれば、本発明を適用しない場合に比べて、発光素子部材を千鳥状に配列した構成において、信号線が配線される領域をスペース効率よく使用することができる。

本発明の請求項３によれば、本発明を適用しない場合に比べて、露光装置の小型化を図ることができる。また、本発明を適用しない場合に比べて、発光素子部材を千鳥状に配列した構成において、信号線が配線される領域をスペース効率よく使用することができる。また、本発明を適用しない場合に比べて、駆動信号生成手段と発光素子部材との間の配線をコンパクトに形成することができる。さらに本発明を適用しない場合に比べて、発光素子部材を千鳥状に配列した構成において、信号線が配線される領域をスペース効率よく使用することができる。

また、本発明の請求項４によれば、本発明を適用しない場合に比べて、基板の配線可能な領域をスペース効率よく使用することができる。
また、本発明の請求項５によれば、本発明を適用しない場合に比べて、基板の配線可能な領域をスペース効率よく使用することができる。
また、本発明の請求項６によれば、本発明を適用しない場合に比べて、基板の配線可能な領域をスペース効率よく使用することができる。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は本実施の形態の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタであり、各色の画像データに対応して画像形成を行う画像形成部としての画像形成プロセス部１０、画像形成装置の動作を制御する制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３等の外部装置に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ（以下、総称して単に「画像形成ユニット１１」とも記す）を備えている。各画像形成ユニット１１は、静電潜像を形成してトナー像を保持する像保持体としての感光体ドラム１２、感光体ドラム１２の表面を所定電位で一様に帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を画像データに基づいて露光する露光装置（露光手段）の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像を現像する現像器１５、転写後の感光体ドラム１２表面を清掃するクリーナ１６を備えている。
ここで、各画像形成ユニット１１は、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、各画像形成ユニット１１は、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

また、画像形成プロセス部１０は、各画像形成ユニット１１の感光体ドラム１２にて形成された各色のトナー像が多重転写される中間転写ベルト２１、各画像形成ユニット１１の各色トナー像を中間転写ベルト２１に順次転写（一次転写）させる一次転写ロール２２、中間転写ベルト２１上に転写された重畳トナー像を記録材（記録紙）である用紙Ｐに一括転写（二次転写）させる二次転写ロール２３、二次転写された画像を用紙Ｐ上に定着させる定着器２５を備えている。

本実施の形態の画像形成装置では、画像形成プロセス部１０は、制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。すなわち、制御部３０による制御の下で、ＰＣ２や画像読取装置３から入力された画像データは、画像処理部４０によって画像処理が施され、インターフェース（不図示）を介して各画像形成ユニット１１に供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から送られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエロー（Ｙ）のトナー像が形成される。同様に、画像形成ユニット１１Ｍ,１１Ｃ,１１Ｋにおいても、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された各色トナー像は、図１の矢印方向に移動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引されて、重畳されたトナー像が形成される。中間転写ベルト２１上の重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域（二次転写部）に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、重畳トナー像は搬送されてきた用紙Ｐ上に一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして、定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部（不図示）に搬送される。

図２は、露光装置であるＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。図２において、ＬＰＨ１４は、支持体としてのハウジング６１、発光部を構成する自己走査型ＬＥＤアレイ（ＳＬＥＤ）６３、ＳＬＥＤ６３やＳＬＥＤ６３を駆動する信号生成回路１００（後段の図３参照）等を搭載するＬＥＤ回路基板６２、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させる光学部材であるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽するホルダー６５、ハウジング６１をロッドレンズアレイ６４方向に加圧する板バネ６６を備えている。

ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。また、ホルダー６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダー６５はＳＬＥＤ６３を密閉するように構成され、ＳＬＥＤ６３に外部からゴミが付着することを防いでいる。一方、板バネ６６は、ＳＬＥＤ６３とロッドレンズアレイ６４との位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に加圧している。
このように構成されたＬＰＨ１４は、調整ネジ（不図示）によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置（焦点面）が感光体ドラム１２表面上に位置するように調整されている。

ＬＥＤ回路基板６２には、図３（ＬＥＤ回路基板６２の平面図）に示したように、発光素子部材の一例であるＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）からなるＳＬＥＤ６３が、感光体ドラム１２の軸線方向と平行になるように精度良くライン状に配置されている。この場合に、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）に配置された発光素子（ＬＥＤ）の配列（ＬＥＤアレイ）が、各ＳＬＥＤチップの端部境界の連結部において感光体ドラム１２の軸線方向に連続的に配列されるように、ＳＬＥＤチップは千鳥状配列されている。ここで、千鳥状配列とは、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の配列方向に対して、１チップ毎に交互にＬＥＤ回路基板６２の側部側の異なる方向にずれて（オフセットされて）配置することをいう。
ＬＥＤ回路基板６２に配置された各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）は、長手方向中央部で左右対称に分割されて構成され、左側半分の左側ブロック（ｂｌｋ）と右側半分の右側ブロック（ｂｌｋ）とで構成されている。そして、各ＳＬＥＤチップの左側ブロックと右側ブロックとは、それぞれ個別に設けられた入力端子から入力される駆動信号により駆動される。なお、以下の説明および図において、“ｂｌｋ”に添えられた数字が０または偶数であるブロック（ｂｌｋ０,ｂｌｋ２,…）は左側ブロックを示し、奇数が添えられたブロック（ｂｌｋ１,ｂｌｋ３,…）は右側ブロックを示している。

また、ＬＥＤ回路基板６２には、ＳＬＥＤ６３を駆動する信号（駆動信号）を生成する駆動信号生成手段の一例としての信号生成回路１００およびレベルシフト回路１０４、駆動電圧を出力する３端子レギュレータ１０１、ＳＬＥＤ６３の光量補正データ等を記憶するＥＥＰＲＯＭ１０２、制御部３０および画像処理部４０との間で信号の送受信を行うハーネス１０３、ロッドレンズアレイ６４の結像位置（焦点）を調整する際に使用する調整ネジ（不図示）が配設される位置決め用穴１０５が備えられている。なお、レベルシフト回路１０４は信号生成回路１００内に一体的に組み込まれて構成されている。

次に、ＬＥＤ回路基板６２に設けられたＳＬＥＤ６３について説明する。図４は、ＳＬＥＤ６３の回路構成の一例を説明する図である。図４に示したＳＬＥＤ６３は、一例として、解像度１２００ｄｐｉ（dot per inch）用のＳＬＥＤ６３であって、２組の入力端子にそれぞれ１個の点灯信号と２個の転送信号とが入力される所謂「デュアルターミナル（Dual Terminal：ＤＴ）構造」のＳＬＥＤ６３の回路構成を説明する図である。本実施の形態のＳＬＥＤ６３では、実際には６０個のＳＬＥＤチップが直列に配列されているが、図４では、１つのＳＬＥＤチップとそれに接続される信号線や駆動信号だけを示している。また、ここでは説明の便宜上、ＳＬＥＤチップをＳＬＥＤ６３と称することとする。

図４に示したように、本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号生成回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号生成回路１００の出力端子に接続されている。レベルシフト回路１０４は、信号生成回路１００において生成された転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃに基づいて、２個の転送信号ＣＫ１,転送信号ＣＫ２を生成する。そして、ＳＬＥＤ６３の左側ブロックｂｌｋｎ（ｎ＝０,偶数）および右側ブロックｂｌｋｎ＋１それぞれに対して、２個の転送信号ＣＫ１,ＣＫ２を供給する。
また、信号生成回路１００では、左側ブロックｂｌｋｎおよび右側ブロックｂｌｋｎ＋１それぞれに対応する点灯信号ΦＩｎ,ΦＩｎ＋１が生成される。そして、ＳＬＥＤ６３の左側ブロックｂｌｋｎ（ｎ＝０,偶数）および右側ブロックｂｌｋｎ＋１に対して、対応する点灯信号ΦＩｎ,ΦＩｎ＋１をそれぞれ供給する。
さらに、ＳＬＥＤ６３には、３端子レギュレータ１０１からの駆動電圧（例えば、３．３Ｖ）および接地電位（ＧＮＤ）が供給される。

本実施の形態のＳＬＥＤ６３は、スイッチ素子としての２５６個のサイリスタＳ０〜Ｓ２５５、発光素子としての２５６個のＬＥＤ Ｌ０〜Ｌ２５５、２５６個のダイオードＤ０〜Ｄ２５５、２５６個の抵抗Ｒ０〜Ｒ２５５、さらには信号線Φ１、Φ２に過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ１,Ｒ２Ａ１,Ｒ１Ａ２,Ｒ２Ａ２を含んで構成されている。
ここで、本実施の形態のＳＬＥＤ６３は、上記したようにデュアルターミナル（ＤＴ）構造で構成され、長手方向中央部を境界として、左側半分の１２８個のＬＥＤ Ｌ０〜Ｌ１２７と、それに対応して配置された１２８個のサイリスタＳ０〜Ｓ１２７と、１２８個のダイオードＤ０〜Ｄ１２７と、転送電流制限抵抗Ｒ１Ａ１,Ｒ２Ａ１とから構成される左側ブロックｂｌｋｎ、および右側半分の１２８個のＬＥＤ Ｌ２５５〜Ｌ１２８と、それに対応して配置された１２８個のサイリスタＳ２５５〜Ｓ１２８と、１２８個のダイオードＤ２５５〜Ｄ１２８と、転送電流制限抵抗Ｒ１Ａ２,Ｒ２Ａ２とから構成される右側ブロックｂｌｋｎ＋１とで左右対称に構成されている。

ＳＬＥＤ６３では、各サイリスタＳ０〜Ｓ２５５のアノード端子（入力端）Ａ０〜Ａ２５５は電源ライン（ＳＵＢ）１２５に各々接続され、駆動電圧ＶＤＤ（＝＋３．３Ｖ）が供給される。
各サイリスタＳ０〜Ｓ２５５のゲート端子（制御端）Ｇ０〜Ｇ２５５は、各サイリスタＳ０〜Ｓ２５５に対応して設けられた抵抗Ｒ０〜Ｒ２５５を介して、接地（ＧＮＤ）された電源ライン（ＶＧＡ）１２６に各々接続されている。

また、各サイリスタＳ０〜Ｓ２５５のゲート端子Ｇ０〜Ｇ２５５と、各サイリスタＳ０〜Ｓ２５５に対応して設けられたＬＥＤ Ｌ０〜Ｌ２５５のゲート端子とは各々接続される。
さらに、左側ブロックｂｌｋｎの各サイリスタＳ０〜Ｓ１２７のゲート端子Ｇ０〜Ｇ１２７には、ダイオードＤ０〜Ｄ１２７のカソード端子が接続されている。そして、サイリスタＳ０〜Ｓ１２６のゲート端子Ｇ０〜Ｇ１２６には、次段のダイオードＤ１〜Ｄ１２７のアノード端子が各々接続されている。すなわち、各ダイオードＤ０〜Ｄ１２７はゲート端子Ｇ０〜Ｇ１２６を挟んで直列接続されている。同様に、右側ブロックｂｌｋｎ＋１の各サイリスタＳ２５５〜Ｓ１２８のゲート端子Ｇ２５５〜Ｇ１２８には、ダイオードＤ２５５〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ２５５〜Ｓ１２９のゲート端子Ｇ２５５〜Ｇ１２９には、次段のダイオードＤ２５４〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ２５５〜Ｄ１２８はゲート端子Ｇ２５５〜Ｇ１２９を挟んで直列接続されている。

そして、ＳＬＥＤ６３の左側ブロックｂｌｋｎでは、ダイオードＤ０のアノード端子および奇数番目のサイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子（出力端）Ｋ１、Ｋ３、…、Ｋ１２７は、転送電流制限抵抗Ｒ２Ａ１およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ２が供給される。また、０番目および偶数番目のサイリスタＳ０、Ｓ２、…、Ｓ１２６のカソード端子（出力端）Ｋ０、Ｋ２、…、Ｋ１２６は、転送電流制限抵抗Ｒ１Ａ１およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ１が供給される。さらに、ＬＥＤ Ｌ０〜Ｌ１２７のカソード端子は、信号生成回路１００に接続されて、点灯信号ΦＩｎが供給される。
同様に、ＳＬＥＤ６３の右側ブロックｂｌｋｎ＋１では、ダイオードＤ２５５のアノード端子および偶数番目のサイリスタＳ２５４、Ｓ２５２、…、Ｓ１２８のカソード端子（出力端）Ｋ２５４、Ｋ２５２、…、Ｋ１２８は、転送電流制限抵抗Ｒ２Ａ２およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ２が供給される。また、奇数番目のサイリスタＳ２５５、Ｓ２５３、…、Ｓ１２９のカソード端子（出力端）Ｋ２５５、Ｋ２５３、…、Ｋ１２９は、転送電流制限抵抗Ｒ１Ａ２およびレベルシフト回路１０４を介して信号生成回路１００に接続され、転送信号ＣＫ１が供給される。さらに、ＬＥＤ Ｌ２５５〜Ｌ１２８のカソード端子は、信号生成回路１００に接続されて、点灯信号ΦＩｎ＋１が供給される。

このように、本実施の形態のＳＬＥＤ６３では、信号生成回路１００およびレベルシフト回路１０４から供給される点灯信号ΦＩｎ,ΦＩｎ＋１、および２個の転送信号ＣＫ１,ＣＫ２により、左側ブロックｂｌｋｎ（ｎ＝０,偶数）および右側ブロックｂｌｋｎ＋１それぞれが個別に駆動される。
なお、本明細書では、以下においてＳＬＥＤ６３が図４の構成を有するものとして説明するが、他の構成のＳＬＥＤ６３についても同様である。

続いて、ＬＥＤ回路基板６２に設けられた信号生成回路１００について説明する。図５は、信号生成回路１００の構成を示すブロック図である。信号生成回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４、基準クロック発生部１１６、点灯時間制御・駆動部１１８（１１８−０〜１１８−１１９）により主要部が構成されている。

画像データ展開部１１０には、画像処理部４０から画像データがシリアルに送信される。そして画像データ展開部１１０は、画像処理部４０から受け取った画像データを例えば０〜１２７ドット目、１２８〜２５５ドット目、…、１５１０４〜１５２３１ドット目、１５２３２〜１５３５９ドット目といったように、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の左側ブロックおよび右側ブロックそれぞれに送信する画像データに分割する処理を行う。そして、画像データ展開部１１０は点灯時間制御・駆動部１１８−０〜１１８−１１９と接続されており、分割した画像データを点灯時間制御・駆動部１１８−０〜１１８−１１９に出力する。

濃度ムラ補正データ部１１２は、ＳＬＥＤ６３内の各ＬＥＤ毎の出射光量のバラツキ等を修正するための濃度ムラ補正データが記憶されている。そして、タイミング信号発生部１１４からのデータ読み出し信号に同期して、濃度ムラ補正データを点灯時間制御・駆動部１１８−０〜１１８−１１９に出力する。この濃度ムラ補正データは、各ＬＥＤ毎に設定されたデータであり、例えば８ビット（０〜２５５）のデータとして形成される。
ＥＥＰＲＯＭ１０２には、ＬＰＨ１４の製造時に予め算出された各ＬＥＤ毎の光量補正データや、必要に応じて、その他の濃度ムラ補正のためのデータが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤ毎の光量補正データ等がダウンロードされる。濃度ムラ補正データ部１１２は、取得した各ＬＥＤ毎の光量補正データに基づいて、さらには、必要に応じて光量補正データとその他のデータとに基づいて、濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８−０〜１１８−１１９に出力する。

基準クロック発生部１１６は、本体の制御部３０、タイミング信号発生部１１４、および点灯時間制御・駆動部１１８−０〜１１８−１１９と接続されている。そして、基準クロック発生部１１６は、基準クロック信号を生成して、タイミング信号発生部１１４と点灯時間制御・駆動部１１８−０〜１１８−１１９とに出力する。
タイミング信号発生部１１４は、制御部３０および基準クロック発生部１１６と接続されており、基準クロック発生部１１６から取得した基準クロック信号を基に、制御部３０からの水平同期信号（ＬＳＹＮＣ）と同期して、転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃを生成する。転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃは、レベルシフト回路１０４を介することにより転送信号ＣＫ１および転送信号ＣＫ２となってＳＬＥＤ６３に出力される。なお、図５では、タイミング信号発生部１１４は、１組の転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃを出力するように記載しているが、実際には複数組（例えば、８組）の転送信号ｔｃｋ１ｒ,ｔｃｋ１ｃおよび転送信号ｔｃｋ２ｒ,ｔｃｋ２ｃを出力する。
また、タイミング信号発生部１１４は、濃度ムラ補正データ部１１２および画像データ展開部１１０と接続されており、基準クロック発生部１１６からの基準クロック信号を基に、制御部３０からの水平同期信号（ＬＳＹＮＣ）と同期して、画像データ展開部１１０から各画素に対応した画像データを読み出すためのデータ読み出し信号、および濃度ムラ補正データ部１１２から各画素（各ＬＥＤ）に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を各々に対して出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−０〜１１８−１１９とも接続されており、基準クロック発生部１１６からの基準クロック信号を基に、ＳＬＥＤ６３の点灯開始のトリガ信号ＴＲＧを出力している。

そして、点灯時間制御・駆動部１１８−０〜１１８−１１９は、各画素（各ＬＥＤ）の点灯時間を濃度ムラ補正データに基づいて補正し、ＳＬＥＤ６３の各画素を点灯するための点灯信号ΦＩ（ΦＩ０〜ΦＩ１１９）を生成する。そして、点灯信号ΦＩ（ΦＩ０〜ΦＩ１１９）は、点灯信号ΦＩ（ΦＩ０〜ΦＩ１１９）毎に形成されたそれぞれの信号線から各ＳＬＥＤ６３の各ブロック（左側ブロックおよび右側ブロック）に送られる。
また、図５に示したように、ＳＬＥＤ６３には３端子レギュレータ１０１が接続され、ＳＬＥＤ６３に対して３端子レギュレータ１０１から安定した駆動電圧ＶＤＤ＝＋３．３Ｖが供給されている。

次に、信号生成回路１００およびレベルシフト回路１０４から出力されるＳＬＥＤ６３を駆動する信号（駆動信号）について説明する。
図６は、信号生成回路１００およびレベルシフト回路１０４から出力される駆動信号の動作タイミングを表すタイミングチャートである。なお、図６に示すタイミングチャートは、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロック毎に出力される駆動信号について示したものであって、ＳＬＥＤ６３に配置された１５３６０個すべてのＬＥＤ（Ｌ０〜Ｌ１５３５９）が光書き込みを行う（点灯する）場合について表記している。
（１）まず、制御部３０から信号生成回路１００にリセット信号が入力されることによって、信号生成回路１００のタイミング信号発生部１１４では、転送信号ｔｃｋ１ｃがハイレベル（以下、「Ｈ」と記す。）、転送信号ｔｃｋ１ｒが「Ｈ」に設定されて、転送信号ＣＫ１が「Ｈ」に設定される。また、転送信号ｔｃｋ２ｃがローレベル（以下、「Ｌ」と記す。）、転送信号ｔｃｋ２ｒが「Ｌ」に設定されて、転送信号ＣＫ２が「Ｌ」に設定される。それにより、ＳＬＥＤ６３のすべてのサイリスタＳ０〜Ｓ１５３５９がオフの状態に設定される（図６（ａ））。
（２）リセット信号に続いて、制御部３０から出力される水平同期信号（ＬＳＹＮＣ）が「Ｈ」になり（図６（Ａ））、ＳＬＥＤ６３の動作が開始される。そして、この水平同期信号（ＬＳＹＮＣ）に同期して、図６（Ｅ）、（Ｆ）、（Ｇ）に示すように、転送信号ｔｃｋ２ｃおよび転送信号ｔｃｋ２ｒを「Ｈ」として、転送信号ＣＫ２を「Ｈ」とする（図６（ｂ））。
（３）次に、図６（Ｃ）に示すように、転送信号ｔｃｋ１ｒを「Ｌ」にする（図６（ｃ））。

（４）これに続いて、図６（Ｂ）に示すように、転送信号ｔｃｋ１ｃを「Ｌ」にする（図６（ｄ））。
この状態において、例えばＣＨＩＰ１の左側ブロックｂｌｋ０では、サイリスタＳ０のゲート電流が流れ始める。その際に、信号生成回路１００のトライステートバッファＢ１Ｒ（図４参照）をハイインピーダンス（Ｈｉｚ）にすることで、電流の逆流防止を行う。
その後、サイリスタＳ０のゲート電流により、サイリスタＳ０がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。

（５）所定時間（転送信号ＣＫ１電位がＧＮＤ近傍になる時間）の経過後、信号生成回路１００のトライステートバッファＢ１Ｒを「Ｌ」にする（図６（ｅ））。そうすると、ゲートＧ０電位が上昇することによって信号線Φ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ０が完全にオンし、定常状態になると、サイリスタＳ０のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図６（Ｂ）に示すように、信号生成回路１００のトライステートバッファＢ１Ｃをハイインピーダンス（Ｈｉｚ）に設定する（図６（ｅ））。

（６）サイリスタＳ０が完全にオンした状態で、図６（Ｈ）に示すように、点灯信号ΦＩ（ΦＩ０）を「Ｌ」にする（図６（ｆ））。このとき、ゲートＧ０電位＞ゲートＧ１電位であるため、サイリスタ構造のＬＥＤ Ｌ０のほうが早くオンし、点灯する。ＬＥＤ Ｌ０がオンするのに伴って、信号線Φ１の電位が上昇するため、ＬＥＤ Ｌ１以降のＬＥＤはオンすることはない。すなわち、ＬＥＤ Ｌ０、Ｌ１、Ｌ２、Ｌ３、…は、最もゲート電圧の高いＬＥＤ Ｌ０のみがオン（点灯）することになる。

（７）次に、図６（Ｆ）に示すように、転送信号ｔｃｋ２ｒを「Ｌ」にすると（図６（ｇ））、図６（ｃ）の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
（８）図６（Ｅ）に示すように、この状態で転送信号ｔｃｋ２ｃを「Ｌ」にすると（図６（ｈ））、サイリスタＳ１がターンオンする。
（９）そして、図６（Ｂ）、（Ｃ）に示すように、転送信号ｔｃｋ１ｃ,ｔｃｋ１ｒを同時に「Ｈ」にすると（図６（ｉ））、サイリスタＳ０はターンオフし、抵抗Ｒ０を通って放電することによってゲートＧ０電位は除々に下降する。その際、サイリスタＳ１は完全にオンする。そして、サイリスタＳ１のオンに同期させて点灯信号ΦＩ（ここでは、ΦＩ０）を「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ１を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ０の電位はすでにゲートＧ１の電位より低くなっているため、ＬＥＤ Ｌ０がオンすることはない。
上記の動作は、各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックにおいても同様である。

このように、本実施の形態の信号生成回路１００においては、タイミング信号発生部１１４は、転送信号ｔｃｋ１ｃ,ｔｃｋ１ｒおよび転送信号ｔｃｋ２ｃ,ｔｃｋ２ｒをそれぞれ所定のタイミングで「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に設定する。それにより、レベルシフト回路１０４からの転送信号ＣＫ１の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定し、かつ、それに交互して、転送信号ＣＫ２の電位を「Ｈ」から「Ｌ」、「Ｌ」から「Ｈ」に繰り返し設定することで、例えば各ＳＬＥＤチップの左側ブロックでは、０番目および偶数番目サイリスタＳ０、Ｓ１、…、Ｓ１２６を順次オフ→オン→オフの転送動作を行わせる。また、奇数番目のサイリスタＳ１、Ｓ２、…、Ｓ１２７を順次オフ→オン→オフの転送動作を行わせる。それにより、サイリスタＳ０〜Ｓ１２７をＳ０→Ｓ１→、…、→Ｓ１２６→Ｓ１２７の順番で順次オフ→オン→オフの転送動作を行わせ、それに同期させて、点灯時間制御・駆動部１１８から点灯信号ΦＩを出力する。それによって、例えば左側ブロックに搭載されたＬＥＤ Ｌ０〜Ｌ１２７では、Ｌ０→Ｌ１→、…、→Ｌ１２６→Ｌ１２７の順番で順次点灯される。各ＳＬＥＤチップの右側ブロックにおいても同様に、ＬＥＤ Ｌ２５５〜Ｌ１２８が順次点灯される。

このような駆動信号は、ブロックｂｌｋ１〜ｂｌｋ１１９それぞれに送信され、点灯信号ΦＩ０〜ΦＩ１１９によりブロックｂｌｋ１〜ｂｌｋ１１９に搭載されたＬＥＤを順次点灯させている。なお、右側ブロックでは、画像上の印字ラインの微小なうねりを目立たなくするため、左側ブロックと同様にＳＬＥＤチップの端部側からＬＥＤを発光させるように制御される。そのため、サイリスタＳ２５５〜Ｓ１２８をＳ２５５→Ｓ２５４→、…、→Ｓ１３０→Ｓ１２８の順番で順次オフ→オン→オフの転送動作を行わせて、それに同期させて、点灯時間制御・駆動部１１８から点灯信号ΦＩを出力する。それによって、左側ブロックである例えばブロックｂｌｋ０に搭載されたＬＥＤ Ｌ０〜Ｌ１２７は、Ｌ０→Ｌ１→、…、→Ｌ１２６→Ｌ１２７の順番で順次点灯されるのに対して、右側ブロックである例えばブロックｂｌｋ１に搭載されたＬＥＤ Ｌ２５５〜Ｌ１２８は、Ｌ２５５→Ｌ２５４→、…、→Ｌ１２９→Ｌ１２８の順番で順次点灯される。

続いて、本実施の形態のＬＰＨ１４のＬＥＤ回路基板６２上での信号生成回路１００と各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）との接続について説明する。図７は、上記した解像度１２００ｄｐｉ用のデュアルターミナル（ＤＴ）構造のＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）をＬＥＤ回路基板６２上に６０個配設し、ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）を信号生成回路１００と接続した場合に、ＬＥＤ回路基板６２上に形成される配線の全体構成を説明する図である。
図７に示したように、ＤＴ構造のＳＬＥＤチップにおいては、信号生成回路１００の点灯時間制御・駆動部１１８−０〜１１８−１１９（図５参照）は、信号線１０７（１０７_０〜１０７_１１９）を通して各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックと接続されている。そして、点灯時間制御・駆動部１１８−０〜１１８−１１９から１２０個の点灯信号ΦＩ０〜ΦＩ１１９がＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックそれぞれに出力される。

また、信号生成回路１００のタイミング信号発生部１１４（図５参照）からは、それぞれ８組の転送信号ｔｃｋ１ｃ,ｔｃｋ１ｒ（ｔｃｋ１ｃ_０,ｔｃｋ１ｒ_０、…、ｔｃｋ１ｃ_７,ｔｃｋ１ｒ_７）、および８組の転送信号ｔｃｋ２ｃ,ｔｃｋ２ｒ（ｔｃｋ２ｃ_０,ｔｃｋ２ｒ_０、…、ｔｃｋ２ｃ_７,ｔｃｋ２ｒ_７）が生成される。そして、レベルシフト回路１０４を介して８組の転送信号ＣＫ１,ＣＫ２（ＣＫ１_０,ＣＫ２_０、…、ＣＫ１_７,ＣＫ２_７）が生成される。生成された８つの転送信号ＣＫ１（ＣＫ１_０、…、ＣＫ１_７）は、それぞれ信号線１０８（１０８_０〜１０８_７）を通じて各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックと接続されている。また、生成された８つの転送信号ＣＫ２（ＣＫ２_０、…、ＣＫ２_７）は、それぞれ信号線１０９（１０９_０〜１０９_７）を通じて各ＳＬＥＤチップ（ＣＨＩＰ１〜ＣＨＩＰ６０）の各ブロックと接続されている。
そして、各組の転送信号ＣＫ１,ＣＫ２は、それぞれ６個または８個のＳＬＥＤチップの各ブロックに送られ、それぞれのＳＬＥＤチップの各ブロックを駆動する。
さらに、ＬＥＤ回路基板６２上には、３端子レギュレータ１０１から各ＳＬＥＤチップに電力を供給する＋３．３Ｖの電源ライン（ＳＵＢ）１２５および接地された電源ライン（ＶＧＡ）１２６が配線されている。

ここで、図８は、８組の転送信号ＣＫ１,ＣＫ２（ＣＫ１_０,ＣＫ２_０、…、ＣＫ１_７,ＣＫ２_７）が送信される各ブロック（ｂｌｋ０〜ｂｌｋ１１９）の割り振りを示した図である。また、図９〜図１２は、各ブロック（ｂｌｋ０〜ｂｌｋ１１９）に対して８組の転送信号ＣＫ１,ＣＫ２が送信される信号線の配線位置の一例を示した図である。
図８および図９に示したように、ＣＫ１_０,ＣＫ２_０を送信する信号線１０８_０, １０９_０は、ＬＥＤ回路基板６２上の信号生成回路１００側の千鳥状配列の一方の側部側にオフセットして配置された８個のＣＨＩＰ１、ＣＨＩＰ３、…、ＣＨＩＰ１５の左側ブロックおよび右側ブロックｂｌｋ０,ｂｌｋ１、ｂｌｋ４,ｂｌｋ５、…、ｂｌｋ２８,ｂｌｋ２９と、オフセットされた一方の側部側で接続されている。また、ＣＫ１_１,ＣＫ２_１を送信する信号線１０８_１, １０９_１は、信号生成回路１００側の千鳥状配列の他方の側部側にオフセットして配置された８個のＣＨＩＰ２、ＣＨＩＰ４、…、ＣＨＩＰ１６の左側ブロックおよび右側ブロックｂｌｋ２,ｂｌｋ３、ｂｌｋ６,ｂｌｋ７、…、ｂｌｋ３０,ｂｌｋ３１と、オフセットされた他方の側部側で接続されている。

図８および図１０に示したように、ＣＫ１_２,ＣＫ２_２を送信する信号線１０８_２,１０９_２は、ＣＫ１_０,ＣＫ２_０が送信される側と同じ側部側にオフセットして配置された８個のＣＨＩＰ１７、ＣＨＩＰ１９、…、ＣＨＩＰ３１の左側ブロックおよび右側ブロックｂｌｋ３２,ｂｌｋ３３、ｂｌｋ３６,ｂｌｋ３７、…、ｂｌｋ６０,ｂｌｋ６１と、オフセットされた一方の側部側で接続されている。また、ＣＫ１_３,ＣＫ２_３を送信する信号線１０８_３,１０９_３は、ＣＫ１_１,ＣＫ２_１が送信される側と同じ側部側にオフセットして配置された８個のＣＨＩＰ１８、ＣＨＩＰ２０、…、ＣＨＩＰ３２の左側ブロックおよび右側ブロックｂｌｋ３４,ｂｌｋ３５、ｂｌｋ３８,ｂｌｋ３９、…、ｂｌｋ６２,ｂｌｋ６３と、オフセットされた他方の側部側で接続されている。

図８および図１１に示したように、ＣＫ１_４,ＣＫ２_４を送信する信号線１０８_４,１０９_４は、ＣＫ１_０,ＣＫ２_０が送信される側と同じ側部側にオフセットして配置された８個のＣＨＩＰ３３、ＣＨＩＰ３５、…、ＣＨＩＰ４７の左側ブロックおよび右側ブロックｂｌｋ６４,ｂｌｋ６５、ｂｌｋ６８,ｂｌｋ６９、…、ｂｌｋ９２,ｂｌｋ９３と、オフセットされた一方の側部側で接続されている。また、ＣＫ１_５,ＣＫ２_５を送信する信号線１０８_５,１０９_５は、ＣＫ１_１,ＣＫ２_１が送信される側と同じ側部側にオフセットして配置された８個のＣＨＩＰ３４、ＣＨＩＰ３６、…、ＣＨＩＰ４８の左側ブロックおよび右側ブロックｂｌｋ６６,ｂｌｋ６７、ｂｌｋ７０,ｂｌｋ７１、…、ｂｌｋ９４,ｂｌｋ９５と、オフセットされた他方の側部側で接続されている。

図８および図１２に示したように、ＣＫ１_６,ＣＫ２_６を送信する信号線１０８_６, １０９_６は、ＣＫ１_０,ＣＫ２_０が送信される側と同じ側部側にオフセットして配置された６個のＣＨＩＰ４９、ＣＨＩＰ５１、…、ＣＨＩＰ５９の左側ブロックおよび右側ブロックｂｌｋ９６,ｂｌｋ９７、ｂｌｋ１００,ｂｌｋ１１１、…、ｂｌｋ１１６２,ｂｌｋ１１７と、オフセットされた一方の側部側で接続されている。また、ＣＫ１_７,ＣＫ２_７を送信する信号線１０８_７,１０９_７は、ＣＫ１_１,ＣＫ２_１が送信される側と同じ側部側にオフセットして配置された６個のＣＨＩＰ５０、ＣＨＩＰ５２、…、ＣＨＩＰ６０の左側ブロックおよび右側ブロックｂｌｋ９８,ｂｌｋ９９、ｂｌｋ１０２,ｂｌｋ１０３、…、ｂｌｋ１１８,ｂｌｋ１１９と、オフセットされた他方の側部側で接続されている。

このように、転送信号ＣＫ１_０,ＣＫ２_０を送信する信号線１０８_０, １０９_０、転送信号ＣＫ１_２,ＣＫ２_２を送信する信号線１０８_２, １０９_２、転送信号ＣＫ１_４,ＣＫ２_４を送信する信号線１０８_４, １０９_４、および転送信号ＣＫ１_６,ＣＫ２_６を送信する信号線１０８_６, １０９_６は、例えばＳＬＥＤ６３の配列中心線を境界線として、ＬＥＤ回路基板６２上において千鳥状配列によりオフセットされた一方の側部側に配線される。
また、転送信号ＣＫ１_１,ＣＫ２_１を送信する信号線１０８_１, １０９_１、転送信号ＣＫ１_３,ＣＫ２_３を送信する信号線１０８_３,１０９_３、転送信号ＣＫ１_５,ＣＫ２_５を送信する信号線１０８_５,１０９_５、および転送信号ＣＫ１_７,ＣＫ２_７を送信する信号線１０８_７,１０９_７は、例えばＳＬＥＤ６３の配列中心線を境界線として、ＬＥＤ回路基板６２上において千鳥状配列によりオフセットされた他方の側部側に配線される。
このような転送信号の配線構成に対応させて、点灯信号ΦＩの配線も、例えばＳＬＥＤ６３の配列中心線を境界線として、点灯信号ΦＩが供給されるＳＬＥＤチップに供給される転送信号の信号線と同じ側部側に振り分けて配線される。

また、図１３は、信号生成回路１００での各信号線の接続位置の一例を説明する図である。図１３に示したように、信号生成回路１００では、転送信号ＣＫ１_０,ＣＫ２_０を送信する信号線１０８_０,１０９_０、転送信号ＣＫ１_２,ＣＫ２_２を送信する信号線１０８_２,１０９_２、転送信号ＣＫ１_４,ＣＫ２_４を送信する信号線１０８_４,１０９_４、および転送信号ＣＫ１_６,ＣＫ２_６を送信する信号線１０８_６,１０９_６は、例えばＳＬＥＤ６３の配列方向と同じ方向に向かう信号生成回路１００の中心線を境界線として、一方の側部側（図面の上部側）で信号生成回路１００と接続される。すなわち、転送信号ＣＫ１_０,ＣＫ２_０を送信する信号線１０８_０,１０９_０等は、転送信号ＣＫ１_０,ＣＫ２_０等が送信される奇数番目のＳＬＥＤチップ（ＣＨＩＰ１等）が千鳥状配列によりオフセットされた側部側と同じ側（図面の上部側）において、信号生成回路１００と接続される。
それに対応して、転送信号ＣＫ１_０,ＣＫ２_０、転送信号ＣＫ１_２,ＣＫ２_２、転送信号ＣＫ１_４,ＣＫ２_４、および転送信号ＣＫ１_６,ＣＫ２_６が供給される奇数番目のＳＬＥＤチップの各ブロックに対して点灯信号ΦＩを送信する信号線１０７は、例えば信号生成回路１００の中心線を境界線として、転送信号ＣＫ１_０,ＣＫ２_０を送信する信号線１０８_０,１０９_０等と同じ一方の側部側（図面の上部側）において信号生成回路１００と接続される。

また、転送信号ＣＫ１_１,ＣＫ２_１を送信する信号線１０８_１,１０９_１、転送信号ＣＫ１_３,ＣＫ２_３を送信する信号線１０８_３,１０９_３、転送信号ＣＫ１_５,ＣＫ２_５を送信する信号線１０８_５,１０９_５、および転送信号ＣＫ１_７,ＣＫ２_７を送信する信号線１０８_７,１０９_７は、例えば信号生成回路１００の中心線を境界線として、他方の側部側（図面の下部側）で信号生成回路１００と接続される。すなわち、転送信号ＣＫ１_１,ＣＫ２_１を送信する信号線１０８_１,１０９_１等は、転送信号ＣＫ１_１,ＣＫ２_１等が送信される偶数番目のＳＬＥＤチップ（ＣＨＩＰ２等）が千鳥状配列によりオフセットされた側部側と同じ側（図面の下部側）において、信号生成回路１００と接続される。
それに対応して、転送信号ＣＫ１_１,ＣＫ２_１、転送信号ＣＫ１_３,ＣＫ２_３、転送信号ＣＫ１_５,ＣＫ２_５、および転送信号ＣＫ１_７,ＣＫ２_７が供給される偶数番目のＳＬＥＤチップの各ブロックに対して点灯信号ΦＩを送信する信号線１０７は、例えば信号生成回路１００の中心線を境界線として、転送信号ＣＫ１_１,ＣＫ２_１を送信する信号線１０８_１,１０９_１等と同じ他方の側部側（図面の下部側）において信号生成回路１００と接続される。

このように、本実施の形態のＬＥＤ回路基板６２では、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、例えば信号生成回路１００の中心線に対していずれかの側部側に振り分けられて信号生成回路１００に接続されている。そして、図１４（ＬＥＤ回路基板６２上の配線の一例を示した図）に示したように、ＬＥＤ回路基板６２上での信号線の配線は、例えばＳＬＥＤ６３の配列中心線を境界線として、信号線がＬＥＤ回路基板６２に接続された側部側でのみ形成され、ＳＬＥＤ６３の配列に交差して他方の側部側に回り込んで配線されることがないように構成される。それにより、ＬＥＤ回路基板６２での信号線の配線が整理・グループ化され、配線が複雑化することを抑制している。

ところで、本実施の形態のＬＥＤ回路基板６２では、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、例えば信号生成回路１００の中心線に対していずれかの側部側に振り分けられて信号生成回路１００に接続される。また、ＬＥＤ回路基板６２上での信号線の配線は、例えばＳＬＥＤ６３の配列中心線を境界線として、信号線がＬＥＤ回路基板６２に接続された側部側でのみ形成され、ＳＬＥＤ６３の配列に交差して他方の側部側に回り込んで配線されることがないように構成される。特に、千鳥状配列された隣接するＳＬＥＤチップに接続される信号線は、相互に異なる側部側でのみ配線される。

このような構成は信号線の割り振りの一例である。すなわち、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、信号生成回路１００においてＳＬＥＤ６３の配列方向に延びる所定の境界線に対していずれかの側部側に振り分けられて信号生成回路１００に接続される。また、ＬＥＤ回路基板６２上での信号線の配線は、ＳＬＥＤ６３の配列方向に延びる所定の境界線を境界として、信号線がＬＥＤ回路基板６２に接続された側部側でのみ形成され、かかる境界線に交差して他方の側部側に回り込んで配線されることがないように構成することができる。
さらに換言すれば、本実施の形態のＬＥＤ回路基板６２においては、ＬＥＤ回路基板６２上にてＳＬＥＤ６３の配列方向に延びる所定の境界線を設定し、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、かかる境界線に対していずれかの側部側でのみ配線され、この境界線に交差して他方の側部側に回り込んで配線されることがないように構成される。そして、信号線は、信号生成回路１００にて設定されたＳＬＥＤ６３の配列方向に延びる所定の境界線に対して、信号線が配線された側の側部側で信号生成回路１００に接続される。

なお、信号生成回路１００において信号生成回路１００に接続される信号線をいずれかの側部側に振り分ける境界線と、ＬＥＤ回路基板６２上で信号線の配線をいずれかの側部側に振り分ける境界線とは、一致する必要はない。すなわち、信号生成回路１００において信号生成回路１００に接続される信号線をいずれかの側部側に振り分ける境界線と、ＬＥＤ回路基板６２上で信号線の配線をいずれかの側部側に振り分ける境界線とは、それぞれ別個に設定することができる。
また、ここでの境界線は、直線で形成される必要はなく、２つの領域に分離する線として折れ曲がって形成されたものでもよい。

ここで、図１５は、ＬＥＤ回路基板６２の断面構造の概略を示した図である。図１５に示したように、ＬＥＤ回路基板６２は多層（例えば、６層）構造を有しており、接地されたグランド（ＧＮＤ）パターン層６２ｂと、グランドパターン層６２ｂの上層に２層の絶縁層１,２と、グランドパターン層６２ｂの下層に３層の絶縁層３,４,５とが積層されて構成されている。そして、絶縁層１,２,３,４,５の表面層や境界層には、配線層である配線パターン層６２ａが形成されている。また、各層の配線パターン層６２ａは、ビアホール６２ｃにより相互に接続可能に構成されている。また、最下層の絶縁層５は、ハウジング６１に密着されて支持されている。
このような構成のＬＥＤ回路基板６２では、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、各層の配線パターン層６２ａや、各層の信号線を相互に接続するビアホール６２ｃにより形成される。その場合に、各層の配線パターン層６２ａに形成される信号線の配線は、例えばＳＬＥＤ６３の配列中心線を境界線として、ＬＥＤ回路基板６２に接続された側部側でのみ配線され、ＳＬＥＤ６３の配列中心線に交差して、他方の側部側に回り込んで配線されることがないように構成される。この場合には、境界線は、各層の配線パターン層６２ａ毎に、配線パターン層６２ａを２つの領域に分割する異なる線形状を有するものであってもよい。

ところで、グラフィックや写真等のベタ領域が多い画像を形成する場合には、特定の画像領域でのＬＥＤの発光が集中して行われることが多くなる。その場合には、特定の画像領域でのＬＥＤに対する点灯信号ΦＩが集中的にオンされるので、信号生成回路１００内では、点灯されるＬＥＤに対する点灯信号ΦＩを生成する特定領域での発熱量が増加する傾向がある。しかし、本実施の形態のＬＥＤ回路基板６２においては、千鳥状配列されたＳＬＥＤチップに対して、信号生成回路１００にて交互に異なる側部側に振り分けられて接続された信号線から点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される。そのため、発熱量が増加する領域が特定領域に集中した場合にも、信号生成回路１００内の信号発生領域は信号生成回路１００の両側部側に振り分けられることとなる。それにより、信号生成回路１００での発熱が特定の領域に集中して生じることが抑えられる。
例えば、図１４に示したＣＨＩＰ２とＣＨＩＰ３とにより画像形成される領域の画像比率が高く、ＣＨＩＰ２およびＣＨＩＰ３の点灯比率が高い場合に、ＣＨＩＰ２およびＣＨＩＰ３に点灯信号ΦＩ２,ΦＩ３,ΦＩ４,ΦＩ５を供給する信号生成回路１００上の領域は、上記したように、信号生成回路１００の中心線に対して両側部側に振り分けられている。そのため、発熱量が増加する領域も分散されて、発熱が特定の領域に集中して生じることが抑えられる。それにより、信号生成回路１００の放熱効果が向上し、信号生成回路１００全体の昇温を抑制する。

また、図１３に示したように、本実施の形態の信号生成回路１００では、同一の組の転送信号ＣＫ１,ＣＫ２が供給されるＳＬＥＤチップのグループに対して点灯信号ΦＩを送信する信号線１０７は、信号生成回路１００との接続点（接続パッド）が１つの領域に纏められて配置される。
例えば、転送信号ＣＫ１_０,ＣＫ２_０が出力されるＳＬＥＤチップのグループを転送グループ０、転送信号ＣＫ１_０,ＣＫ２_１が出力されるＳＬＥＤチップのグループを転送グループ１、…、転送信号ＣＫ１_７,ＣＫ２_７が出力されるＳＬＥＤチップのグループを転送グループ７とすると、転送グループ０に対して点灯信号ΦＩを送信する信号線１０７（１０７_０,１０７_１,１０７_４,１０７_５,…,１０７_２８,１０７_２９）は、図１３中の転送グループ０のブロックに纏められて信号生成回路１００と接続される。同様に、転送グループ１に対して点灯信号ΦＩを送信する信号線１０７（１０７_２,１０７_３,１０７_６,１０７_７,…,１０７_３０,１０７_３１）は、図１３中の転送グループ１のブロック、…、転送グループ７に対して点灯信号ΦＩを送信する信号線１０７（１０７_９８,１０７_９９,１０７_１０２,１０７_１０３,…,１０７_１１８,１０７_１１９）は、図１３中の転送グループ７のブロックにそれぞれ纏められて信号生成回路１００と接続される。

そして、転送グループ０のブロック、転送グループ２のブロック、転送グループ４のブロック、および転送グループ６のブロックは、信号生成回路１００の中心線に対して一方の側部側（図面の上部側）に配設される。また、転送グループ１のブロック、転送グループ３のブロック、転送グループ５のブロック、および転送グループ７のブロックは、信号生成回路１００の中心線に対して他方の側部側（図面の下部側）に配設される。それにより、隣接して配置されるＳＬＥＤチップへの配線をグループ化し、かつ異なる側部側に交互に振り分けることで、配線を単純化している。また、信号生成回路１００内での配線効率を向上させることで、信号生成回路１００の小型化を図っている。さらには、発熱が特定の領域に集中して生じることを抑制している。

加えて、図１３に示したように、転送信号ＣＫ１_０,ＣＫ２_０、転送信号ＣＫ１_２,ＣＫ２_２、転送信号ＣＫ１_４,ＣＫ２_４、および転送信号ＣＫ１_６,ＣＫ２_６が供給されるＳＬＥＤチップ、すなわち奇数番目のＳＬＥＤチップに電力を供給する電源ライン（ＳＵＢ）１２５および接地された電源ライン（ＶＧＡ）１２６も同様に、信号生成回路１００の中心線に対して一方の側部側（図面中上部側）において、信号生成回路１００と接続される。
同様に、転送信号ＣＫ１_１,ＣＫ２_１、転送信号ＣＫ１_３,ＣＫ２_３、転送信号ＣＫ１_５,ＣＫ２_５、および転送信号ＣＫ１_７,ＣＫ２_７が供給されるＳＬＥＤチップ、すなわち偶数番目のＳＬＥＤチップに電力を供給する電源ライン（ＳＵＢ）１２５および接地された電源ライン（ＶＧＡ）１２６は、信号生成回路１００の中心線に対して他方の側部側（図面中下部側）において、信号生成回路１００と接続される。

なお、本実施の形態のＬＥＤ回路基板６２では、信号線の配線をＳＬＥＤ６３の千鳥状配列に対応させて、例えばＳＬＥＤ６３の配列中心線を境界線として両側部に割り振っている。このような配線の割り振り方法の他に、例えば隣接する複数のＳＬＥＤチップを単位グループとして、この単位グループに接続される信号線を交互にいずれかの側部側に割り振ること等もできる。すなわち、ＳＬＥＤ６３を様々な形態でグループ化して、このグループ化されたＳＬＥＤチップに接続される信号線をＳＬＥＤ６３の配列を境界線としていずれかの側部側に割り振ることで、全体の配線を整理することができる。

ところで、ＬＥＤ回路基板６２上では、信号生成回路１００からＳＬＥＤ６３が配置された方向に離れるに従って信号線の数は少なくなる。そのため、設計されるＬＥＤ回路基板６２の大きさや信号線の数によっては、信号線の数が少ないために、ＬＥＤ回路基板６２にビアホール６２ｃ（図１５参照）を形成できる面積を有する長手方向の領域が存在する場合もある。このような信号線が配置されないスペースがビアホール６２ｃのビア径を上回る位置よりも信号生成回路１００から離れた領域では、ビアホール６２ｃより信号線をＳＬＥＤ６３の配列に交差させて、他方の側部側に回り込んで配線することも可能である。

また、本実施の形態のＬＥＤ回路基板６２では、ＥＥＰＲＯＭ１０２は、信号生成回路１００に対してＳＬＥＤ６３が配置された位置とは反対側に配置されている。それにより、ＥＥＰＲＯＭ１０２と信号生成回路１００との間を接続する信号線を、配線スペースに余裕がある領域に形成することができ、ＬＥＤ回路基板６２上のスペースが有効利用できる。
同様に、位置決め用穴１０５も信号生成回路１００に対してＳＬＥＤ６３が配置された位置とは反対側に配置されている。それにより、位置決め用穴１０５を配線スペースに余裕がある領域に形成することができ、ＬＥＤ回路基板６２上のスペースが有効利用できる。
さらに、ハーネス１０３も信号生成回路１００に対してＳＬＥＤ６３が配置された位置とは反対側にてＬＥＤ回路基板６２と接続されている。それにより、ハーネス１０３を配線スペースに余裕がある領域にて接続することができ、ＬＥＤ回路基板６２上のスペースが有効利用できる。

以上説明したように、本実施の形態のＬＰＨ１４では、ＬＥＤ回路基板６２上にてＳＬＥＤ６３の配列方向に延びる所定の境界線が設定され、点灯信号ΦＩや転送信号ＣＫ１,ＣＫ２が送信される信号線は、かかる境界線に対していずれかの側部側でのみ形成され、この境界線に交差して他方の側部側に回り込んで配線されることがないように構成される。そして、信号線は、信号生成回路１００にて設定されたＳＬＥＤ６３の配列方向に延びる所定の境界線に対して、信号線が配線された側の側部側で信号生成回路１００に接続される。それにより、ＬＥＤ回路基板６２での信号線の配線が整理・グループ化され、配線が複雑化することが抑制される。
そのため、ＬＥＤ回路基板６２上における配線効率（基板面積に対する配線密度）を向上できるので、ＬＰＨ１４の小型化を図ることが可能である。また、信号生成回路１００の発熱領域を分散して、信号生成回路１００全体の昇温を抑制できる。

本発明の露光装置の一例であるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。 ＬＥＤプリントヘッド(ＬＰＨ)の構成を示した図である。 ＬＥＤ回路基板の平面図である。 ＳＬＥＤの回路構成の一例を説明する図である。 信号生成回路の構成を示すブロック図である。 信号生成回路およびレベルシフト回路から出力される駆動信号の動作タイミングを表すタイミングチャートである。 ＬＥＤ回路基板上に形成される配線の全体構成を説明する図である。 ８組の転送信号ＣＫ１,ＣＫ２が送信される各ブロックの割り振りを示した図である。 各ブロックに対して転送信号ＣＫ１,ＣＫ２が送信される信号線の配線位置の一例を示した図である。 各ブロックに対して転送信号ＣＫ１,ＣＫ２が送信される信号線の配線位置の一例を示した図である。 各ブロックに対して転送信号ＣＫ１,ＣＫ２が送信される信号線の配線位置の一例を示した図である。 各ブロックに対して転送信号ＣＫ１,ＣＫ２が送信される信号線の配線位置の一例を示した図である。 信号生成回路での各信号線の接続位置の一例を説明する図である。 ＬＥＤ回路基板上の配線の一例を示した図である。 ＬＥＤ回路基板の断面構造の概略を示した図である。

符号の説明

１０…画像形成プロセス部、１１（１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋ）…画像形成ユニット、１２…感光体ドラム、１４…ＬＥＤプリントヘッド(ＬＰＨ)、３０…制御部、４０…画像処理部、６２…ＬＥＤ回路基板、６３…自己走査型ＬＥＤアレイ（ＳＬＥＤ）、１００…信号生成回路、１１０…画像データ展開部、１１２…濃度ムラ補正データ部、１１４…タイミング信号発生部、１１６…基準クロック発生部、１１８（１１８−０〜１１８−１１９）…点灯時間制御・駆動部

Claims (6)

1. 複数の発光素子が列状に配置された複数の発光素子部材と、
   前記複数の発光素子を当該発光素子の並びに沿って順次点灯可能状態に設定する転送信号と、点灯可能状態に設定された前記発光素子を順次点灯する点灯信号とを生成する駆動信号生成手段と、
   前記駆動信号生成手段にて生成された前記転送信号を前記複数の発光素子部材に送信する転送信号線と、
   前記駆動信号生成手段にて生成された前記点灯信号を前記複数の発光素子部材に送信する点灯信号線と、
   表面上に前記複数の発光素子部材と当該表面上の当該発光素子部材の配列方向延長位置に前記駆動信号生成手段とが配設されるとともに、前記転送信号線と前記点灯信号線とが配線されて構成された基板とを備え、
   前記複数の発光素子部材は、当該発光素子部材の配列方向に延びる境界線に対し交互に前記基板の異なる側部側にずれて配置される千鳥状配列され、
   前記転送信号線は、前記基板の一方の側部側の領域及び他方の側部側の領域にて前記駆動信号生成手段に接続され、
   前記一方の側部側の領域にて前記駆動信号生成手段に接続された転送信号線は、前記境界線の一方の側部側の領域にて前記発光素子部材の配列方向に沿って配線されるとともに、前記一方の側部側にずれて配列される前記複数の発光素子部材に共通に接続され、
   前記他方の側部側の領域にて前記駆動信号生成手段に接続された転送信号線は、前記境界線の他方の側部側の領域にて前記発光素子部材の配列方向に沿って配線されるとともに、前記他方の側部側にずれて配列される前記複数の発光素子部材に共通に接続されることを特徴とする露光装置。
2. 前記点灯信号線は、前記一方の側部側の領域及び前記他方の側部側の領域にて前記駆動信号生成手段に接続され、
   前記一方の側部側の領域にて前記駆動信号生成手段に接続された点灯信号線は、前記境界線の一方の側部側の領域にて前記発光素子部材の配列方向に沿って配線されるとともに、前記一方の側部側にずれて配列される前記発光素子部材に接続され、
   前記他方の側部側の領域にて前記駆動信号生成手段に接続された点灯信号線は、前記境界線の他方の側部側の領域にて前記発光素子部材の配列方向に沿って配線されるとともに、前記他方の側部側にずれて配列される前記発光素子部材に接続されることを特徴とする請求項1記載の露光装置。
3. 像保持体と、
   前記像保持体を露光する露光手段とを有し、
   前記露光手段は、
   複数の発光素子が列状に配置された複数の発光素子部材と、
   前記複数の発光素子を当該発光素子の並びに沿って順次点灯可能状態に設定する転送信号と、点灯可能状態に設定された前記発光素子を順次点灯する点灯信号とを生成する駆動信号生成手段と、
   前記駆動信号生成手段にて生成された前記転送信号を前記複数の発光素子部材に送信する転送信号線と、
   前記駆動信号生成手段にて生成された前記点灯信号を前記複数の発光素子部材に送信する点灯信号線と、
   表面上に前記複数の発光素子部材と当該表面上の当該発光素子部材の配列方向延長位置に前記駆動信号生成手段とが配設されるとともに、前記転送信号線と前記点灯信号線とが配線されて構成された基板とを備え、
   前記複数の発光素子部材は、当該発光素子部材の配列方向に延びる境界線に対し交互に前記基板の異なる側部側にずれて配置される千鳥状配列され、
   前記転送信号線は、前記基板の一方の側部側の領域及び他方の側部側の領域にて前記駆動信号生成手段に接続され、
   前記一方の側部側の領域にて前記駆動信号生成手段に接続された転送信号線は、前記境界線の一方の側部側の領域にて前記発光素子部材の配列方向に沿って配線されるとともに、前記一方の側部側にずれて配列される複数の発光素子部材に共通に接続され、
   前記他方の側部側の領域にて前記駆動信号生成手段に接続された転送信号線は、前記境界線の他方の側部側の領域にて前記発光素子部材の配列方向に沿って配線されるとともに、前記他方の側部側にずれて配列される複数の発光素子部材に共通に接続されることを特徴とする画像形成装置。
4. 前記露光手段は、前記基板表面にて前記駆動信号生成手段の配置位置よりも前記発光素子部材が配置された方向とは反対の領域に配置されるとともに、当該駆動信号生成手段にて前記転送信号および前記点灯信号を生成する際に使用するデータを記憶する記憶手段をさらに備えたことを特徴とする請求項３記載の画像形成装置。
5. 前記露光手段は、当該露光手段と前記像保持体との相対位置を調整する位置調整部材をさらに備え、
   前記基板は、前記駆動信号生成手段の配置位置よりも前記発光素子部材が配置された方向とは反対の領域に前記位置調整部材を配置するための穴部が形成されたことを特徴とする請求項３記載の画像形成装置。
6. 前記露光手段に電力を供給する電力供給手段をさらに有し、
   前記露光手段は、前記基板上の前記駆動信号生成手段の配置位置よりも前記発光素子部材が配置された方向とは反対の領域にて前記電力供給手段と接続されたことを特徴とする請求項３記載の画像形成装置。

Images