JP4548541B2 - 発光装置、プリントヘッドおよび画像形成装置 - Google Patents

Description

本発明は、発光装置、プリントヘッドおよび画像形成装置に関する。

電子写真方式を採用した、プリンタや複写機、ファクシミリ等の画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段により照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行われる。かかる光記録手段として、レーザを用い、主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けて発光素子としての発光ダイオード（ＬＥＤ：Light Emitting Diode)を主走査方向に多数、配列してなる、ＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた記録装置が採用されている。

特許文献１には、長尺の基板と、基板の長手方向に添って基板表面に整列固着された発光ダイオードと、基板の周囲に基板の長手方向に添って設けられた給電路と、給電路に設けられた複数のコンデンサとを具備し、前記発光ダイオードは所定の等間隔で配置され、前記コンデンサは異なる複数の間隔で配置されている事を特徴とする光プリンタヘッドが記載されている。
特許文献２には、複数の発光ダイオードからなる発光ダイオードアレイを回路配線基板の一方の面に設け、この回路配線基板の他方の面に発光ダイオード駆動用の正負の電源ラインとしてそれぞれ金属板を設け、これら正の電源ラインの金属板と負の電源ラインの金属板との間にコンデンサを設けたことを特徴とする発光ダイオードアレイ装置が記載されている。
特許文献３には、１ラインに配列される複数の発光素子と、電源側の給電点に接続される薄膜配線で形成した第１の電源線と、接地側の給電点に接続される薄膜配線で形成した第２の電源線とを備え、前記各発光素子を前記第１の電源線および第２の電源線間に接続するラインヘッドであって、前記第１の電源線と第２の電源線間に、電源線の電圧変動抑制手段を接続したことを特徴とする、ラインヘッドが記載されている。

実開昭６２−１２３９４４号公報 特開平１１−１８８９１４号公報 特開２００５−１５３３７２号公報

ところで、電気回路では、電源電位の瞬時の変動を防止するため、バイパスコンデンサが設けられている。このバイパスコンデンサの充放電に際して、バイパスコンデンサの回りに磁界が発生する。この磁界は、電気回路に逆起電力を誘発し、ノイズ（電磁ノイズ）となる。

本発明の目的は、バイパスコンデンサの充放電によるノイズの発生を抑制した発光装置、プリントヘッドおよび画像形成装置を提供することにある。

請求項１に記載の発明は、それぞれが、前記基板の長手方向に一次元的に配列され、第１の電位と第２の電位とに接続され、並行して駆動される、複数の発光チップと、それぞれが、第１の電極と第２の電極とを有し、前記第１の電位に接続される当該第１の電極と前記第２の電位に接続される当該第２の電極とを前記基板の短手方向に並ばせ、隣接するコンデンサ間において当該第１の電極と当該第２の電極とが互い違いになるように当該基板の長手方向に、前記複数の発光チップの配列に沿って配列される、複数のコンデンサとを有することを特徴とする発光装置である。
請求項２に記載の発明は、前記複数の発光チップは、前記基板の表面に設けられ、前記複数のコンデンサは、当該基板の裏面に設けられたことを特徴とする請求項１に記載の発光装置である。
請求項３に記載の発明は、前記複数の発光チップは、それぞれが複数の発光サイリスタを一次元に配列した自己走査型発光素子アレイを搭載し、同期して駆動されることを特徴とする請求項１または２に記載の発光装置である。

請求項４に記載の発明は、基板と、それぞれが、当該基板の長手方向に一次元的に配列され、第１の電位と第２の電位とに接続され、並行して駆動される、複数の発光チップと、それぞれが、第１の電極と第２の電極とを有し、当該第１の電位に接続される当該第１の電極と当該第２の電位に接続される当該第２の電極とを当該基板の短手方向に並ばせ、隣接するコンデンサ間において当該第１の電極と当該第２の電極とが互い違いになるように当該基板の長手方向に、当該複数の発光チップの配列に沿って配列される、複数のコンデンサとを有する発光装置を備え、像保持体を露光する露光手段と、前記発光装置から照射される光を前記像保持体に結像させる光学手段とを備えたことを特徴とするプリントヘッドである。

請求項５に記載の発明は、像保持体を帯電する帯電手段と、基板と、それぞれが、当該基板の長手方向に一次元的に配列され、第１の電位と第２の電位とに接続され、並行して駆動される、複数の発光チップと、それぞれが、第１の電極と第２の電極とを有し、当該第１の電位に接続される当該第１の電極と当該第２の電位に接続される当該第２の電極とを当該基板の短手方向に並ばせ、隣接するコンデンサ間において当該第１の電極と当該第２の電極とが互い違いになるように当該基板の長手方向に、当該複数の発光チップの配列に沿って配列される、複数のコンデンサとを有する発光装置を備え、前記像保持体を露光する露光手段と、前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段とを備えたことを特徴とする画像形成装置である。

請求項１の発明によれば、本構成を有していない場合に比較して、バイパスコンデンサの充放電によるノイズの発生が抑制できる。
請求項２の発明によれば、本構成を有していない場合に比較して、回路基板を小型化できる。
請求項３の発明によれば、本構成を有していない場合に比較して、バイパスコンデンサの充放電によるノイズの発生がより抑制できる。
請求項４の発明によれば、本構成を有していない場合に比較して、発光装置の構成が簡略化できる。
請求項５の発明によれば、本構成を有していない場合に比較して、バイパスコンデンサの充放電によるノイズの発生を抑制した発光装置を使用して、安定した露光が行われる。
請求項６の発明によれば、本構成を有していない場合に比較して、バイパスコンデンサの充放電によるノイズの発生を抑制したプリントヘッドを使用して、安定した画像形成が行われる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 本実施の形態が適用されるプリントヘッドの構成を示した図である。 発光装置の平面レイアウトを説明するための図である。 発光装置の断面構造を説明するための図である。 発光装置の断面構造を説明するための図である。 発光装置の回路基板に搭載される信号発生回路の構成、および、回路基板の表面に搭載された発光チップと信号発生回路との配線構成を説明する図である。 発光チップの平面レイアウトの概要および回路構成を説明するための図である。 発光チップの発光ブロックの動作を説明するためのタイミングチャートである。 本実施の形態が適用される発光装置のバイパスコンデンサの充放電において発生する磁界を説明するための等価回路である。 本実施の形態が適用されない発光装置のバイパスコンデンサの充放電において発生する磁界を説明するための等価回路である。

以下、添付図面を参照して、本発明を実施するための最良の形態（以下、実施の形態という）について詳細に説明する。
図１は本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される複数のエンジンからなる画像形成ユニット１１を備えている。この画像形成ユニット１１は、４つの画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋから構成されている。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で一様に帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写手段の一例としての転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。

図２は、本実施の形態が適用されるプリントヘッド１４の構成を示した図である。このプリントヘッド１４は、ハウジング６１、複数のＬＥＤ（本実施の形態では発光サイリスタ）を備えた発光部６３、発光部６３や発光部６３を駆動する信号発生回路１００（後述の図３参照）等を搭載する基板の一例としての回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備えている。
ここでは、回路基板６２と、回路基板６２に搭載された発光部６３、信号発生回路１００などをまとめて、露光手段が備える発光装置６５と呼ぶ。

ハウジング６１は、例えば金属で形成され、発光装置６５を支持し、発光部６３の発光点とロッドレンズアレイ６４の焦点面とが一致するように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向に沿って配置されている。

図３は発光装置６５の平面レイアウトを説明するための図である。図３（ａ）は、発光装置６５の表面図、図３（ｂ）は、発光装置６５の裏面図である。
図３（ａ）に示すように、回路基板６２は主走査方向（Ｘ方向）に長尺である。この回路基板６２の表面に、発光部６３は、例えば４０個の発光チップＳ（Ｓ１〜Ｓ４０）を、基板の長手方向（Ｘ方向）に一次元的に二列に千鳥状に配置して構成されている。以下では、発光チップＳ１〜Ｓ４０をそれぞれ区別しないで説明するときは、発光チップＳと呼ぶ。

一方、図３（ｂ）に示すように、回路基板６２の裏面には、電源（Ｖｃｃ）電位の瞬時の低下（変動）を抑制するため、コンデンサの一例である２１個のバイパスコンデンサＣ（Ｃ１〜Ｃ２１）と、信号発生回路１００とが設けられている。以下では、バイパスコンデンサＣ１〜Ｃ２１をそれぞれ区別しないで説明するときは、バイパスコンデンサＣと呼ぶ。さらに、回路基板６２の裏面には、図示しないが、画像出力制御部３０からの制御信号および画像処理部４０からの画像データを、発光装置６５に供給する配線の接続のためのコネクタを備える。
なお、本実施の形態では、信号発生回路１００は、回路基板６２の長手方向（Ｘ方向）の中央に設けられている。
そして、回路基板６２の発光チップＳを設けた側を回路基板６２の表面、回路基板６２のバイパスコンデンサＣを設けた側を回路基板６２の裏面と呼ぶ。

バイパスコンデンサＣ（Ｃ１〜Ｃ２０）は、例えば発光チップＳ（Ｓ１〜Ｓ４０）２個あたり１個の割合で設けられている。さらに、発光部６３の端部（図中右側）に、バイパスコンデンサＣ２１が設けられている。すなわち、バイパスコンデンサＣ（Ｃ１〜Ｃ２１）は、回路基板６２の長手方向（Ｘ方向）に並べて配列されている。そして、バイパスコンデンサＣ（Ｃ１〜Ｃ２１）は、それぞれ第１の電位の一例としての接地（ＧＮＤ）電位に接続される第１の電極の一例としてのＧＮＤ極２０１と、第２の電位の一例としての電源（Ｖｃｃ）電位に接続される第２の電極の一例としてのＶｃｃ極２０２とを備える。そして、ＧＮＤ極２０１とＶｃｃ極２０２とは、回路基板６２の短手方向に並ぶように配置されている。ＧＮＤ電位は、発光チップＳに電位の基準を与える電位であって、例えば０Ｖあり、Ｖｃｃ電位は、発光チップＳに電力を供給する電位であって、例えば３．３Ｖである。ここで、短手方向とは、回路基板６２の長手方向（Ｘ方向）に直交する副走査方向（Ｙ方向）をいう。なお、図３（ａ）と図３（ｂ）とは表裏の関係にあるので、Ｙ方向の向きが逆になる。

そして、隣り合うバイパスコンデンサＣ間で、ＧＮＤ極２０１とＶｃｃ極２０２とが、図に対して上下関係が逆になるように配置されている。すなわち、バイパスコンデンサＣ１では、図に対して上側がＧＮＤ極２０１で下側がＶｃｃ極２０２である。バイパスコンデンサＣ１の図中右隣に位置するバイパスコンデンサＣ２では、図に対して上側がＶｃｃ極２０２で下側がＧＮＤ極２０１である。そして、バイパスコンデンサＣ２の図中右隣に位置するバイパスコンデンサＣ３では、バイパスコンデンサＣ１と同様に、図に対して上側がＧＮＤ極２０１で下側がＶｃｃ極２０２である。以下、バイパスコンデンサＣ４〜Ｃ２１は同様に配置されている。
このように、本実施の形態においては、バイパスコンデンサＣは、２つの電極が回路基板６２の短手方向に並ぶように配置され、ＧＮＤ電位に接続される電極（ＧＮＤ極２０１）とＶｃｃ電位に接続される電極（Ｖｃｃ極２０２）とが、隣接するバイパスコンデンサＣ間で互い違いに配置されている。
なお、図３（ｂ）では、ＧＮＤ極２０１を“ＧＮＤ”とＶｃｃ極２０２を“Ｖｃｃ”と、記載して、理解が容易になるようにした。

図４および図５は、発光装置６５の断面構造を説明するための図である。図４（ａ）は、図３に示すＩ−Ｉ線での断面構造（バイパスコンデンサＣ３部分）を、図４（ｂ）は、図３に示すＩＩ−ＩＩ線での断面構造（バイパスコンデンサＣ４部分）を示している。図の横方向がＹ方向、図の上方向がＺ方向である。
図５は、図３に示すＩＩＩ−ＩＩＩ線での断面構造（バイパスコンデンサＣ２〜Ｃ５部分）を示している。図の横方向がＸ方向、図の上方向がＺ方向である。なお、図５は、バイパスコンデンサＣ２〜Ｃ５の一方の電極（ＧＮＤ極２０１またはＶｃｃ極２０２）の中央で切断した断面構造を示している。

まず、図４（ａ）により、回路基板６２を説明する。
回路基板６２は、厚さ方向の中央に絶縁材料から構成されるコア層３０１を備えている。そして、コア層３０１の上面（図において上側の面を指す。以下同様とする。）側には、導電材料から構成され、電源（Ｖｃｃ）電位が供給される電源（Ｖｃｃ）層３０２を備えている。一方、コア層３０１の下面（図において下側の面を指す。以下同様とする。）側には、導電材料から構成され、接地（ＧＮＤ）電位が供給される接地（ＧＮＤ）層３０３を備えている。
さらに、回路基板６２は、Ｖｃｃ層３０２の上面に絶縁材料から構成されるプリプレグ層３０４と、さらに、プリプレグ層３０４の上面に導電材料から構成される配線層３０５とを備えている。配線層３０５は、Ｖｃｃ層３０２に接続される配線３０５ａと、ＧＮＤ層３０３に接続される配線３０５ｂと、信号発生回路１００から各発光チップＳ（Ｓ１〜Ｓ４０）に送信される転送信号および点灯信号のための配線３０５ｃとを備えている（後述する図６参照）。
一方、回路基板６２は、ＧＮＤ層３０３の下面に絶縁材料から構成されるプリプレグ層３０６と、プリプレグ層３０６の下面に導電材料から構成される配線層３０７とを備えている。配線層３０７は、Ｖｃｃ層３０２に接続される配線３０７ａと、ＧＮＤ層３０３に接続される配線３０７ｂとを備えている。

さらに、回路基板６２は、Ｖｃｃ層３０２と配線３０７ａとを接続するための、コア層３０１、ＧＮＤ層３０３およびプリプレグ層３０６を貫いて設けられた配線３０９を備えている。ＧＮＤ層３０３には、配線３０９とＧＮＤ層３０３とが短絡するのを防止するための開口３０８が設けられている。
そして、回路基板６２は、ＧＮＤ層３０３と配線３０７ｂとを接続するための、プリプレグ層３０６を貫いて設けられた配線３１０を備えている。
図示しないが、回路基板６２は、配線３０９および配線３１０と同様に、Ｖｃｃ層３０２と配線３０５ａとを接続するための配線と、ＧＮＤ層３０３と配線３０５ｂとを接続するための配線とを備えている。さらに、回路基板６２の裏面中央に設けられた信号発生回路１００から、回路基板６２の表面に設けられた発光チップＳ（Ｓ１〜Ｓ４０）に送信される転送信号および点灯信号のための配線が、コア層３０１、プリプレグ層３０４、３０６、Ｖｃｃ層３０２、ＧＮＤ層３０３を貫いて設けられている。

なお、コア層３０１およびプリプレグ層３０４、３０６は、例えばガラスエポキシで形成されている。そして、Ｖｃｃ層３０２、ＧＮＤ層３０３、配線層３０５、３０７、配線３０９、３１０などの導体は、銅（Ｃｕ）で形成されている。

なお、回路基板６２の表面に形成された転送信号および点灯信号のための配線３０５ｃは、複数本が回路基板６２の長手方向に並んで配置されている。

次に、発光チップＳについて説明する。
図４（ａ）において、発光チップＳ４、Ｓ５はその裏面が、配線３０５ａ上に、導電性接着剤により固定されている。そして、発光チップＳ４、Ｓ５は、裏面に形成されたＳＵＢ端子（後述する図６、図７参照）を介して、Ｖｃｃ電位が供給される。一方、発光チップＳ４、Ｓ５のＧＮＤ端子（後述する図６、図７参照）は、ワイヤボンド３１１により、配線３０５ｂに接続されている。そして、発光チップＳ４、Ｓ５は、ＧＮＤ端子（後述する図６、図７参照）を介してＧＮＤ電位が供給される。
説明を省略するが、図４（ｂ）に示す、発光チップＳ６、Ｓ７においても、同様である。

次に、バイパスコンデンサＣ３およびＣ４について説明する。
バイパスコンデンサＣは、例えばセラミックコンデンサである。なお、セラミックコンデンサは、極性を有しないため、ＧＮＤ極２０１とＶｃｃ極２０２とは区別されない。しかし、説明の便宜上、接続される電位（ＧＮＤ電位またはＶｃｃ電位）によって、ＧＮＤ極２０１とＶｃｃ極２０２とに区別した。
さて、バイパスコンデンサＣ３のＧＮＤ極２０１は、図４（ａ）に示すように、ＧＮＤ層３０３に接続された配線３０７ｂに接続され、ＧＮＤ電位が供給される。そして、Ｖｃｃ極２０２は、Ｖｃｃ層３０２に接続された配線３０７ａに接続され、Ｖｃｃ電位が供給される。
一方、バイパスコンデンサＣ４のＶｃｃ極２０２は、図４（ｂ）に示すように、Ｖｃｃ層３０２に接続された配線３０７ａに接続され、Ｖｃｃ電位が供給される。そして、ＧＮＤ極２０１は、ＧＮＤ層３０３に接続された配線３０７ｂに接続され、ＧＮＤ電位が供給される。

さらに、図５に示す回路基板６２の長手方向であるＸ方向の断面構造において、図４で説明していないバイパスコンデンサＣ２とＣ５とを説明する。バイパスコンデンサＣ２のＶｃｃ極２０２は、Ｖｃｃ層３０２に接続されている。図示していないが、バイパスコンデンサＣ２のＧＮＤ極２０１は、ＧＮＤ層３０３に接続されている。そして、バイパスコンデンサＣ５のＧＮＤ極２０１は、ＧＮＤ層３０３に接続されている。図示していないが、バイパスコンデンサＣ５のＶｃｃ極２０２は、Ｖｃｃ層３０２に接続されている。
つまり、本実施の形態では、バイパスコンデンサＣ２〜Ｃ５は、Ｘ方向においてＧＮＤ極２０１とＶｃｃ極２０２との位置が互い違いになるように配置されている。

図６は、発光装置６５の回路基板６２に搭載される信号発生回路１００の構成、および、回路基板６２の表面に搭載された発光チップＳ（Ｓ１〜Ｓ４０）と信号発生回路１００との配線構成を説明する図である。
信号発生回路１００は、点灯信号発生部１１０と転送信号発生部１２０とを備えている。信号発生回路１００には、図示しないが、画像出力制御部３０および画像処理部４０（図１参照）より、画像処理された画像データおよび各種の制御信号が入力される。そして、信号発生回路１００は、これらの画像データおよび各種の制御信号に基づいて、画像データの並び替えや発光強度の補正等を行う。

そして、点灯信号発生部１１０は、各発光チップＳ（Ｓ１〜Ｓ４０）に対して、それぞれ２個を一組とする第１点灯信号φＩ１（φＩ１＿１〜φＩ１＿４０）と第２点灯信号φＩ２（φＩ２＿１〜φＩ２＿４０）とを出力する。例えば、点灯信号発生部１１０は、発光チップＳ１に対して、第１点灯信号φＩ１＿１および第２点灯信号φＩ２＿１を出力する。そして、発光チップＳ２に対しては、第１点灯信号φＩ１＿２および第２点灯信号φＩ２＿２を出力する。以下同様にして、発光チップＳ３〜Ｓ４０に対して、第１点灯信号φＩ１＿３〜φＩ１＿４０、第２点灯信号φＩ２＿３〜φＩ２＿４０を出力する。
また、転送信号発生部１２０は、各種の制御信号に基づき、各発光チップＳ１〜Ｓ４０に対して、第１転送信号φ１および第２転送信号φ２を出力する。

回路基板６２には、前述したように、発光チップＳ（Ｓ１〜Ｓ４０）のＳＵＢ端子にＶｃｃ電位を与える電源ライン１０５が設けられている。そして、各発光チップＳ（Ｓ１〜Ｓ４０）のＧＮＤ端子にＧＮＤ電位を与える電源ライン１０６が設けられている。
また、回路基板６２には、信号発生回路１００の転送信号発生部１２０から発光部６３に、第１転送信号φ１および第２転送信号φ２をそれぞれ送信する第１転送信号ライン１０７および第２転送信号ライン１０８が設けられている。さらに、回路基板６２には、信号発生回路１００の点灯信号発生部１１０から各発光チップＳ（Ｓ１〜Ｓ４０）に第１点灯信号φＩ１（φＩ１＿１〜φＩ１＿４０）と第２点灯信号φＩ２（φＩ２＿１〜φＩ２＿４０）とを送信する８０本の点灯信号ライン１０９（１０９＿１〜１０９＿８０）も設けられている。さらに、回路基板６２には、８０本の点灯信号ライン１０９（１０９＿１〜１０９＿８０）に過剰な電流が流れるのを防止するための８０個の点灯電流制限抵抗ＲＩＤが設けられている。

図６に示すように、第１転送信号φ１と第２転送信号φ２とは、すべての発光チップＳ（Ｓ１〜Ｓ４０）に共通で、同時に送信される。一方、発光チップＳ（Ｓ１〜Ｓ４０）のそれぞれに２個の第１点灯信号φＩ１および第２点灯信号φＩ２が個別に送信される。

図７は、発光チップＳの平面レイアウトの概要および回路構成を説明するための図である。なお、ここでは、発光チップＳ１を例として説明を行うが、他の発光チップＳ２〜Ｓ４０も、発光チップＳ１と同じ構成を有している。

発光チップＳ１は、２つの発光ブロックＢ（Ｂ１、Ｂ２）を備えている。各発光ブロックＢ１およびＢ２は、自己走査型発光素子アレイ（ＳＬＥＤ：Self-scanning Light Emitting Device）である。つまり、発光チップＳ１は、２つのＳＬＥＤを有している。
そして、発光ブロックＢ１とＢ２とは、それぞれ点灯信号φＩ１とφＩ２とが個別に供給される点が異なるが、他は同じ構成を有している。同じ構成を有する部分は、図７において、左右対称になるように構成されている。ここでは、発光チップＳ１の発光ブロックＢ１を例として、発光チップＳの平面レイアウトおよび回路構成を説明する。

発光ブロックＢ１は、１２８個の転送サイリスタＴ（Ｔ１〜Ｔ１２８）、１２８個の発光サイリスタＬ（Ｌ１〜Ｌ１２８）を備えている。さらに、発光ブロックＢ１は、１２７個のダイオードＤ（Ｄ１〜Ｄ１２７）、１個のスタートダイオードＤｓ、１２８個の抵抗Ｒ（Ｒ１〜Ｒ１２８）を備えている。
なお、転送サイリスタＴ１〜Ｔ１２８をそれぞれ区別しないときは、転送サイリスタＴと、発光サイリスタＬ１〜Ｌ１２８をそれぞれ区別しないときは、発光サイリスタＬと呼ぶ。同様に、ダイオードＤ１〜Ｄ１２７をそれぞれ区別しないときは、ダイオードＤと、抵抗Ｒ１〜Ｒ１２８をそれぞれ区別しないときは、抵抗Ｒと呼ぶ。

そして、発光ブロックＢ１において、発光サイリスタＬ１〜Ｌ１２８は、図７において、左側から右側へＬ１、Ｌ２、…、Ｌ１２７、Ｌ１２８の順で一次元に配列されている。また、転送サイリスタＴ１〜Ｔ１２８も、左側から右側へＴ１、Ｔ２、…、Ｔ１２７、Ｔ１２８の順で一次元に配列されている。さらに、ダイオードＤ１〜Ｄ１２７も、左側から右側へＤ１、Ｄ２、…、Ｄ１２６、Ｄ１２７の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ１２８も、左側からＲ１、Ｒ２、…、Ｒ１２７、Ｒ１２８の順で配列されている。
なお、発光ブロックＢ２においては、発光サイリスタＬ、転送サイリスタＴ、ダイオードＤ、抵抗Ｒの配列の順は、発光ブロックＢ１とは逆に、右側から左側へと配列されている。後述するように、発光ブロックＢ１およびＢ２は、発光サイリスタＬ１からＬ１２８へと順に点灯制御されるので、発光ブロックＢ１では図の左から右へと、発光ブロックＢ２では図の右から左へと点灯制御される。

さらに、発光チップＳ１は、第１転送信号φ１および第２転送信号φ２が供給される信号線（第１転送信号ライン１０７および第２転送信号ライン１０８）に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａを備えている。
発光チップＳ１は、発光ブロックＢ１と発光ブロックＢ２とを合わせて２５６個の発光サイリスタＬを備えている。

では次に、発光チップＳ１の発光ブロックＢ１における各素子の電気的な接続について説明する。
各転送サイリスタＴ１〜Ｔ１２８および各発光サイリスタＬ１〜Ｌ１２８のアノード端子は、発光チップＳ１の基板に接続されている。そして、これらのアノード端子は、基板に設けられたＳＵＢ端子を介して電源ライン１０５（図６参照）に接続されている。この電源ライン１０５には、Ｖｃｃ電位（３．３Ｖ）が供給される。
また、各転送サイリスタＴ１〜Ｔ１２８のゲート端子Ｇ１〜Ｇ１２８は、各転送サイリスタＴ１〜Ｔ１２８に対応して設けられた抵抗Ｒ１〜Ｒ１２８をそれぞれ介して電源配線７１に接続され、ＧＮＤ端子に接続されている。そして、ＧＮＤ端子は、電源ライン１０６（図６参照）に接続され、ＧＮＤ電位（０Ｖ）が供給される。

奇数番目の転送サイリスタＴ１、Ｔ３、…、Ｔ１２７のカソード端子は、第１転送信号配線７２に接続され、転送電流制限抵抗Ｒ１Ａを介して第１転送信号φ１の入力端子であるφ１端子に接続されている。このφ１端子には、第１転送信号ライン１０７（図６参照）が接続され、第１転送信号φ１が供給される。
一方、偶数番目の転送サイリスタＴ２、Ｔ４、…、Ｔ１２８のカソード端子は、第２転送信号配線７３に接続され、転送電流制限抵抗Ｒ２Ａを介して第２転送信号φ２の入力端子であるφ２端子に接続されている。このφ２端子には、第２転送信号ライン１０８（図６参照）が接続され、第２転送信号φ２が供給される。

さらに、各転送サイリスタＴ１〜Ｔ１２８のゲート端子Ｇ１〜Ｇ１２８は、対応する発光サイリスタＬ１〜Ｌ１２８のゲート端子に、１対１でそれぞれ接続されている。ここでは、各発光サイリスタＬ１〜Ｌ１２８のゲート端子も、転送サイリスタＴ１〜Ｔ１２８のゲート端子Ｇ１〜Ｇ１２８と区別することなく、それぞれゲート端子Ｇ１〜Ｇ１２８と呼ぶ。また、ゲート端子Ｇ１〜Ｇ１２８をそれぞれ区別しないときは、ゲート端子Ｇと呼ぶ。

さらに、各転送サイリスタＴ１〜Ｔ１２７のそれぞれのゲート端子Ｇ１〜Ｇ１２７には、ダイオードＤ１〜Ｄ１２７のアノード端子がそれぞれ接続されている。そして、転送サイリスタＴ２〜Ｔ１２８のそれぞれのゲート端子Ｇ２〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２７のカソード端子がそれぞれ接続されている。すなわち、各ダイオードＤ１〜Ｄ１２７は、それぞれゲート端子Ｇ１〜Ｇ１２８を挟んで直列接続されている。

これに加え、転送サイリスタＴ１のゲート端子Ｇ１には、スタートダイオードＤｓのカソード端子が接続されている。一方、スタートダイオードＤｓのアノード端子は、第２転送信号配線７３に接続されている。これにより、スタートダイオードＤｓのアノード端子は、転送電流制限抵抗Ｒ２Ａを介して、第２転送信号φ２が供給される。

また、発光サイリスタＬ１〜Ｌ１２８のカソード端子は、第１点灯信号配線７４に接続され、φＩ１端子に接続されている。このφＩ１端子には、点灯信号ライン１０９（図６参照：発光チップＳ１における発光ブロックＢ１の場合は点灯信号ライン１０９＿１）が接続され、第１点灯信号φＩ１（図６参照：発光チップＳ１における発光ブロックＢ１の場合は第１点灯信号φＩ１＿１）が供給される。

なお、発光ブロックＢ２の発光サイリスタＬ１〜Ｌ１２８のカソード端子は、第２点灯信号配線７５に接続され、φＩ２端子に接続されている。このφＩ２端子には、点灯信号ライン１０９（図６参照：発光チップＳ１における発光ブロックＢ１の場合は点灯信号ライン１０９＿２）が接続され、第２点灯信号φＩ２（図６参照：発光チップＳ１における発光ブロックＢ２の場合は第２点灯信号φＩ２＿１）が供給される。
すなわち、発光チップＳ１において、発光ブロックＢ１とＢ２とでは、それぞれ異なる第１点灯信号φＩ１と第２点灯信号φＩ２とが供給される。

これに対して、発光チップＳ１において、発光ブロックＢ１とＢ２とで、電源配線７１、第１転送信号配線７２、第２転送信号配線７３は共通である。したがって、発光チップＳ１の２つの発光ブロックＢ１とＢ２とは、一組の第１転送信号φ１と第２転送信号φ２とによって、同期して並行に駆動される。

次に、発光部６３の動作について説明する。なお、発光部６３を構成する各発光チップＳ（Ｓ１〜Ｓ４０）には、図６に示したように、一組の第１転送信号φ１と第２転送信号φ２とが共通に供給されている。一方、各発光チップＳ（Ｓ１〜Ｓ４０）には、画像データに基づいて、発光チップＳのそれぞれに第１点灯信号φＩ１（φＩ１＿１〜φＩ１＿４０）と第２点灯信号φＩ２（φＩ２＿１〜φＩ２＿４０）とが個別に供給される。
すなわち、各発光チップＳ（Ｓ１〜Ｓ４０）は、第１点灯信号φＩ１および第２点灯信号φＩ２がそれぞれ異なるが、一組の第１転送信号φ１と第２転送信号φ２とが共通に供給され、同期して並行に駆動される。

したがって、発光部６３の動作については、第１点灯信号φＩ１および第２点灯信号φＩ２がそれぞれ異なるのみであるので、発光チップＳ１の動作を説明すれば足りる。さらに、発光チップＳ１の２つ発光ブロックＢ１とＢ２とでは、第１点灯信号φＩ１と第２点灯信号φＩ２とが異なるのみであるので、発光ブロックＢ１の動作を説明すれば足りる。以下では、発光ブロックＢ１を例として、発光部６３の動作を説明する。

図８は、発光チップＳ１の発光ブロックＢ１の動作を説明するためのタイミングチャートである。ここでは、時刻ａから時刻ｐへとアルファベット順に時刻が経過するとする。

図８では、発光ブロックＢ１の発光サイリスタＬ１〜Ｌ４を点灯制御する部分のみを示し、発光サイリスタＬ１〜Ｌ４のすべてを“点灯（オン）”させるとして説明する。

まず、発光ブロックＢ１を駆動する信号波形を説明する。
発光サイリスタＬ１〜Ｌ１２８は、後述するように、１個ずつ順に点灯／非点灯の制御（点灯制御）がされていく。このため、各発光サイリスタＬ１〜Ｌ４の点灯／非点灯が期間Ｔを周期として行われるとし、時刻ａから時刻ｄまでを発光サイリスタＬ１を点灯制御する期間Ｔ（Ｌ１）、時刻ｄから時刻ｈまでを発光サイリスタＬ２を点灯制御する期間Ｔ（Ｌ２）、時刻ｈから時刻ｌまでを発光サイリスタＬ３を点灯制御する期間Ｔ（Ｌ３）、そして時刻ｌから時刻ｐまでを発光サイリスタＬ４を点灯制御する期間Ｔ（Ｌ４）とする。

図８の期間Ｔ（Ｌ１）は、発光サイリスタＬ１を点灯制御する期間であるが、発光ブロックＢ１の駆動が開始される期間でもある。このため、期間Ｔ（Ｌ１）の信号波形は、それ以降の信号波形と異なっている。そこで、信号波形がこれ以降も周期的に繰り返すこととなる期間Ｔ（Ｌ３）および期間Ｔ（Ｌ４）の信号波形により、信号波形の概要を説明する。

第１転送信号φ１および第２転送信号φ２は、期間Ｔ（Ｌ３）と期間Ｔ（Ｌ４）とを加えた期間（２×Ｔ）を周期として繰り返す信号である。そこで、期間Ｔ（Ｌ３）と期間Ｔ（Ｌ４）とを加えた期間（時刻ｈから時刻ｐまで）を１単位として説明する。
第１転送信号φ１は、時刻ｈでハイレベル（以下、「Ｈ」と記す）からローレベル（以下、「Ｌ」と記す）に、時刻ｍで「Ｌ」から「Ｈ」に移行し、その他の期間は「Ｈ」である。
第２転送信号φ２は、時刻ｈで「Ｌ」であり、時刻ｉで「Ｌ」から「Ｈ」に移行し、時刻ｌで「Ｈ」から「Ｌ」に移行する。そして、時刻ｐでは「Ｌ」を維持する。
ここで、第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を期間Ｔに相当する期間だけ時間軸上を右にシフトした信号にあたる。
そして、期間Ｔ（Ｌ３）の開始時刻ｈから時刻ｉまでの期間と、期間Ｔ（Ｌ４）の開始時刻ｌから時刻ｍまでの期間は、第１転送信号φ１と第２転送信号φ２とは、共に「Ｌ」になっている。すなわち、期間Ｔの開始時刻においては、第１転送信号φ１と第２転送信号φ２とは、共に「Ｌ」になっている。

一方、第１点灯信号φＩ１は、期間Ｔを周期とする信号である。期間Ｔ（Ｌ３）では、時刻ｈで「Ｈ」で、時刻ｊで第１点灯信号φＩ１のローレベル（以下、「Ｌｅ」と記す）に、時刻ｋで「Ｌｅ」から「Ｈ」に移行し、期間Ｔ（Ｌ４）の開始時刻ｌでは「Ｈ」を維持する。そして、期間Ｔ（Ｌ４）では、時刻ｎで「Ｈ」から「Ｌ」に移行し、時刻ｏで「Ｌ」から「Ｈ」に移行する。
第１点灯信号φＩ１は、第１転送信号φ１または第２転送信号φ２のいずれか一方のみが「Ｌ」にある間（第１転送信号φ１では時刻ｉから時刻ｌ、第２転送信号φ２では時刻ｍから時刻ｐ）に、「Ｌｅ」になる。

以下では、図８に基づいて、図７を参照しつつ、発光ブロックＢ１を例に、発光ブロックＢの動作を説明する。

始めに、サイリスタのアノード端子の電位を基準として、サイリスタ（転送サイリスタおよび発光サイリスタ）の動作を説明する。サイリスタのカソード端子にしきい電圧より低い電位が印加されると、サイリスタはオン状態になる。サイリスタのしきい電圧は、ゲート端子Ｇの電位からｐｎ接合の拡散電位Ｖｄを引いた値で表される。
そして、サイリスタがオンすると、サイリスタのゲート端子Ｇの電位は、サイリスタのアノード端子の電位（アノード電位）となる。また、オン状態のサイリスタのカソード端子の電位は、ｐｎ接合の拡散電位Ｖｄになる。
一度、サイリスタがオン状態になると、カソード端子の電位が、サイリスタのオン状態を維持するに必要な電位以上になるまで、サイリスタはオン状態を維持する。例えば、カソード端子の電位とアノード端子の電位とを同じにすれば、サイリスタはオン状態を維持できずオフする。

発光ブロックＢ１に動作の開始を指示するとき（時刻ａ）、発光ブロックＢ１のＳＵＢ端子は「Ｈ」（Ｖｃｃ電位の３．３Ｖ）に、ＧＮＤ端子は「Ｌ」（０Ｖ）に設定される。そして、転送信号発生部１２０は、第１転送信号φ１、第２転送信号φ２を「Ｈ」に、点灯信号発生部１１０は、第１点灯信号φＩ１（φＩ１＿１〜φＩ１＿４０）と第２点灯信号φＩ２（φＩ２＿１〜φＩ２＿４０）を「Ｈ」に設定する。

すると、発光ブロックＢ１の転送サイリスタＴ１〜Ｔ１２８および発光サイリスタＬ１〜Ｌ１２８のアノード端子はＳＵＢ端子に接続されているので、「Ｈ」（３．３Ｖ）が供給される。一方、転送サイリスタＴ１〜Ｔ１２８のカソード端子はともに「Ｈ」（３．３Ｖ）に設定された第１転送信号φ１または第２転送信号φ２のいずれかに接続されている。したがって、転送サイリスタＴ１〜Ｔ１２８のアノード端子およびカソード端子は、ともに「Ｈ」であるので、転送サイリスタＴ１〜Ｔ１２８はオフ状態にある。同様に、発光サイリスタＬ１〜Ｌ１２８のカソード端子は「Ｈ」に設定された点灯信号φＩに接続されている。したがって、発光サイリスタＬ１〜Ｌ１２８のアノード端子およびカソード端子はともに「Ｈ」であるので、発光サイリスタＬ１〜Ｌ１２８はオフ状態にある。

一方、転送サイリスタＴおよび発光サイリスタＬのゲート端子Ｇ１〜Ｇ１２８は、それぞれ抵抗Ｒ１〜Ｒ１２８を介して「Ｌ」（ＧＮＤ電位の０Ｖ）になっている。
ゲート端子Ｇ１に接続されているスタートダイオードＤｓのカソード端子は、「Ｌ」になっている。一方、第２転送信号φ２に接続されているスタートダイオードＤｓのアノード端子は、「Ｈ」になっている。したがって、スタートダイオードＤｓは順バイアス状態になっている。
すると、ゲート端子Ｇ１の電位は、順バイアス状態のスタートダイオードＤｓにより、スタートダイオードＤｓのアノード端子の電位「Ｈ」（３．３Ｖ）からｐｎ接合の拡散電位Ｖｄを引いた値に設定される。例えば、ＧａＡｓの場合、拡散電位Ｖｄは１．５Ｖである。すると、ゲート端子Ｇ１の電位は１．８Ｖとなる。よって、転送サイリスタＴ１のしきい電圧は０．３Ｖである。

次に、ゲート端子Ｇ２は、ゲート端子Ｇ１とダイオードＤ１を介して接続されている。この結果、ゲート端子Ｇ２の電位は、ゲート端子Ｇ１の電位（１．８Ｖ）から、ｐｎ接合の拡散電位Ｖｄ（１．５Ｖ）を引いた０．３Ｖとなる。すると、転送サイリスタＴ２のしきい電圧は−１．２Ｖである。ゲート端子Ｇ３、…、Ｇ１２８には、ゲート端子Ｇ１の電位変化の影響は及ばず、０Ｖを維持している。よって、転送サイリスタＴ３、Ｔ４、…、Ｔ１２８のしきい電圧は、−１．５Ｖである。

なお、各発光サイリスタＬ１、Ｌ２、…、Ｌ１２８のそれぞれのゲート端子Ｇ１、Ｇ２、…、Ｇ１２８は各転送サイリスタＴ１、Ｔ２、…、Ｔ１２８のそれぞれのゲート端子Ｇ１、Ｇ２、…、Ｇ１２８と接続されている。したがって、発光サイリスタＬ１、Ｌ２、…、Ｌ１２８のしきい電圧もそれぞれのゲート端子Ｇ１、Ｇ２、…、Ｇ１２８が接続された転送サイリスタＴ１、Ｔ２、…、Ｔ１２８のしきい電圧と同じ値になっている。

次に、発光サイリスタＬ１を制御する期間Ｔ（Ｌ１）について説明する。
時刻ａにおいて、第１転送信号φ１が、「Ｈ」（３．３Ｖ）から「Ｌ」（０Ｖ）に移行する。すると、第１転送信号φ１がカソード端子に接続されている転送サイリスタＴ１は、しきい電圧が０．３Ｖであるので、オンする。
しかし、第１転送信号φ１がカソード端子に接続された転送サイリスタＴ３は、しきい電圧は−１．５Ｖであるので、オンすることができない。
すなわち、時刻ａにおいて、オンできるのは、転送サイリスタＴ１に限られる。
なお、時刻ａにおいて、第２転送信号φ２は、「Ｈ」に維持されているので、転送サイリスタＴ２、Ｔ４、…、Ｔ１２８もオンすることができない。

転送サイリスタＴ１がオンすると、ゲート端子Ｇ１の電位は、アノード端子の電位である「Ｈ」（３．３Ｖ）まで上昇する。すると、ダイオードＤ１がさらに強い順方向バイアス状態になる。そして、ゲート端子Ｇ２の電位は１．８Ｖになる。これにより、転送サイリスタＴ２のしきい電圧が０．３Ｖになる。

一方、発光サイリスタＬ１のゲート端子Ｇ１は、前述したように、転送サイリスタＴ１のゲート端子Ｇ１であるので、３．３Ｖになっている。そして、発光サイリスタＬ１のしきい電圧は１．８Ｖである。
一方、発光サイリスタＬ２のゲート端子Ｇ２の電位（転送サイリスタＴ２のゲート端子Ｇ２の電位に等しい）は１．３Ｖであるので、発光サイリスタＬ２のしきい電圧は０．３Ｖになっている。そして、発光サイリスタＬ３のゲート端子Ｇ３の電位は０．３Ｖであるので、発光サイリスタＬ３のしきい電圧は−１．２Ｖになっている。それ以降の発光サイリスタＬ４、…、Ｌ１２８のゲート端子の電位は０Ｖであるので、発光サイリスタＬ４以降のしきい電圧は−１．５Ｖである。

したがって、第１点灯信号φＩ１の電位を、１．８Ｖと０．３Ｖとの間の電位とすることにより、発光サイリスタＬ１のみを点灯させうる。ここで、１．８Ｖと０．３Ｖとの間の電位を「Ｌｅ」とする。

そして、時刻ｃにおいて、第１点灯信号φＩ１の電位を「Ｈ」（３．３Ｖ）に戻す。すると、発光サイリスタＬ１のアノード端子とカソード端子の電位が同じになるため、発光サイリスタＬ１は消灯する。
このとき、転送サイリスタＴ１はオン状態を維持している。

次に、発光サイリスタＬ２を制御する期間Ｔ（Ｌ２）について説明する。
前述したように、転送サイリスタＴ２のしきい電圧は、０．３Ｖになっている。
そこで、時刻ｄにおいて、第２転送信号φ２を、転送サイリスタＴ２のしきい電圧の０．３Ｖより低い「Ｌ」（０Ｖ）にすると、転送サイリスタＴ２がオンする。これにより、ゲート端子Ｇ２の電位は３．３Ｖになる。すると、転送サイリスタＴ３のゲート端子Ｇ３の電位が、ダイオードＤ２を介して、０．３Ｖになる。
しかし、第１転送信号配線７２の電位は、オン状態の転送サイリスタＴ１により、１．８Ｖに固定されているため、転送サイリスタＴ３はオンしない。
さらに、転送サイリスタＴ２がオン状態になると、ゲート端子Ｇ２の電位は３．３Ｖになる。すると、発光サイリスタＬ２のしきい電圧は１．８Ｖになる。
なお、時刻ｄでは、転送サイリスタＴ１はオン状態を維持している。

そして、時刻ｅにおいて、第１転送信号φ１を「Ｈ」にすると、転送サイリスタＴ１のアノード端子とカソード端子とがともに「Ｈ」になるため、もはや転送サイリスタＴ１はオン状態を維持できずオフする。ゲート端子Ｇ１の電位は、「Ｈ」（３．３Ｖ）からＧＮＤ電位の「Ｌ」（０Ｖ）になる。このとき、ゲート端子Ｇ２の電位は「Ｈ」（３．３Ｖ）であるので、ダイオードＤ１が逆バイアス状態になる。
また、転送サイリスタＴ３のカソード端子も「Ｈ」になるため、転送サイリスタＴ３のアノード端子とカソード端子は共に「Ｈ」になる。このため、転送サイリスタＴ３はオンしない。

そこで、時刻ｆで、第１点灯信号φＩ１を「Ｌｅ」（０．３Ｖと１．８Ｖとの間の電位）にすると、発光サイリスタＬ２のみが点灯し、他の発光サイリスタＬ１、Ｌ３、…、Ｌ１２８は点灯しない。このとき、転送サイリスタＴ２がオン状態を維持している。

次に、時刻ｇにおいて、第１点灯信号φＩ１を「Ｈ」にすると、発光サイリスタＬ２のアノード端子の電位とカソード端子の電位がともに「Ｈ」になるので、発光サイリスタＬ２はもはや点灯を維持することができず消灯する。この時刻において、転送サイリスタＴ２はオン状態を維持している。

次に、発光サイリスタＬ３を制御する期間Ｔ（Ｌ３）について説明する。
時刻ｈでは、前述したように、転送サイリスタＴ３のゲート端子Ｇ３の電位が１．８Ｖで、しきい電圧が０．３Ｖになっている。そこで、第１転送信号φ１をＬ（０Ｖ）にすると、転送サイリスタＴ３がオンする。すると、転送サイリスタＴ３のゲート端子Ｇ３は３．３Ｖになり、転送サイリスタＴ４のゲート端子Ｇ４の電位は、ダイオードＤ３を介して、１．８Ｖになる。このとき、転送サイリスタＴ２とＴ３とはともにオン状態になっている。
そして、時刻ｉにおいて、第２転送信号φ２を「Ｈ」にすると、転送サイリスタＴ２のアノード端子の電位とカソード端子の電位がともに「Ｈ」になるので、転送サイリスタＴ２はもはやオン状態を維持できず、オフする。

このとき、ゲート端子Ｇ３の電位が３．３Ｖであることから発光サイリスタＬ３のしきい電圧が１．８Ｖとなる。そこで、時刻ｊにおいて、第１点灯信号φＩ１を「Ｌｅ」にすると、発光サイリスタＬ３が点灯する。
そして、時刻ｋにおいて、第１点灯信号φＩ１を「Ｈ」にすると、発光サイリスタＬ３のアノード端子の電位とカソード端子の電位がともに「Ｈ」になるので、発光サイリスタＬ３はもはや点灯を維持することができず消灯する。
こののち、時刻ｌから始まる期間Ｔ（Ｌ４）では、時刻ｄから始まる期間Ｔ（Ｌ２）と同様な操作となる。すなわち、これ以降は、期間Ｔ（Ｌ２）とＴ（Ｌ３）とを順に繰り返すように操作すればよい。

以上説明したように、一方の転送信号（第１転送信号φ１または第２転送信号φ２）により１つの転送サイリスタＴがオン状態になると、そのゲート端子Ｇの電位が「Ｈ」になる。これにより、順バイアス状態になったダイオードＤに接続された転送サイリスタＴ（番号が１だけ大きい転送サイリスタＴ）のゲート端子Ｇの電位が変化し、しきい電圧の値が小さくなる。そして、他方の転送信号（第１転送信号φ１または第２転送信号φ２）により、その転送サイリスタＴ（番号が１だけ大きい転送サイリスタＴ）をオンする。このようにして、第１転送信号φ１および第２転送信号φ２の組み合わせにより、小さい番号の転送サイリスタＴから大きい番号の転送サイリスタＴへとオン状態が伝搬（転送）されていく。
そして、転送サイリスタＴのゲート端子Ｇの電位の変化とともに、ゲート端子Ｇに接続された発光サイリスタＬのしきい電圧の値が小さくなる。そこで、画像データに基づいて第１点灯信号φＩ１（または第２点灯信号φＩ２）を「Ｌｅ」にして“点灯”に設定したり、「Ｈ」のままとして“非点灯”としたりすることで、発光サイリスタＬの点灯／非点灯を制御しうる。

以上、発光ブロックＢ１の動作を説明した。前述したように、発光チップＳ１を構成する発光ブロックＢ１およびＢ２は、一組の第１転送信号φ１と第２転送信号φ２とにより、同期して並行に駆動され、画像データに基づいた第１点灯信号φＩ１と第２点灯信号φＩ２とが発光ブロックＢ１およびＢ２に別々に送信されるので、それぞれの発光サイリスタＬ１〜Ｌ１２８の点灯／非点灯が個別に制御される。
さらに、発光部６３を構成する発光チップＳ（Ｓ１〜Ｓ４０）においても、一組の第１転送信号φ１と第２転送信号φ２とにより、同期して並行に駆動される。そして、各発光チップＳ（Ｓ１〜Ｓ４０）に、画像データに基づいた第１点灯信号φＩ１（φＩ１＿１〜φＩ１＿４０）と第２点灯信号φＩ２（φＩ２＿１〜φＩ２＿４０）とが別々に供給されるので、発光チップＳ（Ｓ１〜Ｓ４０）のそれぞれの発光ブロックＢ１およびＢ２の発光サイリスタＬ１〜Ｌ１２８の点灯／非点灯が個別に制御される。

以下では、本実施の形態において、バイパスコンデンサＣの充放電によるノイズの発生が抑制される理由について説明する。
電気回路（ＬＳＩ）、特にデジタル回路では、信号の変化時に大電流が流れて、電源からの電流供給が間に合わず、電源電圧の低下を生じる。この結果、電気回路（ＬＳＩ）の誤動作が引き起こされる。そこで、これを防止するため、電気回路（ＬＳＩ）の近傍に設けたバイパスコンデンサに一定の電荷を蓄積し、瞬時の電流供給を賄っている。
このとき、バイパスコンデンサは、信号の変化時毎に充放電を繰り返す。バイパスコンデンサの充放電に伴って電流が流れるため、磁界が発生する。そして、磁界が時間的に変化することにより、バイパスコンデンサの周囲の回路に逆起電力を誘発する。
この逆起電力は、電気回路（ＬＳＩ）に対してノイズ（電磁ノイズ）となる。そして、このノイズは、電気回路（ＬＳＩ）の誤動作を生じさせる。

さて、本実施の形態が適用される発光装置６５では、発光チップＳ（Ｓ１〜Ｓ４０）は、一組の第１転送信号φ１と第２転送信号φ２とで、同期して並行に駆動される。すると、それぞれの発光チップＳ（Ｓ１〜Ｓ４０）において、電流が流れることによる電源電位の変動が生じるタイミングが重なる（同時に起こる）ことが考えられる。すると、バイパスコンデンサＣの充放電のタイミングも重なることになる。
すると、それぞれのバイパスコンデンサＣの充放電により生じる磁界が重畳され、大きな逆起電力を誘発し、例えば、信号発生回路１００などの電気回路に誤動作を生じさせるノイズとなることが考えられる。

特に、発光装置６５は、図３（ａ）に示したように、複数の発光チップＳを、回路基板６２の長手方向に一次元的に配列して構成されている。したがって、複数のバイパスコンデンサＣは、図３（ｂ）に示したように、発光チップＳの配列に沿って、発光チップＳのＧＮＤ端子に供給されるＧＮＤ電位と、ＳＵＢ端子に供給されるＶｃｃ電位の変動を抑制するように設けられている。

図９は、本実施の形態が適用される発光装置６５のバイパスコンデンサＣの充放電において発生する磁界を説明するための等価回路である。図９（ａ）は、バイパスコンデンサＣを充電するように電流が流れる場合、図９（ｂ）は、バイパスコンデンサＣが放電するように電流が流れる場合を示している。
図９（ａ）および（ｂ）は、図５と同様に、バイパスコンデンサＣ２〜Ｃ５の部分を例として説明した図である。図９（ａ）および（ｂ）は、図３（ｂ）と同様に、回路基板６２の裏面から見たとした場合の等価回路である。

図９（ａ）および（ｂ）に示すように、回路基板６２のＶｃｃ層３０２を図中上側に一本の配線（Ｖｃｃ）として表し、ＧＮＤ層３０３を図中下側に一本の配線（ＧＮＤ）として表している。隣り合って配置されたそれぞれのバイパスコンデンサＣは、物理的には並列しているが、それらの電極（ＧＮＤ極２０１とＶｃｃ極２０２）は互い違いに配置されている。

図９（ａ）によって、バイパスコンデンサＣが充電される場合を説明する。
バイパスコンデンサＣを充電する場合には、Ｖｃｃ側からバイパスコンデンサＣへ向かって電流が流れる。このとき、バイパスコンデンサＣ２およびＣ４では、図の上から下へそれぞれ電流Ｉ２ｃとＩ４ｃとが流れる。そして、バイパスコンデンサＣ２およびＣ４の回りに、電流の向きに対して右回りの磁界Ｈを形成する。この結果、回路基板６２の内部（紙面に対して奥側）に、回路基板６２の長手方向に右向きの磁界Ｈ２ｃとＨ４ｃとを発生する。
一方、バイパスコンデンサＣ３およびＣ５では、逆に、図の下から上へ電流Ｉ３ｃとＩ５ｃとがそれぞれ流れる。この結果、回路基板６２の内部において、回路基板６２の長手方向に左向きの磁界Ｈ３ｃとＨ５ｃとを発生する。
磁界Ｈ２ｃおよびＨ４ｃの向きと、磁界Ｈ３ｃおよびＨ５ｃの向きとは、逆向きである。

前述したように、発光チップＳ（Ｓ１〜Ｓ４０）は、一組の第１転送信号φ１と第２転送信号φ２とで同期して並行に駆動されている。このことから、バイパスコンデンサＣを充電する電流の大きさは、バイパスコンデンサＣ間での差が小さいと考えられる。すると、発生する磁界の大きさも差が小さい。この結果、隣り合うバイパスコンデンサＣ間で回路基板６２の長手方向に発生する磁界は互いに打ち消し合えることになる。例えば、磁界Ｈ２ｃとＨ３ｃ、磁界Ｈ４ｃとＨ５ｃは互いに打ち消し合える。

図９（ｂ）によって、バイパスコンデンサＣが放電される場合を説明する。
放電の場合は、バイパスコンデンサＣからＶｃｃ側に向かって電流が流れる。すなわち、電流（Ｉ２ｄ〜Ｉ５ｄ）は、充電の場合の電流（Ｉ２ｃ〜Ｉ５ｃ）と、それぞれ流れる向きが逆になる。すると、電流によって作られる磁界Ｈの向きが逆になり、さらに、回路基板６２の内部の磁界の向き（Ｈ２ｄ〜Ｈ５ｄ）がそれぞれ逆になる。
しかし、磁界Ｈ２ｄ〜Ｈ５ｄは、充電の場合と同様に、隣接するバイパスコンデンサＣ間でそれぞれ互いに打ち消し合える関係になっている。
したがって、本実施の形態では、バイパスコンデンサＣの発生する磁界が打ち消し合える関係になっているので、信号発生回路１００などの電気回路に発生する逆起電力を低減し、ノイズの発生を抑制しうる。

図１０は、本実施の形態が適用されない発光装置６５のバイパスコンデンサＣの充放電において発生する磁界を説明するための等価回路である。図１０（ａ）は、バイパスコンデンサＣを充電するように電流が流れる場合、図１０（ｂ）は、バイパスコンデンサＣが放電するように電流が流れる場合を示している。なお、図１０（ａ）および（ｂ）は、図５と同様に、バイパスコンデンサＣ２〜Ｃ５の部分を例として説明した図である。そして、図１０（ａ）および（ｂ）は、図３（ｂ）と同様に、回路基板６２の裏面から見たとした場合の等価回路である。

図１０（ａ）および（ｂ）は、図９と同様に、回路基板６２のＶｃｃ層３０２を図中上側に一本の配線（Ｖｃｃ）として表し、ＧＮＤ層３０３を図中下側に一本の配線（ＧＮＤ）として表している。すると、隣り合って配置されたそれぞれのバイパスコンデンサＣは、物理的に並列するとともに、それらのＧＮＤ極２０１とＶｃｃ極２０２とも同じ側に揃って配置されている。

図１０（ａ）によって、バイパスコンデンサＣが充電される場合を説明する。
バイパスコンデンサＣを充電する場合には、Ｖｃｃ側からバイパスコンデンサＣへ向かって電流が流れる。このとき、バイパスコンデンサＣ２〜Ｃ５に同じ向き（図の上から下へ）の電流Ｉ２ｃ〜Ｉ５ｃが流れる。そして、これらの電流によって発生する磁界Ｈの向きも同じになる。すると、回路基板６２の内部（紙面に対して奥側）に、回路基板６２の長手方向の右向きの磁界（Ｈ２ｃ〜Ｈ５ｃ）を発生する。これらの磁界（Ｈ２ｃ〜Ｈ５ｃ）は、同じ向きのため、互いに打ち消し合うことなく、合成されて、図中右向きの磁界Ｈｃを発生する。

図１０（ｂ）によって、バイパスコンデンサＣが放電される場合を説明する。
放電の場合は、バイパスコンデンサＣからＶｃｃ側に向かって電流が流れる。すなわち、電流（Ｉ２ｄ〜Ｉ５ｄ）は、充電の場合の電流（Ｉ２ｃ〜Ｉ５ｃ）と、それぞれ流れる向きが逆になる。すなわち、バイパスコンデンサＣ２〜Ｃ５に同じ向き（図の下から上へ）の電流Ｉ２ｄ〜Ｉ５ｄが流れる。そして、これらの電流によって発生する磁界Ｈの向きは充電の場合とは逆になるが、バイパスコンデンサＣ２〜Ｃ５で同じになる。そして、回路基板６２の内部（紙面に対して奥側）に、回路基板６２の長手方向の左向きの磁界（Ｈ２ｄ〜Ｈ５ｄ）を発生する。これらの磁界（Ｈ２ｄ〜Ｈ５ｄ）は、同じ向きのため、互いに打ち消し合うことなく、合成されて、図中左向きの磁界Ｈｄを発生する。
すなわち、本実施の形態が適用されない発光装置６５においては、バイパスコンデンサＣが充電と放電を繰り返す毎に、回路基板６２の長手方向に、右向きの磁界Ｈｃと左向きの磁界Ｈｄとを発生する。磁界のこのような時間的変化により、信号発生回路１００などの電気回路に逆起電力を誘発し、ノイズが生じることになる。

以上説明したように、本実施の形態では、隣り合うバイパスコンデンサＣにおいて、それぞれＧＮＤ極２０１とＶｃｃ極２０２とが、互い違いに配列されている。このため、バイパスコンデンサＣの充放電により、回路基板６２の内部の長手方向に発生する磁界は、隣接するバイパスコンデンサＣ間で打ち消し合う。この結果、磁界の時間的変化により信号発生回路１００などの電気回路に誘発される逆起電力の低減し、ノイズ（電磁ノイズ）の発生を抑制しうる。

なお、本実施の形態においては、２１個のバイパスコンデンサＣのＧＮＤ極２０１とＶｃｃ極２０２が、隣接するバイパスコンデンサＣ間で互い違いになるように設けられている。すべてのバイパスコンデンサＣがＧＮＤ極２０１とＶｃｃ極２０２とが、隣接するバイパスコンデンサＣ間で互い違いになるように設けられていると、大きな効果が得られる。しかし、すべてのバイパスコンデンサＣが互い違いに設けられていなくてもよい。
例えば、部分的に、同じ向きのバイパスコンデンサＣが並列に配置されてもよい。
さらに、２個の発光チップＳ当たり１個のバイパスコンデンサＣを設けたが、１個の発光チップＳ当たり１個としてもよい。また、バイパスコンデンサＣを発光チップＳの数と無関係に設けてもよい。
さらに、発光装置６５において、バイパスコンデンサＣを規則的な間隔で設けなくともよく、信号発生回路１００やコネクタの設けられる部分を避けて配置してもよい。

本実施の形態においては、バイパスコンデンサＣを１個ずつ配列したが、同じ向きの複数のバイパスコンデンサＣを組にして配列してもよい。
また、本実施の形態では、バイパスコンデンサＣをセラミックコンデンサとしたが、タンタルコンデンサ、フィルムコンデンサ、電解コンデンサなどとしてもよい。

さらに、発光チップＳには発光サイリスタＬを用いたが、発光ダイオードや有機エレクトロルミネンセンス素子や無機エレクトロルミネンセンス素子を用いたものであってもよい。

１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、６５…発光装置、１００…信号発生回路、１１０…点灯信号発生部、１２０…転送信号発生部、２０１…接地（ＧＮＤ）極、２０２…電源（Ｖｃｃ）極、φ１…第１転送信号、φ２…第２転送信号、φＩ１＿１〜φＩ１＿４０…第１点灯信号、φＩ２＿１〜φＩ２＿４０…第２点灯信号、Ｓ１〜Ｓ４０…発光チップ、Ｃ１〜Ｃ２１…バイパスコンデンサ、Ｔ１〜Ｔ１２８…転送サイリスタ、Ｌ１〜Ｌ１２８…発光サイリスタ、Ｄ１〜Ｄ１２７…ダイオード、Ｒ１〜Ｒ１２８…抵抗

Claims (5)

1. 基板と、
   それぞれが、前記基板の長手方向に一次元的に配列され、第１の電位と第２の電位とに接続され、並行して駆動される、複数の発光チップと、
   それぞれが、第１の電極と第２の電極とを有し、前記第１の電位に接続される当該第１の電極と前記第２の電位に接続される当該第２の電極とを前記基板の短手方向に並ばせ、隣接するコンデンサ間において当該第１の電極と当該第２の電極とが互い違いになるように当該基板の長手方向に、前記複数の発光チップの配列に沿って配列される、複数のコンデンサと
   を有することを特徴とする発光装置。
2. 前記複数の発光チップは、前記基板の表面に設けられ、前記複数のコンデンサは、当該基板の裏面に設けられたことを特徴とする請求項１に記載の発光装置。
3. 前記複数の発光チップは、それぞれが複数の発光サイリスタを一次元に配列した自己走査型発光素子アレイを搭載し、同期して駆動されることを特徴とする請求項１または２に記載の発光装置。
4. 基板と、それぞれが、当該基板の長手方向に一次元的に配列され、第１の電位と第２の電位とに接続され、並行して駆動される、複数の発光チップと、それぞれが、第１の電極と第２の電極とを有し、当該第１の電位に接続される当該第１の電極と当該第２の電位に接続される当該第２の電極とを当該基板の短手方向に並ばせ、隣接するコンデンサ間において当該第１の電極と当該第２の電極とが互い違いになるように当該基板の長手方向に、当該複数の発光チップの配列に沿って配列される、複数のコンデンサとを有する発光装置を備え、像保持体を露光する露光手段と、
   前記発光装置から照射される光を前記像保持体に結像させる光学手段と
   を備えたことを特徴とするプリントヘッド。
5. 像保持体を帯電する帯電手段と、
   基板と、それぞれが、当該基板の長手方向に一次元的に配列され、第１の電位と第２の電位とに接続され、並行して駆動される、複数の発光チップと、それぞれが、第１の電極と第２の電極とを有し、当該第１の電位に接続される当該第１の電極と当該第２の電位に接続される当該第２の電極とを当該基板の短手方向に並ばせ、隣接するコンデンサ間において当該第１の電極と当該第２の電極とが互い違いになるように当該基板の長手方向に、当該複数の発光チップの配列に沿って配列される、複数のコンデンサとを有する発光装置を備え、前記像保持体を露光する露光手段と、
   前記露光手段から照射される光を前記像保持体上に結像させる光学手段と、
   前記像保持体に形成された静電潜像を現像する現像手段と、
   前記像保持体に現像された画像を被転写体に転写する転写手段と
   を備えたことを特徴とする画像形成装置。

Images