JP2003229672A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003229672A
JP2003229672A JP2002345281A JP2002345281A JP2003229672A JP 2003229672 A JP2003229672 A JP 2003229672A JP 2002345281 A JP2002345281 A JP 2002345281A JP 2002345281 A JP2002345281 A JP 2002345281A JP 2003229672 A JP2003229672 A JP 2003229672A
Authority
JP
Japan
Prior art keywords
capacitor
surface side
wiring board
main surface
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002345281A
Other languages
English (en)
Inventor
Sumio Ota
純雄 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002345281A priority Critical patent/JP2003229672A/ja
Publication of JP2003229672A publication Critical patent/JP2003229672A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 配線基板の主面側に搭載した電子部品と裏面
側に搭載したチップコンデンサとの接続を容易とした配
線基板を提供する。 【解決手段】 配線基板100は、コア基板110と樹
脂絶縁層122との層間136に第1ベタ導体層126
を形成し、第1ビア導体132bと第1ベタ導体層12
6と第1スルーホール導体112bとによって、第1バ
ンプ134bとチップコンデンサ113の第1コンデン
サ端子115bとを接続させる。また、樹脂絶縁層12
2と樹脂絶縁層123との層間137に第2ベタ導体層
127を形成し、第2ビア導体132cと第2ベタ導体
層127と第2コンデンサ側ビア導体131及び第2ス
ルーホール導体112cとによって、第2バンプ134
cとチップコンデンサ113の第2コンデンサ端子11
5cとを接続させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、チップコンデンサ
を裏面側に搭載する配線基板に関する。
【0002】
【従来の技術】集積回路技術の進歩によりますますIC
チップの動作が高速化されているが、それに伴い、電源
配線等にノイズが重畳されて、誤動作を引き起こすこと
がある。そこで、従来より、ノイズ除去のため、配線基
板の主面あるいは裏面に、チップコンデンサを搭載する
ことが提案されている(例えば、特許文献1参照)。さ
らに、搭載するチップコンデンサは1つとは限らず、例
えば、図13に示すように、ICチップ1を搭載する配
線基板2の主面2bあるいは裏面2cに、複数のチップ
コンデンサ3を搭載することもある。これらの配線基板
では、チップコンデンサ3の2つの電極とそれぞれ接続
するコンデンサ接続配線4を配線基板2の内部に設け、
コンデンサ接続配線4及びフリップチップパッド5を経
由してチップコンデンサ3をICチップ1の電源端子や
接地端子に接続することが行われている(図13参
照)。
【0003】
【特許文献1】特開2001−237137号公報(第
1図)
【0004】
【発明が解決しようとする課題】しかしながら、上記の
手法では、配線基板2内にチップコンデンサ3と接続す
るコンデンサ接続配線4を引き回す必要がある。ICチ
ップ1の端子配置などが変更になるとコンデンサ接続配
線4を含めた配線全体を設計し直す必要があった。特に
集積度の高いICチップなどでは、多数の電源端子や接
地端子を形成することが多く、引き回しが複雑になりや
すい。さらに、多数のチップコンデンサを搭載したい場
合、あるいは多数の端子を有するチップコンデンサに接
続したい場合などにも、配線の引き回しが複雑になりや
すい。本発明は、かかる問題点に鑑みてなされたもので
あって、配線基板の主面側に搭載した電子部品と裏面側
に搭載したチップコンデンサとの接続を容易とした配線
基板を提供することを目的とする。
【0005】
【課題を解決するための手段、作用及び効果】その解決
手段は、主面と裏面とを有する配線基板であって、コア
基板と、上記コア基板の上記主面側に複数積層された樹
脂絶縁層と、を備え、上記コア基板の上記裏面側に裏面
絶縁層が無いか、上記主面側に複数積層された上記樹脂
絶縁層より少ない層数の上記裏面絶縁層を有し、上記主
面側に形成され、この主面上に搭載する電子部品の端子
と接続可能な複数の接続端子であって、共通第1電位と
される多数の第1接続端子、及び共通第2電位とされる
多数の第2接続端子を含む接続端子と、上記裏面側に露
出して搭載され、一方の電極が共通第1電位に、他方の
電極が共通第2電位にそれぞれ接続されることが予定さ
れ、上記一方の電極に接続する少なくとも1つの第1コ
ンデンサ端子、及び上記他方の電極に接続する少なくと
も1つの第2コンデンサ端子、を有する少なくとも1つ
のチップコンデンサと、上記コア基板と上記樹脂絶縁層
との間、または上記樹脂絶縁層同士の層間のいずれかに
形成される第1変換導体層と、上記第1変換導体層と上
記接続端子との間に介在し、上記樹脂絶縁層同士の層間
に形成される第2変換導体層と、上記第1接続端子から
それぞれ上記配線基板の裏面側に向かって延び、上記第
2変換導体層とはそれぞれ絶縁しつつ、上記第1変換導
体層とそれぞれ電気的に接続する第1主面側接続配線
と、上記第2接続端子からそれぞれ上記配線基板の裏面
側に向かって延び、上記第2変換導体層とそれぞれ電気
的に接続する第2主面側接続配線と、上記第1コンデン
サ端子から上記配線基板の主面側に向かって延び、上記
第1変換導体層に接続する第1コンデンサ側接続配線
と、上記第2コンデンサ端子から上記配線基板の主面側
に向かって延び、上記第1変換導体層とは絶縁しつつ、
上記第2変換導体層に接続する第2コンデンサ側接続配
線と、を備える配線基板である。
【0006】本発明の配線基板は、コア基板の主面側に
複数の樹脂絶縁層を積層する一方、裏面側には裏面絶縁
層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する
配線基板である。このため、この配線基板は、裏面絶縁
層を無くし、あるいは少なくできた分、安価である。ま
た、両面積層配線基板と比較して、本発明の配線基板
は、裏面絶縁層を無くし、あるいは少なくできた分、I
Cチップ等を接続する第1,2接続端子と裏面側に搭載
するチップコンデンサの第1,2コンデンサ端子との距
離が短くすることができる。さらには、主面上に搭載す
るICチップと裏面側に搭載するチップコンデンサとの
距離を短くすることができる。従って、本発明の配線基
板は、両面積層配線基板と比較して、短い経路でICチ
ップ等を接続する第1,2接続端子と裏面側に搭載する
チップコンデンサの第1,2コンデンサ端子とを接続す
ることが可能になり、これらの経路で発生する抵抗やイ
ンダクタンスを低減することが可能になる。
【0007】また、本発明の配線基板は、第1,第2接
続端子とチップコンデンサとの間に形成される第1,第
2変換導体層を有し、この第1,第2変換導体層と第
1,第2接続端子とは、第1,第2主面側接続配線で接
続されている。また、第1,第2変換導体層と第1,第
2コンデンサ端子とは、第1,第2コンデンサ側接続配
線で接続されている。つまり、第1,第2変換導体層の
存在によって、第1,第2主面側接続配線と第1,第2
コンデンサ側接続配線との位置関係の規制が無くなり、
互いの位置を容易に変換することができる。
【0008】例えば、第1主面側接続配線は共通する第
1変換導体層に接続していれば、第1コンデンサ側接続
配線が第1変換導体層と接続している位置に拘わらず、
第1コンデンサ側接続配線と接続することができ、結果
として、第1接続端子とチップコンデンサの第1コンデ
ンサ端子とを容易に接続することができる。第2変換導
体層についても同様である。また、第1,第2主面側接
続配線や第1,第2コンデンサ側接続配線の形成位置の
選択や引き回しが容易になり、より短い経路で第1接続
端子と第1コンデンサ端子とを接続し、第2接続端子と
第2コンデンサ端子とを接続することができ、これらの
経路で発生するインダクタンスを抑制することができ
る。さらに、第1,第2変換導体層の存在によって、こ
れらがない場合に比して、上述の経路において発生する
抵抗をも下げることが可能となる。
【0009】さらに、第1,第2接続端子と第1,第2
コンデンサ端子とを結ぶ接続配線は、並列な経路が多い
ほど、抵抗値やインダクタンスを抑えることができる。
従って、第1,第2変換導体層から見て、これらに接続
する、第1,第2接続端子の数と第1,第2コンデンサ
端子の数とを比較し、数の少ない側の接続配線を短くす
る方が抵抗やインダクタンスに関して有利となる。この
ため、第1,第2コンデンサ端子の数よりも、第1,第
2接続端子の数の方が多い場合には、第1,第2変換導
体層をできるだけ第1,第2コンデンサ端子近く、つま
りチップコンデンサの近くに配置するのが好ましくな
る。従って、本発明の配線基板は、第1,第2コンデン
サ端子の数よりも、第1,第2接続端子の数の方が多い
ため、第1変換導体層をコア基板上に、第2変換導体層
をコア基板に最も近い樹脂絶縁層上に形成すると良い。
【0010】なお、コア基板の材質としては、エポキシ
樹脂、ポリイミド樹脂、BT樹脂、PTFE樹脂、PP
E樹脂などの樹脂や、これらの樹脂とガラス繊維やポリ
エステル繊維などの繊維との複合材料、三次元網目構造
のフッ素樹脂にエポキシ樹脂などを含浸させた樹脂複合
材料が挙げられる。あるいは、アルミナ、ムライト、窒
化アルミニウム、ガラスセラミック、低温焼成セラミッ
ク(約1000℃以下の比較的低温で焼成可能なセラミ
ック等)などのセラミックや、これらのセラミックと上
述の樹脂や複合材料とを組み合わせたものを用いても良
い。
【0011】さらに、上記配線基板であって、前記第1
主面側接続配線は、前記第1接続端子からそれぞれ上記
配線基板の厚さ方向裏面側に向かって真っ直ぐ延び、前
記樹脂絶縁層を貫通し、前記第2変換導体層とはそれぞ
れ絶縁しつつ、前記第1変換導体層とそれぞれ電気的に
接続する第1主面側貫通導体であり、前記第2主面側接
続配線は、前記第2接続端子からそれぞれ上記配線基板
の厚さ方向裏面側に向かって真っ直ぐ延び、前記樹脂絶
縁層を貫通し、上記第2変換導体層とそれぞれ電気的に
接続する第2主面側貫通導体であり、前記第1コンデン
サ側接続配線は、前記チップコンデンサの前記第1コン
デンサ端子からそれぞれ上記配線基板の厚さ方向主面側
に向かって真っ直ぐ延び、前記コア基板、または上記コ
ア基板及び前記樹脂絶縁層を貫通し、上記第1変換導体
層に接続する第1コンデンサ側貫通導体であり、前記第
2コンデンサ側接続配線は、上記チップコンデンサの前
記第2コンデンサ端子からそれぞれ上記配線基板の厚さ
方向主面側に向かって真っ直ぐ延び、上記コア基板及び
上記樹脂絶縁層を貫通し、上記第1変換導体層とはそれ
ぞれ絶縁しつつ、上記第2変換導体層に接続する第2コ
ンデンサ側貫通導体である配線基板とすると良い。
【0012】本発明の配線基板は、第1,第2変換導体
層と第1,第2接続端子とは、配線基板の厚さ方向裏面
側に向かって真っ直ぐ延びる第1,第2主面側貫通導体
で接続されている。また、第1,第2変換導体層と第
1,第2コンデンサ端子とは、配線基板の厚さ方向主面
側に向かって真っ直ぐ延びる第1,第2コンデンサ側貫
通導体で接続されている。このような接続方法は、前記
のような第1,第2主面側接続配線や第1,第2コンデ
ンサ側接続配線で接続する方法と比較して、形成位置の
選択や引き回しがさらに容易である。このため、さらに
短い経路で第1接続端子と第1コンデンサ端子とを、第
2接続端子と第2コンデンサ端子とを接続することがで
き、これらの経路で発生するインダクタンスや抵抗をさ
らに抑制することができる。
【0013】さらに、他の解決手段は、主面と裏面とを
有する配線基板であって、上記裏面側に開口する凹部を
有するコア基板と、上記コア基板の上記主面側に複数積
層された樹脂絶縁層と、を備え、上記コア基板の上記裏
面側に裏面絶縁層が無いか、上記主面側に複数積層され
た上記樹脂絶縁層より少ない層数の上記裏面絶縁層を有
し、上記主面側に形成され、この主面上に搭載する電子
部品の端子と接続可能な複数の接続端子であって、共通
第1電位とされる多数の第1接続端子、及び共通第2電
位とされる多数の第2接続端子を含む接続端子と、上記
凹部内に搭載され、一方の電極が共通第1電位に、他方
の電極が共通第2電位にそれぞれ接続されることが予定
され、上記一方の電極に接続する少なくとも1つの第1
コンデンサ端子、及び上記他方の電極に接続する少なく
とも1つの第2コンデンサ端子、を有する少なくとも1
つのチップコンデンサと、上記コア基板と上記樹脂絶縁
層との間、または上記樹脂絶縁層同士の層間のいずれか
に形成される第1変換導体層と、上記第1変換導体層と
上記接続端子との間に介在し、上記樹脂絶縁層同士の層
間に形成される第2変換導体層と、上記第1接続端子か
らそれぞれ上記配線基板の裏面側に向かって延び、上記
第2変換導体層とはそれぞれ絶縁しつつ、上記第1変換
導体層とそれぞれ電気的に接続する第1主面側接続配線
と、上記第2接続端子からそれぞれ上記配線基板の裏面
側に向かって延び、上記第2変換導体層とそれぞれ電気
的に接続する第2主面側接続配線と、上記第1コンデン
サ端子から上記配線基板の主面側に向かって延び、上記
第1変換導体層に接続する第1コンデンサ側接続配線
と、上記第2コンデンサ端子から上記配線基板の主面側
に向かって延び、上記第1変換導体層とは絶縁しつつ、
上記第2変換導体層に接続する第2コンデンサ側接続配
線と、を備える配線基板である。
【0014】本発明の配線基板は、コア基板の主面側に
複数の樹脂絶縁層を積層する一方、裏面側には裏面絶縁
層が無いか、樹脂絶縁層より少ない裏面絶縁層を有する
配線基板である。このため、この配線基板は、裏面絶縁
層を無くし、あるいは少なくできた分、安価である。ま
た、両面積層配線基板と比較して、本発明の配線基板
は、裏面絶縁層を無くし、あるいは少なくできた分、I
Cチップ等を接続する第1,2接続端子と裏面側に搭載
するチップコンデンサの第1,2コンデンサ端子との距
離が短くすることができる。さらには、主面上に搭載す
るICチップと裏面側に搭載するチップコンデンサとの
距離を短くすることができる。従って、本発明の配線基
板は、両面積層配線基板と比較して、短い経路でICチ
ップ等と裏面側に搭載するチップコンデンサとを接続す
ることが可能になり、これらの経路で発生する抵抗やイ
ンダクタンスを低減することが可能になる。
【0015】さらに、本発明の配線基板では、コア基板
に裏面側に開口する凹部を形成し、チップコンデンサを
この凹部内に搭載する。このため、本発明の配線基板
は、凹部が形成されていない配線基板と比較して、コア
基板に凹部を形成して肉厚を薄くした分、ICチップ等
を接続する第1,2接続端子とチップコンデンサの第
1,2コンデンサ端子との距離が短くすることができ
る。さらには、主面上に搭載するICチップ等と裏面側
に搭載するチップコンデンサとの距離を短くすることが
できる。従って、本発明の配線基板は、凹部が形成され
ていない配線基板と比較して、短い経路で主面上に搭載
するICチップ等とチップコンデンサとを接続すること
が可能になり、これらの経路で発生する抵抗やインダク
タンスをさらに低減することが可能になる。
【0016】また、本発明の配線基板は、第1,第2接
続端子とチップコンデンサとの間に形成される第1,第
2変換導体層を有し、この第1,第2変換導体層と第
1,第2接続端子とは、第1,第2主面側接続配線で接
続されている。また、第1,第2変換導体層と第1,第
2コンデンサ端子とは、第1,第2コンデンサ側接続配
線で接続されている。つまり、第1,第2変換導体層の
存在によって、第1,第2主面側接続配線と第1,第2
コンデンサ側接続配線との位置関係の規制が無くなり、
互いの位置を容易に変換することができる。
【0017】例えば、第1主面側接続配線は共通する第
1変換導体層に接続していれば、第1コンデンサ側接続
配線が第1変換導体層と接続している位置に拘わらず、
第1コンデンサ側接続配線と接続することができ、結果
として、第1接続端子とチップコンデンサの第1コンデ
ンサ端子とを容易に接続することができる。第2変換導
体層についても同様である。また、第1,第2主面側接
続配線や第1,第2コンデンサ側接続配線の形成位置の
選択や引き回しが容易になり、より短い経路で第1接続
端子と第1コンデンサ端子とを接続し、第2接続端子と
第2コンデンサ端子とを接続することができ、これらの
経路で発生するインダクタンスを抑制することができ
る。さらに、第1,第2変換導体層の存在によって、こ
れらがない場合に比して、上述の経路において発生する
抵抗をも下げることが可能となる。
【0018】さらに、第1,第2接続端子と第1,第2
コンデンサ端子とを結ぶ接続配線は、並列な経路が多い
ほど、抵抗値やインダクタンスを抑えることができる。
従って、第1,第2変換導体層から見て、これらに接続
する第1,第2接続端子の数と第1,第2コンデンサ端
子の数を比較し、数の少ない側の接続配線を短くする方
が抵抗やインダクタンスに関して有利となる。このた
め、第1,第2コンデンサ端子の数よりも、第1,第2
接続端子の数の方が多い場合には、第1,第2変換導体
層をできるだけ第1,第2コンデンサ端子近く、つまり
チップコンデンサの近くに配置するのが好ましくなる。
従って、本発明の配線基板は、第1,第2コンデンサ端
子の数よりも、第1,第2接続端子の数の方が多いた
め、第1変換導体層をコア基板上に、第2変換導体層を
コア基板に最も近い樹脂絶縁層上に形成すると良い。
【0019】さらに、上記配線基板であって、前記第1
主面側接続配線は、前記第1接続端子からそれぞれ上記
配線基板の厚さ方向裏面側に向かって真っ直ぐ延び、前
記樹脂絶縁層を貫通し、前記第2変換導体層とはそれぞ
れ絶縁しつつ、前記第1変換導体層とそれぞれ電気的に
接続する第1主面側貫通導体であり、前記第2主面側接
続配線は、前記第2接続端子からそれぞれ上記配線基板
の厚さ方向裏面側に向かって真っ直ぐ延び、前記樹脂絶
縁層を貫通し、上記第2変換導体層とそれぞれ電気的に
接続する第2主面側貫通導体であり、前記第1コンデン
サ側接続配線は、前記チップコンデンサの前記第1コン
デンサ端子からそれぞれ上記配線基板の厚さ方向主面側
に向かって真っ直ぐ延び、前記コア基板、または上記コ
ア基板及び前記樹脂絶縁層を貫通し、上記第1変換導体
層に接続する第1コンデンサ側貫通導体であり、前記第
2コンデンサ側接続配線は、上記チップコンデンサの前
記第2コンデンサ端子からそれぞれ上記配線基板の厚さ
方向主面側に向かって真っ直ぐ延び、上記コア基板及び
上記樹脂絶縁層を貫通し、上記第1変換導体層とはそれ
ぞれ絶縁しつつ、上記第2変換導体層に接続する第2コ
ンデンサ側貫通導体である配線基板とすると良い。
【0020】本発明の配線基板は、第1,第2変換導体
層と第1,第2接続端子とは、配線基板の厚さ方向裏面
側に向かって真っ直ぐ延びる第1,第2主面側貫通導体
で接続されている。また、第1,第2変換導体層と第
1,第2コンデンサ端子とは、配線基板の厚さ方向主面
側に向かって真っ直ぐ延びる第1,第2コンデンサ側貫
通導体で接続されている。このような接続方法は、前記
のような第1,第2主面側接続配線や第1,第2コンデ
ンサ側接続配線で接続する方法と比較して、形成位置の
選択や引き回しがさらに容易である。このため、さらに
短い経路で第1接続端子と第1コンデンサ端子とを、第
2接続端子と第2コンデンサ端子とを接続することがで
き、これらの経路で発生するインダクタンスや抵抗をさ
らに抑制することができる。
【0021】さらに、上記のいずれかに記載の配線基板
であって、前記複数の接続端子は、前記樹脂絶縁層のう
ち、前記チップコンデンサを前記主面側に投影した領域
内に形成されてなる配線基板とすると良い。
【0022】本発明の配線基板では、主面上に搭載する
ICチップ等の端子とそれぞれ接続可能な複数の接続端
子が、樹脂絶縁層のうち、チップコンデンサを主面側に
投影した領域内に形成されている。つまり、チップコン
デンサとICチップ等とが配線基板の積層方向(上下方
向)に略対向して搭載される。このため、チップコンデ
ンサとIC等との配線経路をさらに短くすることが可能
になり、これらの経路で発生する抵抗、インダクタンス
をさらに低減することが可能になる。
【0023】さらに、上記のいずれかに記載の配線基板
であって、前記第1コンデンサ端子及び前記第2コンデ
ンサ端子は、前記チップコンデンサの前記主面側を向く
コンデンサ上面に形成され、前記コア基板の前記裏面側
には、上記第1コンデンサ端子と接続する第1コンデン
サ接続端子、及び上記第2コンデンサ端子と接続する第
2コンデンサ接続端子が形成されてなる配線基板とする
と好ましい。
【0024】この配線基板のチップコンデンサは、主面
側を向くコンデンサ上面に第1コンデンサ端子及び第2
コンデンサ端子が形成されている。さらに、この配線基
板のコア基板の裏面側には、第1コンデンサ端子と接続
する第1コンデンサ接続端子、及び第2コンデンサ端子
と接続する第2コンデンサ接続端子が形成されている。
このため、この配線基板では、第1コンデンサ端子と第
1コンデンサ接続端子とを、及び第2コンデンサ端子と
第2コンデンサ接続端子とを直接、端子同士で接続する
ことができる。従って、第1コンデンサ端子及び第2コ
ンデンサ端子と、第1コンデンサ接続端子及び第2コン
デンサ接続端子との間で配線経路を短縮することがで
き、これらの経路で発生する抵抗、インダクタンスをさ
らに低減することが可能になる。
【0025】また、複数の第1コンデンサ端子と複数の
第2コンデンサ端子とを、及び複数の第1コンデンサ接
続端子と複数の第2コンデンサ接続端子とを縦横格子状
に交互に配置する場合には、さらにインダクタンスを低
減できる点で好ましい。このようにすると、1つのチッ
プコンデンサについて見たとき、それぞれの端子につい
て隣り合う端子の電位が異なるようになる。このため、
コンデンサの充放電の際に、隣り合う端子を流れる電流
の向きが互いに逆向きになり、両者の結合によって発生
する相互インダクタンスの分だけ、自己インダクタンス
を減少させることができる。
【0026】
【発明の実施の形態】(実施形態1)本発明の第1の実
施形態を、図1〜図5を参照しつつ説明する。図1に示
す配線基板100は、コア基板110と、コア主面11
0b側に積層されたエポキシ樹脂からなる樹脂絶縁層1
22〜125、ベタ導体層(変換導体層)126,12
7、及び配線層128,129を有する。さらに、樹脂
絶縁層122〜125のうちいずれか、または複数の樹
脂絶縁層を貫通するビア導体131〜133が形成され
ている。さらに、コア基板110のコア裏面110c側
には、チップコンデンサ113が多数搭載されている。
また、樹脂絶縁層125上(配線基板100の主面10
0b)のうち、チップコンデンサ113を主面100b
側に投影した領域E(図1の中央部)には、バンプ13
4(接続端子)が多数形成され、破線で示すICチップ
CHの下面CHAに多数形成された接続端子CHTとそ
れぞれフリップチップ接続可能とされている。
【0027】コア基板110は、31mm×31mmの
矩形板状で、厚さ約1.0mmのガラス−エポキシ樹脂
複合材料からなり、その主面110bと裏面110cと
の間には、これを貫通する多数のスルーホール用貫通孔
111Hが穿孔されている。スルーホール用貫通孔11
1H内には、公知のスルーホール導体112(112
b,112c,112d)が形成され、その内側には充
填樹脂112Rが充填されている(図1右下の拡大図参
照)。コア基板110のコア主面110bには、第1ス
ルーホール導体112b(第1コンデンサ側貫通導体)
と接続する第1ベタ導体層(第1変換導体層)126が
形成されている。また、コア裏面110cには、第1ス
ルーホール導体112bと接続する第1パッド(第1コ
ンデンサ接続端子)152b、第2スルーホール導体1
12cと接続する第2パッド(第2コンデンサ接続端
子)152c、スルーホール導体112dと接続するパ
ッド151、及びソルダーレジスト層141が形成され
ている。
【0028】バンプ134のうち一部(図1の左右端)
は、樹脂絶縁層124と125との間、あるいは樹脂絶
縁層123と124との間に形成された配線層128,
129によって、それぞれ周縁側(図1中、右または左
方向)にファンアウトし、樹脂絶縁層124〜122あ
るいは123〜122をそれぞれ貫通するビア導体13
3、及びスルーホール導体112dを通じてコア裏面1
00cに形成されたパッド151に接続している。これ
らは、例えば、信号用配線として使用される。
【0029】バンプ134のうち残りは、裏面100c
側に向かって真っ直ぐ延び、樹脂絶縁層125〜122
あるいは125〜123をそれぞれ貫通するビア導体1
32によって、コア基板110と樹脂絶縁層122との
間、あるいは樹脂絶縁層122と123との間に形成さ
れた略平板状のベタ導体層(変換導体層)126,12
7に接続する。具体的には、第1バンプ(第1接続端
子)134bは、裏面100c側に向かって真っ直ぐ延
び、樹脂絶縁層125〜122をそれぞれ貫通する第1
ビア導体(第1主面側貫通導体)132bによって、第
2ベタ導体層(第2変換導体層)127に形成された透
孔127H内を通って第2ベタ導体層127と絶縁しつ
つ、コア基板110と樹脂絶縁層122との間に形成さ
れた第1ベタ導体層(第1変換導体層)126に接続す
る。また、第2バンプ(第2接続端子)134cは、裏
面100c側に向かって真っ直ぐ延び、樹脂絶縁層12
5〜123をそれぞれ貫通する第2ビア導体(第2主面
側貫通導体)132cによって、樹脂絶縁層122と1
23との間に形成された第2ベタ導体層127に接続す
る。なお、次述するように本実施形態では、第1ベタ導
体層126は+の電源電位(共通第1電位)に、第2ベ
タ導体層127は接地電位(共通第2電位)に接続され
る。
【0030】さらに、チップコンデンサ113の第1コ
ンデンサ端子115bは、主面110b側に向かって真
っ直ぐ延び、コア基板110を貫通する第1スルーホー
ル導体(第1コンデンサ側貫通導体)112bによっ
て、第1ベタ導体層126に接続する。一方、チップコ
ンデンサ113の第2コンデンサ端子115cは、主面
110b側に向かって真っ直ぐ延び、樹脂絶縁層122
を貫通する第2コンデンサ側ビア導体131及びコア基
板110を貫通する第2スルーホール導体112cによ
って、第1ベタ導体層126に形成された透孔126H
内を通って第1ベタ導体層126と絶縁しつつ、第2ベ
タ導体層127に接続する。本実施形態では、第2コン
デンサ側ビア導体131及び第2スルーホール導体11
2cが第2コンデンサ側貫通導体となっている。これに
よって、ICチップCH搭載時には、コンデンサ113
とICチップCHとが極めて近い距離で接続され、また
電源電位及び接地電位が供給される。
【0031】チップコンデンサ113は、図1左下方に
拡大して示すように、BaTiO3系の高誘電体セラミ
ックからなる積層セラミックコンデンサである。このう
ちコンデンサ本体114は、略直方形状(3.2×1.
6×0.8mm)であり、配線基板100の主面100
b側(図1の上方)を向きコンデンサ上面113uであ
る上面114u、下面110c側(図1の下方)を向き
コンデンサ下面113dである下面114d、及び4つ
の側面114S(114S1,114S2,114S
3,114S4)を有している(図4参照)。
【0032】その内部には、共通第1電位に接続される
第1電位電極層(一方の電極)114bと、共通第2電
位に接続される第2電位電極層(他方の電極)114c
とが、セラミック高誘電体層114eを介して交互に、
上面114uに平行に(側面114Sに垂直に)、従っ
て、主面100bに平行に多数積層されている。これら
の電極層114b,114cはNiからなる。各電極層
114b,114cの一部が、それぞれ第1側面114
S1及び第3側面114S3に引き出されて、Cuから
なるコンデンサ端子115に接続している。具体的には
第1電位電極層114bが第1コンデンサ端子115b
に、第2電位電極層114cが第2コンデンサ端子11
5cにそれぞれ接続している。
【0033】コンデンサ端子115b,115cは、そ
れぞれ上面114uに上面部115bu,115cu
を、下面114dに下面部115bd,115cdをそ
れぞれ有している。従って、コンデンサ端子115b,
115cは、この上面部115bu,115cuから上
面114uの周縁を越えて、側面114Sを上面114
uから下面114dに向かって延び、さらに、下面11
4dの周縁を越えて下面部115bd,115cdに接
続している。
【0034】本実施形態のチップコンデンサ113で
は、第1側面114S1とこれに対向する第3側面11
4S3に、それぞれ4つのコンデンサ端子115が形成
されており、第2側面114S2及び第4側面114S
4にはコンデンサ端子115は形成されていない。ま
た、図4に示すように、1つのチップコンデンサ113
について、第1側面114S1から時計回りに第2側面
114S2、第3側面114S3、第4側面114S4
の順に見ると、コンデンサ端子115b,115cは交
互に並んで配置されている。つまり、後述するように、
第1電位電極層を+の電源電位(図4に「+」で示す)
に、第2電位電極層を接地電位(図4に「G」で示す)
にすると、「+」で示す電源電位に接続する第1コンデ
ンサ端子115bと、「G」で示す接地電位に接続する
第2コンデンサ端子115cとが交互に並ぶ構造とされ
ている。
【0035】さらに、チップコンデンサ113は、図4
及び図5に示すように、隣り合うチップコンデンサ11
3の第1側面114S1と第3側面113S3同士、及
び第2側面114S2と第4側面114S4同士が対向
するように、主面100bから見て、縦横格子状に配置
されている。このため、電源電位と接地電位とを各チッ
プコンデンサ113への接続を考慮することにより、図
4に示すように、隣り合って対向するコンデンサ端子1
15同士を、別の電位にする、つまり第1コンデンサ端
子115bを電源電位に、第2コンデンサ端子115c
を接地電位にすることができる。
【0036】ところで、このチップコンデンサ113に
ついて充放電させると、前記したように、コンデンサ端
子115に電流が流れる(図1及び図5参照)。この電
流によって、側面114S1などを上下方向に延びるコ
ンデンサ端子115には、自己インダクタンスが発生す
る。なお、図中の矢印は電流の方向を示す。1つのチッ
プコンデンサ113についてみると、隣のコンデンサ端
子115との関係では、接続される電位が異なるので、
充放電の際に流れる電流の向きが逆になる。従って、両
者の結合によって発生する相互インダクタンスの分だ
け、自己インダクタンスを減少させることができる。
【0037】しかも、隣り合ったチップコンデンサ11
3同士についてみると、隣り合って対向するコンデンサ
端子115同士の関係でも、接続される電位が異なるの
で、充放電の際に流れる電流の向きが逆になる。従っ
て、両者の結合によって発生する相互インダクタンスの
分だけ、自己インダクタンスを減少させることができ
る。本実施形態では、チップコンデンサ113を縦横格
子状に配置している。このため、対向する第1側面11
4S1と隣のコンデンサの第3側面114S3のコンデ
ンサ端子同士について、さらには、対向して隣り合うコ
ンデンサ端子115のいずれについても、上記のように
インダクタンスを抑制することができるので、全体とし
てさらにインダクタンスを低下させることができる
【0038】その上、本実施形態では、図4に示すよう
に、チップコンデンサ113内で隣り合うコンデンサ端
子115同士の間隔(ピッチ)P1=0.8mmより
も、隣り合うチップコンデンサ113同士の隣り合って
対向するコンデンサ端子115同士の間隔(ピッチ)P
2=0.4mmの方が小さくされている。このため、隣
り合って対向するコンデンサ端子115同士の結合が大
きくなり、インダクタンスをより小さくすることができ
る。
【0039】さらに、本実施形態では、上記のようにチ
ップコンデンサ113を多数搭載しているため、ノイズ
を確実に除去できる上、複数のチップコンデンサ113
を並列に接続しているので、搭載するコンデンサ全体と
してのインダクタンスも低減させることができる。ま
た、チップコンデンサ113のコンデンサ端子115に
は、上面部115bu,115cuを形成しているの
で、コア基板110のコア裏面110cに形成したパッ
ド(コンデンサ接続端子)152(152b,152
c)とコンデンサ端子115(115b,115c)と
の接続が容易になる。
【0040】さらにまた、本実施形態では、コア基板1
10とバンプ134との間に、第1ベタ導体層126,
第2ベタ導体層127を介在させ、第1ビア導体132
bと第1ベタ導体層126と第1スルーホール導体11
2bとによって、第1バンプ134bとチップコンデン
サ113の第1コンデンサ端子115bとを接続させ
た。また、第2ビア導体132cと第2ベタ導体層12
7と第2コンデンサ側ビア導体131及び第2スルーホ
ール導体112cとによって、第2バンプ134cとチ
ップコンデンサ113の第2コンデンサ端子115cと
を接続させた。これは、本実施形態同様一般に、コンデ
ンサ端子の間隔よりもバンプの間隔のほうが狭く、ま
た、コンデンサ端子の数よりもバンプの数のほうが多い
が、上述のように接続すると、第1,第2バンプ134
b,134cと第1,第2コンデンサ端子115との接
続が容易にできるメリットがあるからである。
【0041】具体的に言えば、第1,第2ベタ導体層1
26,127によって、第1,第2ビア導体132b,
132cと、第1,第2スルーホール導体112b,1
12c及び第2コンデンサ側ビア導体131との数と位
置を変換し、それぞれが適切な位置で第1,第2ベタ導
体層126,127に接続できる。このため、個々の第
1バンプ134bとチップコンデンサ113の第1コン
デンサ端子115bとを、また、個々の第2バンプ13
4cと第2コンデンサ端子115cとを複雑な接続配線
の引き回しで結ぶ必要が無く、容易に接続することがで
きる。
【0042】しかも、第1バンプ134bと第1コンデ
ンサ端子115bとの間の経路を短くできるから、両者
の接続配線に生じるインダクタンス及び抵抗を抑制する
ことができる。 第2バンプ134cと第2コンデンサ
端子115cとの間に経路に生じるインダクタンス及び
抵抗も同様である。さらに、第1,第2ベタ導体層12
6,127に生じるインダクタンスは、通常の配線に生
じるそれよりも低く抑えることができるから、この点か
らも、第1バンプ134bと第1コンデンサ端子115
bとの間、第2バンプ134cと第2コンデンサ端子1
15cとの間に生じるインダクタンスをさらに抑制する
ことできる。
【0043】また、いずれの第1ビア導体132bも共
通の第1ベタ導体層126に一旦接続し、同様に第2ビ
ア導体132cも共通の第2ベタ導体層127に一旦接
続する。従って、例えば、いずれかの第1,第2スルー
ホール導体112b,112c及び第2コンデンサ側ビ
ア導体131に接続不良や断線が生じても、各第1,第
2バンプ134b,134cには正常に電源電位や接地
電位(共通第1,第2電位)を供給できるので、配線基
板100の信頼性も高くすることができる利点もある。
【0044】また、バンプ134とコンデンサ端子11
5とを結ぶ接続配線は、並列な経路が多いほど、抵抗値
やインダクタンスを抑えることができる。従って、変換
導体層126,127から見て、これらに接続するバン
プ134の数とコンデンサ端子115の数を比較し、数
の少ない側の接続配線を短くする方が抵抗やインダクタ
ンスに関して有利となる。これに対し、配線基板100
は、図1からわかるように、変換導体層126,127
を、バンプ134よりも数の少ないコンデンサ端子11
5に近づけ、数の少ないコンデンサ端子側の接続配線を
短くしている。具体的には、第1変換導体層126をコ
ア基板110と最も裏面側の樹脂絶縁層122との層間
136に、第2変換導体層126を最も裏面側の樹脂絶
縁層122と樹脂絶縁層123との層間137に形成
し、コンデンサ端子側の接続配線を短くしている。従っ
て、本実施形態の配線基板100は、これらの経路にお
いて抵抗やインダクタンスを抑えている。
【0045】また、配線基板100は、コア基板110
の主面110b側に樹脂絶縁層122〜125を形成
し、裏面110cには裏面絶縁層を形成しない、片面積
層配線基板である。このため、配線基板100は、両面
積層配線基板と比較して裏面絶縁層を有しない分、安価
である。また、配線基板100は、両面積層配線基板と
比較して裏面絶縁層を有しない分、主面側のICチップ
と裏面側のチップコンデンサとの距離が短くなる。従っ
て、配線基板100は、両面積層配線基板と比較して、
短い経路で主面側のICチップと裏面側のチップコンデ
ンサとを接続することができ、これらの経路で発生する
抵抗やインダクタンスを低減することができる。
【0046】さらに、配線基板100では、樹脂絶縁層
125のうち、チップコンデンサ113を主面100b
側に投影した領域Eに、主面100b上に搭載するIC
チップCHの複数の接続端子CHTとそれぞれ接続可能
な複数のバンプ134が形成されている(図1参照)。
つまり、チップコンデンサ113とICチップCHとが
配線基板100の積層方向(上下方向)に略対向して搭
載される。このため、チップコンデンサ113とICチ
ップCHとの配線経路をさらに短くすることができ、こ
れらの経路で発生する抵抗、インダクタンスをさらに低
減することができる。
【0047】次いで、本実施形態の配線基板100の製
造方法について図1〜図3を参照しつつ説明する。ま
ず、ガラス−エポキシ樹脂複合材料からなり、主面11
1b及び裏面111cに厚さ約16μmの銅箔を張り付
けた、31×31mmの矩形状で厚さ約1.0mmの両
面銅張りのコア基板本体111を用意する(図2を参
照)。そして、コア基板本体111の所定の位置に、ド
リルまたはレーザによって、その主面111bと裏面1
11cとの間を貫通する多数のスルーホール用貫通孔1
11Hを穿孔する。
【0048】その後、公知の無電解Cuメッキ、電解C
uメッキによって、スルーホール用貫通孔111H内に
スルーホール導体112を形成する。さらに、エッチン
グによって、主面111bのうち、第2スルーホール導
体112c上及びその周縁に透孔126Hを形成し、第
1スルーホール導体112bと接続するように第1ベタ
導体層126を形成する。これと同時に、裏面111c
の所定の位置にスルーホール導体112と接続するよう
にパッド151,152を形成し、コア基板110を形
成する。なお、図2に拡大して示すように、スルーホー
ル導体112としては、スルーホール用貫通孔111H
の内周に内周スルーホール導体112THを形成するほ
か、その中心部に充填樹脂112Rを充填形成した。
【0049】次に、2つのコア基板110のコア裏面1
10c同士を、接着層135によって、その外周縁より
外側の不要部118(図2の左右下面)で貼りあわせ
て、一対のコア基板110とする(図3参照)。次い
で、一対のコア基板110のうち2つのコア主面110
bについて、以下の工程を同時に行い、図3に示すよう
に樹脂絶縁層等を積層する。まず、コア主面110b上
に樹脂絶縁層122を形成する。同様に、公知のビルド
アップ工法によって、各樹脂絶縁層123〜125を形
成すると共に、各層間には、第2ベタ導体層127、配
線層128,129を形成する。また、各樹脂絶縁層を
貫通するビア導体131,132,133を形成する。
【0050】このように、2つのコア基板110を貼り
あわせて、同時に樹脂絶縁層等を積層するのは、2つの
コア基板110を貼りあわせることによって、樹脂絶縁
層等の積層時に基板が反るのを防止することができるか
らである。次に、コア基板110同士を貼りあわせてい
る接着層135を切り離して、一対のコア基板110に
樹脂絶縁層等を積層したものを分離する。その後、コア
基板110の裏面110cに所定パターンのソルダーレ
ジスト層141を形成する(図1参照)。その後、チッ
プコンデンサ113を裏面110c側に配置し、第1コ
ンデンサ端子115bの上面部115buと第1パッド
152bとを、第2コンデンサ端子115cの上面部1
15cuと第2パッド152cとを、ハンダ153によ
って接続する。さらに、各ビア導体132と接続するよ
うに、樹脂絶縁層125上にバンプ134を形成する。
このようにして、図1に示すような配線基板100を完
成する。
【0051】以上に説明したように、配線基板100
は、2つのコア基板110を接着層135を介して貼り
あわせ、一対のコア基板110とした後、このような十
分な強度を持つ一対のコア基板110の主面110b上
に絶縁樹脂層及び配線層を積層している。従って、コア
基板110の片面にだけ樹脂絶縁層が積層されていて
も、従来のような補強材を取り付けることが不要とな
り、低コストで製造することが可能となる。
【0052】(実施形態2)次に、本発明の第2の実施
形態について、図6を参照しつつ説明する。本実施形態
の配線基板200は、実施形態1にかかる配線基板10
0と比較して、コンデンサ接続用のパッドとIC接続用
のバンプとを結ぶ配線については、ほぼ同様の構造を有
している。但し、実施形態1では、配線基板の裏面側に
突出するようにチップコンデンサを裏面に搭載した。こ
れに対し、本実施形態2では、コア基板に配線基板の裏
面側に開口する凹部を形成し、チップコンデンサを凹部
内に搭載する。従って、ここでは、実施形態1と異なる
部分を中心に説明し、同様な部分については、説明を省
略または簡略化する。
【0053】具体的には、本発明の配線基板200は、
図6に示すように、配線基板本体201とチップコンデ
ンサ113とによって構成されている。配線基板本体2
01は、裏面201c側に開口する凹部287が形成さ
れたコア基板280と、コア主面280b上に積層され
た、実施形態1と同様の、樹脂絶縁層122〜125、
ベタ導体層127、及び配線層128,129と、ベタ
導体層226を有する。さらに、実施形態1と同様に、
樹脂絶縁層122〜125のうちいずれか、または複数
の樹脂絶縁層を貫通するビア導体131〜133が形成
されている。また、チップコンデンサ113は、チップ
コンデンサの上面113uが凹部287の底面287b
に対向するように、凹部287内に配置されている。
【0054】配線基板200のうちコア基板280は、
比較的肉薄の第1コア部260と比較的肉厚の第2コア
部270とによって形成される。第1コア部260は、
31mm×31mmの矩形で厚さ約200μmのガラス
−エポキシ樹脂からなり、図7に示すように、その中央
付近には第1コア部260の厚さ方向に貫通する直径約
100μmの多数のスルーホール用貫通孔261Hが穿
孔されている。スルーホール用貫通孔261H内には、
公知のスルーホール導体262が形成され、その内側に
は充填樹脂262Rが充填されている。(図7の拡大図
参照) 第2コア部270(図6参照)は、31mm×31mm
の矩形で厚さ約800μmのガラス−エポキシ樹脂から
なり、その中央付近には凹部287が形成されている。
凹部287は平面視で縦・横約15mm×15mmの略
正方形である。
【0055】第1コア部260と第2コア部270と
は、厚さ約60μmの接着層245を介して貼り合わさ
れることにより積層され、コア基板280を形成してい
る。コア基板280のうち凹部287の周囲(図6の左
右)には、図6に拡大して示すように、その厚さ方向に
貫通する直径約100μmの多数のスルーホール用貫通
孔281Hが穿孔されている。スルーホール用貫通孔2
81H内には、公知のスルーホール導体282が形成さ
れ、その内側には充填樹脂282Rが充填されている。
さらに、コア基板280のコア裏面280cには、スル
ーホール導体282と接続するパッド255とソルダー
レジスト層243が形成されている。また、凹部287
の底面287bには、実施形態1のコンデンサ接続用の
パッド152と同様のコンデンサ接続用のパッド252
とエポキシ系樹脂からなるソルダーレジスト層244と
が形成されている。コンデンサ接続用のパッド252は
スルーホール導体262と接続している。
【0056】コア基板280のコア主面280b上に形
成されている第1ベタ導体層226は、実施形態1の第
1ベタ導体層126と同様のパターンであり、スルーホ
ール導体282と接続している。また、実施形態1と同
様に、樹脂絶縁層125上(配線基板200の主面20
0b)のうち、チップコンデンサ113を主面200b
側に投影した領域E(図6の中央部)には、バンプ13
4が多数形成され、破線で示すICチップCHの下面C
HAに多数形成された接続端子CHTとそれぞれフリッ
プチップ接続可能とされている。
【0057】上述のような配線基板本体201を有する
配線基板200によれば、実施形態1と同様に、バンプ
134のうち一部(図6の左右端)は、配線層128,
129によってそれぞれ周縁側(図6中、右または左方
向)にファンアウトし、ビア導体133、及びスルーホ
ール導体282を通じてパッド255に接続している。
これらは、例えば、信号用配線として使用される。さら
に、実施形態1と同様に、バンプ134のうち残りは、
ビア導体132によって第1,2ベタ導体層226,1
27にそれぞれ接続する。なお、実施形態1と同様に、
第1ベタ導体層226は+の電源電位(共通第1電位)
に、第2ベタ導体層127は接地電位(共通第2電位)
に接続される。
【0058】さらに、実施形態1と同様に、第1ベタ導
体層226は第1スルーホール導体262bによって、
チップコンデンサ113の第1コンデンサ端子115b
に接続し、第2ベタ導体層127は、第2コンデンサ側
ビア導体131及び第2スルーホール導体262cによ
って、チップコンデンサ113の第2コンデンサ端子1
15cに接続する。これによって、ICチップCHを搭
載したときは、コンデンサ113とICチップCHとが
極めて近い距離で接続され、また電源電位及び接地電位
が供給される。
【0059】また、凹部287内に搭載されているチッ
プコンデンサ113は、実施形態1と同様に配置されて
いる。従って、隣り合ったチップコンデンサ113同士
についてみると、隣り合って対向する側面端子115同
士の関係で、接続される電位が異なるので、充放電の際
に流れる電流の向きが逆になる。従って、両者の結合に
よって発生する相互インダクタンスの分だけ、自己イン
ダクタンスを減少させることができる(図5及び図6参
照)。さらに、チップコンデンサ113は、縦横格子状
に配置されているため、対向して隣り合う側面端子11
5のいずれについても、上記のようにインダクタンスを
抑制することができるので、全体としてさらにインダク
タンスを低下させることができる。その上、図4に示す
ように、P1=0.8mm、P2=0.4mmとなって
いるため、隣り合って対向する側面端子115同士の結
合が大きくなり、インダクタンスをより小さくすること
ができる。
【0060】さらに、本実施形態では、実施形態1と同
様に、チップコンデンサ113を多数搭載しているた
め、ノイズを確実に除去できる上、複数のチップコンデ
ンサ113を並列に接続しているので、搭載するコンデ
ンサ全体としてのインダクタンスも低減させることがで
きる。また、チップコンデンサ113のコンデンサ端子
115には、上面部115bu,115cuを形成して
いるので、凹部287の裏面287bに形成したパッド
(コンデンサ接続端子)152(152b,152c)
とコンデンサ端子115(115b,115c)との接
続が容易になる。
【0061】さらにまた、本実施形態では、実施形態1
と同様に、コア基板280とバンプ134との間に、第
1ベタ導体層226,第2ベタ導体層127を介在させ
た。このため、第1,第2ベタ導体層226,127に
よって、第1,第2ビア導体132b,132cと、第
1,第2スルーホール導体262b,262c及び第2
コンデンサ側ビア導体131との数と位置を変換し、そ
れぞれが適切な位置で第1,第2ベタ導体層226,1
27に接続できる。従って、個々の第1バンプ134b
とチップコンデンサ113の第1コンデンサ端子115
bとを、また、個々の第2バンプ134cと第2コンデ
ンサ端子115cとを複雑な接続配線の引き回しで結ぶ
必要が無く、容易に接続することができる。
【0062】しかも、第1バンプ134bと第1コンデ
ンサ端子115bとの間の経路を短くできるから、両者
の接続配線に生じるインダクタンス及び抵抗を抑制する
ことができる。 第2バンプ134cと第2コンデンサ
端子115cとの間に経路に生じるインダクタンス及び
抵抗も同様である。さらに、第1,第2ベタ導体層22
6,127に生じるインダクタンスは、通常の配線に生
じるそれよりも低く抑えることができるから、この点か
らも、第1バンプ134bと第1コンデンサ端子115
bとの間、第2バンプ134cと第2コンデンサ端子1
15cとの間に生じるインダクタンスをさらに抑制する
ことできる。
【0063】また、いずれの第1ビア導体132bも共
通の第1ベタ導体層226に一旦接続し、同様に第2ビ
ア導体132cも共通の第2ベタ導体層127に一旦接
続する。従って、例えば、いずれかの第1,第2スルー
ホール導体262b,262c及び第2コンデンサ側ビ
ア導体131に接続不良や断線が生じても、各第1,第
2バンプ134b,134cには正常に電源電位や接地
電位(共通第1,第2電位)を供給できるので、配線基
板200の信頼性も高くすることができる利点もある。
【0064】また、図6からわかるように、本実施形態
では、実施形態1と同様に、変換導体層226,127
を、バンプ134よりも数の少ないコンデンサ端子11
5に近づけ、数の少ないコンデンサ端子側の接続配線を
短くしている。具体的には、第1変換導体層126をコ
ア基板110と最も裏面側の樹脂絶縁層122との層間
136に、第2変換導体層126を最も裏面側の樹脂絶
縁層122と樹脂絶縁層123との層間137に形成
し、コンデンサ端子側の接続配線を短くしている。従っ
て、本実施形態の配線基板100は、これらの経路にお
いて抵抗やインダクタンスを抑えている。
【0065】また、本実施形態の配線基板200は、実
施形態1と同様に、コア基板280の主面280b側に
樹脂絶縁層122〜125を形成し、裏面280cには
裏面絶縁層を形成しない、片面積層配線基板である。こ
のため、配線基板200は、両面積層配線基板と比較し
て裏面絶縁層を有しない分、安価である。また、配線基
板200は、両面積層配線基板と比較して裏面絶縁層を
有しない分、主面側のICチップと裏面側のチップコン
デンサとの距離が短くなる。従って、配線基板200
は、両面積層配線基板と比較して、短い経路で主面側の
ICチップと裏面側のチップコンデンサとを接続するこ
とができ、これらの経路で発生する抵抗やインダクタン
スを低減することができる。
【0066】さらに、配線基板200では、実施形態1
と同様に、樹脂絶縁層125のうち、チップコンデンサ
113を主面200b側に投影した領域Eに、主面20
0b上に搭載するICチップCHの複数の接続端子CH
Tとそれぞれ接続可能な複数のバンプ134が形成され
ている(図6参照)。つまり、チップコンデンサ113
とICチップCHとが配線基板200の積層方向(上下
方向)に略対向して搭載される。このため、チップコン
デンサ113とICチップCHとの配線経路をさらに短
くすることができ、これらの経路で発生する抵抗、イン
ダクタンスをさらに低減することができる。
【0067】またさらに、配線基板200では、チップ
コンデンサ113を、凹部287内に搭載している。従
って、主面200b上に搭載するICチップCHとチッ
プコンデンサ113とが、肉薄の第1コア部260を挟
んで搭載される。このため、凹部が形成されていない配
線基板と比較して、配線基板のICチップ接続用のバン
プとチップコンデンサの端子(上面部)との距離を短く
し、さらには、主面上に搭載するICチップとチップコ
ンデンサとの距離を短くすることができる。従って、凹
部が形成されていない配線基板と比較して、短い経路で
配線基板のICチップ接続用のバンプとチップコンデン
サの端子(上面部)とを接続することが可能になり、こ
れらの経路で発生する抵抗成分やインダクタンス成分を
さらに抑制できる。
【0068】次いで、本実施形態の配線基板200の製
造方法について、図6〜図10を参照して説明する。ま
ず、ガラス−エポキシ樹脂複合材料からなり、主面26
5b及び裏面265cに厚さ約16μmの銅箔を貼り付
けた、31mm×31mmの矩形で厚さ約200μmの
両面銅張の第1コア基板本体265を用意する(図7参
照)。そして、第1コア基板本体265の所定の位置
に、レーザまたはドリルによって、その主面265bと
裏面265cとの間を貫通する多数のスルーホール用貫
通孔261Hを穿孔する。
【0069】その後、公知の無電解Cuメッキ、電解C
uメッキ及びエッチングによって、スルーホール用貫通
孔261H内にスルーホール導体262を形成し、主面
265に銅メッキ層268を形成し、裏面265cの所
定の位置に、スルーホール導体262と接続するパッド
252と、配線層267を形成する。次いで、裏面26
5cの所定の位置にエポキシ系樹脂からなるソルダーレ
ジスト層244をパッド252が露出するように形成し
て、第1コア部260を含む第1コア基板269を形成
する。なお、図7に拡大して示すように、スルーホール
導体262としては、スルーホール用貫通孔261Hの
内周に内周スルーホール導体262THを形成するほ
か、その中心部に充填樹脂262Rを充填形成した。
【0070】また、図8に示すような、ガラス−エポキ
シ樹脂複合材料からなり、主面275b及び裏面275
cに厚さ約16μmの銅箔を貼り付けた、31mm×3
1mmの矩形で厚さ約800μmの両面銅張の第2コア
基板本体275を用意する。そして、第2コア基板本体
275の主面275b側を、エンドミルによって座ぐり
加工することにより、図8(a)に示すような平面視略
ロ字状の凹溝273を、第2コア基板本体275の中央
部に形成する。次いで、主面275b側の銅箔をエッチ
ングして、凹溝273の周囲に配線層277を形成す
る。このようにして、図8(b)に示すような第2コア
部270を含む第2コア基板279を形成する。
【0071】次に、図9に示すように、第1コア基板2
69の裏面269cと第2コア基板279の主面279
bとの間に、接着性のあるプリプレグからなる接着層2
45を配置して、加熱・押圧することによって、第1コ
ア基板269と第2コア基板279とを接着・積層す
る。なお、このとき、過剰な接着層245がある場合
は、凹溝273内に収容される。次いで、この周縁部分
の所定の位置にレーザまたはドリルによって穿孔し、こ
の厚さ方向に貫通する直径約100μmのスルーホール
用貫通孔281Hを形成する。
【0072】次いで、図9に示すように、無電解銅メッ
キ、及び電解銅メッキを施し、各スルーホール用貫通孔
281H内にスルーホール導体282、及び主面284
b上と裏面284c上に図示しない銅メッキ層が形成さ
れる。そして、主面284b上の銅メッキ層を実施形態
1と同様のパターンにエッチングして、主面284bの
所定の位置にスルーホール導体282と接続するように
第1ベタ導体層226を形成する。なお、図9に拡大し
て示すように、スルーホール導体282としては、スル
ーホール用貫通孔281Hの内周に内周スルーホール導
体282THを形成するほか、その中心部に充填樹脂2
82Rを充填形成した。このとき、スルーホール導体2
82は、配線層267,277と接続している。また、
裏面284c上の銅メッキ層をエッチングし、パッド2
55を形成する。以上のようにして、図9に示すような
コア基板本体284を形成する。
【0073】次に、2つのコア基板本体284の裏面2
84c同士を、その外周縁より外側の不要部284d
(図9の左右下面)で貼りあわせて、図示しない一対の
コア基板本体284とする。次いで、一対のコア基板本
体284のうち2つの主面284bについて、以下の工
程を同時に行う。実施形態1と同様に、公知のビルドア
ップ配線基板の形成手法によって、各樹脂絶縁層122
〜125を形成すると共に、各層間には、第2ベタ導体
層127、配線層128,129を形成し、また各樹脂
絶縁層を貫通するビア導体131,132,133を形
成する。さらに、各ビア導体132と接続するように、
樹脂絶縁層125上にバンプ134を形成する。
【0074】このように、2つのコア基板本体284を
貼りあわせて、同時に樹脂絶縁層等を積層するのは、2
つのコア基板本体284を貼りあわせることによって、
樹脂絶縁層等の積層時に基板が反るのを防止することが
できるからである。次に、コア基板本体284同士を貼
りあわせている不要部284dで切り離して、一対のコ
ア基板本体284に樹脂絶縁層等を積層したものを分離
する。その後、コア基板本体284の裏面284c上に
所定パターンのソルダーレジスト層243を形成する
(図10参照)。次に、コア基板本体284の裏面28
4c側から、図9に二点鎖線で示すように、凹溝273
の裏側にエンドミルによって凹溝(二点鎖線部分)を形
成し、第2コア基板279の中央部分を切り離して除去
し、凹部287を形成する。(このとき、コア基板本体
284がコア基板280となる。)こうして、図10に
示すような配線基板本体201が完成する。
【0075】以上に説明したように、配線基板本体20
1は、肉薄の第1コア基板269に接着層245を介し
て肉厚の第2コア基板279を積層し、コア基板本体2
84を形成した後、このような十分な強度を持つコア基
板本体284の主面284b上に絶縁樹脂層及び配線層
を積層している。従って、コア基板本体284の片面に
だけ樹脂絶縁層が積層されていても、従来のような補強
材を取り付けることが不要となり、低コストで製造する
ことが可能となる。
【0076】その後、チップコンデンサ113を配線基
板本体201の凹部287内に配置し、第1コンデンサ
端子115bの上面部115buと第1パッド252b
とを、第2コンデンサ端子115cの上面部115cu
と第2パッド252cとを、ハンダ153によって接続
する。このようにして、配線基板200を完成する。そ
の後さらに、第1コンデンサ端子115bの下面部11
5bd及び第2コンデンサ端子115cの上面部115
cdを露出するようにして凹部287内に樹脂を充填
し、コンデンサ113を埋め込んでも良い。
【0077】以上において、本発明を実施形態1,2に
即して説明したが、本発明は上記実施形態に限定される
ものではなく、その要旨を逸脱しない範囲で、適宜変更
して適用できることはいうまでもない。例えば、上記実
施形態1,2においては、チップコンデンサの第1側面
と第3側面にそれぞれコンデンサ端子115が形成さ
れ,これらが各電極層と側面で接続するコンデンサを用
いた。しかし、例えば、図11に示すようなチップコン
デンサ160を用いても良い。チップコンデンサ160
は、図11に示すように、コンデンサの厚さ方向に貫通
するコンデンサビア導体が各電極層と交互に接続し、こ
のコンデンサビア導体と接続するコンデンサ端子がコン
デンサ上面とコンデンサ下面とに形成されている。
【0078】具体的には、第1コンデンサビア導体16
8bは、第2電位電極層165cの貫通孔165e内を
通過し、第2電位電極層165bとは絶縁しつつ、各第
1電位電極層165bと接続している。同様に、第2コ
ンデンサビア導体168cは、第1電位電極層165b
の貫通孔165d内を通過し、第1電位電極層165b
とは絶縁しつつ、第2電極層165cと接続している。
また、図11(c)、(d)に示すように、第1コンデ
ンサビア導体168bと第2コンデンサビア導体168
cとは縦横格子状に配置され、さらに第1コンデンサビ
ア導体168bと第2コンデンサビア導体168cとが
隣り合って交互に配置されている。さらに、チップコン
デンサ160のコンデンサ上面160b上及びコンデン
サ下面160c上には、第1コンデンサビア導体168
bとそれぞれ接続する上面側第1コンデンサ端子161
b及び下面側第1コンデンサ端子162bが形成されて
いる。同様に、コンデンサ上面160b上及びコンデン
サ下面160c上には、第2コンデンサビア導体168
cとそれぞれ接続する上面側第2コンデンサ端子161
c及び下面側第2コンデンサ端子162cが形成されて
いる。
【0079】チップコンデンサ160の第1電位を電源
電位(+)、第2電位を接地電位(G)とすると、上面
側第1コンデンサ端子161b、及び下面側第1コンデ
ンサ端子162bが電源電位(+)に、上面側第2コン
デンサ端子161c、及び下面側第1コンデンサ端子1
62bが接地電位(G)となる。このため、図12
(a)に示すようにコンデンサ端子161について、電
源電位(+)の点と接地電位(G)の点とが交互に格子
状に並んだ状態に見える。このとき、例えばチップコン
デンサ160が放電する際、図12(b)に矢印で示す
ように、第1コンデンサビア導体168bから流れ出る
電流I1と、第2コンデンサビア導体168cに流れ込
む電流I2の向きがちょうど逆向きとなる。このため、
この電流によって第1コンデンサビア導体168bと第
2コンデンサビア導体168cとの周りに発生する磁界
が打ち消し合い、インダクタンスが低減されるので、よ
り低インダクタンスでチップコンデンサとICチップ等
とを接続することができる。
【0080】さらに、上記実施形態1,2では、チップ
コンデンサ113と主面100b等との間に、第1ベタ
導体層126,第2ベタ導体層127などを形成した。
このようにすると、一般にコンデンサ端子115の間隔
などに比して、間隔の狭くされているバンプ134との
接続が容易にできるメリットがある。しかし、各バンプ
134のうち所定のバンプとチップコンデンサ113の
側面端子115b,115cとを適切に接続できれば良
く、樹脂絶縁層123〜125の層間に形成した配線層
や樹脂絶縁層122等を貫通するビア導体によって、コ
ンデンサ端子115と各々のバンプ134とを接続する
ようにしても良い。また第1ベタ導体層126や第2ベ
タ導体層127として平板状の導体層を形成したが、こ
れらに代えて格子状(メッシュ状)の導体層を用いるこ
ともできる。
【0081】また、例えば、樹脂絶縁層122と123
の層間やコア基板の主面上に縞状(ストライプ状)の導
体層を設け、各縞状導体層が交互に共通第1電位(電源
電位)及び共通第2電位(接地電位)となるように、個
々の縞状導体層とコンデンサ端子115b,115cを
接続する。さらにこの縞状導体層と各バンプ134とを
接続するという構造にしても良い。さらにまた、上記実
施形態1,2では、コア基板の主面側に樹脂絶縁層12
2〜125を形成したが、これよりも多数または少数の
樹脂絶縁層を、コア基板の主面側に積層した配線基板と
しても良い。また、コア基板の裏面側には裏面絶縁層を
形成していないが、主面側の樹脂絶縁層より少ない裏面
絶縁層を形成しても良い。但し、ICチップとチップコ
ンデンサとの距離が近くなるという点で、裏面絶縁層は
少ないほうが良い。
【0082】また、実施形態1では、コア基板110の
材質をガラス−エポキシ樹脂とした。しかし、コア基板
110の材質はガラス−エポキシ樹脂に限定されるもの
ではなく、例えば、コア基板110をアルミナ等のセラ
ミックによって構成しても良い。あるいは、コア基板1
10をビスマレイミド・トリアジン(BT)樹脂、エポ
キシ樹脂、ポリイミド樹脂等の樹脂や、これらの樹脂と
ガラス繊維との複合材料や、三次元網目構造のフッ素樹
脂にエポキシ樹脂などを含浸させた樹脂複合材料で構成
しても良い。また、アルミナ等のセラミックと上述の樹
脂とを組合わせたもの、または、上述の樹脂及びガラス
繊維の複合材料や上述の樹脂複合材料とセラミックとを
組合わせたものとしても良い。
【0083】さらに、実施形態2では、コア基板280
を構成する第1コア部260及び第2コア部270の材
質をガラス−エポキシ樹脂とした。しかし、第1コア部
260及び第2コア部270の材質はガラス−エポキシ
樹脂に限定されるものではなく、例えば、第1コア基板
110及び第2コア基板120を共に、アルミナ等のセ
ラミックによって構成しても良い。あるいは、コア基板
280をアルミナ等のセラミックによって一体成型する
ようにしても良い。あるいは、コア基板280をBT樹
脂、エポキシ樹脂、ポリイミド樹脂等の樹脂や、これら
の樹脂とガラス繊維との複合材料や、三次元網目構造の
フッ素樹脂にエポキシ樹脂などを含浸させた樹脂複合材
料で構成しても良い。また、第1コア部260をアルミ
ナ等のセラミックとし、第2コア部270を上述した樹
脂、上述した樹脂と繊維との複合材料、あるいは上述し
た樹脂複合材料としても良い。あるいは、これとは逆
に、第2コア部260をセラミックとし、第2コア部2
70を上述した樹脂や複合材料としても良い。
【0084】また、実施形態1,2では、第1ベタ導体
層126,226、第2ベタ導体層127、配線層12
8,129 、第1スルーホール導体112b,262
b、第2スルーホール導体112c,262c、第1,
第2ビア導体132b,132c等の導体の材質をCu
(銅)とした。しかし、材質はCuに限定されるもので
はなく、例えば、Ag、Ag−Pd、Ag−Pt、ある
いはAu等としても良い。
【図面の簡単な説明】
【図1】実施形態1にかかる配線基板100の断面図で
ある。
【図2】実施形態1にかかる配線基板100のコア基板
110の断面図である。
【図3】実施形態1にかかる配線基板100の製造方法
を説明するための説明図である。
【図4】縦横格子状に配列させたチップコンデンサ11
3の各コンデンサ端子の電位を示す説明図である。
【図5】縦横格子状に配列させたチップコンデンサ11
3の様子及びコンデンサ端子を流れる電流の方向を示す
斜視説明図である。
【図6】実施形態2にかかる配線基板200の断面図で
ある。
【図7】実施形態2にかかる配線基板200の第1コア
基板269の断面図である。
【図8】実施形態2にかかる配線基板200の第2コア
基板279を示す図であり、(a)はその上面図、
(b)はそのA−A断面拡大図である。
【図9】実施形態2にかかる配線基板200のコア基板
本体284の断面図である。
【図10】実施形態2にかかる配線基板200の配線基
板本体201の断面図である。
【図11】チップコンデンサ160を示す図であり、
(a)はその上面図、(b)はそのA−A断面図、
(c)はそのB−B断面図、(d)はそのC−C断面図
である。
【図12】共通第1電位を電源電位(+)、共通第2電
位を接地電位(G)としたときのチップコンデンサ16
0の様子を示す説明図である。
【図13】基板の主面や裏面にチップコンデンサを搭載
した従来の配線基板を示す説明図である。
【符号の説明】
100,200 配線基板 100b,200b 主面 100c,200c 裏面 110,280 コア基板 111,284 コア基板本体 112,262,282 スルーホール導体 112b,262b 第1スルーホール導体(第1コン
デンサ側接続配線、第1コンデンサ側貫通導体) 112c,262c 第2スルーホール導体(第2コン
デンサ側接続配線の一部、第2コンデンサ側貫通導体の
一部) 113,160 チップコンデンサ 113u,160b チップコンデンサの上面 114b,165b 第1電位電極層(一方の電極) 114c,165c 第2電位電極層(他方の電極) 115b,161b 第1コンデンサ端子 115c,161c 第2コンデンサ端子 115bu,115cu 上面部 122〜125 樹脂絶縁層 126,226 第1ベタ導体層(第1変換導体層) 127 第2ベタ導体層(第2変換導体層) 131 第2コンデンサ側ビア導体(第2コンデンサ
側貫通導体の一部) 132b 第1ビア導体(第1主面側接続配線、第1主
面側貫通導体) 132c 第2ビア導体(第2主面側接続配線、第2主
面側貫通導体) 134 バンプ(接続端子) 134b 第1バンプ(第1接続端子) 134c 第2バンプ(第2接続端子) 287 凹部 E チップコンデンサ113を主面側に投影した領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/18 H05K 1/18 S H01L 23/12 N Fターム(参考) 5E336 AA04 AA08 AA13 AA14 BB03 BB15 BC26 BC34 CC34 CC38 CC43 CC53 CC58 EE01 GG11 5E346 AA06 AA12 AA15 AA22 AA26 AA43 AA60 BB03 BB04 BB06 BB11 BB16 CC02 CC08 CC31 DD02 DD31 EE02 EE06 EE07 EE12 EE31 FF01 FF45 GG15 GG28 GG40 HH05

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】主面と裏面とを有する配線基板であって、 コア基板と、 上記コア基板の上記主面側に複数積層された樹脂絶縁層
    と、を備え、 上記コア基板の上記裏面側に裏面絶縁層が無いか、上記
    主面側に複数積層された上記樹脂絶縁層より少ない層数
    の上記裏面絶縁層を有し、 上記主面側に形成され、この主面上に搭載する電子部品
    の端子と接続可能な複数の接続端子であって、 共通第1電位とされる多数の第1接続端子、及び共通第
    2電位とされる多数の第2接続端子を含む接続端子と、 上記裏面側に露出して搭載され、 一方の電極が共通第1電位に、他方の電極が共通第2電
    位にそれぞれ接続されることが予定され、 上記一方の電極に接続する少なくとも1つの第1コンデ
    ンサ端子、及び上記他方の電極に接続する少なくとも1
    つの第2コンデンサ端子、 を有する少なくとも1つのチップコンデンサと、 上記コア基板と上記樹脂絶縁層との間、または上記樹脂
    絶縁層同士の層間のいずれかに形成される第1変換導体
    層と、 上記第1変換導体層と上記接続端子との間に介在し、上
    記樹脂絶縁層同士の層間に形成される第2変換導体層
    と、 上記第1接続端子からそれぞれ上記配線基板の裏面側に
    向かって延び、上記第2変換導体層とはそれぞれ絶縁し
    つつ、上記第1変換導体層とそれぞれ電気的に接続する
    第1主面側接続配線と、 上記第2接続端子からそれぞれ上記配線基板の裏面側に
    向かって延び、上記第2変換導体層とそれぞれ電気的に
    接続する第2主面側接続配線と、 上記第1コンデンサ端子から上記配線基板の主面側に向
    かって延び、上記第1変換導体層に接続する第1コンデ
    ンサ側接続配線と、 上記第2コンデンサ端子から上記配線基板の主面側に向
    かって延び、上記第1変換導体層とは絶縁しつつ、上記
    第2変換導体層に接続する第2コンデンサ側接続配線
    と、を備える配線基板。
  2. 【請求項2】請求項1に記載の配線基板であって、 前記第1主面側接続配線は、前記第1接続端子からそれ
    ぞれ上記配線基板の厚さ方向裏面側に向かって真っ直ぐ
    延び、前記樹脂絶縁層を貫通し、前記第2変換導体層と
    はそれぞれ絶縁しつつ、前記第1変換導体層とそれぞれ
    電気的に接続する第1主面側貫通導体であり、 前記第2主面側接続配線は、前記第2接続端子からそれ
    ぞれ上記配線基板の厚さ方向裏面側に向かって真っ直ぐ
    延び、前記樹脂絶縁層を貫通し、上記第2変換導体層と
    それぞれ電気的に接続する第2主面側貫通導体であり、 前記第1コンデンサ側接続配線は、前記チップコンデン
    サの前記第1コンデンサ端子からそれぞれ上記配線基板
    の厚さ方向主面側に向かって真っ直ぐ延び、前記コア基
    板、または上記コア基板及び前記樹脂絶縁層を貫通し、
    上記第1変換導体層に接続する第1コンデンサ側貫通導
    体であり、 前記第2コンデンサ側接続配線は、上記チップコンデン
    サの前記第2コンデンサ端子からそれぞれ上記配線基板
    の厚さ方向主面側に向かって真っ直ぐ延び、上記コア基
    板及び上記樹脂絶縁層を貫通し、上記第1変換導体層と
    はそれぞれ絶縁しつつ、上記第2変換導体層に接続する
    第2コンデンサ側貫通導体である配線基板。
  3. 【請求項3】主面と裏面とを有する配線基板であって、 上記裏面側に開口する凹部を有するコア基板と、 上記コア基板の上記主面側に複数積層された樹脂絶縁層
    と、を備え、 上記コア基板の上記裏面側に裏面絶縁層が無いか、上記
    主面側に複数積層された上記樹脂絶縁層より少ない層数
    の上記裏面絶縁層を有し、 上記主面側に形成され、この主面上に搭載する電子部品
    の端子と接続可能な複数の接続端子であって、 共通第1電位とされる多数の第1接続端子、及び共通第
    2電位とされる多数の第2接続端子を含む接続端子と、 上記凹部内に搭載され、 一方の電極が共通第1電位に、他方の電極が共通第2電
    位にそれぞれ接続されることが予定され、 上記一方の電極に接続する少なくとも1つの第1コンデ
    ンサ端子、及び上記他方の電極に接続する少なくとも1
    つの第2コンデンサ端子、 を有する少なくとも1つのチップコンデンサと、 上記コア基板と上記樹脂絶縁層との間、または上記樹脂
    絶縁層同士の層間のいずれかに形成される第1変換導体
    層と、 上記第1変換導体層と上記接続端子との間に介在し、上
    記樹脂絶縁層同士の層間に形成される第2変換導体層
    と、 上記第1接続端子からそれぞれ上記配線基板の裏面側に
    向かって延び、上記第2変換導体層とはそれぞれ絶縁し
    つつ、上記第1変換導体層とそれぞれ電気的に接続する
    第1主面側接続配線と、 上記第2接続端子からそれぞれ上記配線基板の裏面側に
    向かって延び、上記第2変換導体層とそれぞれ電気的に
    接続する第2主面側接続配線と、 上記第1コンデンサ端子から上記配線基板の主面側に向
    かって延び、上記第1変換導体層に接続する第1コンデ
    ンサ側接続配線と、 上記第2コンデンサ端子から上記配線基板の主面側に向
    かって延び、上記第1変換導体層とは絶縁しつつ、上記
    第2変換導体層に接続する第2コンデンサ側接続配線
    と、を備える配線基板。
  4. 【請求項4】請求項3に記載の配線基板であって、 前記第1主面側接続配線は、前記第1接続端子からそれ
    ぞれ上記配線基板の厚さ方向裏面側に向かって真っ直ぐ
    延び、前記樹脂絶縁層を貫通し、前記第2変換導体層と
    はそれぞれ絶縁しつつ、前記第1変換導体層とそれぞれ
    電気的に接続する第1主面側貫通導体であり、 前記第2主面側接続配線は、前記第2接続端子からそれ
    ぞれ上記配線基板の厚さ方向裏面側に向かって真っ直ぐ
    延び、前記樹脂絶縁層を貫通し、上記第2変換導体層と
    それぞれ電気的に接続する第2主面側貫通導体であり、 前記第1コンデンサ側接続配線は、前記チップコンデン
    サの前記第1コンデンサ端子からそれぞれ上記配線基板
    の厚さ方向主面側に向かって真っ直ぐ延び、前記コア基
    板、または上記コア基板及び前記樹脂絶縁層を貫通し、
    上記第1変換導体層に接続する第1コンデンサ側貫通導
    体であり、 前記第2コンデンサ側接続配線は、上記チップコンデン
    サの前記第2コンデンサ端子からそれぞれ上記配線基板
    の厚さ方向主面側に向かって真っ直ぐ延び、上記コア基
    板及び上記樹脂絶縁層を貫通し、上記第1変換導体層と
    はそれぞれ絶縁しつつ、上記第2変換導体層に接続する
    第2コンデンサ側貫通導体である配線基板。
  5. 【請求項5】請求項1〜請求項4のいずれか一項に記載
    の配線基板であって、 前記複数の接続端子は、前記樹脂絶縁層のうち、前記チ
    ップコンデンサを前記主面側に投影した領域内に形成さ
    れてなる配線基板。
JP2002345281A 2001-11-30 2002-11-28 配線基板 Pending JP2003229672A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002345281A JP2003229672A (ja) 2001-11-30 2002-11-28 配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-367622 2001-11-30
JP2001367622 2001-11-30
JP2002345281A JP2003229672A (ja) 2001-11-30 2002-11-28 配線基板

Publications (1)

Publication Number Publication Date
JP2003229672A true JP2003229672A (ja) 2003-08-15

Family

ID=27759598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002345281A Pending JP2003229672A (ja) 2001-11-30 2002-11-28 配線基板

Country Status (1)

Country Link
JP (1) JP2003229672A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159354A (ja) * 2003-11-25 2005-06-16 Internatl Business Mach Corp <Ibm> 高性能チップ・キャリア基板
JP2005302924A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2007234888A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法及びシステム基板
JP2009170941A (ja) * 2009-05-01 2009-07-30 Shinko Electric Ind Co Ltd キャパシタ実装配線基板
JP2009190405A (ja) * 2009-03-05 2009-08-27 Fuji Xerox Co Ltd 発光装置、プリントヘッドおよび画像形成装置
KR101109701B1 (ko) * 2004-03-31 2012-02-06 신꼬오덴기 고교 가부시키가이샤 커패시터 실장 배선 기판 및 그 제조 방법
JP2012033968A (ja) * 2004-06-25 2012-02-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP2012109387A (ja) * 2010-11-17 2012-06-07 Ngk Spark Plug Co Ltd 配線基板
JP2012119601A (ja) * 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置
US8964403B2 (en) 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
JP2017159173A (ja) * 2017-06-26 2017-09-14 株式会社藤商事 遊技機
JP2017159174A (ja) * 2017-06-26 2017-09-14 株式会社藤商事 遊技機

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863526B2 (en) 2003-11-25 2011-01-04 International Business Machines Corporation High performance chip carrier substrate
JP2005159354A (ja) * 2003-11-25 2005-06-16 Internatl Business Mach Corp <Ibm> 高性能チップ・キャリア基板
JP4528098B2 (ja) * 2003-11-25 2010-08-18 インターナショナル・ビジネス・マシーンズ・コーポレーション 高性能チップ・キャリア基板
US7886435B2 (en) 2003-11-25 2011-02-15 International Business Machines Corporation High performance chip carrier substrate
KR101109701B1 (ko) * 2004-03-31 2012-02-06 신꼬오덴기 고교 가부시키가이샤 커패시터 실장 배선 기판 및 그 제조 방법
JP2005302924A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4597561B2 (ja) * 2004-04-09 2010-12-15 日本特殊陶業株式会社 配線基板およびその製造方法
JP2012033968A (ja) * 2004-06-25 2012-02-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP4714042B2 (ja) * 2006-03-01 2011-06-29 Okiセミコンダクタ株式会社 部品内蔵基板の製造方法
JP2007234888A (ja) * 2006-03-01 2007-09-13 Oki Electric Ind Co Ltd 部品内蔵基板の製造方法及びシステム基板
JP4548541B2 (ja) * 2009-03-05 2010-09-22 富士ゼロックス株式会社 発光装置、プリントヘッドおよび画像形成装置
JP2009190405A (ja) * 2009-03-05 2009-08-27 Fuji Xerox Co Ltd 発光装置、プリントヘッドおよび画像形成装置
US8345074B2 (en) 2009-03-05 2013-01-01 Fuji Xerox Co., Ltd. Light-emitting device, print head and image forming apparatus
JP2009170941A (ja) * 2009-05-01 2009-07-30 Shinko Electric Ind Co Ltd キャパシタ実装配線基板
JP2012109387A (ja) * 2010-11-17 2012-06-07 Ngk Spark Plug Co Ltd 配線基板
US8964403B2 (en) 2010-11-17 2015-02-24 Ngk Spark Plug Co., Ltd. Wiring board having a reinforcing member with capacitors incorporated therein
JP2012119601A (ja) * 2010-12-03 2012-06-21 Nec Corp インターポーザ及び半導体装置
US9136210B2 (en) 2010-12-03 2015-09-15 Nec Corporation Interposer and semiconductor device
JP2017159173A (ja) * 2017-06-26 2017-09-14 株式会社藤商事 遊技機
JP2017159174A (ja) * 2017-06-26 2017-09-14 株式会社藤商事 遊技機

Similar Documents

Publication Publication Date Title
US6577490B2 (en) Wiring board
KR101384082B1 (ko) 캐패시터 내장 배선기판 및 부품 내장 배선기판
JP3522571B2 (ja) 配線基板
US5637834A (en) Multilayer circuit substrate and method for forming same
JP2003197809A (ja) 半導体装置用パッケージ及びその製造方法並びに半導体装置
USRE49970E1 (en) Manufacturing method and electronic module with new routing possibilities
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
JP2003229672A (ja) 配線基板
JP2004179232A (ja) 半導体装置及びその製造方法並びに電子機器
JP4521251B2 (ja) 配線性が高いマイクロビア基板
JP3554886B2 (ja) 配線基板
JP3854498B2 (ja) 配線基板
JP2003229510A (ja) 配線基板
JP2001044591A (ja) 配線基板
JP3490303B2 (ja) 半導体装置の実装体
JP3859225B2 (ja) 配線基板
EP0287681A1 (en) Multi-layer printed circuit board and a method of fabricating the same
JP3540709B2 (ja) 配線基板
JP2001339008A (ja) 配線基板
JP2002223076A (ja) 多層配線基板
JP2023056335A (ja) 配線基板
JP4299087B2 (ja) プリント配線板
JP2002204077A (ja) 配線基板、配線基板本体、及びチップコンデンサ
JP2001339009A (ja) 配線基板
JP2002246759A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080617