JP3540709B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3540709B2 JP3540709B2 JP2000102532A JP2000102532A JP3540709B2 JP 3540709 B2 JP3540709 B2 JP 3540709B2 JP 2000102532 A JP2000102532 A JP 2000102532A JP 2000102532 A JP2000102532 A JP 2000102532A JP 3540709 B2 JP3540709 B2 JP 3540709B2
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- conductor
- layer
- plane
- plane electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、基板内部にコンデンサが内蔵形成された配線基板に関し、特に、この内蔵コンデンサと配線基板の主面に形成された接続端子との電気的な接続を改善した配線基板に関する。
【０００２】
【従来の技術】
従来より、基板内部にコンデンサが内蔵形成された配線基板が知られている。例えば、図１１に部分拡大断面図を示す配線基板１０１が挙げられる。この配線基板１０１は、その主面１０１Ａ側にＩＣチップ等を、また、裏面１０１Ｂ側にマザーボード等を接続することができるものである。
この配線基板１０１の主面１０１Ａには、ＩＣチップ等の接続端子に対応したハンダバンプ（接続端子）１０３が多数形成され、一方、裏面１０１Ｂには、マザーボード等の接続端子に対応した接続パッド（接続端子）１０５が多数形成されている。
【０００３】
このうち、主面１０１Ａに形成されたハンダバンプ１０３は、電源電位と接続する電源バンプ１０３Ｐと、接地電位と接続する接地バンプ１０３Ｇと、信号を入出力するための信号バンプ（図示しない）とをそれぞれ多数有している。
これらのハンダバンプ１０３は、主面１０１Ａに略格子状に配置されているが、その略中央には、多数の電源バンプ１０３Ｐと接地バンプ１０３Ｇとが密集した密集領域が形成されている。図１１は、この密集領域を厚さ方向に投影した投影密集領域内の一部を示している。
一方、裏面１０１Ｂに形成された接続パッド１０５も、電源パッド１０５Ｐと、接地パッド１０５Ｇと、信号パッド（図示しない）とをそれぞれ多数有している。
【０００４】
この配線基板１０１は、９層の絶縁層（第１絶縁層１７１〜第９絶縁層１７９）が積層されたものであり、これらの絶縁層１７１〜１７９の層内や層間には、それぞれビア導体や導体層等が形成されている。
主面１０１Ａ側の第１絶縁層１７１、第２絶縁層１７２及び第３絶縁層１７３内には、電源バンプ１０３Ｐに接続した電源ビア導体１１５、及び、接地バンプ１０３Ｇに接続した接地ビア導体１１７が多数形成されている。これらのビア導体は、図中に示す投影密集領域内では、いずれも主面１０１Ａ側から裏面１０１Ｂ側へ向かって厚さ方向に延びている。
【０００５】
配線基板１０１のうち、第３絶縁層１７３と第９絶縁層１７９との間には、コンデンサが内蔵されている。この内蔵コンデンサ１１３は、高誘電体層である第４絶縁層１７４〜第８絶縁層１７８を５層有している。また、これらの絶縁層の層間に、第１電源プレーン電極層１２９、第１接地プレーン電極層１３０、第２電源プレーン電極層１３１、第２接地プレーン電極層１３２、第３電源プレーン電極層１３３、及び第３接地プレーン電極層１３４をそれぞれ有している。
【０００６】
つまり、この内蔵コンデンサ１１３は、高誘電体層（第４絶縁層１７４〜第８絶縁層１７８）をそれぞれ介して、第１電源プレーン電極層１２９、第１接地プレーン電極層１３０、第２電源プレーン電極層１３１、第２接地プレーン電極層１３２、第３電源プレーン電極層１３３及び第３接地プレーン電極層１３４が対向して交互に積層されたものである。
なお、第１電源プレーン電極層１２９には第１電源プレーン貫通孔１２９Ｋが、第２電源プレーン電極層１３１には第２電源プレーン貫通孔１３１Ｋが、第３電源プレーン電極層１３３には第３電源プレーン貫通孔１３３Ｋが、それぞれ多数形成されている。また、第１接地プレーン電極層１３０には第１接地プレーン貫通孔１３０Ｋが、第２接地プレーン電極層１３２には第２接地プレーン貫通孔１３２Ｋが、第３接地プレーン電極層１３４には第３接地プレーン貫通孔１３４Ｋが、それぞれ多数形成されている。
【０００７】
主面１０１Ａの電源バンプ１０３Ｐから裏面１０１Ｂ側へ延びた多数の電源ビア導体１１５は、第１電源プレーン電極層１２９とそれぞれ接続している。そして、さらに厚さ方向に延び、第１接地プレーン電極層１３０と絶縁を保ちながら第１接地プレーン貫通孔１３０Ｋ内を通過し、第２電源プレーン電極層１３１とそれぞれ接続している。そして、さらに厚さ方向に延び、第２接地プレーン電極層１３２と絶縁を保ちながら第２接地プレーン貫通孔１３２Ｋ内を通過し、第３電源プレーン電極層１３３とそれぞれ接続している。さらに、一部の電源ビア導体１１５は、さらに厚さ方向に延び、第３接地プレーン電極層１３４と絶縁を保ちながら第３接地プレーン貫通孔１３４Ｋ内を通過し、裏面１０１Ｂに形成された電源パッド１０５Ｐとそれぞれ接続している。
【０００８】
一方、主面１０１Ａの接地バンプ１０３Ｇから裏面１０１Ｂ側へ延びた接地ビア導体１１７は、第１電源プレーン電極層１２９と絶縁を保ちながら第１電源プレーン貫通孔１２９Ｋ内を通過して、第１接地プレーン電極層１３０とそれぞれ接続している。そして、さらに厚さ方向に延び、第２電源プレーン電極層１３１と絶縁を保ちながら第２電源プレーン貫通孔１３１Ｋ内を通過し、第２接地プレーン電極層１３２とそれぞれ接続している。そして、さらに厚さ方向に延び、第３電源プレーン電極層１３３と絶縁を保ちながら第３電源プレーン貫通孔１３３Ｋ内を通過し、第３接地プレーン電極層１３４とそれぞれ接続している。さらに、一部の接地ビア導体１１７は、さらに厚さ方向に延び、裏面１０１Ｂに形成された接地パッド１０５Ｇとそれぞれ接続している。
【０００９】
【発明が解決しようとする課題】
以上で述べたように、この配線基板１０１の内蔵コンデンサ１１３は、第１，第２，第３電源プレーン電極層１２９，１３１，１３３、及び第１，第２，第３接地プレーン電極層１３０，１３２，１３４に、それぞれ多数の貫通孔が形成されている。このため、図１２に第１電源プレーン電極層１２９のうち、第１接地プレーン電極層１３０と対向する部分をハッチングで示すように、内蔵コンデンサ１１３の電極としての有効面積が、第１電源プレーン貫通孔１２９Ｋ及び第１接地プレーン貫通孔１３０Ｋが多数形成されていることにより小さくなっている。特に、近年、電源ビア導体１１５と接地ビア導体１１７との間隔の狭小化が進むにつれ、益々、プレーン電極層の有効電極面積が小さくなってきている。
このように、内蔵コンデンサ１１３の有効電極面積が減少すると、十分な静電容量を確保することが困難となる。
【００１０】
本発明はかかる現状に鑑みてなされたものであって、基板内部に内蔵されたコンデンサの静電容量を大きくすることができる配線基板を提供することを目的とする。
【００１１】
【課題を解決するための手段、作用及び効果】
その解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に、絶縁層を介して積層された複数の略平板状の導体層であって、多数の第１変換貫通孔を有する第１変換導体層、及び、この第１変換導体層よりも上記裏面側に位置し、第１裏面側貫通孔を有する１または複数の第１裏面側導体層、を含み、互いに導通された第１導体層、並びに、上記第１変換導体層よりも上記裏面側に位置し、多数の第２変換貫通孔を有する第２変換導体層、及び、この第２変換導体層よりも上記裏面側に位置し、第２裏面側貫通孔を有する１または複数の第２裏面側導体層、を含み、互いに導通された第２導体層、を有する導体層と、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第２変換貫通孔内に位置して上記第２変換導体層とはそれぞれ絶縁し、上記第２裏面側貫通孔内に位置して上記１または複数の第２裏面側導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記第１変換導体層と上記１または複数の第１裏面側導体層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記密集領域内の第２接続端子と上記第２変換導体層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１裏面側貫通孔内に位置して上記１または複数の第１裏面側導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記第２変換導体層と上記１または複数の第２裏面側導体層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１裏面側導体層及び第２裏面側導体層の少なくとも一部は、上記絶縁層のうち高誘電体からなる高誘電体層を介して対向して交互に積層され、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００１２】
本発明によれば、第１接続端子（例えば電源電位と接続する接続端子）と第２接続端子（例えば接地電位と接続する接続端子）とが密集する密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、第１導体層のうち第１変換導体層と電気的に接続している。そして、第１変換導体層は、第１裏面側ビア導体を介して、第１導体層のうち第１裏面側導体層と電気的に接続している。従って、密集領域内の第１接続端子は、第１変換導体層及び第１裏面側導体層とそれぞれ電気的に接続している。
しかも、第１接続端子と第１変換導体層とを接続する第１主面側ビア導体よりも、第１変換導体層と第１裏面側導体層とを接続する第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換導体層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００１３】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、この第１裏面側ビア導体と絶縁させるために第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができる。
ここで、本発明では、第１裏面側導体層及び第２裏面側導体層の少なくとも一部が、高誘電体層を介して対向して交互に積層されているから、少なくともこの部分において内蔵コンデンサが構成されている。
従って、この内蔵コンデンサ内に着目すると、第２裏面側貫通孔の数が少なくなるのに伴い、第２裏面側導体層の面積が大きくなり、第１裏面側導体層と第２裏面側導体層とが対向する面積、即ち、内蔵コンデンサの有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量を大きくすることができる。
【００１４】
一方、第２接続端子及び第２導体層についても同様である。即ち、密集領域内の第２接続端子は、第２主面側ビア導体を介して、第２導体層のうち第２変換導体層とそれぞれ電気的に接続し、さらに、第２裏面側ビア導体を介して、第２導体層のうち第２裏面側導体層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換導体層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００１５】
このため、第２裏面側ビア導体と絶縁させるために第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができる。従って、内蔵コンデンサ内に着目すると、第１裏面側貫通孔が少なくなる分だけ、第１裏面側導体層の面積が大きくなり、第１裏面側導体層と第２裏面側導体層とが対向する有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００１６】
ここで、第１接続端子及び第２接続端子は、一方が第１の電位と接続し、他方が第２の電位と接続するものであれば良い。その組み合わせとしては、例えば、第１接続端子を電源電位（＋電位：例えば＋１．８Ｖや＋５Ｖ）と接続する接続端子とし、第２接続端子を接地電位（０Ｖ）や−電位と接続する接続端子とするなどが挙げられる。
また、配線基板の絶縁層の材質としては、公知の材料を用いることができる。例えば、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミック、あるいは、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂などの樹脂とセラミック粉末とを複合化したものなどが挙げられる。また、エポキシ樹脂等の樹脂を主成分としたもの、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂複合材料等を用いても良い。また、ガラス織布、ガラス不織布などのガラス繊維やポリアミド繊維などの有機繊維などを用いて、エポキシ樹脂等との複合化したものを用いても良い。
【００１７】
また、高誘電体層としては、電極となる導体層や高誘電体層ではない絶縁層などの材質、製法等を勘案して選択すればよいが、ＢａＴｉＯ3の他、例えば、ＰｂＴｉＯ3，ＰｂＺｒＯ3，ＴｉＯ2，ＳｒＴｉＯ3，ＣａＴｉＯ3，ＭｇＴｉＯ3，ＫＮｂＯ3，ＮａＴｉＯ3，ＫＴａＯ3，ＲｂＴａＯ3，（Ｎａ1/2Ｂｉ1/2）ＴｉＯ3，Ｐｂ（Ｍｇ1/2Ｗ1/2）Ｏ3，（Ｋ1/2Ｂｉ1/2）ＴｉＯ3などを主成分とした高誘電率セラミックが挙げられる。また、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミックに、あるいは、エポキシ樹脂やポリイミド樹脂、ＢＴ樹脂などの樹脂に、ＢａＴｉＯ3などの高誘電率セラミックを混入した複合材料などを用いることもできる。これらは、要求されるコンデンサの静電容量その他に応じて適宜選択すればよい。
【００１８】
さらに、上記の配線基板であって、前記高誘電体層は、いずれも前記第１変換導体層及び第２変換導体層とは離れてこれらよりも前記裏面側に位置する配線基板とすると良い。
【００１９】
本発明によれば、高誘電体層が第１変換導体層及び第２変換導体層とは離れてこれらよりも裏面側にあることから、第１，第２変換導体層よりも裏面側において、内蔵コンデンサが構成されている。つまり、第１，第２変換導体層は、内蔵コンデンサの電極層ではなく、専ら、第１，第２主面側ビア導体の数と位置を、これより少数の第１，第２裏面側ビア導体に変換するものである。
【００２０】
このような配線基板も、上記配線基板と同様に、第１裏面側ビア導体の数が少なくなるのに伴い、第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができるので、内蔵コンデンサ内に着目すれば、第２裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積も大きくなる。よって、内蔵コンデンサの静電容量を大きくすることができる。
また、第２裏面側ビア導体の数が少なくなるのに伴い、第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができるので、内蔵コンデンサ内に着目すれば、第１裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００２１】
さらに、前記の配線基板であって、前記第１導体層及び第２導体層は、いずれも前記絶縁層のうち高誘電体からなる高誘電体層を介して対向して交互に積層されている配線基板とすると良い。
【００２２】
本発明によれば、第１導体層及び第２導体層が、高誘電体層を介して対向して交互に積層されているので、この部分において、内蔵コンデンサが構成されている。つまり、第１裏面側導体層及び第２裏面側導体層の他、第１変換導体層及び第２変換導体層も、内蔵コンデンサの各電極層となっている。従って、第１，第２変換導体層は、第１，第２主面側ビア導体の数と位置を、これより少数の第１，第２裏面側ビア導体に変換するものであるとともに、内蔵コンデンサの電極層でもある。
このため、主面の第１接続端子及び第２接続端子と内蔵コンデンサとの間に、別途第１，第２変換導体層やこれらを層間に保持する絶縁層を形成する必要がないので、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができる。また、安価な配線基板とすることができる。
【００２３】
また、このような配線基板は、前記配線基板と同様に、第１裏面側ビア導体の数が少なくなるのに伴い、第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができるので、第２裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積も大きくなる。
さらに、本発明では、第２変換導体層も内蔵コンデンサの電極層であるから、第１裏面側ビア導体の数が少なくなるのに伴って、第２変換貫通孔の数も少なくなり、第２裏面側導体層の面積が大きくなるので、内蔵コンデンサの有効電極面積を大きくすることができる。
これらのことから、内蔵コンデンサの静電容量を大きくすることができる。
また、第２裏面側ビア導体の数が少なくなるのに伴い、第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができるので、第１裏面側導体層の面積も大きくなって、内蔵コンデンサの有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００２４】
さらに、上記の配線基板であって、前記第１変換導体層は、前記第１導体層のうち最も前記主面側に位置し、前記第２変換導体層は、前記第２導体層のうち最も前記主面側に位置する配線基板とすると良い。
【００２５】
第１変換導体層と第２変換導体層とがそれぞれ最も主面側に位置しているので、第１変換導体層よりも裏面側に位置する第１裏面側導体層の数を最も多くすることができ、同様に、第２変換導体層よりも裏面側に位置する第２裏面側導体層の数も最も多くすることができる。従って、有効電極面積を最も大きくすることができ、内蔵コンデンサの静電容量を最も大きくすることができる。
【００２６】
さらに、前記の配線基板であって、前記高誘電体層は、いずれも前記第１変換導体層とは離れてこれよりも前記裏面側に位置し、前記１または複数の第１裏面側導体層及び第２導体層は、いずれも前記絶縁層のうち高誘電体からなる上記高誘電体層を介して対向して交互に積層されている配線基板とすると良い。
【００２７】
本発明によれば、高誘電体層が第１変換導体層とは離れてこれよりも裏面側にあり、また、第１裏面側導体層及び第２導体層（第２変換導体層及び第２裏面側導体層）が、いずれも高誘電体層を介して対向して交互に積層されている。つまり、第１変換導体層よりも裏面側において、内蔵コンデンサが構成され、この内蔵コンデンサ内に、第２変換導体層が含まれている。
従って、第１変換導体層は、内蔵コンデンサの電極層ではなく、専ら、第１主面側ビア導体の数と位置を、これより少数の第１裏面側ビア導体に変換するものである。一方、第２変換導体層は、第２主面側ビア導体の数と位置を、これより少数の第２裏面側ビア導体に変換するものであるとともに、内蔵コンデンサの電極層でもある。
このように第２変換導体層を内蔵コンデンサ内に形成すれば、主面と内蔵コンデンサとの間に、別途第２変換導体層やこれを層間に保持する絶縁層を形成する必要がないので、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができる。また、安価な配線基板とすることができる。
【００２８】
また、このような配線基板は、前記配線基板と同様に、第１裏面側ビア導体の数が少なくなるのに伴い、第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができるので、第２裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積も大きくなる。
さらに、第２変換導体層が内蔵コンデンサの電極層であるから、第１裏面側ビア導体の数が少なくなるのに伴って、第２変換貫通孔の数が少なくなり、第２裏面側導体層の面積が大きくなるので、内蔵コンデンサの有効電極面積を大きくすることができる。
これらのことから、内蔵コンデンサの静電容量をさらに大きくすることができる。
また、第２裏面側ビア導体の数が少なくなるのに伴い、第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができるので、第１裏面側導体層の面積も大きくなって、内蔵コンデンサの有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００２９】
さらに、上記の配線基板であって、前記第２変換導体層は、前記第２導体層のうち最も前記主面側に位置する配線基板とすると良い。
【００３０】
第２変換導体層が最も主面側に位置しているので、第２変換導体層よりも裏面側に位置する第２裏面側導体層の数を最も多くすることができる。従って、有効電極面積を最も大きくすることができ、内蔵コンデンサの静電容量を最も大きくすることができる。
【００３１】
さらに、上記のいずれかに記載の配線基板であって、前記第１裏面側導体層及び第２裏面側導体層のうち、前記高誘電体層を介して対応する第１裏面側導体層及び第２裏面側導体層に形成された前記第１裏面側貫通孔及び第２裏面側貫通孔は、互いに対向する部分を有している配線基板とすると良い。
【００３２】
高誘電体層を介して、第１裏面側導体層及び第２裏面側導体層の対向する部分が、内蔵コンデンサの有効電極層となる。従って、内蔵コンデンサ内において、第１裏面側導体層の第１裏面側貫通孔と、第２裏面側導体層の第２裏面側貫通孔とが、全く対向していない場合には、第１または第２裏面側導体層全体の面積から、すべての第１裏面側貫通孔の面積と、すべての第２裏面側貫通孔の面積とを引いた面積が、有効電極面積となる（図１２参照）。
【００３３】
本発明によれば、内蔵コンデンサ内のおいて、第１裏面側導体層の第１裏面側貫通孔と、第２裏面側導体層の第２裏面側貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１裏面側貫通孔と第２裏面側貫通孔とが重なる部分がある。
従って、有効電極面積は、第１裏面側貫通孔と第２裏面側貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００３４】
また、他の解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、略平板状で、第１プレーン貫通孔を有する１または複数の第１プレーン電極層、１または複数の高誘電体層、及び、略平板状で、第２プレーン貫通孔を有する１または複数の第２プレーン電極層、を含み、上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層された内蔵コンデンサと、上記接続端子と上記内蔵コンデンサとの間に位置し、多数の第１変換貫通孔を有する第１変換導体層と、上記第１変換導体層と上記内蔵コンデンサとの間に位置し、多数の第２変換貫通孔を有する第２変換導体層と、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第２変換貫通孔内に位置して上記第２変換導体層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記第２プレーン貫通孔内に位置して上記１または複数の第２プレーン電極層とはそれぞれ絶縁し、上記第１変換導体層と上記１または複数の第１プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記密集領域内の第２接続端子と上記第２変換導体層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１プレーン貫通孔内に位置して上記１または複数の第１プレーン電極層とはそれぞれ絶縁し、上記第２変換導体層と上記１または複数の第２プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００３５】
本発明によれば、第１接続端子（例えば電源電位と接続する接続端子）と第２接続端子（例えば接地電位と接続する接続端子）とが密集する密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、第１変換導体層と電気的に接続している。そして、第１変換導体層は、第１裏面側ビア導体を介して、内蔵コンデンサの第１プレーン電極層と電気的に接続している。従って、密集領域内の第１接続端子は、内蔵コンデンサの第１プレーン電極層とそれぞれ電気的に接続している。
しかも、第１接続端子と第１変換導体層とを接続する第１主面側ビア導体よりも、第１変換導体層と第１プレーン電極層とを接続する第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換導体層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００３６】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、内蔵コンデンサのうち、この第１裏面側ビア導体と絶縁させるために第２プレーン電極層に形成する第２プレーン貫通孔の数も少なくすることができる。
従って、第２プレーン電極層の面積が、第２プレーン貫通孔が少なくなる分だけ大きくなり、第１プレーン電極層と第２プレーン電極層とが対向する面積、即ち、内蔵コンデンサの有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量を大きくすることができる。
【００３７】
一方、第２接続端子、第２主面側ビア導体、第２変換導体層、第２裏面側ビア導体、及び内蔵コンデンサについても同様である。即ち、密集領域内の第２接続端子は、第２主面側ビア導体、第２変換導体層、第２裏面側ビア導体を介して、内蔵コンデンサの第２プレーン電極層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換導体層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００３８】
このため、内蔵コンデンサのうち、第２裏面側ビア導体と絶縁させるために第１プレーン電極層に形成する第１プレーン貫通孔の数も少なくすることができる。従って、第１プレーン電極層の面積が、第１プレーン貫通孔が少なくなる分だけ大きくなり、第１プレーン電極層と第２プレーン電極層とが対向する有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００３９】
さらに、上記の配線基板であって、前記第１プレーン電極層の第１プレーン貫通孔と、この第１プレーン電極層と前記高誘電体層を介して対向する前記第２プレーン電極層の第２プレーン貫通孔とは、互いに対向する部分を有している配線基板とすると良い。
【００４０】
上述したように、高誘電体層を介して、第１プレーン電極層及び第２プレーン電極層の対向する部分が、内蔵コンデンサの有効電極層となる。従って、第１プレーン電極層の第１プレーン貫通孔と、第２プレーン電極層の第２プレーン貫通孔とが、全く対向していない場合には、第１または第２プレーン電極層全体の面積から、すべての第１プレーン貫通孔の面積と、すべての第２プレーン貫通孔の面積とを引いた面積が、有効電極面積となる（図１２参照）。
【００４１】
本発明によれば、第１プレーン電極層の第１プレーン貫通孔と、第２プレーン電極層の第２プレーン貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１プレーン貫通孔と第２プレーン貫通孔とが重なる部分がある。
従って、有効電極面積は、第１プレーン貫通孔と第２プレーン貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００４２】
また、他の解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、略平板状の複数の第１プレーン電極層、複数の高誘電体層、及び、略平板状の複数の第２プレーン電極層、を含み、上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層されており、上記第１プレーン電極層は、多数の第１変換プレーン貫通孔を有する第１変換プレーン電極層と、上記第１変換プレーン電極層よりも上記裏面側に位置し、第１裏面側プレーン貫通孔を有する１または複数の第１裏面側プレーン電極層と、を含み、上記第２プレーン電極層は、上記第１変換プレーン電極層よりも上記裏面側に位置し、多数の第２変換プレーン貫通孔を有する第２変換プレーン電極層と、上記第２変換プレーン電極層よりも上記裏面側に位置し、第２裏面側プレーン貫通孔を有する１または複数の第２裏面側プレーン電極層と、を含む内蔵コンデンサと、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換プレーン電極層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第２変換プレーン貫通孔内に位置して上記第２変換プレーン電極層とはそれぞれ絶縁し、上記第２裏面側プレーン貫通孔内に位置して上記第２裏面側プレーン電極層とはそれぞれ絶縁し、上記第１変換プレーン電極層と上記１または複数の第１裏面側プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換プレーン貫通孔内に位置して上記第１変換プレーン電極層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記密集領域内の第２接続端子と上記第２変換プレーン電極層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１裏面側プレーン貫通孔内に位置して上記１または複数の第１裏面側プレーン電極層とはそれぞれ絶縁し、上記第２変換プレーン電極層と上記１または複数の第２裏面側プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００４３】
本発明によれば、密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、内蔵コンデンサの第１変換プレーン電極層と電気的に接続している。そして、第１変換プレーン電極層は、第１裏面側ビア導体を介して、内蔵コンデンサの第１裏面側プレーン電極層と電気的に接続している。従って、密集領域内の第１接続端子は、内蔵コンデンサの第１変換プレーン電極層及び第１裏面側プレーン電極層とそれぞれ電気的に接続している。
しかも、第１主面側ビア導体よりも、第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換プレーン電極層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００４４】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、内蔵コンデンサのうち、この第１裏面側ビア導体と絶縁させるために第２変換プレーン電極層に形成する第２変換プレーン貫通孔の数も少なくすることができる。従って、第２変換プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積も大きくなる。
また、内蔵コンデンサのうち、第１裏面側ビア導体と絶縁させるために第２裏面側プレーン電極層に形成する第２裏面側プレーン貫通孔の数も少なくすることができるので、第２裏面側プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積が大きくなる。
このことから、内蔵コンデンサの静電容量を大きくすることができる。
【００４５】
一方、第２接続端子、第２主面側ビア導体、第２変換プレーン電極層、第２裏面側ビア導体、及び第２裏面側プレーン電極層についても同様である。
即ち、密集領域内の第２接続端子は、第２主面側ビア導体をそれぞれ介して、第２変換プレーン電極層と電気的に接続し、第２変換プレーン電極層は、第２裏面側ビア導体を介して、第２裏面側プレーン電極層と電気的に接続している。従って、密集領域内の第２接続端子は、内蔵コンデンサの第２変換プレーン電極層及び第２裏面側プレーン電極層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換プレーン電極層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００４６】
このため、内蔵コンデンサのうち、第２裏面側ビア導体と絶縁させるために第１裏面側プレーン電極層に形成する第１裏面側プレーン貫通孔の数も少なくすることができるので、第１裏面側プレーン電極層の面積が大きくなり、有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００４７】
さらに、本発明では、第１主面側ビア導体及び第１裏面側ビア導体の間に介在し、後者を前者よりも少ない数となるように変換する第１変換プレーン電極層を、内蔵コンデンサ内に設けている。また、第２主面側ビア導体及び第２裏面側ビア導体の間に介在し、後者を前者よりも少ない数となるように変換する第２変換プレーン電極層を、内蔵コンデンサ内に設けている。
このため、主面の第１接続端子及び第２接続端子と内蔵コンデンサとの間に、別途第１及び第２変換導体層やこれらを層間に保持する絶縁層を形成する必要がない。従って、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができ、また、安価な配線基板とすることができる。
【００４８】
さらに、上記配線基板であって、前記第１変換プレーン電極層は、前記第１プレーン電極層のうち、最も主面側に位置し、前記第２変換プレーン電極層は、前記第２プレーン電極層のうち、最も主面側に位置する配線基板とすると良い。
【００４９】
第１変換プレーン電極層と第２変換プレーン電極層とがそれぞれ最も主面側に位置しているので、第１変換プレーン電極層よりも裏面側に位置する第１裏面側プレーン電極層の数を最も多くすることができ、同様に、第２変換プレーン電極層よりも裏面側に位置する第２裏面側プレーン電極層の数も最も多くすることができる。従って、有効電極面積を最も大きくすることができる。
【００５０】
さらに、上記の配線基板であって、前記第１裏面側プレーン電極層の第１裏面側プレーン貫通孔と、この第１裏面側プレーン電極層と前記高誘電体層を介して対向する前記第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、互いに対向する部分を有している配線基板とすると良い。
【００５１】
本発明によれば、第１裏面側プレーン電極層の第１裏面側プレーン貫通孔と、第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１裏面側プレーン貫通孔と第２裏面側プレーン貫通孔とが重なる部分がある。
従って、コンデンサとしての有効電極面積は、第１裏面側プレーン貫通孔と第２裏面側プレーン貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００５２】
また、他の解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、略平板状の１または複数の第１プレーン電極層、複数の高誘電体層、及び、略平板状の複数の第２プレーン電極層、を含み、上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層されており、上記第１プレーン電極層は、第１プレーン貫通孔を有し、上記第２プレーン電極層は、多数の第２変換プレーン貫通孔を有する第２変換プレーン電極層と、この第２変換プレーン電極層よりも上記裏面側に位置し、第２裏面側プレーン貫通孔を有する１または複数の第２裏面側プレーン電極層と、を含む内蔵コンデンサと、上記接続端子と上記内蔵コンデンサとの間に位置し、多数の第１変換貫通孔を有する第１変換導体層と、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第２変換プレーン貫通孔内に位置して上記第２変換プレーン電極層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記第２裏面側プレーン貫通孔内に位置して上記１または複数の第２裏面側プレーン電極層とはそれぞれ絶縁し、上記第１変換導体層と上記１または複数の第１プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記密集領域内の第２接続端子と上記第２変換プレーン電極層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１プレーン貫通孔内に位置して上記１または複数の第１プレーン電極層とはそれぞれ絶縁し、上記第２変換プレーン電極層と上記１または複数の第２裏面側プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００５３】
本発明によれば、密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、第１変換導体層と電気的に接続している。そして、第１変換導体層は、第１裏面側ビア導体を介して、内蔵コンデンサの第１プレーン電極層と電気的に接続している。従って、密集領域内の第１接続端子は、第１変換導体層及び第１プレーン電極層とそれぞれ電気的に接続している。
しかも、第１主面側ビア導体よりも、第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換導体層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００５４】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、内蔵コンデンサのうち、この第１裏面側ビア導体と絶縁させるために第２変換プレーン電極層に形成する第２変換プレーン貫通孔の数も少なくすることができる。従って、第２変換プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積も大きくなる。
また、内蔵コンデンサのうち、第１裏面側ビア導体と絶縁させるために第２裏面側プレーン電極層に形成する第２裏面側プレーン貫通孔の数も少なくすることができるので、第２裏面側プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積が大きくなる。
このことから、内蔵コンデンサの静電容量を大きくすることができる。
【００５５】
一方、密集領域内の第２接続端子は、第２主面側ビア導体をそれぞれ介して、第２変換プレーン電極層と電気的に接続し、第２変換プレーン電極層は、第２裏面側ビア導体を介して、第２裏面側プレーン電極層と電気的に接続している。従って、密集領域内の第２接続端子は、内蔵コンデンサの第２変換プレーン電極層及び第２裏面側プレーン電極層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換プレーン電極層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００５６】
このため、内蔵コンデンサのうち、第２裏面側ビア導体と絶縁させるために第１プレーン電極層に形成する第１プレーン貫通孔の数も少なくすることができるので、第１プレーン電極層の面積が大きくなり、有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００５７】
さらに、本発明では、第２主面側ビア導体及び第２裏面側ビア導体の間に介在し、後者を前者よりも少ない数となるように変換する第２変換プレーン電極層を、内蔵コンデンサ内に設けている。
このため、主面の第１接続端子及び第２接続端子と内蔵コンデンサとの間に、別途第２変換導体層やこれを層間に保持する絶縁層を形成する必要がない。従って、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができ、また、安価な配線基板とすることができる。
【００５８】
さらに、上記の配線基板であって、前記第２変換プレーン電極層は、前記複数の第２プレーン電極層のうち、最も前記主面側に位置する配線基板とすると良い。
【００５９】
第２変換プレーン電極層が最も主面側に位置しているので、第２変換プレーン電極層よりも裏面側に位置する第２裏面側プレーン電極層の数を最も多くすることができる。従って、有効電極面積を最も大きくすることができ、内蔵コンデンサの静電容量を最も大きくすることができる。
【００６０】
さらに、上記のいずれかに記載の配線基板であって、前記第１プレーン電極層の第１プレーン貫通孔と、この第１プレーン電極層と前記高誘電体層を介して対向する前記第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、互いに対向する部分を有している配線基板とすると良い。
【００６１】
本発明によれば、第１プレーン電極層の第１プレーン貫通孔と、第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１プレーン貫通孔と第２裏面側プレーン貫通孔とが重なる部分がある。
従って、コンデンサとしての有効電極面積は、第１プレーン貫通孔と第２裏面側プレーン貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００６２】
さらに、上記のいずれかに記載の配線基板であって、前記第１裏面側ビア導体は、いずれも前記第１主面側ビア導体と略同軸であり、前記第２裏面側ビア導体は、いずれも前記第２主面側ビア導体と略同軸である配線基板とすると良い。
【００６３】
第１または第２変換導体層で変換された後の裏面側ビア導体が、変換前の主面側ビア導体と略同軸でない場合には、接続端子と内蔵コンデンサとを繋ぐ経路は、いずれも、主面側ビア導体を通り、変換導体層を平面方向に通り、裏面側ビア導体を通るものである。
あるいは、第１または第２変換プレーン電極層で変換された後の裏面側ビア導体が、変換前の主面側ビア導体と略同軸でない場合には、接続端子と内蔵コンデンサの裏面側プレーン電極層とを繋ぐ経路は、いずれも、主面側ビア導体を通り、変換プレーン電極層を平面方向に通り、裏面側ビア導体を通るものである。
従って、いずれの経路も、変換導体層あるいは変換プレーン電極層を平面方向に通るものであるため、これら変換導体層等の分だけ、各経路の合成抵抗や合成インダクタンスが大きくなる。
【００６４】
これに対し、本発明では、第１変換導体層あるいは第１変換プレーン電極層で変換された後の第１裏面側ビア導体は、いずれも変換前の第１主面側ビア導体と略同軸である。
前述したように、第１主面側ビア導体は、第１裏面側ビア導体よりも数が多いので、第１裏面側ビア導体と同軸でない第１主面側ビア導体が存在する。これらについては、第１接続端子と内蔵コンデンサとを繋ぐ経路、あるいは第１接続端子と内蔵コンデンサの第１裏面側プレーン電極層とを繋ぐ経路は、上記のように、第１変換導体層あるいは第１変換プレーン電極層を平面方向に通る分だけ、各経路の合成抵抗や合成インダクタンスが大きい。
【００６５】
しかし、同軸に配置された第１主面側ビア導体及び第１裏面側ビア導体を通る経路は、いずれも、第１主面側ビア導体を通り、第１変換導体層あるいは第１変換プレーン電極層を厚さ方向に通り、第１裏面側ビア導体を通るものである。従って、これらの経路は、いずれも第１変換導体層あるいは第１変換プレーン電極層を厚さ方向に通り、平面方向に通らないものであるため、各経路の合成抵抗や合成インダクタンスが小さい。
よって、第１主面側ビア導体、第１変換導体層（第１変換プレーン電極層）、及び第１裏面側ビア導体を通るすべての経路を全体としてみたときも、第１主面側ビア導体と第１裏面側ビア導体とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００６６】
同様に、第２変換導体層あるいは第２変換プレーン電極層で変換された後の第２裏面側ビア導体は、いずれも変換前の第２主面側ビア導体と略同軸である。
第２裏面側ビア導体と略同軸ではない第２主面側ビア導体については、第２接続端子と内蔵コンデンサとを繋ぐ経路、あるいは第２接続端子と内蔵コンデンサの第２裏面側プレーン電極層とを繋ぐ経路は、上記のように、第２変換導体層あるいは第２変換プレーン電極層を平面方向に通る分だけ、各経路の合成抵抗や合成インダクタンスが大きい。
【００６７】
一方、同軸に配置された第２主面側ビア導体及び第２裏面側ビア導体を通る経路は、いずれも第２変換導体層あるいは第２変換プレーン電極層を厚さ方向に通るものであるため、各経路の合成抵抗や合成インダクタンスが小さい。
よって、第２主面側ビア導体、第２変換導体層（第２変換プレーン電極層）、及び第２裏面側ビア導体を通るすべての経路を全体としてみたときも、第２主面側ビア導体と第２裏面側ビア導体とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００６８】
さらに、上記のいずれかに記載の配線基板であって、前記密集領域内の前記第１接続端子及び第２接続端子は、互い違いに略格子状に並んで配置され、前記第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に並んで配置されている配線基板とすると良い。
【００６９】
本発明では、密集領域内の第１接続端子及び第２接続端子が、互い違いに略格子状に配置されているので、第１接続端子に着目すると、第１接続端子同士でも略格子状に並んで配置され、また、第２接続端子に着目すると、第２接続端子同士でも略格子状に並んで配置されている。
また、第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に配置されているので、第１主面側ビア導体に着目すると、第１主面側ビア導体同士でも略格子状に並んで配置され、また、第２主面側ビア導体に着目すると、第２主面側ビア導体同士でも略格子状に並んで配置されている。
【００７０】
このため、各第１主面側ビア導体が偏って配置されている場合に比べて、各第１主面側ビア導体を流れる電流が比較的均一になりやすく、従って、第１主面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。同様に、各第２主面側ビア導体を流れる電流も比較的均一になりやすく、第２主面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。
しかも、第１主面側ビア導体及び第２主面側ビア導体が、互い違いに略格子状に配置されているので、特に、これらの相互インダクタンスが比較的大きくなり、電流による磁界をキャンセルし合うから、さらに、全体の見かけのインダクタンスを低下させることができる。
【００７１】
さらに、上記のいずれかに記載の配線基板であって、前記第１裏面側ビア導体は、第１裏面側ビア導体同士で略格子状に配置され、前記第２裏面側ビア導体は、第２裏面側ビア導体同士で略格子状に配置されている配線基板とすると良い。
【００７２】
本発明によれば、第１裏面側ビア導体及び第２裏面側ビアは、それぞれ略格子状に配置されている。
従って、各第１裏面側ビア導体が偏って配置されている場合に比べて、各第１裏面側ビア導体を流れる電流が比較的均一になりやすく、従って、第１裏面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。同様に、各第２裏面側ビア導体を流れる電流も比較的均一になりやすく、第２裏面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。
【００７３】
さらに、上記の配線基板であって、前記第１裏面側ビア導体及び第２裏面側ビア導体は、互い違いに略格子状に並んで配置されている配線基板とすると良い。
【００７４】
本発明によれば、第１裏面側ビア導体及び第２裏面側ビア導体が、互い違いに略格子状に配置されている。
従って、第１裏面側ビア導体同士が略格子状に配置され、かつ、これと略同一の格子間隔で、第２裏面側ビア導体同士が略格子状に配置される条件の中で、第１裏面側ビア導体と第２裏面側ビア導体との間隔が最も大きくなっている。このため、これらの絶縁間隔が最も広くなっているから、配線基板の信頼性を高くすることができる。
さらに、第１裏面側ビア導体及び第２裏面側ビア導体が、互い違いに略格子状に配置されているので、これらの相互インダクタンスが比較的大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスを比較的低くすることができる。
【００７５】
さらに、前記の配線基板であって、前記第１裏面側ビア導体同士の格子間隔と、前記第２裏面側ビア導体同士の格子間隔は略同一であり、前記第２裏面側ビア導体は、前記第１裏面側ビア導体同士がなす単位格子の中心からずれた位置にそれぞれ配置されている配線基板とすると良い。
【００７６】
本発明によれば、第１裏面側ビア導体同士が略格子状に配置され、かつ、これと略同一の格子間隔で、第２裏面側ビア導体同士が略格子状に配置されているが、第２裏面側ビア導体は、第１裏面側ビア導体同士がなす単位格子の中心からずれた位置にそれぞれ配置されている。
このため、第２裏面側ビア導体が、第１裏面側ビア導体同士がなす単位格子の中心に位置するように配置、即ち、第１裏面側ビア導体と第２裏面側ビア導体とが互い違いに配置されている場合と比較すると、ずれの分だけ、第１主面側ビア導体と第２主面側ビア導体とがそれぞれ接近している。従って、これらが接近している分だけ、これらの相互インダクタンスがさらに大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスをさらに低くすることができる。
【００７７】
さらに、前記の配線基板であって、前記密集領域内の前記第１接続端子及び第２接続端子は、互い違いに略格子状に並んで配置され、前記第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に並んで配置され、前記第１裏面側ビア導体は、第１裏面側ビア導体同士で略格子状に配置され、前記第２裏面側ビア導体は、第２裏面側ビア導体同士で上記第１裏面側ビア導体同士の格子間隔と略同一の格子間隔で略格子状に配置され、一の上記第１裏面側ビア導体と、この第１裏面側ビア導体の最も近くに配置された上記第２裏面側ビア導体との間隔は、上記第１主面側ビア導体及び第２主面側ビア導体が互い違いに配置された格子間隔と略同一である配線基板とすると良い。
【００７８】
本発明によれば、密集領域内の第１接続端子及び第２接続端子、並びに、第１主面側ビア導体及び第２主面側ビア導体は、それぞれ互い違いに略格子状に配置されている。また、第１裏面側ビア導体及び第２裏面側ビア導体は、いずれも第１主面側ビア導体及び第２主面側ビア導体とそれぞれ略同軸である。また、第１裏面側ビア導体及び第２裏面側ビアは、それぞれが略格子状に並んで配置され、これらの格子間隔が略同一である。
【００７９】
さらに、ある第１裏面側ビア導体と、これに最も近い第２裏面側ビア導体との間隔は、第１主面側ビア導体及び第２主面側ビア導体が互い違いに配置された格子間隔と略同一である。つまり、変換後（裏面側）のビア導体が変換前（主面側）のビア導体と略同軸であるという条件の下で、変換後の第１裏面側ビア導体と第２裏面側ビアとの間隔がそれぞれ最小となるように、第１裏面側ビア導体及び第２裏面側ビア導体が配置されている。
【００８０】
ここで、裏面側第１ビア導体と裏面側第２ビア導体との間隔が小さくなるほど、これらの相互インダクタンスが大きくなり、電流による磁界をキャンセルし合うから、これらの見かけのインダクタンスが小さくなる。
従って、本発明では、抵抗やインダクタンスが小さくなるように、第１，第２主面側ビア導体と略同軸であるという条件を保ったままで、第１裏面側ビア導体と第２裏面側ビアとの間隔がそれぞれ最も小さくなるように、これらを配置したので、第１，第２主面側ビア導体との間の抵抗やインダクタンスを小さくしながら、しかも、裏面側第１ビア導体及び裏面側第２ビア導体の見かけのインダクタンスをさらに小さくすることができる。
【００８１】
【発明の実施の形態】
（実施形態１）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１について、図１（ａ）に平面図を、図１（ｂ）に側面図を、図２及び図３に部分拡大断面図を示す。この配線基板１は、図１（ｂ）に示すように、主面１Ａと裏面１Ｂを有し、略矩形の略板形状をなしている。配線基板１の主面１Ａ側には、図中に破線で示すＩＣチップＣＨ等を搭載することができる一方、裏面１Ｂ側には、図中に破線で示すマザーボードＭＢなど他の配線基板を接続することができる。
【００８２】
搭載予定のＩＣチップＣＨは、配線基板１との接続端子として、ハンダバンプＴを多数備えている。このハンダバンプＴは、信号を入出力するための信号バンプＴＳの他、電源電位を受け入れる電源バンプＴＰ、及び接地電位を受け入れる接地バンプＴＧを多数有している。
一方、この配線基板１を接続する予定のマザーボードＭＢも、配線基板１との接続端子として、信号バンプＵＳ、電源バンプＵＰ、及び接地バンプＵＧ等のハンダバンプＵを多数有している。
【００８３】
本実施形態の配線基板１は、図１（ｂ）に示すように、その主面１Ａに、ＩＣチップＣＨのハンダバンプＴと接続する接続端子として、多数のハンダバンプ３を有し、また、裏面１Ｂに、マザーボードＭＢのハンダバンプＵと接続する接続端子として、多数の接続パッド５を有している。
このうち、主面１Ａに形成されたハンダバンプ３は、ＩＣチップのハンダバンプＴ（信号バンプＴＳ、電源バンプＴＰ、接地バンプＴＧ）に対応した信号バンプ３Ｓ、電源バンプ（第１接続端子）３Ｐ、及び接地バンプ（第２接続端子）３Ｇをそれぞれ有している。これらのハンダバンプ３は、図１（ａ）に示すように、配線基板１の主面１Ａに略格子状に並び、略矩形状のバンプ領域ＢＲを形成している。
さらに詳細に言うと、このバンプ領域ＢＲの略中央には、多数の電源バンプ３Ｐと接地バンプ３Ｇとが、１５０μｍの格子間隔で、互い違いに略格子状に密集して並んだ略矩形状の密集領域ＭＲが形成されている。また、バンプ領域ＢＲのうち密集領域ＭＲを取り囲む領域に、信号バンプ３Ｓ、電源バンプ３Ｐ、及び接地バンプ３Ｇが略格子状に多数並んだ周囲領域ＳＲが形成されている。
【００８４】
一方、裏面１Ｂに形成された接続パッド５も、マザーボードのハンダバンプＵに対応した信号パッド５Ｓ、電源パッド５Ｐ、及び接地パッド５Ｇをそれぞれ多数有し、略矩形状のパッド領域を形成している。そして、パッド領域の略中央には、多数の電源パッド５Ｐと接地パッド５Ｇが互い違いに略格子状に配置されている。また、それらの周囲には、信号パッド５Ｓ、電源パッド５Ｐ、及び接地パッド５Ｇが多数配置されている。
【００８５】
この配線基板１は、図２及び図３に示すように、主面１Ａを形成する第１絶縁層７１から裏面１Ｂを形成する第１１絶縁層８１まで、全部で１１層のセラミック絶縁層が積層されたものである。そして、これらの絶縁層７１〜８１の層内や層間には、それぞれビア導体や導体層等が形成されている。
なお、図２は、電源バンプ３Ｐと接地バンプ３Ｇが密集した上記密集領域ＭＲを、配線基板１の厚さ方向に投影した図１（ｂ）に示す投影密集領域ＴＭＲ内の一部を拡大した図である。また、図３は、密集領域ＭＲの周囲に取り囲む周囲領域ＳＲを、配線基板１の厚さ方向に投影した投影周囲領域ＴＳＲ及びこれより外側の領域である投影外側領域ＴＴＲの一部を拡大した図である。
【００８６】
この配線基板１の内部構造を大きく分類すると、第１絶縁層７１及び第２絶縁層７２等からなる展開部９と、第３絶縁層７３、第４絶縁層７４及び第５絶縁層７５等からなる変換部１１と、第６絶縁層７６、第７絶縁層７７、第８絶縁層７８，第９絶縁層７９及び第１０絶縁層８０等からなる内蔵コンデンサ１３とに分けられる。
【００８７】
このうち展開部９は、図３に示すように、主として、前述したバンプ領域ＢＲのうち、周囲領域ＳＲに形成されたハンダバンプ３と、これらと対応する接続パッド５とを電気的に接続させるために、これらのハンダバンプ３と接続する配線等を引き回して、配線基板１の周縁方向に展開させるためのものである。一方、図２に示す投影密集領域ＴＭＲ内では、電源バンプ３Ｐに接続した主面側電源ビア導体（第１主面側ビア導体）１５、及び、接地バンプ３Ｇに接続した主面側接地ビア導体（第２主面側ビア導体）１７が、それぞれ主面１Ａ側から裏面１Ｂ側へ向かって厚さ方向に延びている。
【００８８】
展開部９の裏面１Ｂ側に位置する変換部１１は、図２に示すように、主として、投影密集領域ＴＭＲ内において、電源バンプ３Ｐから展開部９を経て延びた主面側電源ビア導体１５の数、及び、接地バンプ３Ｇから展開部９を経て延びた主面側接地ビア導体１７の数を、それぞれ減らすためのものである。
この変換部１１のうち、第３絶縁層７３と第４絶縁層７４との層間には、多数の電源変換貫通孔（第１変換貫通孔）１９Ｋを有する電源変換導体層（第１変換導体層）１９が形成され、また、第４絶縁層７４と第５絶縁層７５との層間には、多数の接地変換貫通孔（第２変換貫通孔）２１Ｋを有する接地変換導体層（第２変換導体層）２１が形成されている。
【００８９】
そして、電源バンプ３Ｐから厚さ方向（図中下方）に延びた主面側電源ビア導体１５は、電源変換導体層１９とそれぞれ接続している。一方、接地バンプ３Ｇから厚さ方向に延びた主面側接地ビア導体１７は、電源変換導体層１９と絶縁を保ちながら電源変換貫通孔１９Ｋ内を通過して、接地変換導体層２１とそれぞれ接続している。
また、電源変換導体層１９の裏面１Ｂ側には、この電源変換導体層１９と接続する裏面側電源ビア導体（第１裏面側ビア導体）２５が多数形成されている。この裏面側電源ビア導体２５は、接地変換導体層２１と絶縁を保ちながら接地変換貫通孔２１Ｋ内を通過して、それぞれ裏面１Ｂ側へ厚さ方向に延びている。一方、接地変換導体層２１の裏面１Ｂ側には、この接地変換導体層２１と接続し、裏面１Ｂ側へ厚さ方向に延びる裏面側接地ビア導体（第２裏面側ビア導体）２７が多数形成されている。
【００９０】
一方、図３に示すように、変換部１１のうち、投影周囲領域ＴＳＲ及び投影外側領域ＴＴＲ内においては、周囲領域ＳＲの信号バンプ３Ｓ等と電気的に接続する信号ビア導体１４等が、電源変換導体層１９及び接地変換導体層２１と絶縁を保ちながら、裏面１Ｂ側へ向かって厚さ方向にそれぞれ延びている。
【００９１】
ここで、この変換部１１における主面側電源ビア導体１５、裏面側電源ビア導体２５、主面側接地ビア導体１７、及び裏面側接地ビア導体２７の関係について詳述する。
主面側電源ビア導体１５及び主面側接地ビア導体１７の配置を図４に示す。上述のように、主面側電源ビア導体１５及び主面側接地ビア導体１７は、互い違いに略格子状に並んだ電源バンプ３Ｐ及び接地バンプ３Ｇからそれぞれ厚さ方向に延びているので、主面側電源ビア導体１５及び主面側接地ビア導体１７も、電源バンプ３Ｐ及び接地バンプ３Ｇとほぼ同じ間隔（１５０μｍ）で、互い違いに略格子状に並んでいる。従って、主面側電源ビア導体１５同士に着目すると、主面側電源ビア導体１５は、格子間隔約２１２（＝１５０√２）μｍで、略格子状に並んで配置されている。一方、主面側接地ビア導体１７同士も、格子間隔約２１２（＝１５０√２）μｍで、略格子状に並んで配置されている。
【００９２】
このため、各主面側電源ビア導体１５及び各主面側接地ビア導体１７を流れる電流がそれぞれ比較的均一になりやすく、従って、主面側電源ビア導体１５の抵抗によるロス、及び主面側接地ビア導体１７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
さらに、主面側電源ビア導体１５及び主面側接地ビア導体１７が、互い違いに略格子状に配置されているので、これらの相互インダクタンスが比較的大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスを低下させることができる。
【００９３】
次に、裏面側電源ビア導体２５及び裏面側接地ビア導体２７の配置を図５に示す。なお、破線で示すビア導体は、図４に示す変換前の主面側電源ビア導体１５及び主面側接地ビア導体１７の配置と対応している。
変換後の裏面側電源ビア導体２５は、変換前の主面側電源ビア導体１５よりも数が少なく、具体的には、ほぼ９分の１個に減らされている。また、変換後の裏面側電源ビア導体２５は、変換前の主面側電源ビア導体１５といずれも略同軸である（図４参照）。さらに、裏面側電源ビア導体２５は、裏面側電源ビア導体２５同士に着目すると、格子間隔６３６（＝４５０√２）μｍで、略格子状に並んで配置されている。従って、裏面側電源ビア導体２５同士の格子間隔は、変換前の主面側電源ビア導体１５同士の格子間隔（２１２μｍ）の３倍となっている。
【００９４】
同様に、変換後の裏面側接地ビア導体２７も、変換前の主面側接地ビア導体１７のほぼ９分の１個に数が減らされている。また、変換後の裏面側接地ビア導体２７は、変換前の主面側接地ビア導体１７といずれも略同軸である（図４参照）。さらに、裏面側接地ビア導体２７は、裏面側接地ビア導体２７同士に着目すると、格子間隔６３６（＝４５０√２）μｍで、略格子状に並んで配置されている。従って、裏面側接地ビア導体２７同士の格子間隔は、変換前の主面側接地ビア導体１７同士の格子間隔（２１２μｍ）の３倍となっている。
【００９５】
このように、裏面側電源ビア導体２５及び裏面側接地ビア導体２７が、それぞれ略格子状に並んで配置されていると、各裏面側電源ビア導体２５及び各裏面側接地ビア導体２７を流れる電流がそれぞれ比較的均一になりやすい。従って、裏面側電源ビア導体２５の抵抗によるロス、及び裏面側接地ビア導体２７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
【００９６】
また、裏面側電源ビア導体２５が、いずれも主面側電源ビア導体１５と略同軸であるから、同軸に配置された主面側電源ビア導体１５及び裏面側電源ビア導体２５を通る経路は、いずれも電源変換導体層１９を平面方向に通らないので、各経路の合成抵抗や合成インダクタンスが小さい。
よって、主面側電源ビア導体１５、電源変換導体層１９、及び裏面側電源ビア導体２５を通るすべての経路を全体としてみたときも、主面側電源ビア導体１５と裏面側電源ビア導体２５とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００９７】
同様に、裏面側接地ビア導体２７が、いずれも主面側接地ビア導体１７と略同軸であるから、同軸に配置された主面側接地ビア導体１７及び裏面側接地ビア導体２７を通る経路は、いずれも接地変換導体層２１を平面方向に通らないので、各経路の合成抵抗や合成インダクタンスが小さい。
よって、主面側接地ビア導体１７、接地変換導体層２１、及び裏面側接地ビア導体２７を通るすべての経路を全体としてみたときも、主面側接地ビア導体１７と裏面側接地ビア導体２７とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００９８】
また、図５に示すように、ある裏面側電源ビア導体２５に着目すると、これに最も近い位置に配置された裏面側接地ビア導体２７との間隔（１５０μｍ）は、いずれも、主面側電源ビア導体１５及び主面側接地ビア導体１７が互い違いに配置された格子間隔（１５０μｍ）と略同一である。従って、裏面側電源ビア導体２５及び裏面側接地ビア導体２７が、主面側電源ビア導体１５及び主面側接地ビア導体１７とそれぞれ略同軸である条件の中で、裏面側電源ビア導体２５と裏面側接地ビア導体２７との間隔が最も小さくなるように配置されている。
これにより、これらの相互インダクタンスが大きくなり、電流による磁界をキャンセルし合うから、これらの見かけのインダクタンスを上記条件の中で最も小さくすることができる。
【００９９】
次に、変換部１１の裏面１Ｂ側に位置する内蔵コンデンサ１３について説明する。この内蔵コンデンサ１３は、図２及び図３に示すように、ＢａＴｉＯ3 を主成分とする高誘電体により形成された高誘電体層である第６絶縁層７６〜第１０絶縁層８０を有している。
また、第５絶縁層７５と第６絶縁層７６との層間に、略平板状で、多数の第１電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）２９Ｋを有する第１電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）２９を有している。また、第７絶縁層７７と第８絶縁層７８との層間にも、略平板状で、多数の第２電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）３１Ｋを有する第２電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）３１を有している。また、第９絶縁層７９と第１０絶縁層８０との層間に、略平板状で、多数の第３電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）３３Ｋを有する第３電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）３３を有している。
【０１００】
また、第６絶縁層７６と第７絶縁層７７との層間に、略平板状で、多数の第１接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）３０Ｋを有する第１接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）３０を有している。また、第８絶縁層７８と第９絶縁層７９との層間に、略平板状で、多数の第２接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）３２Ｋを有する第２接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）３２を有している。また、第１０絶縁層８０と第１１絶縁層８１との層間に、略平板状で、多数の第３接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）３４Ｋを有する第３接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）３４を有している。
従って、この内蔵コンデンサ１３は、高誘電体層である第６絶縁層７６〜第１０絶縁層８０をそれぞれ介して、第１，第２，第３電源プレーン電極層２９，３１，３３、及び、第１，第２，第３接地プレーン電極層３０，３２，３４が対向して交互に積層されたものである。
【０１０１】
図２に示すように、変換部１１の電源変換導体層１９から裏面１Ｂ側へ厚さ方向に延びた裏面側電源ビア導体２５は、いずれも第１電源プレーン電極層２９と接続している。そして、さらに裏面１Ｂ側へ厚さ方向に延び、第１接地プレーン電極層３０と絶縁を保ちながら第１接地プレーン貫通孔３０Ｋ内を通過して、第２電源プレーン電極層３１とぞれぞれ接続している。そして、さらに裏面１Ｂ側へ厚さ方向に延び、第２接地プレーン電極層３２と絶縁を保ちながら第２接地プレーン貫通孔３２Ｋ内を通過して、第３電源プレーン電極層３３とぞれぞれ接続している。さらに、裏面側電源ビア導体２５は、裏面１Ｂ側へ厚さ方向に延び、第３接地プレーン電極層３４と絶縁を保ちながら第３接地プレーン貫通孔３４Ｋ内を通過して、配線基板１の裏面１Ｂに形成された電源パッド５Ｐとそれぞれ接続している。
【０１０２】
一方、変換部１１の接地変換導体層２１から裏面１Ｂ側へ厚さ方向に延びた裏面側接地ビア導体２７は、第１電源プレーン電極層２９と絶縁を保ちながら第１電源プレーン貫通孔２９Ｋ内を通過して、第１接地プレーン電極層３０とそれぞれ接続している。そして、さらに裏面１Ｂ側へ厚さ方向に延び、第２電源プレーン電極層３１と絶縁を保ちながら第２電源プレーン貫通孔３１Ｋ内を通過して、第２接地プレーン電極層３２とぞれぞれ接続している。さらに、裏面側接地ビア導体２７は、第３電源プレーン電極層３３と絶縁を保ちながら第３電源プレーン貫通孔３３Ｋ内を通過して、第３接地プレーン電極層３４とそれぞれ接続している。
なお、第３接地プレーン電極層３４と、配線基板１の裏面１Ｂに形成された接地パッド５Ｇとは、接地パッド５Ｇに対応した位置に形成された裏面側第２接地ビア導体２８により、電気的に接続されている。
【０１０３】
一方、図３に示すように、変換部１１を通過して裏面１Ｂ側に延びた信号ビア導体１４等は、いずれも、第１，第２，第３電源プレーン電極層２９，３１，３３、及び、第１，第２，第３接地プレーン電極層３０，３２，３４と絶縁を保ちながら、これらに形成された信号貫通孔２９Ｌ，３０Ｌ，３１Ｌ，３２Ｌ，３３Ｌ，３４Ｌ内等を通過して、裏面１Ｂ側へ向かって厚さ方向に延びている。そして、配線基板１の裏面１Ｂに形成された信号パッド５Ｓ等とそれぞれ接続している。
ここで、信号ビア導体１４が高誘電体層７６〜８１を通ると、隣り合う信号ビア導体１４同士の間で電気的に結合することがある。しかし、各信号ビア導体１４は、各電源及び接地プレーン電極層によりシールドされているので、隣り合う信号ビア導体１４間での結合が防止され、これらの間で発生するクロストークノイズを低減することができる。
【０１０４】
以上で説明したように、本実施形態の配線基板１は、主面１Ａのハンダバンプ３と内蔵コンデンサ１３との間に位置する電源変換導体層１９及び接地変換導体層２１において、電源用及び接地用双方のビア導体（裏面側電源ビア導体２５及び裏面側接地ビア導体２７）の数が、ほぼ９分の１個に少なくされている。このため、第１，第２，第３電源プレーン電極層２９，３１，３３に形成した第１，第２，第３電源プレーン貫通孔２９Ｋ，３１Ｋ、３３Ｋ、及び、第１，第２，第３接地プレーン電極層３０，３２，３４に形成した第１，第２，第３接地プレーン貫通孔３０Ｋ，３２Ｋ，３４Ｋの数も、それぞれ従来のほぼ９分の１個に少なくなっている。
【０１０５】
従って、例えば図６に示す第１電源プレーン電極層２９についてみると、第１電源プレーン貫通孔２９Ｋの数が減った分だけ、第１電源プレーン電極層２９の面積が、従来（図１１及び図１２参照）よりも大きくなっている。
また、第１電源プレーン電極層２９と対向する第１接地プレーン電極層３０も、第１接地プレーン貫通孔３０Ｋが減った分だけ、第１接地プレーン電極層３０の面積が大きくなっている（図６参照）。
【０１０６】
このため、図６に第１電源プレーン電極層２９のうち、第１接地プレーン電極層３０と対向する部分をハッチングで示すように、コンデンサとしての有効電極面積も、従来よりも大きくなっている。
さらに、第１電源プレーン電極層２９の第１電源プレーン貫通孔２９Ｋと、第１接地プレーン電極層３０の第１接地プレーン貫通孔３０Ｋとは、中心間距離が約１５０μｍである一方、これらの貫通孔の径が約８０μｍであるので、これらの貫通孔が、互いに対向する部分を有するように配置されている。即ち、第１電源プレーン貫通孔２９Ｋ及び第１接地プレーン貫通孔３０Ｋが、厚さ方向に見て一部重なっている。このため、第１電源プレーン貫通孔２９Ｋと第１接地プレーン貫通孔３０Ｋとが全く対向していない場合に比して、この対向した部分（重なった部分）の面積分だけ、有効電極面積が増加している。
【０１０７】
また、他のプレーン電極層（第２，第３電源プレーン電極層３１，３３、第１，第２，第３接地プレーン電極層３０，３２，３４）についても同様に、プレーン電極層の面積が従来よりもそれぞれ大きくなっている。また、有効電極面積についても、同様に大きくなっている。
これらのことから、本実施形態の配線基板１の内蔵コンデンサ１３は、静電容量を大きくすることができる。しかも、裏面側電源ビア導体２５及び裏面側接地ビア導体２７の数は、主面側電源ビア導体１５及び主面側接地ビア導体１７の９分の１個程度にしただけなので、インダクタンスや抵抗も、十分に小さくすることができる。
【０１０８】
さらに、本実施形態では、投影密集領域ＴＭＲ内だけでなく、投影周囲領域ＴＳＲ内及び投影外側領域ＴＴＲ内にも、第１，第２，第３電源プレーン電極層２９，３１，３３、及び、第１，第２，第３接地プレーン電極層３０，３２，３４が形成されている。つまり、各プレーン電極層の外周縁は、配線基板の外周縁とと略一致している。このため、コンデンサとしての有効電極面積がさらに大きくなっている。
【０１０９】
しかも、周囲領域ＳＲ内の信号バンプ３Ｓに接続する信号ビア導体１４と絶縁させるために、電源及び接地プレーン電極層に設けられた信号貫通孔２９Ｌ，３０Ｌ，３１Ｌ，３２Ｌ，３３Ｌ，３４Ｌは、いずれも対向している。即ち、信号ビア導体１４と絶縁する信号貫通孔２９Ｌ等は、いずれも厚さ方向に見て、貫通孔全体がほぼ重なっている（図３参照）。このため、投影周囲領域ＴＳＲ内及び投影外側領域ＴＴＲ内の有効電極面積の減少が最小限に抑えられている。
このことから、配線基板１の内蔵コンデンサ１３は、静電容量をより一層大きくすることができる。
【０１１０】
また、信号ビア導体１４を投影外側領域ＴＴＲに設けたため、その分、電源プレーン電極層２９等や接地プレーン電極層３０等のうち、投影密集領域ＴＭＲ内及びその近傍に形成される貫通孔の数を少なくすることができる。このため、接続するＩＣチップＣＨに近い部分の電極面積を大きくすることができ、内蔵コンデンサ１３の入出力特性をより良好にすることができる。
【０１１１】
なお、本実施形態の配線基板１は、公知の手法により製造することができる。例えば、まず、公知のドクターブレード法によって、第１絶縁層７１〜第１０絶縁層８０に対応したグリーンシートをそれぞれ作成する。第６絶縁層７６から第１０絶縁層８０は高誘電体層であるので、高誘電体からなるグリーンシートを作成する。
そして、各グリーンシートにビア導体を形成するための貫通孔を穿孔する。その後、各グリーンシートに所定の導体層（電源変換導体層１９、第１電源プレーン電極層２９等となる導体層）、及びビア導体（主面側電源ビア導体１５，裏面側電源ビア導体２５等となるビア導体）を印刷する。その後、各グリーンシートを合わせ、熱と圧力を加えて積層する。
その後、一体焼成すれば、本実施形態の配線基板１が完成する。
【０１１２】
（変形形態１）
次いで、上記実施形態１における第１の変形形態について、図７を参照しつつ説明する。なお、図７は、本変形形態の配線基板における裏面側電源ビア導体２５及び裏面側接地ビア導体２２７の配置を示す説明図であり、破線で示すビア導体は、変換前の主面側電源ビア導体１５及び主面側接地ビア導体１７の配置（図４参照）と対応している。
本変形形態の配線基板は、裏面側接地ビア導体２２７の配置が上記実施形態１と異なり、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７が互い違いに略格子状になるように配置されている。
その他の部分は、上記実施形態１と同様である。従って、上記実施形態１と異なる部分を中心に説明し、同様な部分の説明は、省略または簡略化する。
【０１１３】
変換後の裏面側電源ビア導体２５は、上記実施形態１と同様に、変換前の主面側電源ビア導体１５よりも数が少なく（約９分の１個）、いずれも、主面側電源ビア導体１５と略同軸である。さらに、裏面側電源ビア導体２５は、裏面側電源ビア導体２５同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
同様に、変換後の裏面側接地ビア導体２２７も、変換前の主面側接地ビア導体１７よりも数が少なく（約９分の１個）、いずれも、主面側接地ビア導体１７と略同軸である。さらに、裏面側接地ビア導体２２７は、裏面側接地ビア導体２２７同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
【０１１４】
従って、上記実施形態１で述べたように、裏面側電源ビア導体２５の抵抗によるロス、及び裏面側接地ビア導体２２７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
また、主面側電源ビア導体１５、電源変換導体層１９、及び裏面側電源ビア導体２５を通るすべての経路を全体としてみたとき、主面側電源ビア導体１５と裏面側電源ビア導体２５とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
同様に、主面側接地ビア導体１７、接地変換導体層２１、及び裏面側接地ビア導体２２７を通るすべての経路を全体としてみたときも、主面側接地ビア導体１７と裏面側接地ビア導体２２７とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【０１１５】
一方、本変形形態では、図７に示すように、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７が互い違いに略格子状に配置されている。
従って、裏面側電源ビア導体２５同士が略格子状に配置され、かつ、これと略同一の格子間隔で、裏面側接地ビア導体２２７同士が略格子状に配置される条件の中で、裏面側電源ビア導体２５と裏面側接地ビア導体２２７との間隔が最大（間隔４５０μｍ）となっている。このため、これらの絶縁間隔が最も広くなっているから、配線基板の信頼性を高くすることができる。
さらに、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７の相互インダクタンスが比較的大きく、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスを比較的低くすることもできる。
【０１１６】
（変形形態２）
次いで、上記実施形態１における第２の変形形態について、図８を参照しつつ説明する。なお、図８は、本変形形態の配線基板における裏面側電源ビア導体２５及び裏面側接地ビア導体３２７の配置を示す説明図であり、破線で示すビア導体は、変換前の主面側電源ビア導体１５及び主面側接地ビア導体１７の配置（図４参照）と対応している。
本変形形態の配線基板は、裏面側接地ビア導体３２７が、裏面側電源ビア導体２５同士がなす単位格子の中心からずれた位置にそれぞれ配置されている点が、上記実施形態１の配線基板１と異なる。
その他の部分は、上記実施形態１と同様である。従って、上記実施形態１と異なる部分を中心に説明し、同様な部分の説明は、省略または簡略化する。
【０１１７】
変換後の裏面側電源ビア導体２５は、上記実施形態１と同様に、変換前の主面側電源ビア導体１５よりも数が少なく（約９分の１個）、いずれも、主面側電源ビア導体１５と略同軸である。さらに、裏面側電源ビア導体２５は、裏面側電源ビア導体２５同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
同様に、変換後の裏面側接地ビア導体３２７も、変換前の主面側接地ビア導体１７よりも数が少なく（約９分の１個）、いずれも、主面側接地ビア導体１７と略同軸である。さらに、裏面側接地ビア導体３２７は、裏面側接地ビア導体３２７同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
【０１１８】
従って、上記実施形態１と同様に、裏面側電源ビア導体２５の抵抗によるロス、及び裏面側接地ビア導体３２７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
また、主面側電源ビア導体１５、電源変換導体層１９、及び裏面側電源ビア導体２５を通るすべての経路を全体としてみたとき、主面側電源ビア導体１５と裏面側電源ビア導体２５とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
同様に、主面側接地ビア導体１７、接地変換導体層２１、及び裏面側接地ビア導体３２７を通るすべての経路を全体としてみたときも、主面側接地ビア導体１７と裏面側接地ビア導体３２７とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【０１１９】
その上、本変形形態では、図８に示すように、裏面側接地ビア導体３２７が、裏面側電源ビア導体２５同士がなす単位格子の中心からずれた位置にそれぞれ配置されている。具体的には、裏面側接地ビア導体３２７は、いずれも最も近くに位置する裏面側電源ビア導体２５から、約３３５（＝１５０√５）μｍ離れた位置にそれぞれ形成されている。
【０１２０】
このため、上記変形形態１のように、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７が互い違いに配置されている場合、即ち、裏面側接地ビア導体２２７が、裏面側電源ビア導体２５同士がなす単位格子の中心に位置するように配置されている場合と比較すると（図７参照）、裏面側電源ビア導体２５と裏面側接地ビア導体３２７との間隔が小さくなっている。具体的には、上記変形形態１では、これらの間隔が４５０μｍに対し、本変形形態では、これらの間隔が３３５μｍとなっている。
従って、これら裏面側電源ビア導体２５と裏面側接地ビア導体３２７が接近している分だけ、これらの相互インダクタンスがさらに大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスをさらに低くすることができる。
【０１２１】
（実施形態２）
次いで、第２の実施形態について、図９を参照しつつ説明する。なお、上記実施形態１と同様な部分の説明は、省略または簡略化する。
本実施形態の配線基板４０１は、上記実施形態１と同様に、その主面４０１Ａに、信号バンプ、電源バンプ３Ｐ、及び接地バンプ３Ｇをそれぞれ多数有している。そして、これらのハンダバンプ３により、平面視略矩形状のバンプ領域、さらには、この略中央に略矩形状の密集領域が形成されている。一方、裏面４０１Ｂにも、信号パッド、電源パッド５Ｐ、及び接地パッド５Ｇがそれぞれ多数形成されている。
【０１２２】
この配線基板４０１は、図９に投影密集領域ＴＭＲ内の部分拡大断面図を示すように、主面４０１Ａを形成する第１絶縁層４７１から裏面４０１Ｂを形成する第９絶縁層４７９まで、全部で９層のセラミック絶縁層が積層されたものである。
その内部構造を大きく分類すると、第１絶縁層４７１及び第２絶縁層４７２等からなる展開部４０９と、第４絶縁層４７４、第５絶縁層４７５、第６絶縁層４７６，第７絶縁層４７７及び第８絶縁層４７８等からなる内蔵コンデンサ４１３とに分けられる。つまり、この配線基板４０１には、上記実施形態１の配線基板１における変換部９、即ち、電源変換導体層１９、接地変換導体層２１、第３絶縁層７３及び第４絶縁層７４等が存在しない。
従って、この配線基板４０１は、上記実施形態１の配線基板１（図２参照）よりも絶縁層数及び導体層数がそれぞれ２層少なくなって、薄型化（低背化）されている。また、絶縁層等が少なくなっているので、上記実施形態１の配線基板１よりも安価な配線基板とすることができる。
【０１２３】
展開部４０９のうち投影密集領域ＴＭＲ内では、上記実施形態１と同様に、電源バンプ３Ｐに接続した主面側電源ビア導体（第１主面側ビア導体）４１５、及び、接地バンプ３Ｇに接続した主面側接地ビア導体（第２主面側ビア導体）４１７が、それぞれ主面４０１Ａ側から裏面４０１Ｂ側へ向かって厚さ方向に延びている。
【０１２４】
展開部４０９の裏面４０１Ｂ側に位置する内蔵コンデンサ４１３は、高誘電体層である第４絶縁層４７４〜第８絶縁層４７８を有している。
また、略平板状のプレーン電極層として、第３絶縁層４７３と第４絶縁層４７４との層間に、多数の電源プレーン貫通孔（第１変換プレーン貫通孔，第１変換貫通孔）４１９Ｋを有する電源変換プレーン電極層（第１変換プレーン電極層，第１変換導体層）４１９を有している。また、第４絶縁層４７４と第５絶縁層４７５との層間に、多数の接地プレーン貫通孔（第２変換プレーン貫通孔，第２変換貫通孔）４２１Ｋを有する接地変換プレーン電極層（第２変換プレーン電極層，第２変換導体層）４２１を有している。
【０１２５】
さらに、略平板状のプレーン電極層として、第５絶縁層４７５と第６絶縁層４７６との層間に、多数の第１裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）４２９Ｋを有する第１裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）４２９を有している。また、第６絶縁層４７６と第７絶縁層４７７との層間に、多数の第１裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）４３０Ｋを有する第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）４３０を有している。また、第７絶縁層４７７と第８絶縁層４７８との層間に、多数の第２裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）４３１Ｋを有する第２裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）４３１を有している。また、第８絶縁層４７８と第９絶縁層４７９との層間に、多数の第２裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）４３２Ｋを有する第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）４３２を有している。
【０１２６】
従って、この内蔵コンデンサ４１３は、高誘電体層である第４絶縁層４７４〜第８絶縁層４７８をそれぞれ介して、電源変換プレーン電極層４１９、接地変換プレーン電極層４２１、第１，第２裏面側電源プレーン電極層４２９，４３１、及び、第１，第２裏面側接地プレーン電極層４３０，４３２が対向して交互に積層されたものである。
【０１２７】
内蔵コンデンサ４１３のうち、電源変換プレーン電極層４１９は、内蔵コンデンサ４１３のプレーン電極層であるとともに、投影密集領域ＴＭＲ内において、電源バンプ３Ｐから展開部４０９を経て延びた主面側電源ビア導体４１５の数を減らすためのものである。同様に、接地変換プレーン電極層４２１も、プレーン電極層であるとともに、投影密集領域ＴＭＲ内において、接地バンプ３Ｇから展開部４０９を経て延びた主面側接地ビア導体４１７の数を減らすためのものである。
【０１２８】
電源バンプ３Ｐから厚さ方向に延びた主面側電源ビア導体４１５は、電源変換プレーン電極層４１９とそれぞれ接続している。そして、電源変換プレーン電極層４１９の裏面４０１Ｂ側には、これに接続し裏面４０１Ｂ側に延びる裏面側電源ビア導体（第１裏面側ビア導体）４２５が多数形成されている。
この裏面側電源ビア導体４２５は、裏面４０１Ｂ側へ厚さ方向に延び、接地変換プレーン電極層４２１と絶縁を保ちながら接地変換プレーン貫通孔４２１Ｋ内を通過して、第１裏面側電源プレーン電極層４２９とそれぞれ接続している。そして、さらに裏面４０１Ｂ側へ厚さ方向に延び、第１裏面側接地プレーン電極層４３０と絶縁を保ちながら第１裏面側接地プレーン貫通孔４３０Ｋ内を通過して、第２裏面側電源プレーン電極層４３１とぞれぞれ接続している。そして、さらに裏面４０１Ｂ側へ厚さ方向に延び、第２裏面側接地プレーン電極層４３２と絶縁を保ちながら第２裏面側接地プレーン貫通孔４３２Ｋ内を通過して、裏面４０１Ｂに形成された電源パッド５Ｐとそれぞれ接続している。
【０１２９】
一方、接地バンプ３Ｇから厚さ方向に延びた主面側接地ビア導体４１７は、電源変換プレーン電極層４１９と絶縁を保ちながら電源変換プレーン貫通孔４１９Ｋ内を通過して、接地変換プレーン電極層４２１とそれぞれ接続している。そして、接地変換プレーン電極層４２１の裏面４０１Ｂ側には、これに接続し裏面４０１Ｂ側へ厚さ方向に延びる裏面側接地ビア導体（第２裏面側ビア導体）４２７が多数形成されている。
【０１３０】
この裏面側接地ビア導体４２７は、裏面４０１Ｂ側へ厚さ方向に延び、第１裏面側電源プレーン電極層４２９と絶縁を保ちながら第１裏面側電源プレーン貫通孔４２９Ｋ内を通過して、第１裏面側接地プレーン電極層４３０とそれぞれ接続している。そして、さらに裏面４０１Ｂ側へ厚さ方向に延び、第２裏面側電源プレーン電極層４３１と絶縁を保ちながら第２裏面側電源プレーン貫通孔４３１Ｋ内を通過して、第２裏面側接地プレーン電極層４３２とぞれぞれ接続している。第２裏面側接地プレーン電極層４３２と、裏面４０１Ｂに形成された接地パッド５Ｇとは、上記実施形態１と同様に、接地パッド５Ｇに対応した位置に形成された裏面側第２接地ビア導体２８により、電気的に接続されている。
【０１３１】
なお、主面側電源ビア導体４１５、裏面側電源ビア導体４２５、主面側接地ビア導体４１７、及び裏面側接地ビア導体４２７の関係については、主面側電源ビア導体４１５及び主面側接地ビア導体４１７の配置も、裏面側電源ビア導体４２５及び裏面側接地ビア導体４２７の配置も、上記実施形態１と同様である（図４及び図５参照）。
【０１３２】
以上で説明したように、本実施形態の配線基板４０１は、内蔵コンデンサ４１３のプレーン電極層のうち、最も主面４０１Ａ側に位置する電源変換プレーン電極層４１９及び接地変換プレーン電極層４２１において、電源用及び接地用双方のビア導体（裏面側電源ビア導体４２５及び裏面側接地ビア導体４２７）の数が、ほぼ９分の１個に少なくされている。
このため、第１，第２裏面側電源プレーン電極層４２９，４３１に形成した第１，第２裏面側電源プレーン貫通孔４２９Ｋ，４３１Ｋ、及び、第１，第２裏面側接地プレーン電極層４３０，４３２に形成した第１，第２裏面側接地プレーン貫通孔４３０Ｋ，４３２Ｋの数も、それぞれ従来のほぼ９分の１個に少なくなっている。
また、裏面側電源ビア導体４２５が数が少なくなった分だけ、接地変換プレーン電極層４２１に形成した接地変換プレーン貫通孔４２１Ｋの数も少なくなっている。
【０１３３】
従って、第１，第２裏面側電源プレーン電極層４２９，４３１、第１，第２裏面側接地プレーン電極層４３０，４３２、及び接地変換プレーン電極層４２１の面積がそれぞれ大きくなっているので、コンデンサとしての有効電極面積も、それぞれ大きくなっている。
さらに、電源変換プレーン電極層４１９及び接地変換プレーン電極層４２１が、プレーン電極層のうち最も主面４０１Ｂ側に位置しているので、これらよりも裏面４０１Ｂ側に位置するプレーン電極層の数が最も多くなっている。
【０１３４】
またさらに、例えば、第１裏面側電源プレーン電極層４２９の第１裏面側電源プレーン貫通孔４２９Ｋと、第１裏面側接地プレーン電極層４３０の第１裏面側接地プレーン貫通孔４３０Ｋとは、互いに対向する部分を有しているので、これらが全く対向していない場合に比して、この対向した部分の面積分だけ、有効電極面積が増加している。また、他の対向するプレーン電極層同士についても、プレーン貫通孔同士が対向する部分を有しているので、同様に、有効電極面積が増加している。
これらのことから、本実施形態の配線基板４０１の内蔵コンデンサ４１３は、静電容量を大きくすることができる。
【０１３５】
（実施形態３）
次いで、第３の実施形態について、図１０を参照しつつ説明する。なお、上記各実施形態１，２と同様な部分の説明は、省略または簡略化する。
本実施形態の配線基板５０１は、上記各実施形態１，２と同様に、その主面５０１Ａに、信号バンプ、電源バンプ３Ｐ、及び接地バンプ３Ｇをそれぞれ多数有している。そして、これらのハンダバンプ３により、略矩形状のバンプ領域、さらには、この略中央に、略矩形状の密集領域が形成されている。一方、裏面５０１Ｂにも、信号パッド、電源パッド５Ｐ、及び接地パッド５Ｇがそれぞれ多数形成されている。
【０１３６】
本実施形態の配線基板５０１は、図１０に投影密集領域ＴＭＲ内の部分拡大断面図を示すように、主面５０１Ａを形成する第１絶縁層５７１から裏面５０１Ｂを形成する第１０絶縁層３８０まで、全部で１０層のセラミック絶縁層が積層されたものである。
その内部構造を大きく分類すると、第１絶縁層５７１及び第２絶縁層５７２等からなる展開部５０９と、第３絶縁層５７３及び第４絶縁層５７４等からなる変換部５１１と、第５絶縁層５７５、第６絶縁層５７６，第７絶縁層５７７及び第８絶縁層５７８及び第９絶縁層５７９等からなる内蔵コンデンサ５１３とに分けられる。つまり、この配線基板５０１は、上記実施形態１の配線基板１における変換部９のうち、接地変換導体層２１、及び第５絶縁層７５が存在しない。
従って、この配線基板５０１は、上記実施形態１の配線基板１（図２参照）よりも絶縁層数及び導体層数がそれぞれ１層少なくなって、薄型化（低背化）され、また、安価な配線基板とすることができる。
【０１３７】
展開部５０９のうち、投影密集領域ＴＭＲ内では、電源バンプ３Ｐに接続した主面側電源ビア導体（第１主面側ビア導体）５１５、及び、接地バンプ３Ｇに接続した主面側接地ビア導体（第２主面側ビア導体）５１７が、それぞれ主面５０１Ａ側から裏面５０１Ｂ側へ向かって厚さ方向に延びている。
【０１３８】
展開部５０９の裏面５０１Ｂ側に位置する変換部５１１のうち、投影密集領域ＴＭＲ内では、電源バンプ３Ｐから展開部５０９を経て延びた主面側電源ビア導体５１５の数が減らされている。
この変換部５１１のうち、第３絶縁層５７３と第４絶縁層５７４との層間には、多数の電源変換貫通孔（第１変換貫通孔）５１９Ｋを有する電源変換導体層（第１変換導体層）５１９が形成されている。そして、電源バンプ３Ｐから厚さ方向（図中下方）に延びた主面側電源ビア導体５１５は、電源変換導体層５１９とそれぞれ接続している。一方、接地バンプ３Ｇから厚さ方向に延びた主面側接地ビア導体５１７は、電源変換導体層５１９と絶縁を保ちながら電源変換貫通孔５１９Ｋ内を通過して、裏面５０１Ｂ側へ厚さ方向に延びている。
また、電源変換導体層５１９の裏面５０１Ｂ側には、この電源変換導体層５１９と接続し、裏面５０１Ｂ側へ厚さ方向に延びる裏面側電源ビア導体（第１裏面側ビア導体）５２５が多数形成されている。
【０１３９】
展開部５０９の裏面５０１Ｂ側に位置する内蔵コンデンサ５１３は、高誘電体層である第５絶縁層５７５〜第９絶縁層５７９を有している。
また、略平板状のプレーン電極層として、第４絶縁層５７４と第５絶縁層５７５との層間に、多数の接地プレーン貫通孔（第２変換プレーン貫通孔，第２変換貫通孔）５２１Ｋを有する接地変換プレーン電極層（第２変換プレーン電極層，第２変換導体層）５２１を有している。
【０１４０】
さらに、略平板状のプレーン電極層として、第５絶縁層５７５と第６絶縁層５７６との層間に、多数の第１電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）５２９Ｋを有する第１電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）５２９を有している。また、第６絶縁層５７６と第７絶縁層５７７との層間に、多数の第１裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）５３０Ｋを有する第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）５３０を有している。また、第７絶縁層５７７と第８絶縁層５７８との層間に、多数の第２電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）５３１Ｋを有する第２電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）５３１を有している。また、第８絶縁層５７８と第９絶縁層５７９との層間に、多数の第２裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）５３２Ｋを有する第２裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）５３２を有している。また、第９絶縁層５７９と第１０絶縁層５８０との層間に、多数の第３電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）５３３Ｋを有する第３電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）５３３を有している。
【０１４１】
従って、この内蔵コンデンサ５１３は、高誘電体層である第５絶縁層５７５〜第９絶縁層５７９をそれぞれ介して、接地変換プレーン電極層５２１、第１，第２，第３電源プレーン電極層５２９，５３１，５３３、及び、第１，第２裏面側接地プレーン電極層５３０，５３２が対向して交互に積層されたものである。
内蔵コンデンサ５１３のうち、接地変換プレーン電極層５２１は、内蔵コンデンサ５１３のプレーン電極層であるとともに、投影密集領域ＴＭＲ内において、接地バンプ３Ｇから展開部５０９及び変換部５１１を経て延びた主面側接地ビア導体５１７の数を減らすためのものである。
【０１４２】
変換部５１１の電源変換導体層５１９から裏面５０１Ｂ側へ厚さ方向に延びた裏面側電源ビア導体（第１裏面側ビア導体）５２５は、接地変換プレーン電極層５２１と絶縁を保ちながら接地変換プレーン貫通孔５２１Ｋ内を通過して、第１電源プレーン電極層５２９とそれぞれ接続している。そして、さらに裏面５０１Ｂ側へ厚さ方向に延び、第１裏面側接地プレーン電極層５３０と絶縁を保ちながら第１裏面側接地プレーン貫通孔５３０Ｋ内を通過して、第２電源プレーン電極層５３１とぞれぞれ接続している。そして、さらに裏面５０１Ｂ側へ厚さ方向に延び、第２裏面側接地プレーン電極層５３２と絶縁を保ちながら第２裏面側接地プレーン貫通孔５３２Ｋ内を通過して、第３電源プレーン電極層５３３とぞれぞれ接続している。そして、さらに厚さ方向に延び、裏面５０１Ｂに形成された電源パッド５Ｐとそれぞれ接続している。
【０１４３】
一方、接地バンプ３Ｇから変換部５１１を経て厚さ方向に延びた主面側接地ビア導体５１７は、接地変換プレーン電極層５２１とそれぞれ接続している。そして、接地変換プレーン電極層５２１の裏面５０１Ｂ側には、これに接続し裏面５０１Ｂ側へ厚さ方向に延びる裏面側接地ビア導体（第２裏面側ビア導体）５２７が多数形成されている。
この裏面側接地ビア導体５２７は、裏面５０１Ｂ側へ厚さ方向に延び、第１電源プレーン電極層５２９と絶縁を保ちながら第１電源プレーン貫通孔５２９Ｋ内を通過して、第１裏面側接地プレーン電極層５３０とそれぞれ接続している。そして、さらに裏面５０１Ｂ側へ厚さ方向に延び、第２電源プレーン電極層５３１と絶縁を保ちながら第２電源プレーン貫通孔５３１Ｋ内を通過して、第２裏面側接地プレーン電極層５３２とぞれぞれ接続している。
第２裏面側接地プレーン電極層５２１の裏面５０１Ｂ側には、裏面側第２接地ビア導体５２８が接続され、裏面５０１Ｂ側に厚さ方向に延びて、裏面５０１Ｂに形成された接地パッド５Ｇとそれぞれ接続している。
【０１４４】
なお、主面側電源ビア導体５１５、裏面側電源ビア導体５２５、主面側接地ビア導体５１７、及び裏面側接地ビア導体５２７の関係については、主面側電源ビア導体５１５及び主面側接地ビア導体５１７の配置も、裏面側電源ビア導体５２５及び裏面側接地ビア導体５２７の配置も、上記実施形態１と同様である（図４及び図５参照）。
【０１４５】
以上で説明したように、本実施形態の配線基板５０１は、内蔵コンデンサ５１３よりも主面５０１Ａ側にある電源変換導体層５１９において、裏面側電源ビア導体５２５の数がほぼ９分の１個に少なくされている。また、内蔵コンデンサ５１内の接地変換プレーン電極層５２１において、裏面側接地ビア導体５２７の数が、ほぼ９分の１個に少なくされている。
【０１４６】
このため、第１，第２，第３電源プレーン電極層５２９，５３１，５３３に形成した第１，第２，第３電源プレーン貫通孔５２９Ｋ，５３１Ｋ，５３１Ｋ、及び、第１，第２裏面側接地プレーン電極層５３０，５３２に形成した第１，第２裏面側接地プレーン貫通孔５３０Ｋ，５３２Ｋの数も、それぞれ従来のほぼ９分の１個に少なくなっている。
また、裏面側電源ビア導体５２５が数が少なくなった分だけ、接地変換プレーン電極層５２１に形成した接地変換プレーン貫通孔５２１Ｋの数も少なくなっている。
【０１４７】
従って、第１，第２，第３電源プレーン電極層５２９，５３１，５３３、第１，第２裏面側接地プレーン電極層５３０，５３２、及び接地変換プレーン電極層３２１の面積がそれぞれ大きくなっているので、コンデンサとしての有効電極面積も、それぞれ大きくなっている。
さらに、接地変換プレーン電極層５２１が、プレーン電極層のうち最も主面５０１Ｂ側に位置しているので、これよりも裏面５０１Ｂ側に位置するプレーン電極層の数が最も多くなっている。
【０１４８】
またさらに、例えば、第１電源プレーン電極層５２９の第１電源プレーン貫通孔５２９Ｋと、第１裏面側接地プレーン電極層５３０の第１裏面側接地プレーン貫通孔５３０Ｋとは、互いに対向する部分を有しているので、これらが全く対向していない場合に比して、この対向した部分の面積分だけ、有効電極面積が増加している。他のプレーン電極層についても、プレーン貫通孔同士が一部対向しているので、同様に、有効電極面積が増加している。
これらのことから、本実施形態の配線基板５０１の内蔵コンデンサ５１３は、静電容量を大きくすることができる。
【０１４９】
以上において、本発明を各実施形態１，２，３及び変形形態１，２に即して説明したが、本発明はこれらに限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態１等では、投影密集領域ＴＭＲ内において、裏面側電源ビア導体２５が、内蔵コンデンサ１３からそのまま裏面１Ｂ側へ厚さ方向に延びて、対応する電源パッド５Ｐとそれぞれ接続している（図２参照）。
しかし、裏面側電源ビア導体２５の配置と電源パッド５Ｐの配置が、一致しない場合などには、配線基板１のうち内蔵コンデンサ１３と裏面１Ｂとの間の設計や、内蔵コンデンサ１３のうち裏面１Ｂ側の一部の設計を適宜変更して対応すれば良い。また、上記実施形態２，３についても、同様に設計を適宜変更することができる。
【０１５０】
例えば、最も裏面１Ｂ側の第３電源プレーン電極層３３から裏面１Ｂ側に延びる電源用のビア導体の配置を、裏面側第２接地ビア導体２８と同様に、対応する電源パッド５Ｐの位置にそれぞれ適合する配置に変更すれば良い。
また、内蔵コンデンサ１３と配線基板１の裏面１Ｂとの間に、さらに絶縁層や導体層等を形成し、配線等を引き回して、裏面側電源ビア導体２５と、対応する電源パッド５Ｐとを電気的に接続させても良い。
また、第３電源プレーン電極層３３から裏面１Ｂ側に延びる電源用のビア導体、及び第３接地プレーン電極層３４から裏面１Ｂ側に延びる接地用のビア導体を、投影密集領域ＴＭＲ内に形成しないで、その周囲の領域内に形成することもできる。
【０１５１】
また、上記実施形態１等の内蔵コンデンサ１３は、５層の高誘電体層と６層のプレーン電極層によって構成されているが、さらに多層の高誘電体層とプレーン電極層からなる内蔵コンデンサを形成することもできる。あるいは、１層の高誘電体層と２層のプレーン電極層によって構成したものでも良い。これらは、配線基板１の内蔵コンデンサ１３に要求される静電容量等を考慮して適宜変更することができるものである。また、上記実施形態２，３についても、同様に適宜変更することができる。
【０１５２】
また、上記実施形態１等では、主面１Ａと内蔵コンデンサ１３との間に、電源変換導体層１９及び接地変換導体層２１を設けて、これらの主面１Ａ側と裏面１Ｂ側でビア導体の数と位置を変換しているが、上記実施形態２で説明したように、これらの変換導体層の役割を内蔵コンデンサ１３のプレーン電極層に負わせることもできる。
例えば、第１電源プレーン電極層２９を電源用の変換導体層とし、第２接地プレーン電極層３０を接地用の変換導体層とすることができる。即ち、第１電源プレーン電極層２９を内蔵コンデンサ１３のプレーン電極層として用いるとともに、主面側電源ビア導体１５の数と位置を、これよりも少数の裏面側電源ビア導体２５に変換する変換導体層としても用いるようにする。また、第１接地プレーン電極層３０を内蔵コンデンサ１３のプレーン電極層として用いるとともに、主面側接地ビア導体１７の数と位置を、これよりも少数の裏面側接地ビア導体２７に変換する変換導体層としても用いるようにするのである。
【０１５３】
このようにすれば、変換導体層としたプレーン電極層よりも裏面１Ｂ側の各プレーン電極層３１〜３４で、同様にプレーン電極層の面積を大きくすることができ、内蔵コンデンサの静電容量を大きくすることができる。その上、変換部１１、つまり、第３，第４，第５絶縁層７３，７４，７５、電源変換導体層１９及び接地変換導体層２１を形成しなくても良いため、配線基板を容易かつ安価に製造することができる上、薄型化に寄与することができる。
【図面の簡単な説明】
【図１】実施形態１に係る配線基板を示す図であり、（ａ）は平面図であり、（ｂ）側面図である。
【図２】実施形態１に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図３】実施形態１に係る配線基板のうち、投影周囲領域及び投影外側領域内の部分拡大断面図である。
【図４】実施形態１に係る配線基板のうち、主面側電源ビア導体及び主面側接地ビア導体の配置を示す説明図である。
【図５】実施形態１に係る配線基板のうち、裏面側電源ビア導体及び裏面側接地ビア導体の配置を示す説明図である。
【図６】実施形態１に係る配線基板のうち、内蔵コンデンサにおける第１電源プレーン電極層の有効電極面積を示す説明図である。
【図７】変形形態１に係る配線基板のうち、裏面側電源ビア導体及び裏面側接地ビア導体の配置を示す説明図である。
【図８】変形形態２に係る配線基板のうち、裏面側電源ビア導体及び裏面側接地ビア導体の配置を示す説明図である。
【図９】実施形態２に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図１０】実施形態３に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図１１】従来形態に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図１２】従来形態に係る配線基板のうち、内蔵コンデンサにおける第１電源プレーン電極層の有効電極面積を示す説明図である。
【符号の説明】
１，４０１，５０１ 配線基板
３ ハンダバンプ（接続端子）
３Ｐ 電源バンプ（第１接続端子）
３Ｇ 接地バンプ（第２接続端子）
１３，４１３，５１３ 内蔵コンデンサ
１５，４１５，５１５ 主面側電源ビア導体（第１主面側ビア導体）
１７，４１７，５１７ 主面側接地ビア導体（第２主面側ビア導体）
１９，５１９ 電源変換導体層（第１変換導体層）
１９Ｋ，５１９Ｋ 電源変換貫通孔（第１変換貫通孔）
２１ 接地変換導体層（第２変換導体層）
２１Ｋ 接地変換貫通孔（第２変換貫通孔）
２５，４２５，５２５ 裏面側電源ビア導体（第１裏面側ビア導体）
２７，２２７，３２７，４２７，５２７ 裏面側接地ビア導体（第２裏面側ビア導体）
２９，５２９ 第１電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）
２９Ｋ，５２９Ｋ 第１電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）
３０ 第１接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）
３０Ｋ 第１接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）
３１，５３１ 第２電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）
３１Ｋ，５３１Ｋ 第２電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）
３２ 第２接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）
３２Ｋ 第２接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）
３３，５３３ 第３電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）
３３Ｋ，５３３Ｋ 第３電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）
３４ 第３接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）
３４Ｋ 第３接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）
７６，７７，７８，７９，８０，４７４，４７５，４７６，４７７，４７８，５７５，５７６，５７７，５７８，５７９ 絶縁層（高誘電体層）
４１９ 電源変換プレーン電極層（第１変換プレーン電極層，第１変換導体層）
４１９Ｋ 電源変換プレーン貫通孔（第１変換プレーン貫通孔，第１変換貫通孔）
４２１，５２１ 接地変換プレーン電極層（第２変換プレーン電極層，第２変換導体層）
４２１Ｋ，５２１Ｋ 接地変換プレーン貫通孔（第２変換プレーン貫通孔，第２変換貫通孔）
４２９ 第１裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）
４２９Ｋ 第１裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）
４３０，５３０ 第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）
４３０Ｋ，５３０Ｋ 第１裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）
４３１ 第２裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）
４３１Ｋ 第２裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）
４３２，５３２ 第２裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）
４３２Ｋ，５３２Ｋ 第２裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）
ＭＲ 密集領域
ＴＭＲ 投影密集領域
【発明の属する技術分野】
本発明は、基板内部にコンデンサが内蔵形成された配線基板に関し、特に、この内蔵コンデンサと配線基板の主面に形成された接続端子との電気的な接続を改善した配線基板に関する。
【０００２】
【従来の技術】
従来より、基板内部にコンデンサが内蔵形成された配線基板が知られている。例えば、図１１に部分拡大断面図を示す配線基板１０１が挙げられる。この配線基板１０１は、その主面１０１Ａ側にＩＣチップ等を、また、裏面１０１Ｂ側にマザーボード等を接続することができるものである。
この配線基板１０１の主面１０１Ａには、ＩＣチップ等の接続端子に対応したハンダバンプ（接続端子）１０３が多数形成され、一方、裏面１０１Ｂには、マザーボード等の接続端子に対応した接続パッド（接続端子）１０５が多数形成されている。
【０００３】
このうち、主面１０１Ａに形成されたハンダバンプ１０３は、電源電位と接続する電源バンプ１０３Ｐと、接地電位と接続する接地バンプ１０３Ｇと、信号を入出力するための信号バンプ（図示しない）とをそれぞれ多数有している。
これらのハンダバンプ１０３は、主面１０１Ａに略格子状に配置されているが、その略中央には、多数の電源バンプ１０３Ｐと接地バンプ１０３Ｇとが密集した密集領域が形成されている。図１１は、この密集領域を厚さ方向に投影した投影密集領域内の一部を示している。
一方、裏面１０１Ｂに形成された接続パッド１０５も、電源パッド１０５Ｐと、接地パッド１０５Ｇと、信号パッド（図示しない）とをそれぞれ多数有している。
【０００４】
この配線基板１０１は、９層の絶縁層（第１絶縁層１７１〜第９絶縁層１７９）が積層されたものであり、これらの絶縁層１７１〜１７９の層内や層間には、それぞれビア導体や導体層等が形成されている。
主面１０１Ａ側の第１絶縁層１７１、第２絶縁層１７２及び第３絶縁層１７３内には、電源バンプ１０３Ｐに接続した電源ビア導体１１５、及び、接地バンプ１０３Ｇに接続した接地ビア導体１１７が多数形成されている。これらのビア導体は、図中に示す投影密集領域内では、いずれも主面１０１Ａ側から裏面１０１Ｂ側へ向かって厚さ方向に延びている。
【０００５】
配線基板１０１のうち、第３絶縁層１７３と第９絶縁層１７９との間には、コンデンサが内蔵されている。この内蔵コンデンサ１１３は、高誘電体層である第４絶縁層１７４〜第８絶縁層１７８を５層有している。また、これらの絶縁層の層間に、第１電源プレーン電極層１２９、第１接地プレーン電極層１３０、第２電源プレーン電極層１３１、第２接地プレーン電極層１３２、第３電源プレーン電極層１３３、及び第３接地プレーン電極層１３４をそれぞれ有している。
【０００６】
つまり、この内蔵コンデンサ１１３は、高誘電体層（第４絶縁層１７４〜第８絶縁層１７８）をそれぞれ介して、第１電源プレーン電極層１２９、第１接地プレーン電極層１３０、第２電源プレーン電極層１３１、第２接地プレーン電極層１３２、第３電源プレーン電極層１３３及び第３接地プレーン電極層１３４が対向して交互に積層されたものである。
なお、第１電源プレーン電極層１２９には第１電源プレーン貫通孔１２９Ｋが、第２電源プレーン電極層１３１には第２電源プレーン貫通孔１３１Ｋが、第３電源プレーン電極層１３３には第３電源プレーン貫通孔１３３Ｋが、それぞれ多数形成されている。また、第１接地プレーン電極層１３０には第１接地プレーン貫通孔１３０Ｋが、第２接地プレーン電極層１３２には第２接地プレーン貫通孔１３２Ｋが、第３接地プレーン電極層１３４には第３接地プレーン貫通孔１３４Ｋが、それぞれ多数形成されている。
【０００７】
主面１０１Ａの電源バンプ１０３Ｐから裏面１０１Ｂ側へ延びた多数の電源ビア導体１１５は、第１電源プレーン電極層１２９とそれぞれ接続している。そして、さらに厚さ方向に延び、第１接地プレーン電極層１３０と絶縁を保ちながら第１接地プレーン貫通孔１３０Ｋ内を通過し、第２電源プレーン電極層１３１とそれぞれ接続している。そして、さらに厚さ方向に延び、第２接地プレーン電極層１３２と絶縁を保ちながら第２接地プレーン貫通孔１３２Ｋ内を通過し、第３電源プレーン電極層１３３とそれぞれ接続している。さらに、一部の電源ビア導体１１５は、さらに厚さ方向に延び、第３接地プレーン電極層１３４と絶縁を保ちながら第３接地プレーン貫通孔１３４Ｋ内を通過し、裏面１０１Ｂに形成された電源パッド１０５Ｐとそれぞれ接続している。
【０００８】
一方、主面１０１Ａの接地バンプ１０３Ｇから裏面１０１Ｂ側へ延びた接地ビア導体１１７は、第１電源プレーン電極層１２９と絶縁を保ちながら第１電源プレーン貫通孔１２９Ｋ内を通過して、第１接地プレーン電極層１３０とそれぞれ接続している。そして、さらに厚さ方向に延び、第２電源プレーン電極層１３１と絶縁を保ちながら第２電源プレーン貫通孔１３１Ｋ内を通過し、第２接地プレーン電極層１３２とそれぞれ接続している。そして、さらに厚さ方向に延び、第３電源プレーン電極層１３３と絶縁を保ちながら第３電源プレーン貫通孔１３３Ｋ内を通過し、第３接地プレーン電極層１３４とそれぞれ接続している。さらに、一部の接地ビア導体１１７は、さらに厚さ方向に延び、裏面１０１Ｂに形成された接地パッド１０５Ｇとそれぞれ接続している。
【０００９】
【発明が解決しようとする課題】
以上で述べたように、この配線基板１０１の内蔵コンデンサ１１３は、第１，第２，第３電源プレーン電極層１２９，１３１，１３３、及び第１，第２，第３接地プレーン電極層１３０，１３２，１３４に、それぞれ多数の貫通孔が形成されている。このため、図１２に第１電源プレーン電極層１２９のうち、第１接地プレーン電極層１３０と対向する部分をハッチングで示すように、内蔵コンデンサ１１３の電極としての有効面積が、第１電源プレーン貫通孔１２９Ｋ及び第１接地プレーン貫通孔１３０Ｋが多数形成されていることにより小さくなっている。特に、近年、電源ビア導体１１５と接地ビア導体１１７との間隔の狭小化が進むにつれ、益々、プレーン電極層の有効電極面積が小さくなってきている。
このように、内蔵コンデンサ１１３の有効電極面積が減少すると、十分な静電容量を確保することが困難となる。
【００１０】
本発明はかかる現状に鑑みてなされたものであって、基板内部に内蔵されたコンデンサの静電容量を大きくすることができる配線基板を提供することを目的とする。
【００１１】
【課題を解決するための手段、作用及び効果】
その解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に、絶縁層を介して積層された複数の略平板状の導体層であって、多数の第１変換貫通孔を有する第１変換導体層、及び、この第１変換導体層よりも上記裏面側に位置し、第１裏面側貫通孔を有する１または複数の第１裏面側導体層、を含み、互いに導通された第１導体層、並びに、上記第１変換導体層よりも上記裏面側に位置し、多数の第２変換貫通孔を有する第２変換導体層、及び、この第２変換導体層よりも上記裏面側に位置し、第２裏面側貫通孔を有する１または複数の第２裏面側導体層、を含み、互いに導通された第２導体層、を有する導体層と、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第２変換貫通孔内に位置して上記第２変換導体層とはそれぞれ絶縁し、上記第２裏面側貫通孔内に位置して上記１または複数の第２裏面側導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記第１変換導体層と上記１または複数の第１裏面側導体層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記密集領域内の第２接続端子と上記第２変換導体層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１裏面側貫通孔内に位置して上記１または複数の第１裏面側導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記第２変換導体層と上記１または複数の第２裏面側導体層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１裏面側導体層及び第２裏面側導体層の少なくとも一部は、上記絶縁層のうち高誘電体からなる高誘電体層を介して対向して交互に積層され、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００１２】
本発明によれば、第１接続端子（例えば電源電位と接続する接続端子）と第２接続端子（例えば接地電位と接続する接続端子）とが密集する密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、第１導体層のうち第１変換導体層と電気的に接続している。そして、第１変換導体層は、第１裏面側ビア導体を介して、第１導体層のうち第１裏面側導体層と電気的に接続している。従って、密集領域内の第１接続端子は、第１変換導体層及び第１裏面側導体層とそれぞれ電気的に接続している。
しかも、第１接続端子と第１変換導体層とを接続する第１主面側ビア導体よりも、第１変換導体層と第１裏面側導体層とを接続する第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換導体層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００１３】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、この第１裏面側ビア導体と絶縁させるために第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができる。
ここで、本発明では、第１裏面側導体層及び第２裏面側導体層の少なくとも一部が、高誘電体層を介して対向して交互に積層されているから、少なくともこの部分において内蔵コンデンサが構成されている。
従って、この内蔵コンデンサ内に着目すると、第２裏面側貫通孔の数が少なくなるのに伴い、第２裏面側導体層の面積が大きくなり、第１裏面側導体層と第２裏面側導体層とが対向する面積、即ち、内蔵コンデンサの有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量を大きくすることができる。
【００１４】
一方、第２接続端子及び第２導体層についても同様である。即ち、密集領域内の第２接続端子は、第２主面側ビア導体を介して、第２導体層のうち第２変換導体層とそれぞれ電気的に接続し、さらに、第２裏面側ビア導体を介して、第２導体層のうち第２裏面側導体層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換導体層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００１５】
このため、第２裏面側ビア導体と絶縁させるために第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができる。従って、内蔵コンデンサ内に着目すると、第１裏面側貫通孔が少なくなる分だけ、第１裏面側導体層の面積が大きくなり、第１裏面側導体層と第２裏面側導体層とが対向する有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００１６】
ここで、第１接続端子及び第２接続端子は、一方が第１の電位と接続し、他方が第２の電位と接続するものであれば良い。その組み合わせとしては、例えば、第１接続端子を電源電位（＋電位：例えば＋１．８Ｖや＋５Ｖ）と接続する接続端子とし、第２接続端子を接地電位（０Ｖ）や−電位と接続する接続端子とするなどが挙げられる。
また、配線基板の絶縁層の材質としては、公知の材料を用いることができる。例えば、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミック、あるいは、エポキシ樹脂、ポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂などの樹脂とセラミック粉末とを複合化したものなどが挙げられる。また、エポキシ樹脂等の樹脂を主成分としたもの、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含浸させた樹脂−樹脂複合材料等を用いても良い。また、ガラス織布、ガラス不織布などのガラス繊維やポリアミド繊維などの有機繊維などを用いて、エポキシ樹脂等との複合化したものを用いても良い。
【００１７】
また、高誘電体層としては、電極となる導体層や高誘電体層ではない絶縁層などの材質、製法等を勘案して選択すればよいが、ＢａＴｉＯ3の他、例えば、ＰｂＴｉＯ3，ＰｂＺｒＯ3，ＴｉＯ2，ＳｒＴｉＯ3，ＣａＴｉＯ3，ＭｇＴｉＯ3，ＫＮｂＯ3，ＮａＴｉＯ3，ＫＴａＯ3，ＲｂＴａＯ3，（Ｎａ1/2Ｂｉ1/2）ＴｉＯ3，Ｐｂ（Ｍｇ1/2Ｗ1/2）Ｏ3，（Ｋ1/2Ｂｉ1/2）ＴｉＯ3などを主成分とした高誘電率セラミックが挙げられる。また、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミックに、あるいは、エポキシ樹脂やポリイミド樹脂、ＢＴ樹脂などの樹脂に、ＢａＴｉＯ3などの高誘電率セラミックを混入した複合材料などを用いることもできる。これらは、要求されるコンデンサの静電容量その他に応じて適宜選択すればよい。
【００１８】
さらに、上記の配線基板であって、前記高誘電体層は、いずれも前記第１変換導体層及び第２変換導体層とは離れてこれらよりも前記裏面側に位置する配線基板とすると良い。
【００１９】
本発明によれば、高誘電体層が第１変換導体層及び第２変換導体層とは離れてこれらよりも裏面側にあることから、第１，第２変換導体層よりも裏面側において、内蔵コンデンサが構成されている。つまり、第１，第２変換導体層は、内蔵コンデンサの電極層ではなく、専ら、第１，第２主面側ビア導体の数と位置を、これより少数の第１，第２裏面側ビア導体に変換するものである。
【００２０】
このような配線基板も、上記配線基板と同様に、第１裏面側ビア導体の数が少なくなるのに伴い、第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができるので、内蔵コンデンサ内に着目すれば、第２裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積も大きくなる。よって、内蔵コンデンサの静電容量を大きくすることができる。
また、第２裏面側ビア導体の数が少なくなるのに伴い、第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができるので、内蔵コンデンサ内に着目すれば、第１裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００２１】
さらに、前記の配線基板であって、前記第１導体層及び第２導体層は、いずれも前記絶縁層のうち高誘電体からなる高誘電体層を介して対向して交互に積層されている配線基板とすると良い。
【００２２】
本発明によれば、第１導体層及び第２導体層が、高誘電体層を介して対向して交互に積層されているので、この部分において、内蔵コンデンサが構成されている。つまり、第１裏面側導体層及び第２裏面側導体層の他、第１変換導体層及び第２変換導体層も、内蔵コンデンサの各電極層となっている。従って、第１，第２変換導体層は、第１，第２主面側ビア導体の数と位置を、これより少数の第１，第２裏面側ビア導体に変換するものであるとともに、内蔵コンデンサの電極層でもある。
このため、主面の第１接続端子及び第２接続端子と内蔵コンデンサとの間に、別途第１，第２変換導体層やこれらを層間に保持する絶縁層を形成する必要がないので、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができる。また、安価な配線基板とすることができる。
【００２３】
また、このような配線基板は、前記配線基板と同様に、第１裏面側ビア導体の数が少なくなるのに伴い、第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができるので、第２裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積も大きくなる。
さらに、本発明では、第２変換導体層も内蔵コンデンサの電極層であるから、第１裏面側ビア導体の数が少なくなるのに伴って、第２変換貫通孔の数も少なくなり、第２裏面側導体層の面積が大きくなるので、内蔵コンデンサの有効電極面積を大きくすることができる。
これらのことから、内蔵コンデンサの静電容量を大きくすることができる。
また、第２裏面側ビア導体の数が少なくなるのに伴い、第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができるので、第１裏面側導体層の面積も大きくなって、内蔵コンデンサの有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００２４】
さらに、上記の配線基板であって、前記第１変換導体層は、前記第１導体層のうち最も前記主面側に位置し、前記第２変換導体層は、前記第２導体層のうち最も前記主面側に位置する配線基板とすると良い。
【００２５】
第１変換導体層と第２変換導体層とがそれぞれ最も主面側に位置しているので、第１変換導体層よりも裏面側に位置する第１裏面側導体層の数を最も多くすることができ、同様に、第２変換導体層よりも裏面側に位置する第２裏面側導体層の数も最も多くすることができる。従って、有効電極面積を最も大きくすることができ、内蔵コンデンサの静電容量を最も大きくすることができる。
【００２６】
さらに、前記の配線基板であって、前記高誘電体層は、いずれも前記第１変換導体層とは離れてこれよりも前記裏面側に位置し、前記１または複数の第１裏面側導体層及び第２導体層は、いずれも前記絶縁層のうち高誘電体からなる上記高誘電体層を介して対向して交互に積層されている配線基板とすると良い。
【００２７】
本発明によれば、高誘電体層が第１変換導体層とは離れてこれよりも裏面側にあり、また、第１裏面側導体層及び第２導体層（第２変換導体層及び第２裏面側導体層）が、いずれも高誘電体層を介して対向して交互に積層されている。つまり、第１変換導体層よりも裏面側において、内蔵コンデンサが構成され、この内蔵コンデンサ内に、第２変換導体層が含まれている。
従って、第１変換導体層は、内蔵コンデンサの電極層ではなく、専ら、第１主面側ビア導体の数と位置を、これより少数の第１裏面側ビア導体に変換するものである。一方、第２変換導体層は、第２主面側ビア導体の数と位置を、これより少数の第２裏面側ビア導体に変換するものであるとともに、内蔵コンデンサの電極層でもある。
このように第２変換導体層を内蔵コンデンサ内に形成すれば、主面と内蔵コンデンサとの間に、別途第２変換導体層やこれを層間に保持する絶縁層を形成する必要がないので、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができる。また、安価な配線基板とすることができる。
【００２８】
また、このような配線基板は、前記配線基板と同様に、第１裏面側ビア導体の数が少なくなるのに伴い、第２裏面側導体層に形成する第２裏面側貫通孔の数も少なくすることができるので、第２裏面側導体層の面積が大きくなって、内蔵コンデンサの有効電極面積も大きくなる。
さらに、第２変換導体層が内蔵コンデンサの電極層であるから、第１裏面側ビア導体の数が少なくなるのに伴って、第２変換貫通孔の数が少なくなり、第２裏面側導体層の面積が大きくなるので、内蔵コンデンサの有効電極面積を大きくすることができる。
これらのことから、内蔵コンデンサの静電容量をさらに大きくすることができる。
また、第２裏面側ビア導体の数が少なくなるのに伴い、第１裏面側導体層に形成する第１裏面側貫通孔の数も少なくすることができるので、第１裏面側導体層の面積も大きくなって、内蔵コンデンサの有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００２９】
さらに、上記の配線基板であって、前記第２変換導体層は、前記第２導体層のうち最も前記主面側に位置する配線基板とすると良い。
【００３０】
第２変換導体層が最も主面側に位置しているので、第２変換導体層よりも裏面側に位置する第２裏面側導体層の数を最も多くすることができる。従って、有効電極面積を最も大きくすることができ、内蔵コンデンサの静電容量を最も大きくすることができる。
【００３１】
さらに、上記のいずれかに記載の配線基板であって、前記第１裏面側導体層及び第２裏面側導体層のうち、前記高誘電体層を介して対応する第１裏面側導体層及び第２裏面側導体層に形成された前記第１裏面側貫通孔及び第２裏面側貫通孔は、互いに対向する部分を有している配線基板とすると良い。
【００３２】
高誘電体層を介して、第１裏面側導体層及び第２裏面側導体層の対向する部分が、内蔵コンデンサの有効電極層となる。従って、内蔵コンデンサ内において、第１裏面側導体層の第１裏面側貫通孔と、第２裏面側導体層の第２裏面側貫通孔とが、全く対向していない場合には、第１または第２裏面側導体層全体の面積から、すべての第１裏面側貫通孔の面積と、すべての第２裏面側貫通孔の面積とを引いた面積が、有効電極面積となる（図１２参照）。
【００３３】
本発明によれば、内蔵コンデンサ内のおいて、第１裏面側導体層の第１裏面側貫通孔と、第２裏面側導体層の第２裏面側貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１裏面側貫通孔と第２裏面側貫通孔とが重なる部分がある。
従って、有効電極面積は、第１裏面側貫通孔と第２裏面側貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００３４】
また、他の解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、略平板状で、第１プレーン貫通孔を有する１または複数の第１プレーン電極層、１または複数の高誘電体層、及び、略平板状で、第２プレーン貫通孔を有する１または複数の第２プレーン電極層、を含み、上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層された内蔵コンデンサと、上記接続端子と上記内蔵コンデンサとの間に位置し、多数の第１変換貫通孔を有する第１変換導体層と、上記第１変換導体層と上記内蔵コンデンサとの間に位置し、多数の第２変換貫通孔を有する第２変換導体層と、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第２変換貫通孔内に位置して上記第２変換導体層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記第２プレーン貫通孔内に位置して上記１または複数の第２プレーン電極層とはそれぞれ絶縁し、上記第１変換導体層と上記１または複数の第１プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記密集領域内の第２接続端子と上記第２変換導体層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１プレーン貫通孔内に位置して上記１または複数の第１プレーン電極層とはそれぞれ絶縁し、上記第２変換導体層と上記１または複数の第２プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００３５】
本発明によれば、第１接続端子（例えば電源電位と接続する接続端子）と第２接続端子（例えば接地電位と接続する接続端子）とが密集する密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、第１変換導体層と電気的に接続している。そして、第１変換導体層は、第１裏面側ビア導体を介して、内蔵コンデンサの第１プレーン電極層と電気的に接続している。従って、密集領域内の第１接続端子は、内蔵コンデンサの第１プレーン電極層とそれぞれ電気的に接続している。
しかも、第１接続端子と第１変換導体層とを接続する第１主面側ビア導体よりも、第１変換導体層と第１プレーン電極層とを接続する第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換導体層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００３６】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、内蔵コンデンサのうち、この第１裏面側ビア導体と絶縁させるために第２プレーン電極層に形成する第２プレーン貫通孔の数も少なくすることができる。
従って、第２プレーン電極層の面積が、第２プレーン貫通孔が少なくなる分だけ大きくなり、第１プレーン電極層と第２プレーン電極層とが対向する面積、即ち、内蔵コンデンサの有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量を大きくすることができる。
【００３７】
一方、第２接続端子、第２主面側ビア導体、第２変換導体層、第２裏面側ビア導体、及び内蔵コンデンサについても同様である。即ち、密集領域内の第２接続端子は、第２主面側ビア導体、第２変換導体層、第２裏面側ビア導体を介して、内蔵コンデンサの第２プレーン電極層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換導体層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００３８】
このため、内蔵コンデンサのうち、第２裏面側ビア導体と絶縁させるために第１プレーン電極層に形成する第１プレーン貫通孔の数も少なくすることができる。従って、第１プレーン電極層の面積が、第１プレーン貫通孔が少なくなる分だけ大きくなり、第１プレーン電極層と第２プレーン電極層とが対向する有効電極面積がさらに大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００３９】
さらに、上記の配線基板であって、前記第１プレーン電極層の第１プレーン貫通孔と、この第１プレーン電極層と前記高誘電体層を介して対向する前記第２プレーン電極層の第２プレーン貫通孔とは、互いに対向する部分を有している配線基板とすると良い。
【００４０】
上述したように、高誘電体層を介して、第１プレーン電極層及び第２プレーン電極層の対向する部分が、内蔵コンデンサの有効電極層となる。従って、第１プレーン電極層の第１プレーン貫通孔と、第２プレーン電極層の第２プレーン貫通孔とが、全く対向していない場合には、第１または第２プレーン電極層全体の面積から、すべての第１プレーン貫通孔の面積と、すべての第２プレーン貫通孔の面積とを引いた面積が、有効電極面積となる（図１２参照）。
【００４１】
本発明によれば、第１プレーン電極層の第１プレーン貫通孔と、第２プレーン電極層の第２プレーン貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１プレーン貫通孔と第２プレーン貫通孔とが重なる部分がある。
従って、有効電極面積は、第１プレーン貫通孔と第２プレーン貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００４２】
また、他の解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、略平板状の複数の第１プレーン電極層、複数の高誘電体層、及び、略平板状の複数の第２プレーン電極層、を含み、上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層されており、上記第１プレーン電極層は、多数の第１変換プレーン貫通孔を有する第１変換プレーン電極層と、上記第１変換プレーン電極層よりも上記裏面側に位置し、第１裏面側プレーン貫通孔を有する１または複数の第１裏面側プレーン電極層と、を含み、上記第２プレーン電極層は、上記第１変換プレーン電極層よりも上記裏面側に位置し、多数の第２変換プレーン貫通孔を有する第２変換プレーン電極層と、上記第２変換プレーン電極層よりも上記裏面側に位置し、第２裏面側プレーン貫通孔を有する１または複数の第２裏面側プレーン電極層と、を含む内蔵コンデンサと、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換プレーン電極層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第２変換プレーン貫通孔内に位置して上記第２変換プレーン電極層とはそれぞれ絶縁し、上記第２裏面側プレーン貫通孔内に位置して上記第２裏面側プレーン電極層とはそれぞれ絶縁し、上記第１変換プレーン電極層と上記１または複数の第１裏面側プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換プレーン貫通孔内に位置して上記第１変換プレーン電極層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記密集領域内の第２接続端子と上記第２変換プレーン電極層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１裏面側プレーン貫通孔内に位置して上記１または複数の第１裏面側プレーン電極層とはそれぞれ絶縁し、上記第２変換プレーン電極層と上記１または複数の第２裏面側プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００４３】
本発明によれば、密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、内蔵コンデンサの第１変換プレーン電極層と電気的に接続している。そして、第１変換プレーン電極層は、第１裏面側ビア導体を介して、内蔵コンデンサの第１裏面側プレーン電極層と電気的に接続している。従って、密集領域内の第１接続端子は、内蔵コンデンサの第１変換プレーン電極層及び第１裏面側プレーン電極層とそれぞれ電気的に接続している。
しかも、第１主面側ビア導体よりも、第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換プレーン電極層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００４４】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、内蔵コンデンサのうち、この第１裏面側ビア導体と絶縁させるために第２変換プレーン電極層に形成する第２変換プレーン貫通孔の数も少なくすることができる。従って、第２変換プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積も大きくなる。
また、内蔵コンデンサのうち、第１裏面側ビア導体と絶縁させるために第２裏面側プレーン電極層に形成する第２裏面側プレーン貫通孔の数も少なくすることができるので、第２裏面側プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積が大きくなる。
このことから、内蔵コンデンサの静電容量を大きくすることができる。
【００４５】
一方、第２接続端子、第２主面側ビア導体、第２変換プレーン電極層、第２裏面側ビア導体、及び第２裏面側プレーン電極層についても同様である。
即ち、密集領域内の第２接続端子は、第２主面側ビア導体をそれぞれ介して、第２変換プレーン電極層と電気的に接続し、第２変換プレーン電極層は、第２裏面側ビア導体を介して、第２裏面側プレーン電極層と電気的に接続している。従って、密集領域内の第２接続端子は、内蔵コンデンサの第２変換プレーン電極層及び第２裏面側プレーン電極層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換プレーン電極層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００４６】
このため、内蔵コンデンサのうち、第２裏面側ビア導体と絶縁させるために第１裏面側プレーン電極層に形成する第１裏面側プレーン貫通孔の数も少なくすることができるので、第１裏面側プレーン電極層の面積が大きくなり、有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００４７】
さらに、本発明では、第１主面側ビア導体及び第１裏面側ビア導体の間に介在し、後者を前者よりも少ない数となるように変換する第１変換プレーン電極層を、内蔵コンデンサ内に設けている。また、第２主面側ビア導体及び第２裏面側ビア導体の間に介在し、後者を前者よりも少ない数となるように変換する第２変換プレーン電極層を、内蔵コンデンサ内に設けている。
このため、主面の第１接続端子及び第２接続端子と内蔵コンデンサとの間に、別途第１及び第２変換導体層やこれらを層間に保持する絶縁層を形成する必要がない。従って、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができ、また、安価な配線基板とすることができる。
【００４８】
さらに、上記配線基板であって、前記第１変換プレーン電極層は、前記第１プレーン電極層のうち、最も主面側に位置し、前記第２変換プレーン電極層は、前記第２プレーン電極層のうち、最も主面側に位置する配線基板とすると良い。
【００４９】
第１変換プレーン電極層と第２変換プレーン電極層とがそれぞれ最も主面側に位置しているので、第１変換プレーン電極層よりも裏面側に位置する第１裏面側プレーン電極層の数を最も多くすることができ、同様に、第２変換プレーン電極層よりも裏面側に位置する第２裏面側プレーン電極層の数も最も多くすることができる。従って、有効電極面積を最も大きくすることができる。
【００５０】
さらに、上記の配線基板であって、前記第１裏面側プレーン電極層の第１裏面側プレーン貫通孔と、この第１裏面側プレーン電極層と前記高誘電体層を介して対向する前記第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、互いに対向する部分を有している配線基板とすると良い。
【００５１】
本発明によれば、第１裏面側プレーン電極層の第１裏面側プレーン貫通孔と、第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１裏面側プレーン貫通孔と第２裏面側プレーン貫通孔とが重なる部分がある。
従って、コンデンサとしての有効電極面積は、第１裏面側プレーン貫通孔と第２裏面側プレーン貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００５２】
また、他の解決手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、多数の第１接続端子及び第２接続端子を含み、上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された接続端子と、上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、略平板状の１または複数の第１プレーン電極層、複数の高誘電体層、及び、略平板状の複数の第２プレーン電極層、を含み、上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層されており、上記第１プレーン電極層は、第１プレーン貫通孔を有し、上記第２プレーン電極層は、多数の第２変換プレーン貫通孔を有する第２変換プレーン電極層と、この第２変換プレーン電極層よりも上記裏面側に位置し、第２裏面側プレーン貫通孔を有する１または複数の第２裏面側プレーン電極層と、を含む内蔵コンデンサと、上記接続端子と上記内蔵コンデンサとの間に位置し、多数の第１変換貫通孔を有する第１変換導体層と、上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第２変換プレーン貫通孔内に位置して上記第２変換プレーン電極層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記第２裏面側プレーン貫通孔内に位置して上記１または複数の第２裏面側プレーン電極層とはそれぞれ絶縁し、上記第１変換導体層と上記１または複数の第１プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記密集領域内の第２接続端子と上記第２変換プレーン電極層とをそれぞれ電気的に接続させる第２主面側ビア導体と、上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１プレーン貫通孔内に位置して上記１または複数の第１プレーン電極層とはそれぞれ絶縁し、上記第２変換プレーン電極層と上記１または複数の第２裏面側プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、を備え、上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板である。
【００５３】
本発明によれば、密集領域内の第１接続端子は、第１主面側ビア導体をそれぞれ介して、第１変換導体層と電気的に接続している。そして、第１変換導体層は、第１裏面側ビア導体を介して、内蔵コンデンサの第１プレーン電極層と電気的に接続している。従って、密集領域内の第１接続端子は、第１変換導体層及び第１プレーン電極層とそれぞれ電気的に接続している。
しかも、第１主面側ビア導体よりも、第１裏面側ビア導体の方が、数が少なくされている。つまり、第１変換導体層によって、第１主面側ビア導体の数と位置が、これより少数の第１裏面側ビア導体に変換されている。
【００５４】
このように、第１裏面側ビア導体の数を少なくすると、それに伴って、内蔵コンデンサのうち、この第１裏面側ビア導体と絶縁させるために第２変換プレーン電極層に形成する第２変換プレーン貫通孔の数も少なくすることができる。従って、第２変換プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積も大きくなる。
また、内蔵コンデンサのうち、第１裏面側ビア導体と絶縁させるために第２裏面側プレーン電極層に形成する第２裏面側プレーン貫通孔の数も少なくすることができるので、第２裏面側プレーン電極層の面積が大きくなり、内蔵コンデンサの有効電極面積が大きくなる。
このことから、内蔵コンデンサの静電容量を大きくすることができる。
【００５５】
一方、密集領域内の第２接続端子は、第２主面側ビア導体をそれぞれ介して、第２変換プレーン電極層と電気的に接続し、第２変換プレーン電極層は、第２裏面側ビア導体を介して、第２裏面側プレーン電極層と電気的に接続している。従って、密集領域内の第２接続端子は、内蔵コンデンサの第２変換プレーン電極層及び第２裏面側プレーン電極層とそれぞれ電気的に接続している。
しかも、第２主面側ビア導体よりも、第２裏面側ビア導体の方が、数が少なくされている。つまり、第２変換プレーン電極層によって、第２主面側ビア導体の数と位置が、これより少数の第２裏面側ビア導体に変換されている。
【００５６】
このため、内蔵コンデンサのうち、第２裏面側ビア導体と絶縁させるために第１プレーン電極層に形成する第１プレーン貫通孔の数も少なくすることができるので、第１プレーン電極層の面積が大きくなり、有効電極面積が大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００５７】
さらに、本発明では、第２主面側ビア導体及び第２裏面側ビア導体の間に介在し、後者を前者よりも少ない数となるように変換する第２変換プレーン電極層を、内蔵コンデンサ内に設けている。
このため、主面の第１接続端子及び第２接続端子と内蔵コンデンサとの間に、別途第２変換導体層やこれを層間に保持する絶縁層を形成する必要がない。従って、配線基板の絶縁層数を減らし、配線基板を薄型化（低背化）することができ、また、安価な配線基板とすることができる。
【００５８】
さらに、上記の配線基板であって、前記第２変換プレーン電極層は、前記複数の第２プレーン電極層のうち、最も前記主面側に位置する配線基板とすると良い。
【００５９】
第２変換プレーン電極層が最も主面側に位置しているので、第２変換プレーン電極層よりも裏面側に位置する第２裏面側プレーン電極層の数を最も多くすることができる。従って、有効電極面積を最も大きくすることができ、内蔵コンデンサの静電容量を最も大きくすることができる。
【００６０】
さらに、上記のいずれかに記載の配線基板であって、前記第１プレーン電極層の第１プレーン貫通孔と、この第１プレーン電極層と前記高誘電体層を介して対向する前記第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、互いに対向する部分を有している配線基板とすると良い。
【００６１】
本発明によれば、第１プレーン電極層の第１プレーン貫通孔と、第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、これらの一部が互いに対向している。即ち、厚さ方向に見て、第１プレーン貫通孔と第２裏面側プレーン貫通孔とが重なる部分がある。
従って、コンデンサとしての有効電極面積は、第１プレーン貫通孔と第２裏面側プレーン貫通孔とが全く対向していない場合に比べ、これらの貫通孔が対向している面積分だけ大きくなる。よって、内蔵コンデンサの静電容量をさらに大きくすることができる。
【００６２】
さらに、上記のいずれかに記載の配線基板であって、前記第１裏面側ビア導体は、いずれも前記第１主面側ビア導体と略同軸であり、前記第２裏面側ビア導体は、いずれも前記第２主面側ビア導体と略同軸である配線基板とすると良い。
【００６３】
第１または第２変換導体層で変換された後の裏面側ビア導体が、変換前の主面側ビア導体と略同軸でない場合には、接続端子と内蔵コンデンサとを繋ぐ経路は、いずれも、主面側ビア導体を通り、変換導体層を平面方向に通り、裏面側ビア導体を通るものである。
あるいは、第１または第２変換プレーン電極層で変換された後の裏面側ビア導体が、変換前の主面側ビア導体と略同軸でない場合には、接続端子と内蔵コンデンサの裏面側プレーン電極層とを繋ぐ経路は、いずれも、主面側ビア導体を通り、変換プレーン電極層を平面方向に通り、裏面側ビア導体を通るものである。
従って、いずれの経路も、変換導体層あるいは変換プレーン電極層を平面方向に通るものであるため、これら変換導体層等の分だけ、各経路の合成抵抗や合成インダクタンスが大きくなる。
【００６４】
これに対し、本発明では、第１変換導体層あるいは第１変換プレーン電極層で変換された後の第１裏面側ビア導体は、いずれも変換前の第１主面側ビア導体と略同軸である。
前述したように、第１主面側ビア導体は、第１裏面側ビア導体よりも数が多いので、第１裏面側ビア導体と同軸でない第１主面側ビア導体が存在する。これらについては、第１接続端子と内蔵コンデンサとを繋ぐ経路、あるいは第１接続端子と内蔵コンデンサの第１裏面側プレーン電極層とを繋ぐ経路は、上記のように、第１変換導体層あるいは第１変換プレーン電極層を平面方向に通る分だけ、各経路の合成抵抗や合成インダクタンスが大きい。
【００６５】
しかし、同軸に配置された第１主面側ビア導体及び第１裏面側ビア導体を通る経路は、いずれも、第１主面側ビア導体を通り、第１変換導体層あるいは第１変換プレーン電極層を厚さ方向に通り、第１裏面側ビア導体を通るものである。従って、これらの経路は、いずれも第１変換導体層あるいは第１変換プレーン電極層を厚さ方向に通り、平面方向に通らないものであるため、各経路の合成抵抗や合成インダクタンスが小さい。
よって、第１主面側ビア導体、第１変換導体層（第１変換プレーン電極層）、及び第１裏面側ビア導体を通るすべての経路を全体としてみたときも、第１主面側ビア導体と第１裏面側ビア導体とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００６６】
同様に、第２変換導体層あるいは第２変換プレーン電極層で変換された後の第２裏面側ビア導体は、いずれも変換前の第２主面側ビア導体と略同軸である。
第２裏面側ビア導体と略同軸ではない第２主面側ビア導体については、第２接続端子と内蔵コンデンサとを繋ぐ経路、あるいは第２接続端子と内蔵コンデンサの第２裏面側プレーン電極層とを繋ぐ経路は、上記のように、第２変換導体層あるいは第２変換プレーン電極層を平面方向に通る分だけ、各経路の合成抵抗や合成インダクタンスが大きい。
【００６７】
一方、同軸に配置された第２主面側ビア導体及び第２裏面側ビア導体を通る経路は、いずれも第２変換導体層あるいは第２変換プレーン電極層を厚さ方向に通るものであるため、各経路の合成抵抗や合成インダクタンスが小さい。
よって、第２主面側ビア導体、第２変換導体層（第２変換プレーン電極層）、及び第２裏面側ビア導体を通るすべての経路を全体としてみたときも、第２主面側ビア導体と第２裏面側ビア導体とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００６８】
さらに、上記のいずれかに記載の配線基板であって、前記密集領域内の前記第１接続端子及び第２接続端子は、互い違いに略格子状に並んで配置され、前記第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に並んで配置されている配線基板とすると良い。
【００６９】
本発明では、密集領域内の第１接続端子及び第２接続端子が、互い違いに略格子状に配置されているので、第１接続端子に着目すると、第１接続端子同士でも略格子状に並んで配置され、また、第２接続端子に着目すると、第２接続端子同士でも略格子状に並んで配置されている。
また、第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に配置されているので、第１主面側ビア導体に着目すると、第１主面側ビア導体同士でも略格子状に並んで配置され、また、第２主面側ビア導体に着目すると、第２主面側ビア導体同士でも略格子状に並んで配置されている。
【００７０】
このため、各第１主面側ビア導体が偏って配置されている場合に比べて、各第１主面側ビア導体を流れる電流が比較的均一になりやすく、従って、第１主面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。同様に、各第２主面側ビア導体を流れる電流も比較的均一になりやすく、第２主面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。
しかも、第１主面側ビア導体及び第２主面側ビア導体が、互い違いに略格子状に配置されているので、特に、これらの相互インダクタンスが比較的大きくなり、電流による磁界をキャンセルし合うから、さらに、全体の見かけのインダクタンスを低下させることができる。
【００７１】
さらに、上記のいずれかに記載の配線基板であって、前記第１裏面側ビア導体は、第１裏面側ビア導体同士で略格子状に配置され、前記第２裏面側ビア導体は、第２裏面側ビア導体同士で略格子状に配置されている配線基板とすると良い。
【００７２】
本発明によれば、第１裏面側ビア導体及び第２裏面側ビアは、それぞれ略格子状に配置されている。
従って、各第１裏面側ビア導体が偏って配置されている場合に比べて、各第１裏面側ビア導体を流れる電流が比較的均一になりやすく、従って、第１裏面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。同様に、各第２裏面側ビア導体を流れる電流も比較的均一になりやすく、第２裏面側ビア導体の抵抗によるロスが全体として低下し、電気的特性が良好となる。
【００７３】
さらに、上記の配線基板であって、前記第１裏面側ビア導体及び第２裏面側ビア導体は、互い違いに略格子状に並んで配置されている配線基板とすると良い。
【００７４】
本発明によれば、第１裏面側ビア導体及び第２裏面側ビア導体が、互い違いに略格子状に配置されている。
従って、第１裏面側ビア導体同士が略格子状に配置され、かつ、これと略同一の格子間隔で、第２裏面側ビア導体同士が略格子状に配置される条件の中で、第１裏面側ビア導体と第２裏面側ビア導体との間隔が最も大きくなっている。このため、これらの絶縁間隔が最も広くなっているから、配線基板の信頼性を高くすることができる。
さらに、第１裏面側ビア導体及び第２裏面側ビア導体が、互い違いに略格子状に配置されているので、これらの相互インダクタンスが比較的大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスを比較的低くすることができる。
【００７５】
さらに、前記の配線基板であって、前記第１裏面側ビア導体同士の格子間隔と、前記第２裏面側ビア導体同士の格子間隔は略同一であり、前記第２裏面側ビア導体は、前記第１裏面側ビア導体同士がなす単位格子の中心からずれた位置にそれぞれ配置されている配線基板とすると良い。
【００７６】
本発明によれば、第１裏面側ビア導体同士が略格子状に配置され、かつ、これと略同一の格子間隔で、第２裏面側ビア導体同士が略格子状に配置されているが、第２裏面側ビア導体は、第１裏面側ビア導体同士がなす単位格子の中心からずれた位置にそれぞれ配置されている。
このため、第２裏面側ビア導体が、第１裏面側ビア導体同士がなす単位格子の中心に位置するように配置、即ち、第１裏面側ビア導体と第２裏面側ビア導体とが互い違いに配置されている場合と比較すると、ずれの分だけ、第１主面側ビア導体と第２主面側ビア導体とがそれぞれ接近している。従って、これらが接近している分だけ、これらの相互インダクタンスがさらに大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスをさらに低くすることができる。
【００７７】
さらに、前記の配線基板であって、前記密集領域内の前記第１接続端子及び第２接続端子は、互い違いに略格子状に並んで配置され、前記第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に並んで配置され、前記第１裏面側ビア導体は、第１裏面側ビア導体同士で略格子状に配置され、前記第２裏面側ビア導体は、第２裏面側ビア導体同士で上記第１裏面側ビア導体同士の格子間隔と略同一の格子間隔で略格子状に配置され、一の上記第１裏面側ビア導体と、この第１裏面側ビア導体の最も近くに配置された上記第２裏面側ビア導体との間隔は、上記第１主面側ビア導体及び第２主面側ビア導体が互い違いに配置された格子間隔と略同一である配線基板とすると良い。
【００７８】
本発明によれば、密集領域内の第１接続端子及び第２接続端子、並びに、第１主面側ビア導体及び第２主面側ビア導体は、それぞれ互い違いに略格子状に配置されている。また、第１裏面側ビア導体及び第２裏面側ビア導体は、いずれも第１主面側ビア導体及び第２主面側ビア導体とそれぞれ略同軸である。また、第１裏面側ビア導体及び第２裏面側ビアは、それぞれが略格子状に並んで配置され、これらの格子間隔が略同一である。
【００７９】
さらに、ある第１裏面側ビア導体と、これに最も近い第２裏面側ビア導体との間隔は、第１主面側ビア導体及び第２主面側ビア導体が互い違いに配置された格子間隔と略同一である。つまり、変換後（裏面側）のビア導体が変換前（主面側）のビア導体と略同軸であるという条件の下で、変換後の第１裏面側ビア導体と第２裏面側ビアとの間隔がそれぞれ最小となるように、第１裏面側ビア導体及び第２裏面側ビア導体が配置されている。
【００８０】
ここで、裏面側第１ビア導体と裏面側第２ビア導体との間隔が小さくなるほど、これらの相互インダクタンスが大きくなり、電流による磁界をキャンセルし合うから、これらの見かけのインダクタンスが小さくなる。
従って、本発明では、抵抗やインダクタンスが小さくなるように、第１，第２主面側ビア導体と略同軸であるという条件を保ったままで、第１裏面側ビア導体と第２裏面側ビアとの間隔がそれぞれ最も小さくなるように、これらを配置したので、第１，第２主面側ビア導体との間の抵抗やインダクタンスを小さくしながら、しかも、裏面側第１ビア導体及び裏面側第２ビア導体の見かけのインダクタンスをさらに小さくすることができる。
【００８１】
【発明の実施の形態】
（実施形態１）
以下、本発明の実施の形態を、図面を参照しつつ説明する。
本実施形態の配線基板１について、図１（ａ）に平面図を、図１（ｂ）に側面図を、図２及び図３に部分拡大断面図を示す。この配線基板１は、図１（ｂ）に示すように、主面１Ａと裏面１Ｂを有し、略矩形の略板形状をなしている。配線基板１の主面１Ａ側には、図中に破線で示すＩＣチップＣＨ等を搭載することができる一方、裏面１Ｂ側には、図中に破線で示すマザーボードＭＢなど他の配線基板を接続することができる。
【００８２】
搭載予定のＩＣチップＣＨは、配線基板１との接続端子として、ハンダバンプＴを多数備えている。このハンダバンプＴは、信号を入出力するための信号バンプＴＳの他、電源電位を受け入れる電源バンプＴＰ、及び接地電位を受け入れる接地バンプＴＧを多数有している。
一方、この配線基板１を接続する予定のマザーボードＭＢも、配線基板１との接続端子として、信号バンプＵＳ、電源バンプＵＰ、及び接地バンプＵＧ等のハンダバンプＵを多数有している。
【００８３】
本実施形態の配線基板１は、図１（ｂ）に示すように、その主面１Ａに、ＩＣチップＣＨのハンダバンプＴと接続する接続端子として、多数のハンダバンプ３を有し、また、裏面１Ｂに、マザーボードＭＢのハンダバンプＵと接続する接続端子として、多数の接続パッド５を有している。
このうち、主面１Ａに形成されたハンダバンプ３は、ＩＣチップのハンダバンプＴ（信号バンプＴＳ、電源バンプＴＰ、接地バンプＴＧ）に対応した信号バンプ３Ｓ、電源バンプ（第１接続端子）３Ｐ、及び接地バンプ（第２接続端子）３Ｇをそれぞれ有している。これらのハンダバンプ３は、図１（ａ）に示すように、配線基板１の主面１Ａに略格子状に並び、略矩形状のバンプ領域ＢＲを形成している。
さらに詳細に言うと、このバンプ領域ＢＲの略中央には、多数の電源バンプ３Ｐと接地バンプ３Ｇとが、１５０μｍの格子間隔で、互い違いに略格子状に密集して並んだ略矩形状の密集領域ＭＲが形成されている。また、バンプ領域ＢＲのうち密集領域ＭＲを取り囲む領域に、信号バンプ３Ｓ、電源バンプ３Ｐ、及び接地バンプ３Ｇが略格子状に多数並んだ周囲領域ＳＲが形成されている。
【００８４】
一方、裏面１Ｂに形成された接続パッド５も、マザーボードのハンダバンプＵに対応した信号パッド５Ｓ、電源パッド５Ｐ、及び接地パッド５Ｇをそれぞれ多数有し、略矩形状のパッド領域を形成している。そして、パッド領域の略中央には、多数の電源パッド５Ｐと接地パッド５Ｇが互い違いに略格子状に配置されている。また、それらの周囲には、信号パッド５Ｓ、電源パッド５Ｐ、及び接地パッド５Ｇが多数配置されている。
【００８５】
この配線基板１は、図２及び図３に示すように、主面１Ａを形成する第１絶縁層７１から裏面１Ｂを形成する第１１絶縁層８１まで、全部で１１層のセラミック絶縁層が積層されたものである。そして、これらの絶縁層７１〜８１の層内や層間には、それぞれビア導体や導体層等が形成されている。
なお、図２は、電源バンプ３Ｐと接地バンプ３Ｇが密集した上記密集領域ＭＲを、配線基板１の厚さ方向に投影した図１（ｂ）に示す投影密集領域ＴＭＲ内の一部を拡大した図である。また、図３は、密集領域ＭＲの周囲に取り囲む周囲領域ＳＲを、配線基板１の厚さ方向に投影した投影周囲領域ＴＳＲ及びこれより外側の領域である投影外側領域ＴＴＲの一部を拡大した図である。
【００８６】
この配線基板１の内部構造を大きく分類すると、第１絶縁層７１及び第２絶縁層７２等からなる展開部９と、第３絶縁層７３、第４絶縁層７４及び第５絶縁層７５等からなる変換部１１と、第６絶縁層７６、第７絶縁層７７、第８絶縁層７８，第９絶縁層７９及び第１０絶縁層８０等からなる内蔵コンデンサ１３とに分けられる。
【００８７】
このうち展開部９は、図３に示すように、主として、前述したバンプ領域ＢＲのうち、周囲領域ＳＲに形成されたハンダバンプ３と、これらと対応する接続パッド５とを電気的に接続させるために、これらのハンダバンプ３と接続する配線等を引き回して、配線基板１の周縁方向に展開させるためのものである。一方、図２に示す投影密集領域ＴＭＲ内では、電源バンプ３Ｐに接続した主面側電源ビア導体（第１主面側ビア導体）１５、及び、接地バンプ３Ｇに接続した主面側接地ビア導体（第２主面側ビア導体）１７が、それぞれ主面１Ａ側から裏面１Ｂ側へ向かって厚さ方向に延びている。
【００８８】
展開部９の裏面１Ｂ側に位置する変換部１１は、図２に示すように、主として、投影密集領域ＴＭＲ内において、電源バンプ３Ｐから展開部９を経て延びた主面側電源ビア導体１５の数、及び、接地バンプ３Ｇから展開部９を経て延びた主面側接地ビア導体１７の数を、それぞれ減らすためのものである。
この変換部１１のうち、第３絶縁層７３と第４絶縁層７４との層間には、多数の電源変換貫通孔（第１変換貫通孔）１９Ｋを有する電源変換導体層（第１変換導体層）１９が形成され、また、第４絶縁層７４と第５絶縁層７５との層間には、多数の接地変換貫通孔（第２変換貫通孔）２１Ｋを有する接地変換導体層（第２変換導体層）２１が形成されている。
【００８９】
そして、電源バンプ３Ｐから厚さ方向（図中下方）に延びた主面側電源ビア導体１５は、電源変換導体層１９とそれぞれ接続している。一方、接地バンプ３Ｇから厚さ方向に延びた主面側接地ビア導体１７は、電源変換導体層１９と絶縁を保ちながら電源変換貫通孔１９Ｋ内を通過して、接地変換導体層２１とそれぞれ接続している。
また、電源変換導体層１９の裏面１Ｂ側には、この電源変換導体層１９と接続する裏面側電源ビア導体（第１裏面側ビア導体）２５が多数形成されている。この裏面側電源ビア導体２５は、接地変換導体層２１と絶縁を保ちながら接地変換貫通孔２１Ｋ内を通過して、それぞれ裏面１Ｂ側へ厚さ方向に延びている。一方、接地変換導体層２１の裏面１Ｂ側には、この接地変換導体層２１と接続し、裏面１Ｂ側へ厚さ方向に延びる裏面側接地ビア導体（第２裏面側ビア導体）２７が多数形成されている。
【００９０】
一方、図３に示すように、変換部１１のうち、投影周囲領域ＴＳＲ及び投影外側領域ＴＴＲ内においては、周囲領域ＳＲの信号バンプ３Ｓ等と電気的に接続する信号ビア導体１４等が、電源変換導体層１９及び接地変換導体層２１と絶縁を保ちながら、裏面１Ｂ側へ向かって厚さ方向にそれぞれ延びている。
【００９１】
ここで、この変換部１１における主面側電源ビア導体１５、裏面側電源ビア導体２５、主面側接地ビア導体１７、及び裏面側接地ビア導体２７の関係について詳述する。
主面側電源ビア導体１５及び主面側接地ビア導体１７の配置を図４に示す。上述のように、主面側電源ビア導体１５及び主面側接地ビア導体１７は、互い違いに略格子状に並んだ電源バンプ３Ｐ及び接地バンプ３Ｇからそれぞれ厚さ方向に延びているので、主面側電源ビア導体１５及び主面側接地ビア導体１７も、電源バンプ３Ｐ及び接地バンプ３Ｇとほぼ同じ間隔（１５０μｍ）で、互い違いに略格子状に並んでいる。従って、主面側電源ビア導体１５同士に着目すると、主面側電源ビア導体１５は、格子間隔約２１２（＝１５０√２）μｍで、略格子状に並んで配置されている。一方、主面側接地ビア導体１７同士も、格子間隔約２１２（＝１５０√２）μｍで、略格子状に並んで配置されている。
【００９２】
このため、各主面側電源ビア導体１５及び各主面側接地ビア導体１７を流れる電流がそれぞれ比較的均一になりやすく、従って、主面側電源ビア導体１５の抵抗によるロス、及び主面側接地ビア導体１７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
さらに、主面側電源ビア導体１５及び主面側接地ビア導体１７が、互い違いに略格子状に配置されているので、これらの相互インダクタンスが比較的大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスを低下させることができる。
【００９３】
次に、裏面側電源ビア導体２５及び裏面側接地ビア導体２７の配置を図５に示す。なお、破線で示すビア導体は、図４に示す変換前の主面側電源ビア導体１５及び主面側接地ビア導体１７の配置と対応している。
変換後の裏面側電源ビア導体２５は、変換前の主面側電源ビア導体１５よりも数が少なく、具体的には、ほぼ９分の１個に減らされている。また、変換後の裏面側電源ビア導体２５は、変換前の主面側電源ビア導体１５といずれも略同軸である（図４参照）。さらに、裏面側電源ビア導体２５は、裏面側電源ビア導体２５同士に着目すると、格子間隔６３６（＝４５０√２）μｍで、略格子状に並んで配置されている。従って、裏面側電源ビア導体２５同士の格子間隔は、変換前の主面側電源ビア導体１５同士の格子間隔（２１２μｍ）の３倍となっている。
【００９４】
同様に、変換後の裏面側接地ビア導体２７も、変換前の主面側接地ビア導体１７のほぼ９分の１個に数が減らされている。また、変換後の裏面側接地ビア導体２７は、変換前の主面側接地ビア導体１７といずれも略同軸である（図４参照）。さらに、裏面側接地ビア導体２７は、裏面側接地ビア導体２７同士に着目すると、格子間隔６３６（＝４５０√２）μｍで、略格子状に並んで配置されている。従って、裏面側接地ビア導体２７同士の格子間隔は、変換前の主面側接地ビア導体１７同士の格子間隔（２１２μｍ）の３倍となっている。
【００９５】
このように、裏面側電源ビア導体２５及び裏面側接地ビア導体２７が、それぞれ略格子状に並んで配置されていると、各裏面側電源ビア導体２５及び各裏面側接地ビア導体２７を流れる電流がそれぞれ比較的均一になりやすい。従って、裏面側電源ビア導体２５の抵抗によるロス、及び裏面側接地ビア導体２７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
【００９６】
また、裏面側電源ビア導体２５が、いずれも主面側電源ビア導体１５と略同軸であるから、同軸に配置された主面側電源ビア導体１５及び裏面側電源ビア導体２５を通る経路は、いずれも電源変換導体層１９を平面方向に通らないので、各経路の合成抵抗や合成インダクタンスが小さい。
よって、主面側電源ビア導体１５、電源変換導体層１９、及び裏面側電源ビア導体２５を通るすべての経路を全体としてみたときも、主面側電源ビア導体１５と裏面側電源ビア導体２５とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００９７】
同様に、裏面側接地ビア導体２７が、いずれも主面側接地ビア導体１７と略同軸であるから、同軸に配置された主面側接地ビア導体１７及び裏面側接地ビア導体２７を通る経路は、いずれも接地変換導体層２１を平面方向に通らないので、各経路の合成抵抗や合成インダクタンスが小さい。
よって、主面側接地ビア導体１７、接地変換導体層２１、及び裏面側接地ビア導体２７を通るすべての経路を全体としてみたときも、主面側接地ビア導体１７と裏面側接地ビア導体２７とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【００９８】
また、図５に示すように、ある裏面側電源ビア導体２５に着目すると、これに最も近い位置に配置された裏面側接地ビア導体２７との間隔（１５０μｍ）は、いずれも、主面側電源ビア導体１５及び主面側接地ビア導体１７が互い違いに配置された格子間隔（１５０μｍ）と略同一である。従って、裏面側電源ビア導体２５及び裏面側接地ビア導体２７が、主面側電源ビア導体１５及び主面側接地ビア導体１７とそれぞれ略同軸である条件の中で、裏面側電源ビア導体２５と裏面側接地ビア導体２７との間隔が最も小さくなるように配置されている。
これにより、これらの相互インダクタンスが大きくなり、電流による磁界をキャンセルし合うから、これらの見かけのインダクタンスを上記条件の中で最も小さくすることができる。
【００９９】
次に、変換部１１の裏面１Ｂ側に位置する内蔵コンデンサ１３について説明する。この内蔵コンデンサ１３は、図２及び図３に示すように、ＢａＴｉＯ3 を主成分とする高誘電体により形成された高誘電体層である第６絶縁層７６〜第１０絶縁層８０を有している。
また、第５絶縁層７５と第６絶縁層７６との層間に、略平板状で、多数の第１電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）２９Ｋを有する第１電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）２９を有している。また、第７絶縁層７７と第８絶縁層７８との層間にも、略平板状で、多数の第２電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）３１Ｋを有する第２電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）３１を有している。また、第９絶縁層７９と第１０絶縁層８０との層間に、略平板状で、多数の第３電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）３３Ｋを有する第３電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）３３を有している。
【０１００】
また、第６絶縁層７６と第７絶縁層７７との層間に、略平板状で、多数の第１接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）３０Ｋを有する第１接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）３０を有している。また、第８絶縁層７８と第９絶縁層７９との層間に、略平板状で、多数の第２接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）３２Ｋを有する第２接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）３２を有している。また、第１０絶縁層８０と第１１絶縁層８１との層間に、略平板状で、多数の第３接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）３４Ｋを有する第３接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）３４を有している。
従って、この内蔵コンデンサ１３は、高誘電体層である第６絶縁層７６〜第１０絶縁層８０をそれぞれ介して、第１，第２，第３電源プレーン電極層２９，３１，３３、及び、第１，第２，第３接地プレーン電極層３０，３２，３４が対向して交互に積層されたものである。
【０１０１】
図２に示すように、変換部１１の電源変換導体層１９から裏面１Ｂ側へ厚さ方向に延びた裏面側電源ビア導体２５は、いずれも第１電源プレーン電極層２９と接続している。そして、さらに裏面１Ｂ側へ厚さ方向に延び、第１接地プレーン電極層３０と絶縁を保ちながら第１接地プレーン貫通孔３０Ｋ内を通過して、第２電源プレーン電極層３１とぞれぞれ接続している。そして、さらに裏面１Ｂ側へ厚さ方向に延び、第２接地プレーン電極層３２と絶縁を保ちながら第２接地プレーン貫通孔３２Ｋ内を通過して、第３電源プレーン電極層３３とぞれぞれ接続している。さらに、裏面側電源ビア導体２５は、裏面１Ｂ側へ厚さ方向に延び、第３接地プレーン電極層３４と絶縁を保ちながら第３接地プレーン貫通孔３４Ｋ内を通過して、配線基板１の裏面１Ｂに形成された電源パッド５Ｐとそれぞれ接続している。
【０１０２】
一方、変換部１１の接地変換導体層２１から裏面１Ｂ側へ厚さ方向に延びた裏面側接地ビア導体２７は、第１電源プレーン電極層２９と絶縁を保ちながら第１電源プレーン貫通孔２９Ｋ内を通過して、第１接地プレーン電極層３０とそれぞれ接続している。そして、さらに裏面１Ｂ側へ厚さ方向に延び、第２電源プレーン電極層３１と絶縁を保ちながら第２電源プレーン貫通孔３１Ｋ内を通過して、第２接地プレーン電極層３２とぞれぞれ接続している。さらに、裏面側接地ビア導体２７は、第３電源プレーン電極層３３と絶縁を保ちながら第３電源プレーン貫通孔３３Ｋ内を通過して、第３接地プレーン電極層３４とそれぞれ接続している。
なお、第３接地プレーン電極層３４と、配線基板１の裏面１Ｂに形成された接地パッド５Ｇとは、接地パッド５Ｇに対応した位置に形成された裏面側第２接地ビア導体２８により、電気的に接続されている。
【０１０３】
一方、図３に示すように、変換部１１を通過して裏面１Ｂ側に延びた信号ビア導体１４等は、いずれも、第１，第２，第３電源プレーン電極層２９，３１，３３、及び、第１，第２，第３接地プレーン電極層３０，３２，３４と絶縁を保ちながら、これらに形成された信号貫通孔２９Ｌ，３０Ｌ，３１Ｌ，３２Ｌ，３３Ｌ，３４Ｌ内等を通過して、裏面１Ｂ側へ向かって厚さ方向に延びている。そして、配線基板１の裏面１Ｂに形成された信号パッド５Ｓ等とそれぞれ接続している。
ここで、信号ビア導体１４が高誘電体層７６〜８１を通ると、隣り合う信号ビア導体１４同士の間で電気的に結合することがある。しかし、各信号ビア導体１４は、各電源及び接地プレーン電極層によりシールドされているので、隣り合う信号ビア導体１４間での結合が防止され、これらの間で発生するクロストークノイズを低減することができる。
【０１０４】
以上で説明したように、本実施形態の配線基板１は、主面１Ａのハンダバンプ３と内蔵コンデンサ１３との間に位置する電源変換導体層１９及び接地変換導体層２１において、電源用及び接地用双方のビア導体（裏面側電源ビア導体２５及び裏面側接地ビア導体２７）の数が、ほぼ９分の１個に少なくされている。このため、第１，第２，第３電源プレーン電極層２９，３１，３３に形成した第１，第２，第３電源プレーン貫通孔２９Ｋ，３１Ｋ、３３Ｋ、及び、第１，第２，第３接地プレーン電極層３０，３２，３４に形成した第１，第２，第３接地プレーン貫通孔３０Ｋ，３２Ｋ，３４Ｋの数も、それぞれ従来のほぼ９分の１個に少なくなっている。
【０１０５】
従って、例えば図６に示す第１電源プレーン電極層２９についてみると、第１電源プレーン貫通孔２９Ｋの数が減った分だけ、第１電源プレーン電極層２９の面積が、従来（図１１及び図１２参照）よりも大きくなっている。
また、第１電源プレーン電極層２９と対向する第１接地プレーン電極層３０も、第１接地プレーン貫通孔３０Ｋが減った分だけ、第１接地プレーン電極層３０の面積が大きくなっている（図６参照）。
【０１０６】
このため、図６に第１電源プレーン電極層２９のうち、第１接地プレーン電極層３０と対向する部分をハッチングで示すように、コンデンサとしての有効電極面積も、従来よりも大きくなっている。
さらに、第１電源プレーン電極層２９の第１電源プレーン貫通孔２９Ｋと、第１接地プレーン電極層３０の第１接地プレーン貫通孔３０Ｋとは、中心間距離が約１５０μｍである一方、これらの貫通孔の径が約８０μｍであるので、これらの貫通孔が、互いに対向する部分を有するように配置されている。即ち、第１電源プレーン貫通孔２９Ｋ及び第１接地プレーン貫通孔３０Ｋが、厚さ方向に見て一部重なっている。このため、第１電源プレーン貫通孔２９Ｋと第１接地プレーン貫通孔３０Ｋとが全く対向していない場合に比して、この対向した部分（重なった部分）の面積分だけ、有効電極面積が増加している。
【０１０７】
また、他のプレーン電極層（第２，第３電源プレーン電極層３１，３３、第１，第２，第３接地プレーン電極層３０，３２，３４）についても同様に、プレーン電極層の面積が従来よりもそれぞれ大きくなっている。また、有効電極面積についても、同様に大きくなっている。
これらのことから、本実施形態の配線基板１の内蔵コンデンサ１３は、静電容量を大きくすることができる。しかも、裏面側電源ビア導体２５及び裏面側接地ビア導体２７の数は、主面側電源ビア導体１５及び主面側接地ビア導体１７の９分の１個程度にしただけなので、インダクタンスや抵抗も、十分に小さくすることができる。
【０１０８】
さらに、本実施形態では、投影密集領域ＴＭＲ内だけでなく、投影周囲領域ＴＳＲ内及び投影外側領域ＴＴＲ内にも、第１，第２，第３電源プレーン電極層２９，３１，３３、及び、第１，第２，第３接地プレーン電極層３０，３２，３４が形成されている。つまり、各プレーン電極層の外周縁は、配線基板の外周縁とと略一致している。このため、コンデンサとしての有効電極面積がさらに大きくなっている。
【０１０９】
しかも、周囲領域ＳＲ内の信号バンプ３Ｓに接続する信号ビア導体１４と絶縁させるために、電源及び接地プレーン電極層に設けられた信号貫通孔２９Ｌ，３０Ｌ，３１Ｌ，３２Ｌ，３３Ｌ，３４Ｌは、いずれも対向している。即ち、信号ビア導体１４と絶縁する信号貫通孔２９Ｌ等は、いずれも厚さ方向に見て、貫通孔全体がほぼ重なっている（図３参照）。このため、投影周囲領域ＴＳＲ内及び投影外側領域ＴＴＲ内の有効電極面積の減少が最小限に抑えられている。
このことから、配線基板１の内蔵コンデンサ１３は、静電容量をより一層大きくすることができる。
【０１１０】
また、信号ビア導体１４を投影外側領域ＴＴＲに設けたため、その分、電源プレーン電極層２９等や接地プレーン電極層３０等のうち、投影密集領域ＴＭＲ内及びその近傍に形成される貫通孔の数を少なくすることができる。このため、接続するＩＣチップＣＨに近い部分の電極面積を大きくすることができ、内蔵コンデンサ１３の入出力特性をより良好にすることができる。
【０１１１】
なお、本実施形態の配線基板１は、公知の手法により製造することができる。例えば、まず、公知のドクターブレード法によって、第１絶縁層７１〜第１０絶縁層８０に対応したグリーンシートをそれぞれ作成する。第６絶縁層７６から第１０絶縁層８０は高誘電体層であるので、高誘電体からなるグリーンシートを作成する。
そして、各グリーンシートにビア導体を形成するための貫通孔を穿孔する。その後、各グリーンシートに所定の導体層（電源変換導体層１９、第１電源プレーン電極層２９等となる導体層）、及びビア導体（主面側電源ビア導体１５，裏面側電源ビア導体２５等となるビア導体）を印刷する。その後、各グリーンシートを合わせ、熱と圧力を加えて積層する。
その後、一体焼成すれば、本実施形態の配線基板１が完成する。
【０１１２】
（変形形態１）
次いで、上記実施形態１における第１の変形形態について、図７を参照しつつ説明する。なお、図７は、本変形形態の配線基板における裏面側電源ビア導体２５及び裏面側接地ビア導体２２７の配置を示す説明図であり、破線で示すビア導体は、変換前の主面側電源ビア導体１５及び主面側接地ビア導体１７の配置（図４参照）と対応している。
本変形形態の配線基板は、裏面側接地ビア導体２２７の配置が上記実施形態１と異なり、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７が互い違いに略格子状になるように配置されている。
その他の部分は、上記実施形態１と同様である。従って、上記実施形態１と異なる部分を中心に説明し、同様な部分の説明は、省略または簡略化する。
【０１１３】
変換後の裏面側電源ビア導体２５は、上記実施形態１と同様に、変換前の主面側電源ビア導体１５よりも数が少なく（約９分の１個）、いずれも、主面側電源ビア導体１５と略同軸である。さらに、裏面側電源ビア導体２５は、裏面側電源ビア導体２５同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
同様に、変換後の裏面側接地ビア導体２２７も、変換前の主面側接地ビア導体１７よりも数が少なく（約９分の１個）、いずれも、主面側接地ビア導体１７と略同軸である。さらに、裏面側接地ビア導体２２７は、裏面側接地ビア導体２２７同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
【０１１４】
従って、上記実施形態１で述べたように、裏面側電源ビア導体２５の抵抗によるロス、及び裏面側接地ビア導体２２７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
また、主面側電源ビア導体１５、電源変換導体層１９、及び裏面側電源ビア導体２５を通るすべての経路を全体としてみたとき、主面側電源ビア導体１５と裏面側電源ビア導体２５とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
同様に、主面側接地ビア導体１７、接地変換導体層２１、及び裏面側接地ビア導体２２７を通るすべての経路を全体としてみたときも、主面側接地ビア導体１７と裏面側接地ビア導体２２７とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【０１１５】
一方、本変形形態では、図７に示すように、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７が互い違いに略格子状に配置されている。
従って、裏面側電源ビア導体２５同士が略格子状に配置され、かつ、これと略同一の格子間隔で、裏面側接地ビア導体２２７同士が略格子状に配置される条件の中で、裏面側電源ビア導体２５と裏面側接地ビア導体２２７との間隔が最大（間隔４５０μｍ）となっている。このため、これらの絶縁間隔が最も広くなっているから、配線基板の信頼性を高くすることができる。
さらに、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７の相互インダクタンスが比較的大きく、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスを比較的低くすることもできる。
【０１１６】
（変形形態２）
次いで、上記実施形態１における第２の変形形態について、図８を参照しつつ説明する。なお、図８は、本変形形態の配線基板における裏面側電源ビア導体２５及び裏面側接地ビア導体３２７の配置を示す説明図であり、破線で示すビア導体は、変換前の主面側電源ビア導体１５及び主面側接地ビア導体１７の配置（図４参照）と対応している。
本変形形態の配線基板は、裏面側接地ビア導体３２７が、裏面側電源ビア導体２５同士がなす単位格子の中心からずれた位置にそれぞれ配置されている点が、上記実施形態１の配線基板１と異なる。
その他の部分は、上記実施形態１と同様である。従って、上記実施形態１と異なる部分を中心に説明し、同様な部分の説明は、省略または簡略化する。
【０１１７】
変換後の裏面側電源ビア導体２５は、上記実施形態１と同様に、変換前の主面側電源ビア導体１５よりも数が少なく（約９分の１個）、いずれも、主面側電源ビア導体１５と略同軸である。さらに、裏面側電源ビア導体２５は、裏面側電源ビア導体２５同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
同様に、変換後の裏面側接地ビア導体３２７も、変換前の主面側接地ビア導体１７よりも数が少なく（約９分の１個）、いずれも、主面側接地ビア導体１７と略同軸である。さらに、裏面側接地ビア導体３２７は、裏面側接地ビア導体３２７同士に着目すると、変換前（約２１２μｍ）の３倍の格子間隔（約６３６μｍ）で、略格子状に並んで配置されている。
【０１１８】
従って、上記実施形態１と同様に、裏面側電源ビア導体２５の抵抗によるロス、及び裏面側接地ビア導体３２７の抵抗によるロスが全体として低下し、電気的特性が良好となる。
また、主面側電源ビア導体１５、電源変換導体層１９、及び裏面側電源ビア導体２５を通るすべての経路を全体としてみたとき、主面側電源ビア導体１５と裏面側電源ビア導体２５とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
同様に、主面側接地ビア導体１７、接地変換導体層２１、及び裏面側接地ビア導体３２７を通るすべての経路を全体としてみたときも、主面側接地ビア導体１７と裏面側接地ビア導体３２７とがいずれも略同軸でない場合に比して、全体の持つ合成抵抗や合成インダクタンスを小さくすることができる。
【０１１９】
その上、本変形形態では、図８に示すように、裏面側接地ビア導体３２７が、裏面側電源ビア導体２５同士がなす単位格子の中心からずれた位置にそれぞれ配置されている。具体的には、裏面側接地ビア導体３２７は、いずれも最も近くに位置する裏面側電源ビア導体２５から、約３３５（＝１５０√５）μｍ離れた位置にそれぞれ形成されている。
【０１２０】
このため、上記変形形態１のように、裏面側電源ビア導体２５及び裏面側接地ビア導体２２７が互い違いに配置されている場合、即ち、裏面側接地ビア導体２２７が、裏面側電源ビア導体２５同士がなす単位格子の中心に位置するように配置されている場合と比較すると（図７参照）、裏面側電源ビア導体２５と裏面側接地ビア導体３２７との間隔が小さくなっている。具体的には、上記変形形態１では、これらの間隔が４５０μｍに対し、本変形形態では、これらの間隔が３３５μｍとなっている。
従って、これら裏面側電源ビア導体２５と裏面側接地ビア導体３２７が接近している分だけ、これらの相互インダクタンスがさらに大きくなり、電流による磁界をキャンセルし合うから、全体の見かけのインダクタンスをさらに低くすることができる。
【０１２１】
（実施形態２）
次いで、第２の実施形態について、図９を参照しつつ説明する。なお、上記実施形態１と同様な部分の説明は、省略または簡略化する。
本実施形態の配線基板４０１は、上記実施形態１と同様に、その主面４０１Ａに、信号バンプ、電源バンプ３Ｐ、及び接地バンプ３Ｇをそれぞれ多数有している。そして、これらのハンダバンプ３により、平面視略矩形状のバンプ領域、さらには、この略中央に略矩形状の密集領域が形成されている。一方、裏面４０１Ｂにも、信号パッド、電源パッド５Ｐ、及び接地パッド５Ｇがそれぞれ多数形成されている。
【０１２２】
この配線基板４０１は、図９に投影密集領域ＴＭＲ内の部分拡大断面図を示すように、主面４０１Ａを形成する第１絶縁層４７１から裏面４０１Ｂを形成する第９絶縁層４７９まで、全部で９層のセラミック絶縁層が積層されたものである。
その内部構造を大きく分類すると、第１絶縁層４７１及び第２絶縁層４７２等からなる展開部４０９と、第４絶縁層４７４、第５絶縁層４７５、第６絶縁層４７６，第７絶縁層４７７及び第８絶縁層４７８等からなる内蔵コンデンサ４１３とに分けられる。つまり、この配線基板４０１には、上記実施形態１の配線基板１における変換部９、即ち、電源変換導体層１９、接地変換導体層２１、第３絶縁層７３及び第４絶縁層７４等が存在しない。
従って、この配線基板４０１は、上記実施形態１の配線基板１（図２参照）よりも絶縁層数及び導体層数がそれぞれ２層少なくなって、薄型化（低背化）されている。また、絶縁層等が少なくなっているので、上記実施形態１の配線基板１よりも安価な配線基板とすることができる。
【０１２３】
展開部４０９のうち投影密集領域ＴＭＲ内では、上記実施形態１と同様に、電源バンプ３Ｐに接続した主面側電源ビア導体（第１主面側ビア導体）４１５、及び、接地バンプ３Ｇに接続した主面側接地ビア導体（第２主面側ビア導体）４１７が、それぞれ主面４０１Ａ側から裏面４０１Ｂ側へ向かって厚さ方向に延びている。
【０１２４】
展開部４０９の裏面４０１Ｂ側に位置する内蔵コンデンサ４１３は、高誘電体層である第４絶縁層４７４〜第８絶縁層４７８を有している。
また、略平板状のプレーン電極層として、第３絶縁層４７３と第４絶縁層４７４との層間に、多数の電源プレーン貫通孔（第１変換プレーン貫通孔，第１変換貫通孔）４１９Ｋを有する電源変換プレーン電極層（第１変換プレーン電極層，第１変換導体層）４１９を有している。また、第４絶縁層４７４と第５絶縁層４７５との層間に、多数の接地プレーン貫通孔（第２変換プレーン貫通孔，第２変換貫通孔）４２１Ｋを有する接地変換プレーン電極層（第２変換プレーン電極層，第２変換導体層）４２１を有している。
【０１２５】
さらに、略平板状のプレーン電極層として、第５絶縁層４７５と第６絶縁層４７６との層間に、多数の第１裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）４２９Ｋを有する第１裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）４２９を有している。また、第６絶縁層４７６と第７絶縁層４７７との層間に、多数の第１裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）４３０Ｋを有する第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）４３０を有している。また、第７絶縁層４７７と第８絶縁層４７８との層間に、多数の第２裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）４３１Ｋを有する第２裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）４３１を有している。また、第８絶縁層４７８と第９絶縁層４７９との層間に、多数の第２裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）４３２Ｋを有する第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）４３２を有している。
【０１２６】
従って、この内蔵コンデンサ４１３は、高誘電体層である第４絶縁層４７４〜第８絶縁層４７８をそれぞれ介して、電源変換プレーン電極層４１９、接地変換プレーン電極層４２１、第１，第２裏面側電源プレーン電極層４２９，４３１、及び、第１，第２裏面側接地プレーン電極層４３０，４３２が対向して交互に積層されたものである。
【０１２７】
内蔵コンデンサ４１３のうち、電源変換プレーン電極層４１９は、内蔵コンデンサ４１３のプレーン電極層であるとともに、投影密集領域ＴＭＲ内において、電源バンプ３Ｐから展開部４０９を経て延びた主面側電源ビア導体４１５の数を減らすためのものである。同様に、接地変換プレーン電極層４２１も、プレーン電極層であるとともに、投影密集領域ＴＭＲ内において、接地バンプ３Ｇから展開部４０９を経て延びた主面側接地ビア導体４１７の数を減らすためのものである。
【０１２８】
電源バンプ３Ｐから厚さ方向に延びた主面側電源ビア導体４１５は、電源変換プレーン電極層４１９とそれぞれ接続している。そして、電源変換プレーン電極層４１９の裏面４０１Ｂ側には、これに接続し裏面４０１Ｂ側に延びる裏面側電源ビア導体（第１裏面側ビア導体）４２５が多数形成されている。
この裏面側電源ビア導体４２５は、裏面４０１Ｂ側へ厚さ方向に延び、接地変換プレーン電極層４２１と絶縁を保ちながら接地変換プレーン貫通孔４２１Ｋ内を通過して、第１裏面側電源プレーン電極層４２９とそれぞれ接続している。そして、さらに裏面４０１Ｂ側へ厚さ方向に延び、第１裏面側接地プレーン電極層４３０と絶縁を保ちながら第１裏面側接地プレーン貫通孔４３０Ｋ内を通過して、第２裏面側電源プレーン電極層４３１とぞれぞれ接続している。そして、さらに裏面４０１Ｂ側へ厚さ方向に延び、第２裏面側接地プレーン電極層４３２と絶縁を保ちながら第２裏面側接地プレーン貫通孔４３２Ｋ内を通過して、裏面４０１Ｂに形成された電源パッド５Ｐとそれぞれ接続している。
【０１２９】
一方、接地バンプ３Ｇから厚さ方向に延びた主面側接地ビア導体４１７は、電源変換プレーン電極層４１９と絶縁を保ちながら電源変換プレーン貫通孔４１９Ｋ内を通過して、接地変換プレーン電極層４２１とそれぞれ接続している。そして、接地変換プレーン電極層４２１の裏面４０１Ｂ側には、これに接続し裏面４０１Ｂ側へ厚さ方向に延びる裏面側接地ビア導体（第２裏面側ビア導体）４２７が多数形成されている。
【０１３０】
この裏面側接地ビア導体４２７は、裏面４０１Ｂ側へ厚さ方向に延び、第１裏面側電源プレーン電極層４２９と絶縁を保ちながら第１裏面側電源プレーン貫通孔４２９Ｋ内を通過して、第１裏面側接地プレーン電極層４３０とそれぞれ接続している。そして、さらに裏面４０１Ｂ側へ厚さ方向に延び、第２裏面側電源プレーン電極層４３１と絶縁を保ちながら第２裏面側電源プレーン貫通孔４３１Ｋ内を通過して、第２裏面側接地プレーン電極層４３２とぞれぞれ接続している。第２裏面側接地プレーン電極層４３２と、裏面４０１Ｂに形成された接地パッド５Ｇとは、上記実施形態１と同様に、接地パッド５Ｇに対応した位置に形成された裏面側第２接地ビア導体２８により、電気的に接続されている。
【０１３１】
なお、主面側電源ビア導体４１５、裏面側電源ビア導体４２５、主面側接地ビア導体４１７、及び裏面側接地ビア導体４２７の関係については、主面側電源ビア導体４１５及び主面側接地ビア導体４１７の配置も、裏面側電源ビア導体４２５及び裏面側接地ビア導体４２７の配置も、上記実施形態１と同様である（図４及び図５参照）。
【０１３２】
以上で説明したように、本実施形態の配線基板４０１は、内蔵コンデンサ４１３のプレーン電極層のうち、最も主面４０１Ａ側に位置する電源変換プレーン電極層４１９及び接地変換プレーン電極層４２１において、電源用及び接地用双方のビア導体（裏面側電源ビア導体４２５及び裏面側接地ビア導体４２７）の数が、ほぼ９分の１個に少なくされている。
このため、第１，第２裏面側電源プレーン電極層４２９，４３１に形成した第１，第２裏面側電源プレーン貫通孔４２９Ｋ，４３１Ｋ、及び、第１，第２裏面側接地プレーン電極層４３０，４３２に形成した第１，第２裏面側接地プレーン貫通孔４３０Ｋ，４３２Ｋの数も、それぞれ従来のほぼ９分の１個に少なくなっている。
また、裏面側電源ビア導体４２５が数が少なくなった分だけ、接地変換プレーン電極層４２１に形成した接地変換プレーン貫通孔４２１Ｋの数も少なくなっている。
【０１３３】
従って、第１，第２裏面側電源プレーン電極層４２９，４３１、第１，第２裏面側接地プレーン電極層４３０，４３２、及び接地変換プレーン電極層４２１の面積がそれぞれ大きくなっているので、コンデンサとしての有効電極面積も、それぞれ大きくなっている。
さらに、電源変換プレーン電極層４１９及び接地変換プレーン電極層４２１が、プレーン電極層のうち最も主面４０１Ｂ側に位置しているので、これらよりも裏面４０１Ｂ側に位置するプレーン電極層の数が最も多くなっている。
【０１３４】
またさらに、例えば、第１裏面側電源プレーン電極層４２９の第１裏面側電源プレーン貫通孔４２９Ｋと、第１裏面側接地プレーン電極層４３０の第１裏面側接地プレーン貫通孔４３０Ｋとは、互いに対向する部分を有しているので、これらが全く対向していない場合に比して、この対向した部分の面積分だけ、有効電極面積が増加している。また、他の対向するプレーン電極層同士についても、プレーン貫通孔同士が対向する部分を有しているので、同様に、有効電極面積が増加している。
これらのことから、本実施形態の配線基板４０１の内蔵コンデンサ４１３は、静電容量を大きくすることができる。
【０１３５】
（実施形態３）
次いで、第３の実施形態について、図１０を参照しつつ説明する。なお、上記各実施形態１，２と同様な部分の説明は、省略または簡略化する。
本実施形態の配線基板５０１は、上記各実施形態１，２と同様に、その主面５０１Ａに、信号バンプ、電源バンプ３Ｐ、及び接地バンプ３Ｇをそれぞれ多数有している。そして、これらのハンダバンプ３により、略矩形状のバンプ領域、さらには、この略中央に、略矩形状の密集領域が形成されている。一方、裏面５０１Ｂにも、信号パッド、電源パッド５Ｐ、及び接地パッド５Ｇがそれぞれ多数形成されている。
【０１３６】
本実施形態の配線基板５０１は、図１０に投影密集領域ＴＭＲ内の部分拡大断面図を示すように、主面５０１Ａを形成する第１絶縁層５７１から裏面５０１Ｂを形成する第１０絶縁層３８０まで、全部で１０層のセラミック絶縁層が積層されたものである。
その内部構造を大きく分類すると、第１絶縁層５７１及び第２絶縁層５７２等からなる展開部５０９と、第３絶縁層５７３及び第４絶縁層５７４等からなる変換部５１１と、第５絶縁層５７５、第６絶縁層５７６，第７絶縁層５７７及び第８絶縁層５７８及び第９絶縁層５７９等からなる内蔵コンデンサ５１３とに分けられる。つまり、この配線基板５０１は、上記実施形態１の配線基板１における変換部９のうち、接地変換導体層２１、及び第５絶縁層７５が存在しない。
従って、この配線基板５０１は、上記実施形態１の配線基板１（図２参照）よりも絶縁層数及び導体層数がそれぞれ１層少なくなって、薄型化（低背化）され、また、安価な配線基板とすることができる。
【０１３７】
展開部５０９のうち、投影密集領域ＴＭＲ内では、電源バンプ３Ｐに接続した主面側電源ビア導体（第１主面側ビア導体）５１５、及び、接地バンプ３Ｇに接続した主面側接地ビア導体（第２主面側ビア導体）５１７が、それぞれ主面５０１Ａ側から裏面５０１Ｂ側へ向かって厚さ方向に延びている。
【０１３８】
展開部５０９の裏面５０１Ｂ側に位置する変換部５１１のうち、投影密集領域ＴＭＲ内では、電源バンプ３Ｐから展開部５０９を経て延びた主面側電源ビア導体５１５の数が減らされている。
この変換部５１１のうち、第３絶縁層５７３と第４絶縁層５７４との層間には、多数の電源変換貫通孔（第１変換貫通孔）５１９Ｋを有する電源変換導体層（第１変換導体層）５１９が形成されている。そして、電源バンプ３Ｐから厚さ方向（図中下方）に延びた主面側電源ビア導体５１５は、電源変換導体層５１９とそれぞれ接続している。一方、接地バンプ３Ｇから厚さ方向に延びた主面側接地ビア導体５１７は、電源変換導体層５１９と絶縁を保ちながら電源変換貫通孔５１９Ｋ内を通過して、裏面５０１Ｂ側へ厚さ方向に延びている。
また、電源変換導体層５１９の裏面５０１Ｂ側には、この電源変換導体層５１９と接続し、裏面５０１Ｂ側へ厚さ方向に延びる裏面側電源ビア導体（第１裏面側ビア導体）５２５が多数形成されている。
【０１３９】
展開部５０９の裏面５０１Ｂ側に位置する内蔵コンデンサ５１３は、高誘電体層である第５絶縁層５７５〜第９絶縁層５７９を有している。
また、略平板状のプレーン電極層として、第４絶縁層５７４と第５絶縁層５７５との層間に、多数の接地プレーン貫通孔（第２変換プレーン貫通孔，第２変換貫通孔）５２１Ｋを有する接地変換プレーン電極層（第２変換プレーン電極層，第２変換導体層）５２１を有している。
【０１４０】
さらに、略平板状のプレーン電極層として、第５絶縁層５７５と第６絶縁層５７６との層間に、多数の第１電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）５２９Ｋを有する第１電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）５２９を有している。また、第６絶縁層５７６と第７絶縁層５７７との層間に、多数の第１裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）５３０Ｋを有する第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）５３０を有している。また、第７絶縁層５７７と第８絶縁層５７８との層間に、多数の第２電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）５３１Ｋを有する第２電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）５３１を有している。また、第８絶縁層５７８と第９絶縁層５７９との層間に、多数の第２裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）５３２Ｋを有する第２裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）５３２を有している。また、第９絶縁層５７９と第１０絶縁層５８０との層間に、多数の第３電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）５３３Ｋを有する第３電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）５３３を有している。
【０１４１】
従って、この内蔵コンデンサ５１３は、高誘電体層である第５絶縁層５７５〜第９絶縁層５７９をそれぞれ介して、接地変換プレーン電極層５２１、第１，第２，第３電源プレーン電極層５２９，５３１，５３３、及び、第１，第２裏面側接地プレーン電極層５３０，５３２が対向して交互に積層されたものである。
内蔵コンデンサ５１３のうち、接地変換プレーン電極層５２１は、内蔵コンデンサ５１３のプレーン電極層であるとともに、投影密集領域ＴＭＲ内において、接地バンプ３Ｇから展開部５０９及び変換部５１１を経て延びた主面側接地ビア導体５１７の数を減らすためのものである。
【０１４２】
変換部５１１の電源変換導体層５１９から裏面５０１Ｂ側へ厚さ方向に延びた裏面側電源ビア導体（第１裏面側ビア導体）５２５は、接地変換プレーン電極層５２１と絶縁を保ちながら接地変換プレーン貫通孔５２１Ｋ内を通過して、第１電源プレーン電極層５２９とそれぞれ接続している。そして、さらに裏面５０１Ｂ側へ厚さ方向に延び、第１裏面側接地プレーン電極層５３０と絶縁を保ちながら第１裏面側接地プレーン貫通孔５３０Ｋ内を通過して、第２電源プレーン電極層５３１とぞれぞれ接続している。そして、さらに裏面５０１Ｂ側へ厚さ方向に延び、第２裏面側接地プレーン電極層５３２と絶縁を保ちながら第２裏面側接地プレーン貫通孔５３２Ｋ内を通過して、第３電源プレーン電極層５３３とぞれぞれ接続している。そして、さらに厚さ方向に延び、裏面５０１Ｂに形成された電源パッド５Ｐとそれぞれ接続している。
【０１４３】
一方、接地バンプ３Ｇから変換部５１１を経て厚さ方向に延びた主面側接地ビア導体５１７は、接地変換プレーン電極層５２１とそれぞれ接続している。そして、接地変換プレーン電極層５２１の裏面５０１Ｂ側には、これに接続し裏面５０１Ｂ側へ厚さ方向に延びる裏面側接地ビア導体（第２裏面側ビア導体）５２７が多数形成されている。
この裏面側接地ビア導体５２７は、裏面５０１Ｂ側へ厚さ方向に延び、第１電源プレーン電極層５２９と絶縁を保ちながら第１電源プレーン貫通孔５２９Ｋ内を通過して、第１裏面側接地プレーン電極層５３０とそれぞれ接続している。そして、さらに裏面５０１Ｂ側へ厚さ方向に延び、第２電源プレーン電極層５３１と絶縁を保ちながら第２電源プレーン貫通孔５３１Ｋ内を通過して、第２裏面側接地プレーン電極層５３２とぞれぞれ接続している。
第２裏面側接地プレーン電極層５２１の裏面５０１Ｂ側には、裏面側第２接地ビア導体５２８が接続され、裏面５０１Ｂ側に厚さ方向に延びて、裏面５０１Ｂに形成された接地パッド５Ｇとそれぞれ接続している。
【０１４４】
なお、主面側電源ビア導体５１５、裏面側電源ビア導体５２５、主面側接地ビア導体５１７、及び裏面側接地ビア導体５２７の関係については、主面側電源ビア導体５１５及び主面側接地ビア導体５１７の配置も、裏面側電源ビア導体５２５及び裏面側接地ビア導体５２７の配置も、上記実施形態１と同様である（図４及び図５参照）。
【０１４５】
以上で説明したように、本実施形態の配線基板５０１は、内蔵コンデンサ５１３よりも主面５０１Ａ側にある電源変換導体層５１９において、裏面側電源ビア導体５２５の数がほぼ９分の１個に少なくされている。また、内蔵コンデンサ５１内の接地変換プレーン電極層５２１において、裏面側接地ビア導体５２７の数が、ほぼ９分の１個に少なくされている。
【０１４６】
このため、第１，第２，第３電源プレーン電極層５２９，５３１，５３３に形成した第１，第２，第３電源プレーン貫通孔５２９Ｋ，５３１Ｋ，５３１Ｋ、及び、第１，第２裏面側接地プレーン電極層５３０，５３２に形成した第１，第２裏面側接地プレーン貫通孔５３０Ｋ，５３２Ｋの数も、それぞれ従来のほぼ９分の１個に少なくなっている。
また、裏面側電源ビア導体５２５が数が少なくなった分だけ、接地変換プレーン電極層５２１に形成した接地変換プレーン貫通孔５２１Ｋの数も少なくなっている。
【０１４７】
従って、第１，第２，第３電源プレーン電極層５２９，５３１，５３３、第１，第２裏面側接地プレーン電極層５３０，５３２、及び接地変換プレーン電極層３２１の面積がそれぞれ大きくなっているので、コンデンサとしての有効電極面積も、それぞれ大きくなっている。
さらに、接地変換プレーン電極層５２１が、プレーン電極層のうち最も主面５０１Ｂ側に位置しているので、これよりも裏面５０１Ｂ側に位置するプレーン電極層の数が最も多くなっている。
【０１４８】
またさらに、例えば、第１電源プレーン電極層５２９の第１電源プレーン貫通孔５２９Ｋと、第１裏面側接地プレーン電極層５３０の第１裏面側接地プレーン貫通孔５３０Ｋとは、互いに対向する部分を有しているので、これらが全く対向していない場合に比して、この対向した部分の面積分だけ、有効電極面積が増加している。他のプレーン電極層についても、プレーン貫通孔同士が一部対向しているので、同様に、有効電極面積が増加している。
これらのことから、本実施形態の配線基板５０１の内蔵コンデンサ５１３は、静電容量を大きくすることができる。
【０１４９】
以上において、本発明を各実施形態１，２，３及び変形形態１，２に即して説明したが、本発明はこれらに限定されるものではなく、その要旨を逸脱しない範囲で、適宜変更して適用できることはいうまでもない。
例えば、上記実施形態１等では、投影密集領域ＴＭＲ内において、裏面側電源ビア導体２５が、内蔵コンデンサ１３からそのまま裏面１Ｂ側へ厚さ方向に延びて、対応する電源パッド５Ｐとそれぞれ接続している（図２参照）。
しかし、裏面側電源ビア導体２５の配置と電源パッド５Ｐの配置が、一致しない場合などには、配線基板１のうち内蔵コンデンサ１３と裏面１Ｂとの間の設計や、内蔵コンデンサ１３のうち裏面１Ｂ側の一部の設計を適宜変更して対応すれば良い。また、上記実施形態２，３についても、同様に設計を適宜変更することができる。
【０１５０】
例えば、最も裏面１Ｂ側の第３電源プレーン電極層３３から裏面１Ｂ側に延びる電源用のビア導体の配置を、裏面側第２接地ビア導体２８と同様に、対応する電源パッド５Ｐの位置にそれぞれ適合する配置に変更すれば良い。
また、内蔵コンデンサ１３と配線基板１の裏面１Ｂとの間に、さらに絶縁層や導体層等を形成し、配線等を引き回して、裏面側電源ビア導体２５と、対応する電源パッド５Ｐとを電気的に接続させても良い。
また、第３電源プレーン電極層３３から裏面１Ｂ側に延びる電源用のビア導体、及び第３接地プレーン電極層３４から裏面１Ｂ側に延びる接地用のビア導体を、投影密集領域ＴＭＲ内に形成しないで、その周囲の領域内に形成することもできる。
【０１５１】
また、上記実施形態１等の内蔵コンデンサ１３は、５層の高誘電体層と６層のプレーン電極層によって構成されているが、さらに多層の高誘電体層とプレーン電極層からなる内蔵コンデンサを形成することもできる。あるいは、１層の高誘電体層と２層のプレーン電極層によって構成したものでも良い。これらは、配線基板１の内蔵コンデンサ１３に要求される静電容量等を考慮して適宜変更することができるものである。また、上記実施形態２，３についても、同様に適宜変更することができる。
【０１５２】
また、上記実施形態１等では、主面１Ａと内蔵コンデンサ１３との間に、電源変換導体層１９及び接地変換導体層２１を設けて、これらの主面１Ａ側と裏面１Ｂ側でビア導体の数と位置を変換しているが、上記実施形態２で説明したように、これらの変換導体層の役割を内蔵コンデンサ１３のプレーン電極層に負わせることもできる。
例えば、第１電源プレーン電極層２９を電源用の変換導体層とし、第２接地プレーン電極層３０を接地用の変換導体層とすることができる。即ち、第１電源プレーン電極層２９を内蔵コンデンサ１３のプレーン電極層として用いるとともに、主面側電源ビア導体１５の数と位置を、これよりも少数の裏面側電源ビア導体２５に変換する変換導体層としても用いるようにする。また、第１接地プレーン電極層３０を内蔵コンデンサ１３のプレーン電極層として用いるとともに、主面側接地ビア導体１７の数と位置を、これよりも少数の裏面側接地ビア導体２７に変換する変換導体層としても用いるようにするのである。
【０１５３】
このようにすれば、変換導体層としたプレーン電極層よりも裏面１Ｂ側の各プレーン電極層３１〜３４で、同様にプレーン電極層の面積を大きくすることができ、内蔵コンデンサの静電容量を大きくすることができる。その上、変換部１１、つまり、第３，第４，第５絶縁層７３，７４，７５、電源変換導体層１９及び接地変換導体層２１を形成しなくても良いため、配線基板を容易かつ安価に製造することができる上、薄型化に寄与することができる。
【図面の簡単な説明】
【図１】実施形態１に係る配線基板を示す図であり、（ａ）は平面図であり、（ｂ）側面図である。
【図２】実施形態１に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図３】実施形態１に係る配線基板のうち、投影周囲領域及び投影外側領域内の部分拡大断面図である。
【図４】実施形態１に係る配線基板のうち、主面側電源ビア導体及び主面側接地ビア導体の配置を示す説明図である。
【図５】実施形態１に係る配線基板のうち、裏面側電源ビア導体及び裏面側接地ビア導体の配置を示す説明図である。
【図６】実施形態１に係る配線基板のうち、内蔵コンデンサにおける第１電源プレーン電極層の有効電極面積を示す説明図である。
【図７】変形形態１に係る配線基板のうち、裏面側電源ビア導体及び裏面側接地ビア導体の配置を示す説明図である。
【図８】変形形態２に係る配線基板のうち、裏面側電源ビア導体及び裏面側接地ビア導体の配置を示す説明図である。
【図９】実施形態２に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図１０】実施形態３に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図１１】従来形態に係る配線基板のうち、投影密集領域内の部分拡大断面図である。
【図１２】従来形態に係る配線基板のうち、内蔵コンデンサにおける第１電源プレーン電極層の有効電極面積を示す説明図である。
【符号の説明】
１，４０１，５０１ 配線基板
３ ハンダバンプ（接続端子）
３Ｐ 電源バンプ（第１接続端子）
３Ｇ 接地バンプ（第２接続端子）
１３，４１３，５１３ 内蔵コンデンサ
１５，４１５，５１５ 主面側電源ビア導体（第１主面側ビア導体）
１７，４１７，５１７ 主面側接地ビア導体（第２主面側ビア導体）
１９，５１９ 電源変換導体層（第１変換導体層）
１９Ｋ，５１９Ｋ 電源変換貫通孔（第１変換貫通孔）
２１ 接地変換導体層（第２変換導体層）
２１Ｋ 接地変換貫通孔（第２変換貫通孔）
２５，４２５，５２５ 裏面側電源ビア導体（第１裏面側ビア導体）
２７，２２７，３２７，４２７，５２７ 裏面側接地ビア導体（第２裏面側ビア導体）
２９，５２９ 第１電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）
２９Ｋ，５２９Ｋ 第１電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）
３０ 第１接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）
３０Ｋ 第１接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）
３１，５３１ 第２電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）
３１Ｋ，５３１Ｋ 第２電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）
３２ 第２接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）
３２Ｋ 第２接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）
３３，５３３ 第３電源プレーン電極層（第１プレーン電極層，第１裏面側導体層）
３３Ｋ，５３３Ｋ 第３電源プレーン貫通孔（第１プレーン貫通孔，第１裏面側貫通孔）
３４ 第３接地プレーン電極層（第２プレーン電極層，第２裏面側導体層）
３４Ｋ 第３接地プレーン貫通孔（第２プレーン貫通孔，第２裏面側貫通孔）
７６，７７，７８，７９，８０，４７４，４７５，４７６，４７７，４７８，５７５，５７６，５７７，５７８，５７９ 絶縁層（高誘電体層）
４１９ 電源変換プレーン電極層（第１変換プレーン電極層，第１変換導体層）
４１９Ｋ 電源変換プレーン貫通孔（第１変換プレーン貫通孔，第１変換貫通孔）
４２１，５２１ 接地変換プレーン電極層（第２変換プレーン電極層，第２変換導体層）
４２１Ｋ，５２１Ｋ 接地変換プレーン貫通孔（第２変換プレーン貫通孔，第２変換貫通孔）
４２９ 第１裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）
４２９Ｋ 第１裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）
４３０，５３０ 第１裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）
４３０Ｋ，５３０Ｋ 第１裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）
４３１ 第２裏面側電源プレーン電極層（第１裏面側プレーン電極層，第１裏面側導体層）
４３１Ｋ 第２裏面側電源プレーン貫通孔（第１裏面側プレーン貫通孔，第１裏面側貫通孔）
４３２，５３２ 第２裏面側接地プレーン電極層（第２裏面側プレーン電極層，第２裏面側導体層）
４３２Ｋ，５３２Ｋ 第２裏面側接地プレーン貫通孔（第２裏面側プレーン貫通孔，第２裏面側貫通孔）
ＭＲ 密集領域
ＴＭＲ 投影密集領域
Claims (21)
- 主面と裏面とを有する配線基板であって、
上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、
多数の第１接続端子及び第２接続端子を含み、
上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された
接続端子と、
上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に、絶縁層を介して積層された複数の略平板状の導体層であって、
多数の第１変換貫通孔を有する第１変換導体層、及び、
この第１変換導体層よりも上記裏面側に位置し、第１裏面側貫通孔を有する１または複数の第１裏面側導体層、
を含み、互いに導通された第１導体層、並びに、
上記第１変換導体層よりも上記裏面側に位置し、多数の第２変換貫通孔を有する第２変換導体層、及び、
この第２変換導体層よりも上記裏面側に位置し、第２裏面側貫通孔を有する１または複数の第２裏面側導体層、
を含み、互いに導通された第２導体層、
を有する導体層と、
上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第２変換貫通孔内に位置して上記第２変換導体層とはそれぞれ絶縁し、上記第２裏面側貫通孔内に位置して上記１または複数の第２裏面側導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記第１変換導体層と上記１または複数の第１裏面側導体層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記密集領域内の第２接続端子と上記第２変換導体層とをそれぞれ電気的に接続させる第２主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第１裏面側貫通孔内に位置して上記１または複数の第１裏面側導体層とはそれぞれ絶縁し、上記絶縁層を貫通し、上記第２変換導体層と上記１または複数の第２裏面側導体層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、
を備え、
上記第１裏面側導体層及び第２裏面側導体層の少なくとも一部は、上記絶縁層のうち高誘電体からなる高誘電体層を介して対向して交互に積層され、
上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、
上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない配線基板。 - 請求項１に記載の配線基板であって、
前記高誘電体層は、いずれも前記第１変換導体層及び第２変換導体層とは離れてこれらよりも前記裏面側に位置する
配線基板。 - 請求項１に記載の配線基板であって、
前記第１導体層及び第２導体層は、いずれも前記絶縁層のうち高誘電体からなる高誘電体層を介して対向して交互に積層されている
配線基板。 - 請求項３に記載の配線基板であって、
前記第１変換導体層は、前記第１導体層のうち最も前記主面側に位置し、
前記第２変換導体層は、前記第２導体層のうち最も前記主面側に位置する
配線基板。 - 請求項１に記載の配線基板であって、
前記高誘電体層は、いずれも前記第１変換導体層とは離れてこれよりも前記裏面側に位置し、
前記１または複数の第１裏面側導体層及び第２導体層は、いずれも前記絶縁層のうち高誘電体からなる上記高誘電体層を介して対向して交互に積層されている配線基板。 - 請求項５に記載の配線基板であって、
前記第２変換導体層は、前記第２導体層のうち最も前記主面側に位置する
配線基板。 - 請求項１〜請求項６のいずれかに記載の配線基板であって、
前記第１裏面側導体層及び第２裏面側導体層のうち、前記高誘電体層を介して対応する第１裏面側導体層及び第２裏面側導体層に形成された前記第１裏面側貫通孔及び第２裏面側貫通孔は、互いに対向する部分を有している
配線基板。 - 主面と裏面とを有する配線基板であって、
上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、
多数の第１接続端子及び第２接続端子を含み、
上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された
接続端子と、
上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、
略平板状で、第１プレーン貫通孔を有する１または複数の第１プレーン電極層、
１または複数の高誘電体層、及び、
略平板状で、第２プレーン貫通孔を有する１または複数の第２プレーン電極層、を含み、
上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層された
内蔵コンデンサと、
上記接続端子と上記内蔵コンデンサとの間に位置し、多数の第１変換貫通孔を有する第１変換導体層と、
上記第１変換導体層と上記内蔵コンデンサとの間に位置し、多数の第２変換貫通孔を有する第２変換導体層と、
上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第２変換貫通孔内に位置して上記第２変換導体層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記第２プレーン貫通孔内に位置して上記１または複数の第２プレーン電極層とはそれぞれ絶縁し、上記第１変換導体層と上記１または複数の第１プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記密集領域内の第２接続端子と上記第２変換導体層とをそれぞれ電気的に接続させる第２主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１プレーン貫通孔内に位置して上記１または複数の第１プレーン電極層とはそれぞれ絶縁し、上記第２変換導体層と上記１または複数の第２プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、
を備え、
上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、
上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない
配線基板。 - 請求項８に記載の配線基板であって、
前記第１プレーン電極層の第１プレーン貫通孔と、この第１プレーン電極層と前記高誘電体層を介して対向する前記第２プレーン電極層の第２プレーン貫通孔とは、互いに対向する部分を有している
配線基板。 - 主面と裏面とを有する配線基板であって、
上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、
多数の第１接続端子及び第２接続端子を含み、
上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された
接続端子と、
上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、
略平板状の複数の第１プレーン電極層、複数の高誘電体層、及び、略平板状の複数の第２プレーン電極層、を含み、
上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層されており、
上記第１プレーン電極層は、
多数の第１変換プレーン貫通孔を有する第１変換プレーン電極層と、
上記第１変換プレーン電極層よりも上記裏面側に位置し、第１裏面側プレーン貫通孔を有する１または複数の第１裏面側プレーン電極層と、
を含み、
上記第２プレーン電極層は、
上記第１変換プレーン電極層よりも上記裏面側に位置し、多数の第２変換プレーン貫通孔を有する第２変換プレーン電極層と、
上記第２変換プレーン電極層よりも上記裏面側に位置し、第２裏面側プレーン貫通孔を有する１または複数の第２裏面側プレーン電極層と、
を含む
内蔵コンデンサと、
上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換プレーン電極層とをそれぞれ電気的に接続させる第１主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第２変換プレーン貫通孔内に位置して上記第２変換プレーン電極層とはそれぞれ絶縁し、上記第２裏面側プレーン貫通孔内に位置して上記第２裏面側プレーン電極層とはそれぞれ絶縁し、上記第１変換プレーン電極層と上記１または複数の第１裏面側プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第１変換プレーン貫通孔内に位置して上記第１変換プレーン電極層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記密集領域内の第２接続端子と上記第２変換プレーン電極層とをそれぞれ電気的に接続させる第２主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１裏面側プレーン貫通孔内に位置して上記１または複数の第１裏面側プレーン電極層とはそれぞれ絶縁し、上記第２変換プレーン電極層と上記１または複数の第２裏面側プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、
を備え、
上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、
上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない
配線基板。 - 請求項１０に記載の配線基板であって、
前記第１変換プレーン電極層は、前記第１プレーン電極層のうち、最も主面側に位置し、
前記第２変換プレーン電極層は、前記第２プレーン電極層のうち、最も主面側に位置する
配線基板。 - 請求項１０または請求項１１に記載の配線基板であって、
前記第１裏面側プレーン電極層の第１裏面側プレーン貫通孔と、この第１裏面側プレーン電極層と前記高誘電体層を介して対向する前記第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、互いに対向する部分を有している
配線基板。 - 主面と裏面とを有する配線基板であって、
上記主面に形成され、ＩＣチップの端子と接続するための多数の接続端子であって、
多数の第１接続端子及び第２接続端子を含み、
上記第１接続端子及び第２接続端子の少なくとも一部は、上記第１接続端子と第２接続端子とが密集する密集領域をなして配置された
接続端子と、
上記配線基板の内部のうち、少なくとも上記密集領域を厚さ方向に投影した投影密集領域内に形成された内蔵コンデンサであって、
略平板状の１または複数の第１プレーン電極層、複数の高誘電体層、及び、略平板状の複数の第２プレーン電極層、を含み、
上記高誘電体層を介して、上記第１プレーン電極層と第２プレーン電極層とが対向して交互に積層されており、
上記第１プレーン電極層は、第１プレーン貫通孔を有し、
上記第２プレーン電極層は、
多数の第２変換プレーン貫通孔を有する第２変換プレーン電極層と、
この第２変換プレーン電極層よりも上記裏面側に位置し、第２裏面側プレーン貫通孔を有する１または複数の第２裏面側プレーン電極層と、
を含む
内蔵コンデンサと、
上記接続端子と上記内蔵コンデンサとの間に位置し、多数の第１変換貫通孔を有する第１変換導体層と、
上記投影密集領域内を厚さ方向に延び、上記密集領域内の第１接続端子と上記第１変換導体層とをそれぞれ電気的に接続させる第１主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第２変換プレーン貫通孔内に位置して上記第２変換プレーン電極層とはそれぞれ絶縁し、上記高誘電体層を貫通し、上記第２裏面側プレーン貫通孔内に位置して上記１または複数の第２裏面側プレーン電極層とはそれぞれ絶縁し、上記第１変換導体層と上記１または複数の第１プレーン電極層とをそれぞれ電気的に接続させる第１裏面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記第１変換貫通孔内に位置して上記第１変換導体層とはそれぞれ絶縁し、上記密集領域内の第２接続端子と上記第２変換プレーン電極層とをそれぞれ電気的に接続させる第２主面側ビア導体と、
上記投影密集領域内を厚さ方向に延び、上記高誘電体層を貫通し、上記第１プレーン貫通孔内に位置して上記１または複数の第１プレーン電極層とはそれぞれ絶縁し、上記第２変換プレーン電極層と上記１または複数の第２裏面側プレーン電極層とをそれぞれ電気的に接続させる第２裏面側ビア導体と、
を備え、
上記第１主面側ビア導体よりも上記第１裏面側ビア導体の数が少なく、
上記第２主面側ビア導体よりも上記第２裏面側ビア導体の数が少ない
配線基板。 - 請求項１３に記載の配線基板であって、
前記第２変換プレーン電極層は、前記複数の第２プレーン電極層のうち、最も前記主面側に位置する
配線基板。 - 請求項１３または請求項１４に記載の配線基板であって、
前記第１プレーン電極層の第１プレーン貫通孔と、この第１プレーン電極層と前記高誘電体層を介して対向する前記第２裏面側プレーン電極層の第２裏面側プレーン貫通孔とは、互いに対向する部分を有している
配線基板。 - 請求項１〜請求項１５のいずれかに記載の配線基板であって、
前記第１裏面側ビア導体は、いずれも前記第１主面側ビア導体と略同軸であり、
前記第２裏面側ビア導体は、いずれも前記第２主面側ビア導体と略同軸である配線基板。 - 請求項１〜請求項１６のいずれかに記載の配線基板であって、
前記密集領域内の前記第１接続端子及び第２接続端子は、互い違いに略格子状に並んで配置され、
前記第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に並んで配置されている
配線基板。 - 請求項１〜請求項１７のいずれかに記載の配線基板であって、
前記第１裏面側ビア導体は、第１裏面側ビア導体同士で略格子状に配置され、前記第２裏面側ビア導体は、第２裏面側ビア導体同士で略格子状に配置されている
配線基板。 - 請求項１８に記載の配線基板であって、
前記第１裏面側ビア導体及び第２裏面側ビア導体は、互い違いに略格子状に並んで配置されている
配線基板。 - 請求項１８に記載の配線基板であって、
前記第１裏面側ビア導体同士の格子間隔と、前記第２裏面側ビア導体同士の格子間隔は略同一であり、
前記第２裏面側ビア導体は、前記第１裏面側ビア導体同士がなす単位格子の中心からずれた位置にそれぞれ配置されている
配線基板。 - 請求項１６に記載の配線基板であって、
前記密集領域内の前記第１接続端子及び第２接続端子は、互い違いに略格子状に並んで配置され、
前記第１主面側ビア導体及び第２主面側ビア導体も、互い違いに略格子状に並んで配置され、
前記第１裏面側ビア導体は、第１裏面側ビア導体同士で略格子状に配置され、前記第２裏面側ビア導体は、第２裏面側ビア導体同士で上記第１裏面側ビア導体同士の格子間隔と略同一の格子間隔で略格子状に配置され、
一の上記第１裏面側ビア導体と、この第１裏面側ビア導体の最も近くに配置された上記第２裏面側ビア導体との間隔は、上記第１主面側ビア導体及び第２主面側ビア導体が互い違いに配置された格子間隔と略同一である
配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000102532A JP3540709B2 (ja) | 2000-03-06 | 2000-04-04 | 配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000059787 | 2000-03-06 | ||
| JP2000-59787 | 2000-03-06 | ||
| JP2000102532A JP3540709B2 (ja) | 2000-03-06 | 2000-04-04 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001326293A JP2001326293A (ja) | 2001-11-22 |
| JP3540709B2 true JP3540709B2 (ja) | 2004-07-07 |
Family
ID=26586797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000102532A Expired - Lifetime JP3540709B2 (ja) | 2000-03-06 | 2000-04-04 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540709B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129649A (ja) | 2003-10-22 | 2005-05-19 | Shinko Electric Ind Co Ltd | キャパシタ及びその製造方法 |
| JP4700332B2 (ja) * | 2003-12-05 | 2011-06-15 | イビデン株式会社 | 多層プリント配線板 |
| EP1768474A4 (en) * | 2004-06-25 | 2010-06-16 | Ibiden Co Ltd | PCB AND MANUFACTURING METHOD THEREFOR |
| CN101199247B (zh) * | 2005-06-13 | 2010-09-29 | 揖斐电株式会社 | 印刷线路板 |
| CN101199248A (zh) | 2005-06-15 | 2008-06-11 | 揖斐电株式会社 | 多层印刷线路板 |
| KR101442354B1 (ko) | 2012-12-21 | 2014-09-17 | 삼성전기주식회사 | 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치 |
| JP6102770B2 (ja) * | 2014-01-28 | 2017-03-29 | 株式会社村田製作所 | 高周波モジュール |
-
2000
- 2000-04-04 JP JP2000102532A patent/JP3540709B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001326293A (ja) | 2001-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483714B1 (en) | Multilayered wiring board | |
| KR100631922B1 (ko) | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 | |
| WO2003032386A1 (fr) | Dispositif de carte modulaire haute frequence | |
| WO2006093830A2 (en) | Internally overlapped conditioners | |
| JP2003115664A (ja) | 電圧変換モジュール | |
| JP2005223332A (ja) | 多層モジュール | |
| KR20090027569A (ko) | 커패시터 내장 기판 및 그 제조 방법 | |
| JP4586273B2 (ja) | 半導体装置構造 | |
| JP3540709B2 (ja) | 配線基板 | |
| JP3554886B2 (ja) | 配線基板 | |
| KR101555403B1 (ko) | 배선기판 | |
| JP4975507B2 (ja) | キャパシタ内蔵配線基板 | |
| JP2003229672A (ja) | 配線基板 | |
| JPH11112142A (ja) | 多層配線基板 | |
| JP2001044591A (ja) | 配線基板 | |
| JP2003229510A (ja) | 配線基板 | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| JP2001291799A (ja) | 配線基板 | |
| JP2019165072A (ja) | 配線基板、半導体モジュール及び配線基板の製造方法 | |
| JP3554885B2 (ja) | 配線基板 | |
| JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
| JP3859225B2 (ja) | 配線基板 | |
| JP2001339008A (ja) | 配線基板 | |
| JP3789255B2 (ja) | コンデンサ及びコンデンサ付属配線基板 | |
| JP3792472B2 (ja) | 多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3540709 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |