JP3554885B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP3554885B2 JP3554885B2 JP2000092258A JP2000092258A JP3554885B2 JP 3554885 B2 JP3554885 B2 JP 3554885B2 JP 2000092258 A JP2000092258 A JP 2000092258A JP 2000092258 A JP2000092258 A JP 2000092258A JP 3554885 B2 JP3554885 B2 JP 3554885B2
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- conductor layer
- hole
- wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、基板内部にコンデンサが内蔵された配線基板に関し、特にこの内蔵コンデンサの高容量化と電源配線および接地配線の低インダクタンス化を同時に改善した配線基板に関する。
【0002】
【従来の技術】
従来より、主面側にICチップ等を、または裏面側にマザーボード等を接続することができ、基板内部にコンデンサが内蔵形成された配線基板が知られている。このような配線基板においては、主面側にICチップ等の接続端子に対応した接続端子(ハンダバンプ)が多数形成され、一方、裏面側には、マザーボード等の接続端子に対応した外部接続端子が多数形成されている。
【0003】
このうち、主面に形成された接続端子は電源電位と接続する第1接続端子と、接地電位を接続する第2接続端子と、信号を出入力するための第3接続端子とをそれぞれ多数有している。これらの接続端子は、主面に略格子状に密集して配置されている。
【0004】
また、内蔵されたコンデンサは、第1導体層および第2導体層と、第1導体層および第2導体層の間に挟まれた高誘電体層からなる。第1導体層は第1接続配線を介して第1接続端子および第1外部接続端子と接続されている。第1接続配線は、第2導体層に形成された第2貫通孔内を通り、第2導体層とは絶縁されている。また、第2導体層は第2接続配線を介して第2接続端子および第2外部接続端子と接続されている。第2接続配線は第1導体層に形成された第1貫通孔内を通り、第1導体層とは絶縁されている。
【0005】
ところで、このような内蔵コンデンサでは、一方の導体層(電極層)と絶縁する貫通孔に対応する部位にて他方の導体層(電極層)と接続することが行われる。また、各導体層と接続するための接続配線は、通常多数形成されるため、その分、絶縁するための貫通孔も多く必要となる。製造を容易とするためには、貫通孔を導体層(電極層)に均一に配置することが好ましい。
【0006】
【発明が解決しようとする課題】
しかし、主面上に形成された接続端子は例えば配線基板の略中央付近に密集領域をなして形成されており、貫通孔を導体層に均一に配置しようとすると、各接続端子と導体層とを接続(または絶縁)する接続配線を配線基板のほぼ全域に分散させる必要がある。ところが、上記理由から、接続配線を分散させると、接続端子と導体層とを結ぶ接続配線が長くなり、各接続配線のインダクタンスを増大させるという問題点を有している。
【0007】
また、インダクタンスを低減するために、コンデンサの電極である各導体層を密集領域を厚さ方向に投影した部分に限って形成し、信号用の配線等はコンデンサ部分を避けてその周囲の配線基板周縁部に配置された構造も知られている。この場合には、コンデンサの電極をなす導体層の外形で囲まれた面積が小さくなり、さらに、貫通孔が集約されて集中するため導体層の実面積が極めて小さくなり、コンデンサの有効面積が極端に小さくなるため、コンデンサの容量が小さくなるという問題点がある。さらに、隣接する信号用の配線間には相互容量によるクロストークノイズが発生するという問題点がある。特に、信号用の配線が高誘電体層を貫通する構造では特にこのクロストークノイズの問題が顕著である。
【0008】
本発明は上記問題点を解決するためになされたものであって、本発明の目的は、コンデンサの電極をなす導体層と接続端子とを接続する接続配線のインダクタンスを低減し、かつ、コンデンサの高容量化を実現できる配線基板を提供することにある。
【0009】
【課題を解決するための手段】
しかして、その手段は、主面と裏面とを有する配線基板であって、上記主面に形成され、ICチップの端子と接続するための多数の接続端子であって、多数の第1接続端子および第2接続端子を含み、密集して配置された密集領域に形成された接続端子と、上記裏面に形成された第1外部接続端子および第2外部接続端子からなる外部接続端子と、上記配線基板の内部に、高誘電体層を介して上記密集領域を厚さ方向に投影した投影密集領域およびその周縁領域に積層され、コンデンサの電極を構成する複数の略平板状の導体層であって、第1貫通孔を有し、電源電位に接続される第1導体層と、第2貫通孔を有し、接地電位に接続される第2導体層と、上記第1接続端子と上記第1導体層と上記第1外部接続端子とを接続し、上記第2貫通孔内に位置し、第2導体層と絶縁する第1接続配線と、上記第2接続端子と上記第2導体層と上記第2外部接続端子とを接続し、上記第1貫通孔内に位置し、第1導体層と絶縁する第2接続配線と、からなり、上記第1貫通孔および第2貫通孔は、それぞれ第1導体層および第2導体層のうち、上記投影密集領域内に集中的に形成され、前記接続端子は、第3接続端子を含み、前記外部接続端子は、第3外部接続端子を含み、前記第1導体層に形成された第3貫通孔と、前記第2導体層に形成された第4貫通孔と、上記第3貫通孔内および第4貫通孔内に位置し、第1導体層と第2導体層のいずれとも絶縁されつつ、上記第3接続端子と上記第3外部接続端子とを接続し、信号伝達用に用いられる第3接続配線と、を備え、上記第3貫通孔および第4貫通孔は、それぞれ第1導体層および第2導体層のうち、上記密集領域を厚さ方向に投影した投影密集領域の外側の周縁領域内に集中的に形成されており、第3貫通孔同士の間隔および第4貫通孔同士の間隔は、いずれも第1貫通孔同士の間隔および第2貫通孔同士の間隔よりも大きいことを特徴とする配線基板である。
なお、投影密集領域内に集中的に形成されているとは、あくまでも相対的疎密をいうのであって、必ずしもすべてが投影密集領域内に形成されているという意味ではなく、必要に応じて投影領域外、すなわち周縁領域に設けることができる。
【0010】
上記配線基板によれば、第1導体層および第2導体層は、投影密集領域およびその周縁領域に形成され、第1接続配線および第2接続配線が投影密集領域に集中している。すなわち、投影密集領域においては、第1導体層についていえば、第1導体層と接続する第1接続配線と、第1導体層と第2接続配線とを絶縁するための第1貫通孔とが多数密集して形成される。他方、第2導体層についていえば、第2導体層と接続する第2接続配線と、第2導体層と第1接続配線とを絶縁するための第2貫通孔とが多数密集して形成される。
【0011】
このような構成によれば、第1接続配線および第2接続配線は、密集領域内の第1接続端子および第2接続端子と、そのほぼ真下に位置する投影密集領域にて第1導体層および第2導体層とそれぞれ接続すればよいので、それぞれの配線長さを短くすることができ、各配線のインダクタンスを低減できる。特に、第1接続端子と第1導体層とを接続する第1接続配線および第2接続端子と第2導体層とを接続する第2接続配線は、主として厚み方向(垂直方向)の配線(ビア導体など)で構成され、絶縁層表面に平面方向に形成される配線の長さはできるだけ小さくするのが好ましく、各配線においてそれぞれ合計で1mm以下とするのが好ましい。上記投影密集領域においては、コンデンサの容量が小さくなってしまうが、上記周縁領域においては、貫通孔の数が少なくてよいため、コンデンサの容量を大きくでき、コンデンサ全体としてみれば、容量を大きくすることができる。
【0013】
周縁領域内に形成される第3貫通孔および第4貫通孔同士の間隔は、比較的大きく設定できるため、コンデンサの容量低下を小さくできる。また、信号伝達用の第3接続配線は、その周囲を第1導電層および第2導電層に包囲された構造となっているため、隣接する第3接続配線同士の相互干渉を抑制することができる。
【0014】
さらに、前記第4貫通孔は、第3貫通孔を厚み方向に投影した位置に形成するとよい。すなわち、第3貫通孔と第4貫通孔とは、厚み方向で同じ位置に形成されているため、それぞれの貫通孔の略中心に第3接続配線を形成するとよく、シールド効果により、第2接続配線相互間のキャパシタンスが小さくなり、信号用の第3接続配線間のクロストークノイズを低減することができる。また、第3貫通孔および第4貫通孔とを互いに厚さ方向で重ねることにより、各電極層が互いに対向する面積を増すことができ、コンデンサの容量を効果的に得ることができる。
【0015】
なお、本発明において、第1接続配線、第2接続配線、および第3接続配線とは、絶縁層(誘電体層)の表面に形成された配線パターンや複数の配線パターン同士を相互に接続するためのビア導体やスルーホール導体等を含むものであり、公知の材料により形成される。
【0016】
また、高誘電体層としては、電極となる導体層や高誘電体層ではない絶縁層などの材質、製法等を勘案して選択すればよいが、BaTiO3の他、たとえば、PbTiO3、PbZrO3、TiO2、SrTiO3、CaTiO3、MgTiO3、KNbO3、NbO3、NaTiO3、KTaO3、RbTaO3、(Na1/2Bi1/2)TiO3、Pb(Mg1/2W1/2)O3、(K1/2Bi1/2)TiO3などを主成分とした高誘電率セラミックが挙げられる。また、アルミナ、窒化アルミニウム、ムライト、ガラスセラミックなどのセラミックに、あるいはエポキシ樹脂やポリイミド樹脂、BT樹脂などの樹脂に、上記高誘電率セラミックのフィラーを添加した複合材料なども用いることができる。これらは要求されるコンデンサの静電容量その他に応じて適宜選択すればよい。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
本実施形態の配線基板1について、図1(a)に平面図を、図1(b)に側面図を、図2に部分拡大断面図を示す。この配線基板1は、図1(b)に示すように主面1Aと裏面1Bを有し、略矩形状の略板形状をなしている。配線基板1の主面1A側には図中に破線で示すICチップCH搭載することができる一方、裏面1B側には、図中に破線で示すマザーボードMBなど他の配線基板を接続することができる。
【0018】
搭載予定のICチップCHは、配線基板1とのIC接続端子として、ハンダバンプTを多数備えている。このハンダバンプTは、信号を入出力するための信号バンプTSの他、電源電位を受け入れる電源バンプTP、および接地電位を受け入れる接地バンプTGを多数有している。一方、この配線基板1を接続する予定のマザーボードMBも、配線基板1との接続端子として、信号バンプUS、電源バンプUP、および接地バンプUG等のハンダバンプUを多数有している。
【0019】
本実施形態の配線基板1は、図1(b)に示すように、その主面1Aに、ICチップCHのハンダバンプTと接続する接続端子として、多数のハンダバンプ3を有し、また、裏面1Bに、マザーボードMBのハンダバンプUと接続する接続端子として、多数の接続パッド(外部接続端子)5を有している。
このうち、主面1Aに形成された接続端子は、ICのハンダバンプT(電源バンプTP、接地バンプTG、信号バンプTS)に対応した電源バンプ(第1接続端子)3P、接地バンプ(第2接続端子)3G、および信号バンプ(第3接続端子)3Sをそれぞれ有している。これらのハンダバンプ3は、図1(a)に示すように、配線基板1の主面1Aに略格子状に並び、略矩形状のバンプ領域BRを形成している。
さらに詳細にいうと、このバンプ領域BRの略中央には、多数の電源バンプ3Pと接地バンプ3Gとが、150μmの格子間隔で互い違いに略格子状に密集して並んだ略矩形状の密集領域MRが形成されている。また、バンプ領域BRのうち密集領域MRを取り囲む領域に、信号バンプ3S、電源バンプ3P、および接地バンプ3Gが格子状に多数並んだ周囲領域SRが形成されている。
【0020】
一方、裏面1Bに形成された接続パッド5も、マザーボードのハンダバンプUに対応した信号パッド5S、電源パッド5P、および接地パッド5Gをそれぞれ多数有し、略矩形状のパッド領域を形成している。そして、パッド領域の略中央には、多数の電源パッド5Pと接地パッドが互い違いに略格子状に配置されている。また、それらの周囲には、信号パッド5S、電源パッド5P、および接地パッド5Gが多数配置されている。
【0021】
この配線基板1は、図2に示すように、主面1Aを形成する第1絶縁層71から裏面1Bを形成する第11絶縁層81まで全部で11層のセラミック絶縁層が積層されたものである。そして、これらの絶縁層71〜81の層内や層間にはそれぞれビア導体や配線パターンが形成されている。
【0022】
この配線基板1の内部構造を大きく分類すると、第1絶縁層71〜第5絶縁層75からなる展開部9と、BaTiO3を主成分とする高誘電体層からなる第6絶縁層76〜第10絶縁層80等からなる内蔵コンデンサ13とに分けられる。
【0023】
このうち展開部9は、主として、前述したバンプ領域BRのうち、周縁領域SRに形成されたハンダバンプ3とこれらと対応する接続パッド5とを電気的に接続させるために、これらのハンダバンプと接続する配線、特に信号バンプ3Sと信号パッド5Sとを電気的に接続するためにの信号配線(第3接続配線)19等を引き回して配線基板1の周縁方向へ展開(ファンアウト)させるためのものである。一方、図2に示す投影密集領域TMR内では、電源バンプ3Pに接続した電源配線(第1接続配線)15、および、接地バンプ3Gに接続した接地配線(第2接続配線)17がそれぞれ主面1A側から裏面1B側へ向かって厚さ方向に延びている。
【0024】
また、内蔵コンデンサ13は、主として、投影密集領域TMR内において、電源バンプ3Pから延びた電源配線(第1接続配線)15が電源電極層(第1導体層)29、31、33に接続しており、また、接地バンプ3Gから延びた接地配線(第2接続配線)17が接地電極層(第2導体層)30、32、34に接続している。このように各電極層に接続するための電源配線15、接地配線17を投影密集領域TMRに集中させたために電源配線15、接地配線17のインダクタンスを低減できる。
【0025】
また、投影密集領域TMR内においては、上述した通り、電源配線15および接地配線17が集中するために、接地配線17と電源電極層29、31、33とを絶縁するために電源電極層29、31、33に設けられた第1貫通孔29K、31K、33Kも密集して形成されることとなる。同様に、電源配線19と接地電極層30、32、34とを絶縁するために接地電極層30、32、34に設けられた第2貫通孔30K、32K、34Kも密集して形成されることとなる。
【0026】
具体的には、投影密集領域TMR内においては、電源配線15と、これと隣接する接地配線17との間隔は、例えば150μm〜450μm程度に設定されている。したがって、第1貫通孔29K、31K、33K、第2貫通孔30K、32K、34Kとの間隔も、150μm〜450μm程度に設定されている。したがって、投影密集領域TMR内においては、各配線のインダクタンスを低減できる反面、電源電極層29、31、33と接地電極層30、32、34とが厚さ方向にて互いに重なりあう対向面積が小さくなり、コンデンサの容量はあまり得られない。
【0027】
次に、投影密集領域TMRの周囲に設けられた周縁領域TSRについて説明する。周縁領域TSRにおいては、展開部9にハンダバンプ3から展開された配線が形成されており、特に、信号バンプ3Sから延びて形成された信号配線19が集中的に配置されている。内蔵コンデンサ13部分においては、信号配線19は、電源電極層29、31、33に設けられた第3貫通孔29S、31S、33S内を貫通し、さらに接地電極層30、32、34に設けられた第4貫通孔30S、32S、34S内を貫通し、いずれの電極層とも絶縁されつつ、信号パッド5Sと接続されている。
【0028】
信号配線19は、相互の間隔が1mm〜1.25mm程度に設定されており、第3貫通孔29S、31S、33S、第4貫通孔30S、32S、34Sも同じく1mm〜1.25mm程度の間隔で設けられている。このように投影密集領域TMRよりも貫通孔の間隔が広くなっているため、電源電極層29、31、33および接地電極層30、32、34の面積が大きくなり、コンデンサの容量を大きくすることができる。
【0029】
また、図2に示したように、第3貫通孔29S、31S、33S、第4貫通孔30S、32S、34Sは、同径で互いに厚さ方向に形成した位置に形成されている。したがって、電源電極層29、31、33および接地電極層30、32、34が互いに対向する面積が大きくなり、コンデンサの容量をより効果的に大きくすることができる。
【0030】
さらに、信号配線19は、その周囲を電源電極層29、31、33および接地電極層30、32、34に包囲されているため、シールド効果により、互いのクロストークノイズが防止される。
【0031】
以上説明した通り、本実施形態の配線基板1によれば、投影密集領域においては、コンデンサの容量をある程度犠牲にしながらも、インダクタンスの小さい電源配線15および接地配線17と各電極層とを接続し、周縁領域SRにおいては、信号配線をシールドしつつ、大容量のコンデンサを得ることができるため、内蔵コンデンサ13全体としてみれば、大容量で、かつ、低インダクタンスの接続配線により接続されたコンデンサとすることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る配線基板を示す図であり、(a)は平面図であり、(b)は側面図である。
【図2】本発明の実施形態に係る配線基板の部分拡大断面図である。
【符号の説明】
1 配線基板
3 ハンダバンプ(接続端子)
3P 電源バンプ(第1接続端子)
3G 接地バンプ(第2接続端子)
3S 信号バンプ(第3接続端子)
5 接続パッド(外部接続端子)
5P 電源パッド(第1外部接続端子)
5G 接地パッド(第2外部接続端子)
5S 信号パッド(第3外部接続端子)
9 展開部
13 内蔵コンデンサ
15 電源配線(第1接続配線)
17 接地配線(第2接続配線)
19 信号配線(第3接続配線)
29、31、33 電源電極層(第1導電層)
30、32、34 接地電極層(第2電極層)
29K、31K、33K 第1貫通孔
30K、32K、34K 第2貫通孔
29S、31S、33S 第3貫通孔
30S、32S、34S 第4貫通孔
76〜80 高誘電体層
Claims (2)
- 主面と裏面とを有する配線基板であって、
上記主面に形成され、ICチップの端子と接続するための多数の接続端子であって、多数の第1接続端子および第2接続端子を含み、
上記第1接続端子および第2接続端子の少なくとも一部は、上記第1接続端子と第2接続端子とが密集する密集領域をなして配置された接続端子と、
上記裏面に形成された第1外部接続端子および第2外部接続端子からなる外部接続端子と、
上記配線基板の内部に、高誘電体層を介して上記密集領域を厚さ方向に投影した投影密集領域およびその周縁領域に積層され、
コンデンサの電極を構成する複数の略平板状の導体層であって、
第1貫通孔を有し、電源電位に接続される第1導体層と、
第2貫通孔を有し、接地電位に接続される第2導体層と、
上記第1接続端子と上記第1導体層と上記第1外部接続端子とを接続し、上記第2貫通孔内に位置し、第2導体層と絶縁する第1接続配線と、
上記第2接続端子と上記第2導体層と上記第2外部接続端子とを接続し、上記第1貫通孔内に位置し、第1導体層と絶縁する第2接続配線と、からなり、
上記第1貫通孔および第2貫通孔は、それぞれ第1導体層および第2導体層のうち、上記投影密集領域内に集中的に形成され、
前記接続端子は、第3接続端子を含み、
前記外部接続端子は、第3接続端子を含み、
前記第1導体層に形成された第3貫通孔と、
前記第2導体層に形成された第4貫通孔と、
上記第3貫通孔内および第4貫通孔内に位置し、第1導体層と第2導体層のいずれとも絶縁されつつ、上記第3接続端子と上記第3外部接続端子とを接続し、信号伝達用に用いられる第3接続配線と、を備え、
上記第3貫通孔および第4貫通孔は、それぞれ第1導体層および第2導体層のうち、上記密集領域を厚さ方向に投影した投影密集領域の外側の周縁領域内に集中的に形成されており、
第3貫通孔同士の間隔および第4貫通孔同士の間隔は、いずれも第1貫通孔同士の間隔および第2貫通孔同士の間隔よりも大きい
ことを特徴とする配線基板。 - 前記第4貫通孔は、第3貫通孔を厚み方向に投影した位置に形成されてなることを特徴とする請求項1に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092258A JP3554885B2 (ja) | 2000-03-29 | 2000-03-29 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092258A JP3554885B2 (ja) | 2000-03-29 | 2000-03-29 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284483A JP2001284483A (ja) | 2001-10-12 |
JP3554885B2 true JP3554885B2 (ja) | 2004-08-18 |
Family
ID=18607619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000092258A Expired - Fee Related JP3554885B2 (ja) | 2000-03-29 | 2000-03-29 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3554885B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006513A (ja) | 2002-05-31 | 2004-01-08 | Nec Corp | 半導体集積回路、プリント配線基板及び電子機器 |
US9370103B2 (en) * | 2013-09-06 | 2016-06-14 | Qualcomm Incorported | Low package parasitic inductance using a thru-substrate interposer |
-
2000
- 2000-03-29 JP JP2000092258A patent/JP3554885B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284483A (ja) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101384082B1 (ko) | 캐패시터 내장 배선기판 및 부품 내장 배선기판 | |
KR100996898B1 (ko) | 반도체 패키지, 그 제조 방법 및 반도체 장치 | |
US6483714B1 (en) | Multilayered wiring board | |
JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
JP2003110084A (ja) | 半導体装置 | |
JP3562568B2 (ja) | 多層配線基板 | |
GB2437465A (en) | Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board | |
JP3554886B2 (ja) | 配線基板 | |
TWI677065B (zh) | 電子裝置及電路基板 | |
US7791896B1 (en) | Providing an embedded capacitor in a circuit board | |
JP2004095614A (ja) | 多層基板及び半導体装置 | |
JP2001203292A (ja) | 半導体装置 | |
US10021791B2 (en) | Multilayer wiring substrate | |
KR101555403B1 (ko) | 배선기판 | |
TW200531611A (en) | Method and apparatus for increasing routing density for a circuit board | |
JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
US7394026B2 (en) | Multilayer wiring board | |
JP3554885B2 (ja) | 配線基板 | |
JP3540709B2 (ja) | 配線基板 | |
JP2001291799A (ja) | 配線基板 | |
JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
JP2002204077A (ja) | 配線基板、配線基板本体、及びチップコンデンサ | |
KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JP3859225B2 (ja) | 配線基板 | |
JP5171664B2 (ja) | 配線基板及び積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |