JP4041253B2 - 集積回路素子搭載用基板および集積回路装置 - Google Patents
集積回路素子搭載用基板および集積回路装置 Download PDFInfo
- Publication number
- JP4041253B2 JP4041253B2 JP32935999A JP32935999A JP4041253B2 JP 4041253 B2 JP4041253 B2 JP 4041253B2 JP 32935999 A JP32935999 A JP 32935999A JP 32935999 A JP32935999 A JP 32935999A JP 4041253 B2 JP4041253 B2 JP 4041253B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit element
- terminal
- terminals
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【発明の属する技術分野】
本発明はコンピュータ等の情報処理装置に使用される集積回路装置用の集積回路素子搭載用基板およびそれに集積回路素子を実装して成る集積回路装置に関し、より詳細には、搭載される集積回路素子へ電源および接地電位を供給する端子を、端子およびその端子に接続される配線導体のインダクタンスが小さくなるように配置して、集積回路素子を容易かつ安定に高速動作させることができる集積回路素子搭載用基板および集積回路装置に関するものである。
【０００２】
【従来の技術】
従来より、半導体集積回路素子を高速でかつ安定して動作させる目的で、集積回路素子への電源供給および電源ノイズ抑制のために、いわゆるデカップリングコンデンサを半導体集積回路素子の近傍に配置して電源のインピーダンスを低減することにより、集積回路素子に対する電源電位および接地（グランド）電位を安定させることが検討されている。
【０００３】
同時に、電源および接地電位を供給する端子のインダクタンスを低減して電源インピーダンスを低下させるために、電源端子と接地端子とを交互に配置することにより相互インダクタンスを低減することも行なわれている。
【０００４】
例えば、集積回路装置を構成する集積回路素子収納用パッケージに集積回路素子を実装する目的で形成された凹部であるキャビティ部の底面に、集積回路素子の裏面側を金−シリコン等の合金ろう材で接合し、この集積回路素子の表面側の外周に設けられた信号および電源接続用の端子電極と、パッケージのキャビティ部の外周近傍に設けられ、パッケージ内部あるいは表面に形成された配線導体と電気的に接続された端子パッドとを、金やアルミニウム等から成る細線によってワイヤボンディング接続する場合であれば、電源と接地とが対になるようにして、信号用端子と電源・接地の対端子とを交互に配置することが行なわれてきた。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年、集積回路素子の動作がさらに高速になってきたことから、集積回路素子を集積回路素子収納用パッケージに搭載してワイヤボンディング接続した場合には、その金属細線のインダクタンスの影響が無視できなくなり、デカップリングコンデンサによる電源インピーダンスの低減だけでは電源および接地の電位を安定して供給することが困難になるという問題点が生じることとなった。
【０００６】
そこで、ワイヤボンディング接続に代わって、集積回路素子の端子電極上に半田ボール等の導体バンプを形成し、これを用いて集積回路素子収納用パッケージや集積回路搭載用の配線基板上の接続端子に直接搭載して接続する、いわゆるフリップチップ接続法が考案された。
【０００７】
このような集積回路素子は、従来の集積回路素子においては集積回路素子の外周部より信号・電源および接地電位を供給していたが、集積回路素子の大型化や微細配線化による配線の抵抗およびインダクタンスの増大によって集積回路素子の中央部に配置している論理回路へ電源・接地電位を安定して供給することが困難になるという問題点があったため、集積回路素子の中央部に配置された論理回路部にできる限り短い距離で電源および接地電位を供給するため、一般に信号用の端子電極をその表面の外周部に、電源および接地用の端子電極をその内側の中央部に略格子状に配置することが行なわれている。そのため、この集積回路素子をフリップチップ実装する場合は、例えば図４および図５に要部平面図で示すように、配線基板の集積回路素子搭載部において電源および接地電位供給用の端子を格子位置に配置することとなる。
【０００８】
図４および図５において、21は多層配線基板等の集積回路素子搭載用基板、22はその集積回路素子搭載部に形成され、内部の接地配線層と電気的に接続された接地端子（図中にＧの記号で示す）、23は同じく集積回路素子搭載部に形成され、内部の電源配線層と電気的に接続された電源端子（図中にＰの記号で示す）である。これら接地端子22および電源端子23には、それぞれ集積回路素子搭載用基板21内に形成された接地配線層および電源配線層（図示せず）が、それぞれビア導体等の貫通導体を介して電気的に接続されている。なお、これら格子状に配置された接地端子22および電源端子23の周囲には通常は信号端子が配置されるが、ここでは図示していない。また、ｄ’は円形に形成された各端子の直径、ｐ’は各端子の配置間隔（ピッチ）を表している。
【０００９】
ここで、図４においては、格子状に配置した端子の各列内および隣接する各列間で接地端子22および電源端子23を交互に配置した例を示しており、図５においては、格子状に配置した端子の各列内はすべて接地端子22または電源端子23とし、隣接する各列間で接地端子22および電源端子23を交互に配置した例を示している。
【００１０】
しかしながら、これら図４および図５に示すような端子配置の構成においても、これに搭載され接続される集積回路素子をさらに高速で動作させる場合には、動作電圧の低減とともに動作信号の最大周波数の増大を必要とすることから、接地端子22および電源端子23の配列に起因する相互インダクタンスの影響が無視できないものとなるために、集積回路素子への電源および接地電位の安定した供給が困難となるという問題点があった。
【００１１】
一方、このような構成で接地および電源端子22・23が配置された集積回路素子搭載用基板21においては、その内部の接地配線層および電源配線層について、接地および電源電位の安定化を図るために接地配線層および電源配線層を広面積のいわゆるべた面とすることにより接地端子22および電源端子23に各電位を供給するための配線導体層の抵抗を低くし、かつ、接地配線層および電源配線層を絶縁層を挟んで交互に積層してこれらの層間に容量成分を持たせることにより、接地および電源のインピーダンスを低下させて安定して各電位が供給される構造をとっていた。
【００１２】
しかしながら、近年の集積回路素子の端子電極数の増大および端子電極配置の高密度化により、集積回路素子がフリップチップ実装される集積回路素子搭載用基板21においては、従来、接地配線層および電源配線層を十分な面積のべた面として形成することが困難となってこれらにより形成されていた容量成分を十分に確保することができなくなってしまうという問題点があった。
【００１３】
この状態を説明するための例を図６に要部平面図で示す。図６は多層配線基板21の内部において集積回路素子搭載部の下方に位置する絶縁層上に形成された接地配線層等の配置構成を示すものである。同図において、24は絶縁層上に広面積で形成された接地配線層、25はこの接地配線層24と多層配線基板21の集積回路素子搭載部の接地端子22および他の絶縁層や外部の接地配線とを電気的に接続するための接地貫通導体、26は接地配線層24を貫通して集積回路素子搭載部の電源端子23と他の絶縁層や外部の電源配線とを電気的に接続するための電源貫通導体、27は接地配線層24と電源貫通導体26とを絶縁するためのクリアランスである。
【００１４】
このように、多層配線基板の集積回路素子搭載部において集積回路素子の端子電極数の増大および端子電極配置の高密度化により、接地端子22および電源端子23が配置された端子部はそのほとんどの部分が端子により占められるという状況になり、これに対応して内部の接地配線層24においては、図６に示すように、電源端子23に接続される電源貫通導体26が接地配線層24を貫通するためにクリアランス27を設けることが必要なことから、このクリアランス27により接地配線層24は容量成分を得るためのベタ面としては不十分な状態になってしまっていた。
【００１５】
また同様に、多層配線基板21内部の電源配線層においても、接地端子22に接続される接地貫通導体25を貫通させるために所定のクリアランスが必要であり、このクリアランスによりベタ面としては不十分な状態になってしまっていた。このため、各配線層の導体抵抗および各貫通導体のインダクタンスが大きくなり、集積回路素子への電源およびグランドの電位を安定して供給することが困難になってしまうという問題点があった。
【００１６】
本発明は上記従来の問題点に鑑み案出されたものであり、その目的は、接地電極および電源電極が高密度で配置された高速で動作する集積回路素子に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができる集積回路素子搭載用基板を提供することにある。
【００１７】
また本発明の他の目的は、低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができる集積回路素子搭載用基板に接地電極および電源電極が高密度で配置された高速で動作する集積回路素子を搭載して成る、高速で安定して動作させることができる集積回路装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、上記従来技術の問題点に対して種々の検討を行なった結果、集積回路素子を配線基板上にフリップチップ接続により搭載実装する場合に、素子搭載部における接地および電源の供給端子の配置について、第１列の端子の配列では電源端子と接地端子とが交互に配置され、次列では電源端子と接地端子とが交互に配置されるとともに、第１列の端子の配列に対しその端子が中間に位置する配置にあり、第３列では電源端子と接地端子との配列が第１列の配列と同じとして、隣接する端子同士の間隔が最小となるように配置したことを特徴とする構成とすることにより、電源および接地電位の供給を低抵抗および低インダクタンスで安定して行なえることを見出した。
【００１９】
本発明の集積回路素子搭載用基板は、絶縁基体の上面に集積回路素子の搭載部を有し、内部に接地配線層、電源配線層および信号配線層が形成されるとともに、これら各配線層とそれぞれ電気的に接続された接地端子、電源端子および信号端子が前記搭載部に配列形成されて成り、これら各端子に前記搭載部に搭載される前記集積回路素子の下面の接地電極、電源電極および信号電極がそれぞれ電気的に接続される集積回路素子搭載用基板において、前記信号端子は前記集積回路素子の周辺領域に配置されており、前記接地端子および前記電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置するとともに、奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置することで、列を横方向にみたときに両端子ごとに２列ずつ千鳥格子状に配置させることを特徴とするものである。
【００２０】
また、本発明の集積回路装置は、上記構成の集積回路素子搭載用基板の前記搭載部に、下面に前記接地端子、電源端子および信号端子にそれぞれ対応する前記接地電極、電源電極および信号電極を有する前記集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことを特徴とするものである。
【００２１】
本発明の集積回路素子搭載用基板によれば、集積回路素子の各電極と電気的に接続される各端子が、信号端子は集積回路素子の周辺領域に配置されており、接地端子および電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置されていることから、例えば、ある接地端子を見た場合にその周りに６個の端子が配置され、そのうちの４個を電源端子とすることができるので、従来の格子状に周りに８個の端子が配置される構成に比べて、接地配線層に接続された接地端子と電源配線層に接続された電源端子との相互インダクタンスを最小にすることができる。
【００２２】
また、本発明の集積回路素子搭載用基板によれば、上記のような接地端子および電源端子の配置によりこれら端子が２列づついわゆる千鳥格子状に配置されることとなるため、この接地端子および電源端子にそれぞれ接続される接地配線層および電源配線層はそれぞれ端子配列の２列分の線幅に対応させて十分な広面積で形成することができ、接地配線層および電源配線層を低抵抗なものとすることができるとともに、この接地配線層と電源配線層とを対向させて得られる容量成分も十分な大きさで持たせることができるものとなり、これにより接地配線および電源配線を低抵抗かつ低インダクタンスなものとすることができる。
【００２３】
この結果、本発明の集積回路素子搭載用基板によれば、高速で動作する集積回路素子を安定して動作させるための素子への接地・電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができるものとなる。
【００２４】
また、本発明の集積回路装置によれば、上記構成の集積回路素子搭載用基板の搭載部に、接地端子、電源端子および信号端子にそれぞれ対応する接地電極、電源電極および信号電極を下面に有する集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことから、集積回路素子に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができ、高速で安定して動作させることができるものとなる。
【００２５】
【発明の実施の形態】
次に、本発明の集積回路素子搭載用基板および集積回路装置について添付図面に基づき詳細に説明する。
【００２６】
図１は本発明の集積回路素子搭載用基板およびそれを用いた集積回路装置の実施の形態の一例を示す断面図である。
【００２７】
同図において、１は集積回路素子搭載用基板であり、２は絶縁基体、２ａは絶縁基体２上面に形成された集積回路素子の搭載部、３は絶縁基体２の内部に形成された接地配線層、４は電源配線層、５は信号配線層であり、６は接地配線層３と電気的に接続されて搭載部２ａに形成された接地端子、７は同じく電源配線層４と電気的に接続された電源端子、８は同じく信号配線層５と電気的に接続された信号端子である。なお、各配線層３〜５および各端子６〜８については代表的なもの以外は図示を省略してある。
【００２８】
９は集積回路素子であり、その下面には集積回路素子搭載用基板１の各端子６〜８にそれぞれ対応する接地電極・電源電極および信号電極（図示せず）を有している。10は集積回路素子搭載用基板１の各端子と集積回路素子９の各電極とを電気的に接続する導体バンプ、例えば半田バンプである。
【００２９】
そして、集積回路素子９が搭載部２ａ上に搭載され、集積回路素子９の接地電極と接地端子６、電源電極と電源端子７、信号電極と信号端子８がそれぞれ導体バンプ10を介して電気的に接続されることにより、本発明の集積回路装置11が構成されている。
【００３０】
なお、12は外部電気回路基板であり、本発明の集積回路装置11を搭載実装し、外部電気回路基板12の上面に形成された接続用導体13に導電性接続部材14を介して接続することによって、集積回路素子９の各電極が各端子６〜８・各配線層３〜５を介して外部電気回路基板12と電気的に接続されることとなる。
【００３１】
また図２は、本発明の集積回路素子搭載用基板１の搭載部２ａにおける接地端子６および電源端子７の配置の例を示す、図４および図５と同様の要部平面図である。
【００３２】
図２において、２は集積回路素子搭載用基板１の絶縁基体、６はその集積回路素子搭載部２ａに形成された接地端子（図中にＧの記号で示す）、７は同じく集積回路素子搭載部２ａに形成された電源端子（図中にＰの記号で示す）である。
【００３３】
これら接地端子６および電源端子７は、それぞれ絶縁基体２内に形成された接地配線層３および電源配線層４（図示せず）に、それぞれビア導体等の貫通導体を介して電気的に接続されている。なお、これら接地端子６および電源端子７の周囲である搭載部２ａの周辺領域には信号端子８が配置されるが、ここでは図示していない。また、ｄは円形に形成された各端子の直径、ｐは各端子の列内における配置間隔（ピッチ）、ｑは各端子の各列間で隣接する端子同士の配置間隔を表している。
【００３４】
図２に示す例においては、接地端子６および電源端子７の配置を、図中の縦の列を左側から１列目・２列目・３列目・・・と見たときに、各列において接地端子６および電源端子７を交互に略等間隔ｐで５個ずつ並べた列を５列、各列を略平行に、かつ奇数番目の１列目・３列目・５列目の列同士および偶数番目の２列目・４列目の列同士における接地端子６および電源端子７の順番を同じにして配置するとともに、隣接する列の端子同士、すなわち１列目と２列目・２列目と３列目・３列目と４列目および４列目と５列目の端子同士を列方向に端子間の間隔ｐの略半分ずらせて配置したものとしている。そして、各列間の間隔を、例えば各端子の列内における配置間隔ｐと各端子の各列間で隣接する端子同士の配置間隔ｑとが略等しくなるように設定すれば、従来の端子配置と同程度の端子間距離を確保して各端子同士およびそれに接続された各貫通導体同士の相互インダクタンスを抑えつつ、各端子をより高密度に配置することができる。
【００３５】
このように接地端子６および電源端子７を配置することにより、図４および図５に示したような従来の格子状の配置に比べて、各端子の回りを囲む相手方の端子、すなわち接地端子６の回りを囲む電源端子７、ならびに電源端子７の回りを囲む接地端子６の数を多くすることができるので、その相互作用によって、各端子および各貫通導体の自己インダクタンスを下げることが可能となる。
【００３６】
このように、本発明の集積回路素子搭載用基板１によれば、集積回路素子搭載部２ａの周辺領域に配置された信号端子８の内側領域に、接地端子６および電源端子７を、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置したことから、集積回路素子搭載用基板１の接地配線および電源配線のインダクタンスをより小さくすることができる。
【００３７】
次に、このような端子配置の本発明の集積回路素子搭載用基板１の絶縁基板２内部における集積回路素子搭載部２ａの下方に位置する絶縁層上に形成された接地配線層３等の配置構成の例を、図６と同様の要部平面図で図３に示す。同図において、３は絶縁層上に広面積で形成された接地配線層、３’はこの接地配線層３と集積回路素子搭載用基板１の集積回路素子搭載部２ａの接地端子６および他の絶縁層や外部の接地配線とを電気的に接続するための接地貫通導体、４’は接地配線層３を貫通して集積回路素子搭載部２ａの電源端子７と他の絶縁層や外部の電源配線とを電気的に接続するための電源貫通導体、15は接地配線層３と電源貫通導体４’とを絶縁するためのクリアランスである。
【００３８】
本発明の集積回路素子搭載用基板１によれば、図２に示す例から分かるように、接地端子６および電源端子７がその配置を横方向に見たときに２列ずついわゆる千鳥格子状に配置されることとなるため、その下方に形成される接地配線層３は、その２列分の線幅を有する広面積のものとして形成することができることとなる。また、別の絶縁層上に形成される電源配線層４についても、同じく、同様の２列分の線幅を有する広面積のものとして形成することができることとなる。
【００３９】
これにより、接地配線層および電源配線層を低抵抗なものとすることができるとともに、この接地配線層と電源配線層とを対向させて得られる容量成分も十分な大きさで持たせることができるものとなり、これにより接地配線および電源配線を低抵抗かつ低インダクタンスなものとすることができる。
【００４０】
従って、このような本発明の集積回路素子搭載用基板１を用いる本発明の集積回路装置11によれば集積回路素子９に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができ、この結果、高速で動作する集積回路素子９を安定して動作させるための素子への電源供給および電源のノイズ抑制を極めて効果的に安定して行なうことができるため、集積回路素子９を高速で安定して動作させることができるものとなる。
【００４１】
例えば、図４に示す従来の端子配置について、厚みが１ｍｍのアルミナセラミック多層配線基板において、導体配線にタングステンを用い、その基板を貫通するビア導体について接地端子22および電源端子23の直径ｄ’および配置間隔ｐ’とそれに対する接地端子22の相互インダクタンスを考慮したビア導体１本当たりのインダクタンスＬを調べたところ、
となり、図５に示す従来の端子配置については、同様にｄ’・ｐ’・Ｌは、
となったのに対して、図２に示す本発明の集積回路素子搭載用基板１における端子配置によれば、同様に接地端子６および電源端子７の直径ｄおよび配置間隔ｐ・ｑ（ｐ＝ｑとした）とそれに対するインダクタンスＬは、
となり、同じ直径・同じ配置間隔でより高密度に端子を配置しながら、インダクタンスを低減できることが確認できた。
【００４２】
なお、以上の例では隣接する列の端子同士を列方向にずらせるのに際し、奇数番目の列と偶数番目の列とを交互に互い違いとなるようにずらせているが、各列をずらせるのはこのようなずらせ方に限られず、集積回路素子９の電極配置の仕様等に応じて適宜選択すればよい。
【００４３】
本発明の集積回路素子搭載用基板１において、絶縁基体２は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・ガラスセラミックス等のセラミック材料、もしくはエポキシ樹脂・ＢＴ（ビス−トリアジン）レジン・ポリイミド・ベンゾシクロブテン・ポリノルボルネン・フッ素樹脂等の高分子絶縁材料、あるいはセラミック材料から成る無機絶縁物粉末を熱硬化性の高分子絶縁材料で結合して成る複合絶縁材料等から成る、例えば略四角形状の平板状のものである。
【００４４】
また、セラミック材料からなる絶縁基体２の上面に高分子絶縁材料から成る層間絶縁層と配線導体とを積層した多層配線部を形成したものであってもよい。
【００４５】
信号配線層３・電源配線層４・信号配線層５および接地貫通導体３’・電源貫通導体４’・信号貫通導体から成る各配線は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等からなる電気配線用導電体であり、絶縁基体２上面から例えば絶縁基体２下面にかけて、厚膜印刷法等によって金属粉末メタライズ等により複数が被着形成されている。
【００４６】
また、接地端子６・電源端子７・信号端子８は、絶縁基体２に各配線層３〜５と同様の材料・方法により形成されている。これら各端子６〜８は、それぞれ端子パッドとして絶縁基体２上面の搭載部２ａに被着形成してもよく、接地貫通導体３’・電源貫通導体４’および信号貫通導体の端面を搭載部２ａに露出させて、その端面をそれぞれの端子としてもよい。
【００４７】
絶縁基体２は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当なバインダ・溶剤・可塑剤・分散剤等を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法を採用してシート状となすことにより複数枚のセラミックグリーンシートを得て、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに各配線層３〜５および各端子６〜８となる金属ペーストを印刷・充填し、最後にこのセラミックグリーンシートを上下積層するとともに約1600℃の温度で焼成することによって作製される。
【００４８】
なお、各配線層３〜５および各端子６〜８を形成するための金属ペーストは、例えばこれらがタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤・可塑剤等を添加混合してペースト状としたものが用いられ、セラミックグリーンシートへの被着形成や充填はスクリーン印刷法等を採用することによって行なわれる。
【００４９】
そして、絶縁基体２上面の搭載部２ａには集積回路素子９が半田または金−錫合金・金・導電性樹脂・ＡＣＦ等の導体バンプ10を介して搭載実装されて各電極と各端子６〜８とが電気的に接続される。
【００５０】
このようにして本発明の集積回路装置11が完成することになるが、絶縁基体２の上面には、集積回路素子９と搭載部２ａとの間にいわゆるアンダーフィル樹脂を充填してもよく、さらに集積回路素子９およびその周辺の絶縁基体２の上面を被覆するようにして樹脂製被覆剤を被着してもよく、あるいは集積回路素子９を覆うようにして絶縁基体２の上面に蓋体を接合してもよい。
【００５１】
そして、この本発明の集積回路装置11は、絶縁基体２の下面に導出した各配線と外部電気回路基板12の接続用導体13とを導電性接続部材14を介して接続することによって、外部電気回路基板12上に実装されるのと同時に集積回路素子９の各電極が外部電気回路に接続されることになる。
【００５２】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改良・変更を施すことは何ら差し支えない。
【００５３】
例えば、絶縁基体２の下面において外部電気回路基板12と接続される各配線の導出部、いわゆる２次実装側の配置を搭載部２ａにおける各端子６〜８の配置と同じとすることによって、集積回路素子搭載用基板１における各端子６〜８および各配線のインダクタンスをさらに低減することができる。
【００５４】
【発明の効果】
以上詳述した通り、本発明の集積回路素子搭載用基板によれば、集積回路素子の各電極と電気的に接続される各端子が、信号端子は集積回路素子の周辺領域に配置されており、接地端子および電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置されていることから、従来の格子状に端子が配置される構成に比べて、より端子の配置をより高密度化しつつ、接地配線層に接続された接地端子と電源配線層に接続された電源端子との相互インダクタンスを最小にすることができた。
【００５５】
また、本発明の集積回路素子搭載用基板によれば、上記のような接地端子および電源端子の配置によりこれら端子が２列づついわゆる千鳥格子状に配置されることとなるため、この接地端子および電源端子にそれぞれ接続される接地配線層および電源配線層はそれぞれ端子配列の２列分の線幅に対応させて十分な広面積で形成することができ、接地配線層および電源配線層を低抵抗なものとすることができるとともに、この接地配線層と電源配線層とを対向させて得られる容量成分も十分な大きさで持たせることができるものとなり、これにより接地配線および電源配線を低抵抗かつ低インダクタンスなものとすることができた。
【００５６】
この結果、本発明の集積回路素子搭載用基板によれば、高速で動作する集積回路素子を安定して動作させるための素子への接地・電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができた。
【００５７】
また、本発明の集積回路装置によれば、上記構成の集積回路素子搭載用基板の搭載部に、接地端子、電源端子および信号端子にそれぞれ対応する接地電極、電源電極および信号電極を下面に有する集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことから、集積回路素子に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができ、高速で安定して動作させることができた。
【図面の簡単な説明】
【図１】本発明の集積回路素子搭載用基板およびそれを用いた集積回路装置の実施の形態の一例を示す断面図である。
【図２】本発明の集積回路素子搭載用基板における接地端子および電源端子の配置の例を示す要部平面図である。
【図３】本発明の集積回路素子搭載用基板の絶縁基板内部における集積回路素子搭載部の下方に位置する絶縁層上に形成された接地配線層等の配置構成の例を示す要部平面図である。
【図４】従来の集積回路素子搭載用基板における接地端子および電源端子の配置の例を示す要部平面図である。
【図５】従来の集積回路素子搭載用基板における接地端子および電源端子の配置の他の例を示す要部平面図である。
【図６】従来の集積回路素子搭載用基板の絶縁基板内部における集積回路素子搭載部の下方に位置する絶縁層上に形成された接地配線層等の配置構成の例を示す要部平面図である。
【符号の説明】
１・・・・集積回路素子搭載用基板
２・・・・絶縁基体
２ａ・・・集積回路素子の搭載部
３・・・・接地配線層
４・・・・電源配線層
５・・・・信号配線層
６・・・・接地端子
７・・・・電源端子
８・・・・信号端子
９・・・・集積回路素子
【発明の属する技術分野】
本発明はコンピュータ等の情報処理装置に使用される集積回路装置用の集積回路素子搭載用基板およびそれに集積回路素子を実装して成る集積回路装置に関し、より詳細には、搭載される集積回路素子へ電源および接地電位を供給する端子を、端子およびその端子に接続される配線導体のインダクタンスが小さくなるように配置して、集積回路素子を容易かつ安定に高速動作させることができる集積回路素子搭載用基板および集積回路装置に関するものである。
【０００２】
【従来の技術】
従来より、半導体集積回路素子を高速でかつ安定して動作させる目的で、集積回路素子への電源供給および電源ノイズ抑制のために、いわゆるデカップリングコンデンサを半導体集積回路素子の近傍に配置して電源のインピーダンスを低減することにより、集積回路素子に対する電源電位および接地（グランド）電位を安定させることが検討されている。
【０００３】
同時に、電源および接地電位を供給する端子のインダクタンスを低減して電源インピーダンスを低下させるために、電源端子と接地端子とを交互に配置することにより相互インダクタンスを低減することも行なわれている。
【０００４】
例えば、集積回路装置を構成する集積回路素子収納用パッケージに集積回路素子を実装する目的で形成された凹部であるキャビティ部の底面に、集積回路素子の裏面側を金−シリコン等の合金ろう材で接合し、この集積回路素子の表面側の外周に設けられた信号および電源接続用の端子電極と、パッケージのキャビティ部の外周近傍に設けられ、パッケージ内部あるいは表面に形成された配線導体と電気的に接続された端子パッドとを、金やアルミニウム等から成る細線によってワイヤボンディング接続する場合であれば、電源と接地とが対になるようにして、信号用端子と電源・接地の対端子とを交互に配置することが行なわれてきた。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年、集積回路素子の動作がさらに高速になってきたことから、集積回路素子を集積回路素子収納用パッケージに搭載してワイヤボンディング接続した場合には、その金属細線のインダクタンスの影響が無視できなくなり、デカップリングコンデンサによる電源インピーダンスの低減だけでは電源および接地の電位を安定して供給することが困難になるという問題点が生じることとなった。
【０００６】
そこで、ワイヤボンディング接続に代わって、集積回路素子の端子電極上に半田ボール等の導体バンプを形成し、これを用いて集積回路素子収納用パッケージや集積回路搭載用の配線基板上の接続端子に直接搭載して接続する、いわゆるフリップチップ接続法が考案された。
【０００７】
このような集積回路素子は、従来の集積回路素子においては集積回路素子の外周部より信号・電源および接地電位を供給していたが、集積回路素子の大型化や微細配線化による配線の抵抗およびインダクタンスの増大によって集積回路素子の中央部に配置している論理回路へ電源・接地電位を安定して供給することが困難になるという問題点があったため、集積回路素子の中央部に配置された論理回路部にできる限り短い距離で電源および接地電位を供給するため、一般に信号用の端子電極をその表面の外周部に、電源および接地用の端子電極をその内側の中央部に略格子状に配置することが行なわれている。そのため、この集積回路素子をフリップチップ実装する場合は、例えば図４および図５に要部平面図で示すように、配線基板の集積回路素子搭載部において電源および接地電位供給用の端子を格子位置に配置することとなる。
【０００８】
図４および図５において、21は多層配線基板等の集積回路素子搭載用基板、22はその集積回路素子搭載部に形成され、内部の接地配線層と電気的に接続された接地端子（図中にＧの記号で示す）、23は同じく集積回路素子搭載部に形成され、内部の電源配線層と電気的に接続された電源端子（図中にＰの記号で示す）である。これら接地端子22および電源端子23には、それぞれ集積回路素子搭載用基板21内に形成された接地配線層および電源配線層（図示せず）が、それぞれビア導体等の貫通導体を介して電気的に接続されている。なお、これら格子状に配置された接地端子22および電源端子23の周囲には通常は信号端子が配置されるが、ここでは図示していない。また、ｄ’は円形に形成された各端子の直径、ｐ’は各端子の配置間隔（ピッチ）を表している。
【０００９】
ここで、図４においては、格子状に配置した端子の各列内および隣接する各列間で接地端子22および電源端子23を交互に配置した例を示しており、図５においては、格子状に配置した端子の各列内はすべて接地端子22または電源端子23とし、隣接する各列間で接地端子22および電源端子23を交互に配置した例を示している。
【００１０】
しかしながら、これら図４および図５に示すような端子配置の構成においても、これに搭載され接続される集積回路素子をさらに高速で動作させる場合には、動作電圧の低減とともに動作信号の最大周波数の増大を必要とすることから、接地端子22および電源端子23の配列に起因する相互インダクタンスの影響が無視できないものとなるために、集積回路素子への電源および接地電位の安定した供給が困難となるという問題点があった。
【００１１】
一方、このような構成で接地および電源端子22・23が配置された集積回路素子搭載用基板21においては、その内部の接地配線層および電源配線層について、接地および電源電位の安定化を図るために接地配線層および電源配線層を広面積のいわゆるべた面とすることにより接地端子22および電源端子23に各電位を供給するための配線導体層の抵抗を低くし、かつ、接地配線層および電源配線層を絶縁層を挟んで交互に積層してこれらの層間に容量成分を持たせることにより、接地および電源のインピーダンスを低下させて安定して各電位が供給される構造をとっていた。
【００１２】
しかしながら、近年の集積回路素子の端子電極数の増大および端子電極配置の高密度化により、集積回路素子がフリップチップ実装される集積回路素子搭載用基板21においては、従来、接地配線層および電源配線層を十分な面積のべた面として形成することが困難となってこれらにより形成されていた容量成分を十分に確保することができなくなってしまうという問題点があった。
【００１３】
この状態を説明するための例を図６に要部平面図で示す。図６は多層配線基板21の内部において集積回路素子搭載部の下方に位置する絶縁層上に形成された接地配線層等の配置構成を示すものである。同図において、24は絶縁層上に広面積で形成された接地配線層、25はこの接地配線層24と多層配線基板21の集積回路素子搭載部の接地端子22および他の絶縁層や外部の接地配線とを電気的に接続するための接地貫通導体、26は接地配線層24を貫通して集積回路素子搭載部の電源端子23と他の絶縁層や外部の電源配線とを電気的に接続するための電源貫通導体、27は接地配線層24と電源貫通導体26とを絶縁するためのクリアランスである。
【００１４】
このように、多層配線基板の集積回路素子搭載部において集積回路素子の端子電極数の増大および端子電極配置の高密度化により、接地端子22および電源端子23が配置された端子部はそのほとんどの部分が端子により占められるという状況になり、これに対応して内部の接地配線層24においては、図６に示すように、電源端子23に接続される電源貫通導体26が接地配線層24を貫通するためにクリアランス27を設けることが必要なことから、このクリアランス27により接地配線層24は容量成分を得るためのベタ面としては不十分な状態になってしまっていた。
【００１５】
また同様に、多層配線基板21内部の電源配線層においても、接地端子22に接続される接地貫通導体25を貫通させるために所定のクリアランスが必要であり、このクリアランスによりベタ面としては不十分な状態になってしまっていた。このため、各配線層の導体抵抗および各貫通導体のインダクタンスが大きくなり、集積回路素子への電源およびグランドの電位を安定して供給することが困難になってしまうという問題点があった。
【００１６】
本発明は上記従来の問題点に鑑み案出されたものであり、その目的は、接地電極および電源電極が高密度で配置された高速で動作する集積回路素子に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができる集積回路素子搭載用基板を提供することにある。
【００１７】
また本発明の他の目的は、低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができる集積回路素子搭載用基板に接地電極および電源電極が高密度で配置された高速で動作する集積回路素子を搭載して成る、高速で安定して動作させることができる集積回路装置を提供することにある。
【００１８】
【課題を解決するための手段】
本発明者は、上記従来技術の問題点に対して種々の検討を行なった結果、集積回路素子を配線基板上にフリップチップ接続により搭載実装する場合に、素子搭載部における接地および電源の供給端子の配置について、第１列の端子の配列では電源端子と接地端子とが交互に配置され、次列では電源端子と接地端子とが交互に配置されるとともに、第１列の端子の配列に対しその端子が中間に位置する配置にあり、第３列では電源端子と接地端子との配列が第１列の配列と同じとして、隣接する端子同士の間隔が最小となるように配置したことを特徴とする構成とすることにより、電源および接地電位の供給を低抵抗および低インダクタンスで安定して行なえることを見出した。
【００１９】
本発明の集積回路素子搭載用基板は、絶縁基体の上面に集積回路素子の搭載部を有し、内部に接地配線層、電源配線層および信号配線層が形成されるとともに、これら各配線層とそれぞれ電気的に接続された接地端子、電源端子および信号端子が前記搭載部に配列形成されて成り、これら各端子に前記搭載部に搭載される前記集積回路素子の下面の接地電極、電源電極および信号電極がそれぞれ電気的に接続される集積回路素子搭載用基板において、前記信号端子は前記集積回路素子の周辺領域に配置されており、前記接地端子および前記電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置するとともに、奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置することで、列を横方向にみたときに両端子ごとに２列ずつ千鳥格子状に配置させることを特徴とするものである。
【００２０】
また、本発明の集積回路装置は、上記構成の集積回路素子搭載用基板の前記搭載部に、下面に前記接地端子、電源端子および信号端子にそれぞれ対応する前記接地電極、電源電極および信号電極を有する前記集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことを特徴とするものである。
【００２１】
本発明の集積回路素子搭載用基板によれば、集積回路素子の各電極と電気的に接続される各端子が、信号端子は集積回路素子の周辺領域に配置されており、接地端子および電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置されていることから、例えば、ある接地端子を見た場合にその周りに６個の端子が配置され、そのうちの４個を電源端子とすることができるので、従来の格子状に周りに８個の端子が配置される構成に比べて、接地配線層に接続された接地端子と電源配線層に接続された電源端子との相互インダクタンスを最小にすることができる。
【００２２】
また、本発明の集積回路素子搭載用基板によれば、上記のような接地端子および電源端子の配置によりこれら端子が２列づついわゆる千鳥格子状に配置されることとなるため、この接地端子および電源端子にそれぞれ接続される接地配線層および電源配線層はそれぞれ端子配列の２列分の線幅に対応させて十分な広面積で形成することができ、接地配線層および電源配線層を低抵抗なものとすることができるとともに、この接地配線層と電源配線層とを対向させて得られる容量成分も十分な大きさで持たせることができるものとなり、これにより接地配線および電源配線を低抵抗かつ低インダクタンスなものとすることができる。
【００２３】
この結果、本発明の集積回路素子搭載用基板によれば、高速で動作する集積回路素子を安定して動作させるための素子への接地・電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができるものとなる。
【００２４】
また、本発明の集積回路装置によれば、上記構成の集積回路素子搭載用基板の搭載部に、接地端子、電源端子および信号端子にそれぞれ対応する接地電極、電源電極および信号電極を下面に有する集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことから、集積回路素子に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができ、高速で安定して動作させることができるものとなる。
【００２５】
【発明の実施の形態】
次に、本発明の集積回路素子搭載用基板および集積回路装置について添付図面に基づき詳細に説明する。
【００２６】
図１は本発明の集積回路素子搭載用基板およびそれを用いた集積回路装置の実施の形態の一例を示す断面図である。
【００２７】
同図において、１は集積回路素子搭載用基板であり、２は絶縁基体、２ａは絶縁基体２上面に形成された集積回路素子の搭載部、３は絶縁基体２の内部に形成された接地配線層、４は電源配線層、５は信号配線層であり、６は接地配線層３と電気的に接続されて搭載部２ａに形成された接地端子、７は同じく電源配線層４と電気的に接続された電源端子、８は同じく信号配線層５と電気的に接続された信号端子である。なお、各配線層３〜５および各端子６〜８については代表的なもの以外は図示を省略してある。
【００２８】
９は集積回路素子であり、その下面には集積回路素子搭載用基板１の各端子６〜８にそれぞれ対応する接地電極・電源電極および信号電極（図示せず）を有している。10は集積回路素子搭載用基板１の各端子と集積回路素子９の各電極とを電気的に接続する導体バンプ、例えば半田バンプである。
【００２９】
そして、集積回路素子９が搭載部２ａ上に搭載され、集積回路素子９の接地電極と接地端子６、電源電極と電源端子７、信号電極と信号端子８がそれぞれ導体バンプ10を介して電気的に接続されることにより、本発明の集積回路装置11が構成されている。
【００３０】
なお、12は外部電気回路基板であり、本発明の集積回路装置11を搭載実装し、外部電気回路基板12の上面に形成された接続用導体13に導電性接続部材14を介して接続することによって、集積回路素子９の各電極が各端子６〜８・各配線層３〜５を介して外部電気回路基板12と電気的に接続されることとなる。
【００３１】
また図２は、本発明の集積回路素子搭載用基板１の搭載部２ａにおける接地端子６および電源端子７の配置の例を示す、図４および図５と同様の要部平面図である。
【００３２】
図２において、２は集積回路素子搭載用基板１の絶縁基体、６はその集積回路素子搭載部２ａに形成された接地端子（図中にＧの記号で示す）、７は同じく集積回路素子搭載部２ａに形成された電源端子（図中にＰの記号で示す）である。
【００３３】
これら接地端子６および電源端子７は、それぞれ絶縁基体２内に形成された接地配線層３および電源配線層４（図示せず）に、それぞれビア導体等の貫通導体を介して電気的に接続されている。なお、これら接地端子６および電源端子７の周囲である搭載部２ａの周辺領域には信号端子８が配置されるが、ここでは図示していない。また、ｄは円形に形成された各端子の直径、ｐは各端子の列内における配置間隔（ピッチ）、ｑは各端子の各列間で隣接する端子同士の配置間隔を表している。
【００３４】
図２に示す例においては、接地端子６および電源端子７の配置を、図中の縦の列を左側から１列目・２列目・３列目・・・と見たときに、各列において接地端子６および電源端子７を交互に略等間隔ｐで５個ずつ並べた列を５列、各列を略平行に、かつ奇数番目の１列目・３列目・５列目の列同士および偶数番目の２列目・４列目の列同士における接地端子６および電源端子７の順番を同じにして配置するとともに、隣接する列の端子同士、すなわち１列目と２列目・２列目と３列目・３列目と４列目および４列目と５列目の端子同士を列方向に端子間の間隔ｐの略半分ずらせて配置したものとしている。そして、各列間の間隔を、例えば各端子の列内における配置間隔ｐと各端子の各列間で隣接する端子同士の配置間隔ｑとが略等しくなるように設定すれば、従来の端子配置と同程度の端子間距離を確保して各端子同士およびそれに接続された各貫通導体同士の相互インダクタンスを抑えつつ、各端子をより高密度に配置することができる。
【００３５】
このように接地端子６および電源端子７を配置することにより、図４および図５に示したような従来の格子状の配置に比べて、各端子の回りを囲む相手方の端子、すなわち接地端子６の回りを囲む電源端子７、ならびに電源端子７の回りを囲む接地端子６の数を多くすることができるので、その相互作用によって、各端子および各貫通導体の自己インダクタンスを下げることが可能となる。
【００３６】
このように、本発明の集積回路素子搭載用基板１によれば、集積回路素子搭載部２ａの周辺領域に配置された信号端子８の内側領域に、接地端子６および電源端子７を、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置したことから、集積回路素子搭載用基板１の接地配線および電源配線のインダクタンスをより小さくすることができる。
【００３７】
次に、このような端子配置の本発明の集積回路素子搭載用基板１の絶縁基板２内部における集積回路素子搭載部２ａの下方に位置する絶縁層上に形成された接地配線層３等の配置構成の例を、図６と同様の要部平面図で図３に示す。同図において、３は絶縁層上に広面積で形成された接地配線層、３’はこの接地配線層３と集積回路素子搭載用基板１の集積回路素子搭載部２ａの接地端子６および他の絶縁層や外部の接地配線とを電気的に接続するための接地貫通導体、４’は接地配線層３を貫通して集積回路素子搭載部２ａの電源端子７と他の絶縁層や外部の電源配線とを電気的に接続するための電源貫通導体、15は接地配線層３と電源貫通導体４’とを絶縁するためのクリアランスである。
【００３８】
本発明の集積回路素子搭載用基板１によれば、図２に示す例から分かるように、接地端子６および電源端子７がその配置を横方向に見たときに２列ずついわゆる千鳥格子状に配置されることとなるため、その下方に形成される接地配線層３は、その２列分の線幅を有する広面積のものとして形成することができることとなる。また、別の絶縁層上に形成される電源配線層４についても、同じく、同様の２列分の線幅を有する広面積のものとして形成することができることとなる。
【００３９】
これにより、接地配線層および電源配線層を低抵抗なものとすることができるとともに、この接地配線層と電源配線層とを対向させて得られる容量成分も十分な大きさで持たせることができるものとなり、これにより接地配線および電源配線を低抵抗かつ低インダクタンスなものとすることができる。
【００４０】
従って、このような本発明の集積回路素子搭載用基板１を用いる本発明の集積回路装置11によれば集積回路素子９に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができ、この結果、高速で動作する集積回路素子９を安定して動作させるための素子への電源供給および電源のノイズ抑制を極めて効果的に安定して行なうことができるため、集積回路素子９を高速で安定して動作させることができるものとなる。
【００４１】
例えば、図４に示す従来の端子配置について、厚みが１ｍｍのアルミナセラミック多層配線基板において、導体配線にタングステンを用い、その基板を貫通するビア導体について接地端子22および電源端子23の直径ｄ’および配置間隔ｐ’とそれに対する接地端子22の相互インダクタンスを考慮したビア導体１本当たりのインダクタンスＬを調べたところ、
【００４２】
なお、以上の例では隣接する列の端子同士を列方向にずらせるのに際し、奇数番目の列と偶数番目の列とを交互に互い違いとなるようにずらせているが、各列をずらせるのはこのようなずらせ方に限られず、集積回路素子９の電極配置の仕様等に応じて適宜選択すればよい。
【００４３】
本発明の集積回路素子搭載用基板１において、絶縁基体２は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・ガラスセラミックス等のセラミック材料、もしくはエポキシ樹脂・ＢＴ（ビス−トリアジン）レジン・ポリイミド・ベンゾシクロブテン・ポリノルボルネン・フッ素樹脂等の高分子絶縁材料、あるいはセラミック材料から成る無機絶縁物粉末を熱硬化性の高分子絶縁材料で結合して成る複合絶縁材料等から成る、例えば略四角形状の平板状のものである。
【００４４】
また、セラミック材料からなる絶縁基体２の上面に高分子絶縁材料から成る層間絶縁層と配線導体とを積層した多層配線部を形成したものであってもよい。
【００４５】
信号配線層３・電源配線層４・信号配線層５および接地貫通導体３’・電源貫通導体４’・信号貫通導体から成る各配線は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等からなる電気配線用導電体であり、絶縁基体２上面から例えば絶縁基体２下面にかけて、厚膜印刷法等によって金属粉末メタライズ等により複数が被着形成されている。
【００４６】
また、接地端子６・電源端子７・信号端子８は、絶縁基体２に各配線層３〜５と同様の材料・方法により形成されている。これら各端子６〜８は、それぞれ端子パッドとして絶縁基体２上面の搭載部２ａに被着形成してもよく、接地貫通導体３’・電源貫通導体４’および信号貫通導体の端面を搭載部２ａに露出させて、その端面をそれぞれの端子としてもよい。
【００４７】
絶縁基体２は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当なバインダ・溶剤・可塑剤・分散剤等を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法を採用してシート状となすことにより複数枚のセラミックグリーンシートを得て、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに各配線層３〜５および各端子６〜８となる金属ペーストを印刷・充填し、最後にこのセラミックグリーンシートを上下積層するとともに約1600℃の温度で焼成することによって作製される。
【００４８】
なお、各配線層３〜５および各端子６〜８を形成するための金属ペーストは、例えばこれらがタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤・可塑剤等を添加混合してペースト状としたものが用いられ、セラミックグリーンシートへの被着形成や充填はスクリーン印刷法等を採用することによって行なわれる。
【００４９】
そして、絶縁基体２上面の搭載部２ａには集積回路素子９が半田または金−錫合金・金・導電性樹脂・ＡＣＦ等の導体バンプ10を介して搭載実装されて各電極と各端子６〜８とが電気的に接続される。
【００５０】
このようにして本発明の集積回路装置11が完成することになるが、絶縁基体２の上面には、集積回路素子９と搭載部２ａとの間にいわゆるアンダーフィル樹脂を充填してもよく、さらに集積回路素子９およびその周辺の絶縁基体２の上面を被覆するようにして樹脂製被覆剤を被着してもよく、あるいは集積回路素子９を覆うようにして絶縁基体２の上面に蓋体を接合してもよい。
【００５１】
そして、この本発明の集積回路装置11は、絶縁基体２の下面に導出した各配線と外部電気回路基板12の接続用導体13とを導電性接続部材14を介して接続することによって、外部電気回路基板12上に実装されるのと同時に集積回路素子９の各電極が外部電気回路に接続されることになる。
【００５２】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改良・変更を施すことは何ら差し支えない。
【００５３】
例えば、絶縁基体２の下面において外部電気回路基板12と接続される各配線の導出部、いわゆる２次実装側の配置を搭載部２ａにおける各端子６〜８の配置と同じとすることによって、集積回路素子搭載用基板１における各端子６〜８および各配線のインダクタンスをさらに低減することができる。
【００５４】
【発明の効果】
以上詳述した通り、本発明の集積回路素子搭載用基板によれば、集積回路素子の各電極と電気的に接続される各端子が、信号端子は集積回路素子の周辺領域に配置されており、接地端子および電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置するとともに、隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置されていることから、従来の格子状に端子が配置される構成に比べて、より端子の配置をより高密度化しつつ、接地配線層に接続された接地端子と電源配線層に接続された電源端子との相互インダクタンスを最小にすることができた。
【００５５】
また、本発明の集積回路素子搭載用基板によれば、上記のような接地端子および電源端子の配置によりこれら端子が２列づついわゆる千鳥格子状に配置されることとなるため、この接地端子および電源端子にそれぞれ接続される接地配線層および電源配線層はそれぞれ端子配列の２列分の線幅に対応させて十分な広面積で形成することができ、接地配線層および電源配線層を低抵抗なものとすることができるとともに、この接地配線層と電源配線層とを対向させて得られる容量成分も十分な大きさで持たせることができるものとなり、これにより接地配線および電源配線を低抵抗かつ低インダクタンスなものとすることができた。
【００５６】
この結果、本発明の集積回路素子搭載用基板によれば、高速で動作する集積回路素子を安定して動作させるための素子への接地・電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができた。
【００５７】
また、本発明の集積回路装置によれば、上記構成の集積回路素子搭載用基板の搭載部に、接地端子、電源端子および信号端子にそれぞれ対応する接地電極、電源電極および信号電極を下面に有する集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことから、集積回路素子に対して低抵抗および低インダクタンスで安定した接地および電源電位の供給を行なうことができ、高速で安定して動作させることができた。
【図面の簡単な説明】
【図１】本発明の集積回路素子搭載用基板およびそれを用いた集積回路装置の実施の形態の一例を示す断面図である。
【図２】本発明の集積回路素子搭載用基板における接地端子および電源端子の配置の例を示す要部平面図である。
【図３】本発明の集積回路素子搭載用基板の絶縁基板内部における集積回路素子搭載部の下方に位置する絶縁層上に形成された接地配線層等の配置構成の例を示す要部平面図である。
【図４】従来の集積回路素子搭載用基板における接地端子および電源端子の配置の例を示す要部平面図である。
【図５】従来の集積回路素子搭載用基板における接地端子および電源端子の配置の他の例を示す要部平面図である。
【図６】従来の集積回路素子搭載用基板の絶縁基板内部における集積回路素子搭載部の下方に位置する絶縁層上に形成された接地配線層等の配置構成の例を示す要部平面図である。
【符号の説明】
１・・・・集積回路素子搭載用基板
２・・・・絶縁基体
２ａ・・・集積回路素子の搭載部
３・・・・接地配線層
４・・・・電源配線層
５・・・・信号配線層
６・・・・接地端子
７・・・・電源端子
８・・・・信号端子
９・・・・集積回路素子
Claims (2)
- 絶縁基体の上面に集積回路素子の搭載部を有し、内部に接地配線層、電源配線層および信号配線層が形成されるとともに、これら各配線層とそれぞれ電気的に接続された接地端子、電源端子および信号端子が前記搭載部に配列形成されて成り、これら各端子に前記搭載部に搭載される前記集積回路素子の下面の接地電極、電源電極および信号電極がそれぞれ電気的に接続される集積回路素子搭載用基板において、
前記信号端子は前記集積回路素子の周辺領域に配置されており、
前記接地端子および前記電源端子は、その内側領域に、両端子を交互に略等間隔で３個以上並べた列を３列以上略平行に、かつ隣接する列の端子同士を列方向に端子間の間隔の略半分ずらせて配置するとともに、奇数番目の列同士および偶数番目の列同士における両端子の順番を同じにして配置することで、列を横方向にみたときに両端子ごとに２列ずつ千鳥格子状に配置させることを特徴とする集積回路素子搭載用基板。 - 請求項１記載の集積回路素子搭載用基板の前記搭載部に、下面に前記接地端子、電源端子および信号端子にそれぞれ対応する前記接地電極、電源電極および信号電極を有する前記集積回路素子を、対応する各端子と各電極とを電気的に接続して搭載したことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32935999A JP4041253B2 (ja) | 1999-11-19 | 1999-11-19 | 集積回路素子搭載用基板および集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32935999A JP4041253B2 (ja) | 1999-11-19 | 1999-11-19 | 集積回路素子搭載用基板および集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001148448A JP2001148448A (ja) | 2001-05-29 |
| JP4041253B2 true JP4041253B2 (ja) | 2008-01-30 |
Family
ID=18220587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32935999A Expired - Fee Related JP4041253B2 (ja) | 1999-11-19 | 1999-11-19 | 集積回路素子搭載用基板および集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4041253B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029581A1 (ja) * | 2003-09-24 | 2005-03-31 | Ibiden Co.,Ltd. | インターポーザ、多層プリント配線板 |
| JP2005347391A (ja) * | 2004-06-01 | 2005-12-15 | Ibiden Co Ltd | プリント配線板 |
| JP5410664B2 (ja) * | 2007-09-04 | 2014-02-05 | 寛治 大塚 | 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造 |
| KR20090118747A (ko) | 2008-05-14 | 2009-11-18 | 삼성전자주식회사 | 관통 전극을 가지는 반도체 칩 패키지 및 인쇄회로기판 |
| JP5014380B2 (ja) * | 2009-05-27 | 2012-08-29 | 京セラ株式会社 | 多層基板および半導体装置 |
| JP2013062296A (ja) | 2011-09-12 | 2013-04-04 | Shinko Electric Ind Co Ltd | 配線基板、及び半導体パッケージ |
| EP2808890A4 (en) * | 2012-01-27 | 2015-08-19 | Panasonic Corp | MULTILAYER PRINTED CIRCUIT BOARD |
| JP6867268B2 (ja) * | 2017-10-13 | 2021-04-28 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7183699B2 (ja) * | 2018-10-29 | 2022-12-06 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
| US10784199B2 (en) * | 2019-02-20 | 2020-09-22 | Micron Technology, Inc. | Component inter-digitated VIAS and leads |
| CN116525586B (zh) * | 2023-07-03 | 2023-10-10 | 南京砺算科技有限公司 | 一种重布线层的线路结构及芯片 |
-
1999
- 1999-11-19 JP JP32935999A patent/JP4041253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001148448A (ja) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624501B2 (en) | Capacitor and semiconductor device | |
| JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
| JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP3554886B2 (ja) | 配線基板 | |
| JP2014232851A (ja) | 電子素子搭載用基板および電子装置 | |
| JP4012652B2 (ja) | 半導体装置 | |
| JP4012655B2 (ja) | 半導体装置 | |
| JP5153364B2 (ja) | 積層型半導体パッケージおよび電子装置 | |
| JP2017152433A (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
| US11784117B2 (en) | Wiring board, electronic device, and electronic module | |
| JP2001291799A (ja) | 配線基板 | |
| JP3911466B2 (ja) | 電子部品搭載基板および電子部品搭載構造体 | |
| JP2017063093A (ja) | 配線基板、電子装置および電子モジュール | |
| JP3792472B2 (ja) | 多層配線基板 | |
| JP4373841B2 (ja) | 配線基板 | |
| JP3847190B2 (ja) | 配線基板 | |
| JP4392422B2 (ja) | 半導体装置 | |
| JP3466398B2 (ja) | 配線基板とその製造方法 | |
| JP3554885B2 (ja) | 配線基板 | |
| JP2007027788A (ja) | 半導体装置 | |
| JP3878878B2 (ja) | 配線基板 | |
| JP3822129B2 (ja) | 配線基板 | |
| JP2004281470A (ja) | 配線基板 | |
| JP2005136235A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |