JP4012652B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4012652B2 JP4012652B2 JP20818399A JP20818399A JP4012652B2 JP 4012652 B2 JP4012652 B2 JP 4012652B2 JP 20818399 A JP20818399 A JP 20818399A JP 20818399 A JP20818399 A JP 20818399A JP 4012652 B2 JP4012652 B2 JP 4012652B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- circuit element
- capacitor
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はコンピュータ等の情報処理装置に使用される半導体集積回路素子を実装して成る半導体装置に関し、より詳細には、半導体集積回路素子の極めて近傍に電源供給用のデカップリングコンデンサを配置して、半導体集積回路素子を容易かつ安定に高速動作させることができる半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、半導体集積回路素子を高速でかつ安定して動作させる目的で、半導体集積回路素子への電源供給および電源ノイズ抑制のためのいわゆるデカップリングコンデンサを半導体集積回路素子の近傍に配置し、素子に対する電源電位およびグランド電位を安定させることが検討されている。
【０００３】
例えば、半導体装置を構成する半導体素子収納用パッケージに半導体集積回路素子を実装する目的で形成された凹部、いわゆるキャビティ部の底面に半導体集積回路素子の裏面を金・シリコン等からなる合金ろう材で接合し、この半導体集積回路素子の表面外周部に設けられた信号および電源接続用の端子電極と、半導体素子収納用パッケージのキャビティ部外側に設けられ、配線導体に接続された端子電極とを金やアルミニウム等から成る細線によってワイヤボンディング接続する場合であれば、この半導体集積回路素子に接続されるデカップリングコンデンサは、例えばチップコンデンサを用いて、この半導体素子収納用パッケージが実装される回路基板上に、あるいは半導体素子収納用パッケージの表面の外周部に実装される。
【０００４】
しかしながら、半導体集積回路素子の高速化に伴い、デカップリングコンデンサが半導体素子収納用パッケージの外側に配置された場合は、このデカップリングコンデンサと半導体集積回路素子との距離が長くなるため、その電気的接続を行なうための配線が有する抵抗やインダクタンスにより安定した電源供給あるいはグランド電位の供給が困難となる。そのため、デカップリングコンデンサを半導体集積回路素子の近傍に配置する目的で、例えば、半導体素子収納用パッケージをセラミック積層技術により形成し、誘電体層間に積層された電源配線およびグランド配線を面状に形成することによりそれらの間で容量を形成することによって、半導体素子収納用パッケージ内部にデカップリングコンデンサを形成することが行なわれてきた。
【０００５】
また、有機多層技術を用いた半導体素子収納用パッケージの場合であれば、有機樹脂の誘電率が低いことから、セラミック多層技術による場合のように誘電体層を利用してパッケージ内部にデカップリングコンデンサを形成することが困難であるため、半導体集積回路素子が実装された部位の外周部にデカップリングコンデンサとしてのチップコンデンサを実装することが行なわれてきた。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年、半導体集積回路素子の動作が更に高速になったことから、半導体集積回路素子を半導体素子収納用パッケージに搭載してワイヤボンディング接続と、金属細線のインダクタンスの影響が無視できなくなって電源およびグランドの電位を安定して供給することが困難となった。
【０００７】
そこで、ワイヤボンディング接続に代わって、半導体集積回路素子の端子電極上に半田ボール等の導体バンプを形成し、これを用いて半導体素子収納用パッケージや配線基板上の接続電極に直接搭載し接続する、いわゆるフリップチップ接続法が考案された。
【０００８】
しかしながら、半導体集積回路素子をフリップチップ実装する場合は、半導体集積回路素子の表面に形成された端子電極とパッケージや配線基板側の接続電極とを対向させるため、この半導体集積回路素子に接続されるデカップリングコンデンサの配置は、実装される半導体集積回路素子の近傍の外周部に限定されることとなる。
【０００９】
そして、この構成においても、半導体集積回路素子を更に高速で動作させる場合には、デカップリングコンデンサが半導体集積回路素子の近傍の外周部に配置されることから、デカップリングコンデンサからこれが接続される端子電極が形成された半導体集積回路素子の中心部までの配線の有する抵抗およびインダクタンスの影響が無視できないものとなるために半導体集積回路素子への電源およびグランド電位の安定した供給が困難となるという問題点があった。
【００１０】
本発明は上記従来技術の問題点に鑑み案出されたものであり、その目的は、高速で動作する半導体集積回路素子に低抵抗かつ低インダクタンスで安定した電源供給およびグランド電位の供給を行なうことができる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明者は、上記従来技術の問題点に対して種々の検討を行なった結果、半導体集積回路素子を中継基板である実装用配線基板上にフリップチップ接続により実装するとともに、この実装用配線基板を搭載する絶縁基体上面の中央部に凹部を設けてこの凹部にデカップリングコンデンサを実装して収容し、この上に実装用配線基板を載置して半導体集積回路素子とデカップリングコンデンサとを電気的に接続する構成とすることにより、半導体集積回路素子の極めて近傍にデカップリングコンデンサを配置して電源およびグランド電位の供給を極めて低抵抗かつ低インダクタンスで安定して行なえることを見出した。
【００１２】
本発明の半導体装置は、上面にコンデンサを収容する凹部を有し、該凹部の開口周辺に形成された配線導体と、前記凹部の底面に形成された電源供給端子と、前記電源供給端子上であって前記凹部内の底面に形成された導電性接着剤または接続用金属からなる導体層と、を有する絶縁基体と、前記凹部内に収容され、前記導体層を介して前記電源供給端子に一方の端子電極が電気的に接続されたコンデンサと、前記絶縁基体上に前記凹部の開口を覆うように取着され、前記コンデンサの他方の端子電極または前記配線導体にそれぞれ電気的に接続される貫通導体が形成された実装用配線基板と、該実装用配線基板上に搭載され、前記貫通導体を介して電源電極が前記コンデンサの他方の端子電極に、信号電極が前記絶縁基体の配線導体にそれぞれ電気的に接続された半導体集積回路素子と、を具備することを特徴とするものである。
【００１３】
本発明の半導体装置によれば、絶縁基体の凹部内に収容されたデカップリングコンデンサとしてのコンデンサに、凹部を覆うように取着された実装用配線基板に半導体集積回路素子を搭載実装し、実装用配線基板中に形成された貫通導体を介して半導体集積回路素子の電源電極を電気的に接続したことから、従来半導体集積回路素子の近傍の外周部等に配置されていたデカップリングコンデンサを半導体集積回路素子の直近に極めて近接して配置させることができ、半導体集積回路素子の電源電極とデカップリングコンデンサの端子電極との距離を最短に設定することができるため、両者の接続部の抵抗やインダクタンスを最小にすることができる。その結果、高速で動作する半導体集積回路素子を安定して動作させるための素子への電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができる。
【００１４】
【発明の実施の形態】
次に、本発明の半導体装置を添付図面に基づき詳細に説明する。
【００１５】
図１は本発明の半導体装置の参考の形態の一例を示す断面図である。同図において、１は絶縁基体、１ａは例えばその上面中央部に形成された凹部、２は凹部１ａの開口周辺に形成された配線導体、３は凹部１ａの底面に形成された電源供給端子である。なお、配線導体２については代表的なもの以外は図示を省略してある。
【００１６】
４は凹部１ａ内に収容され、電源供給端子３に一方の端子電極が電気的に接続された、デカップリングコンデンサとしてのコンデンサ、５はコンデンサ４の一方の端子電極と電源供給端子３とを電気的に接続する導体バンプ、例えば半田バンプである。
【００１７】
６は実装用配線基板、７はその内部に形成された貫通導体、８は半導体集積回路素子である。実装用配線基板６は絶縁基体１上に凹部１ａの開口を覆うように取着され、半導体集積回路素子８はこの実装用配線基板６上に搭載されている。
【００１８】
そして、貫通導体７はコンデンサ４の他方の端子電極または配線導体３にそれぞれ電気的に接続されるとともに半導体集積回路素子８の端子電極である電源電極または信号電極に電気的に接続され、この貫通導体７を介して半導体集積回路素子８の電源電極がコンデンサ４の他方の端子電極に、信号電極が絶縁基体１に形成された配線導体２にそれぞれ電気的に接続される。このようにして本発明の参考の形態の半導体装置９が構成されている。
【００１９】
なお、10は半導体装置９が実装される外部電気回路基板、11はその上面に形成された接続用導体、12は半導体装置９の実装用電極と接続用導体11とを電気的に接続する半田等の導電性接続部材である。
【００２０】
また、図２は本発明の半導体装置の実施の形態の例を示す、図１と同様の断面図である。図２に示す例の半導体装置９’においては、コンデンサ４と電源供給端子３とを電気的に接続する導体バンプ５に代えて、導電性接着剤または半田等の接続用金属から成る導体層５’を用いている。
【００２１】
これらの例において、絶縁基体１は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミック材料、もしくはエポキシ・ＢＴレジン・ポリイミド・ベンゾシクロブテン・ポリノルボルネン・フッ素樹脂等の高分子絶縁材料、あるいはセラミック材料から成る無機絶縁物粉末を熱硬化性の高分子絶縁材料で結合して成る複合絶縁材料等から成る、例えば略四角形状の平板状のものである。また、セラミック材料から成る基体の上に高分子絶縁材料から成る層間絶縁層と配線導体とを積層した多層配線部を形成したものであってもよい。その上面中央部には、コンデンサ４を搭載するための凹部１ａが形成してある。さらに、その凹部１ａの開口周辺には信号伝送用あるいは接地接続用の配線導体２が形成されており、この開口周辺は実装用配線基板６を搭載するための搭載部となっている。
【００２２】
配線導体２は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等からなる電気配線用導電体であり、絶縁基体１上面の凹部１ａの開口周辺から例えば絶縁基体１下面にかけて、金属粉末メタライズ等により複数が被着形成されている。
【００２３】
また、電源供給端子３は、絶縁基体１の凹部１ａの底面に広面積に配線導体２と同様の材料・方法により形成されており、外部電気回路基板10等からの電源配線が接続されている。
【００２４】
絶縁基体１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法を採用してシート状となすことにより複数枚のセラミックグリーンシートを得て、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに配線導体２および電源供給端子３となる金属ペーストを印刷し、最後にこのセラミックグリーンシートを上下積層するとともに約1600℃の温度で焼成することによって作製される。
【００２５】
なお、配線導体２および電源供給端子３となる金属ペーストは、例えばこれらがタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤・可塑剤等を添加混合してペースト状としたものが用いられ、セラミックグリーンシートへの被着形成はスクリーン印刷法等を採用することによって行なわれる。
【００２６】
コンデンサ４としては、デカップリングコンデンサとして用いることができる特性を有するものであれば種々のものを用いることができる。例えば、チタン酸バリウム等から成るセラミック誘電体層とニッケル等から成る内部電極層とを交互に多層に積層して成る積層型チップコンデンサや、あるいはセラミック誘電体基体の表面に陽極化成によりタンタルやアルミ等の端子電極を形成したセラミックコンデンサを用いればよい。
【００２７】
また、そのようなコンデンサ４の上面には実装用配線基板６の貫通導体７に対応させた接続用の端子電極が、通常は多数形成されることとなる。例えば、積層型のコンデンサを構成する誘電体層および内部電極層が絶縁基体１と半導体集積回路素子８との間で水平方向の層として垂直方向に積み重ねられている場合には、内部電極層と接続用の端子電極との接続は、誘電体層を貫通して形成された貫通導体等により行なわれる。また、誘電体層および内部電極層が絶縁基体１と半導体集積回路素子８との間で垂直方向の層として水平方向に積層されている場合には、コンデンサ４の上面となる積層断面に導出された内部電極層に接続されるように接続用の端子電極が形成されることとなる。
【００２８】
このようにコンデンサ４を半導体集積回路素子８への電気的接続のために貫通導体７に対応させた多数の端子電極を有する場合は、一般的に使用されるチップコンデンサのように両端面のそれぞれ１つずつの端子電極のみから電源および接地を接続する場合に比べて、端子電極１つ当たりに流れる電流が少なくなり、また、電流の流れる距離が短くなることとなるため、コンデンサ４全体として、その抵抗やインダクタンスによる電源供給への影響を小さくすることができる。
【００２９】
なお、コンデンサ４は単体のものに限られず、絶縁基体１の凹部１ａ内に収容搭載され、貫通導体７を介して半導体集積回路素子８に電源を供給するデカップリングコンデンサとして使用できるものであれば、複数のコンデンサを収容搭載してそれらによりデカップリングコンデンサとして機能させるようにしたものであってもよい。
【００３０】
このようなコンデンサ４は、絶縁基体１のコンデンサ搭載部である凹部１ａに収容され、その一方の端子電極と電源供給端子３とが導体層５’により電気的に接続されている。
【００３１】
また、絶縁基体１には凹部１ａの開口を覆うようにして実装用配線基板６が取着され、その貫通導体７の一部が凹部１ａ内のコンデンサ４の他方の端子電極に電気的に接続されており、他の貫通導体７は凹部１ａの開口周辺において信号電送用あるいは接地用の配線導体２と電気的に接続されている。
【００３２】
そして、実装用配線基板６上には半導体集積回路素子８が半田またはエポキシ樹脂等の接着剤を介して搭載固定されて実装されるとともに、コンデンサ４の他方の端子電極と半導体集積回路素子８の電源電極とが半田等により電気的に接続され、半導体集積回路素子８の外周部に位置する信号電極と絶縁基体１の凹部１ａの開口周辺に形成された配線導体２とが同じく半田等により電気的に接続されている。
【００３３】
このようにして本発明の半導体装置９’が完成することになるが、さらに、絶縁基体１の上面には、半導体集積回路素子８およびその周辺の絶縁基体１の上面を被覆するようにして樹脂製被覆材を被着してもよく、あるいは半導体集積回路素子８を覆うようにして絶縁基体１の上面に蓋体を接合してもよい。
【００３４】
そして、このようにして完成された本発明の半導体装置９’は、絶縁基体１の下面に導出した配線導体２と外部電気回路基板10の接続用導体11とを導電性接続部材12を介して接続することによって、外部電気回路基板11上に実装されるのと同時に半導体集積回路素子８の各電極が貫通導体７・配線導体２および導電性接続部材12を介して外部電気回路に接続されることになる。
【００３５】
このような本発明の半導体装置９’によれば、絶縁基体１の凹部１ａ内に収容されたデカップリングコンデンサとしてのコンデンサ４に、凹部１ａを覆うように取着された実装用配線基板６に半導体集積回路素子８を搭載実装し、実装用配線基板６中に形成された貫通導体７を介して半導体集積回路素子８の電源電極を電気的に接続したことから、従来半導体集積回路素子の近傍の外周部等に配置されていたデカップリングコンデンサを半導体集積回路素子８の直近に極めて近接して配置させることができ、半導体集積回路素子８の電源電極とコンデンサ４の端子電極との距離を最短に設定することができるため、両者の接続部の抵抗やインダクタンスを最小にすることができる。その結果、高速で動作する半導体集積回路素子８を安定して動作させるための素子への電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができる。
【００３６】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改良・変更を施すことは何ら差し支えない。例えば、上記の半導体装置９’に搭載されるデカップリングコンデンサとしてのコンデンサ４は、図１および図２に示したように１つの容量素子で形成してもよい４、複数のコンデンサを搭載してもよい。
【００３７】
【発明の効果】
以上詳述した通り、本発明の半導体装置によれば、上面にコンデンサを収容する凹部を有し、該凹部の開口周辺に形成された配線導体と、前記凹部の底面に形成された電源供給端子と、前記電源供給端子上であって前記凹部内に広面積を占めるように形成された導電性接着剤または接続用金属からなる導体層と、を有する絶縁基体と、前記凹部内に収容され、前記導体層を介して前記電源供給端子に一方の端子電極が電気的に接続されたコンデンサと、前記絶縁基体上に前記凹部の開口を覆うように取着され、前記コンデンサの他方の端子電極または前記配線導体にそれぞれ電気的に接続される貫通導体が形成された実装用配線基板と、この実装用配線基板上に搭載され、前記貫通導体を介して電源電極が前記コンデンサの他方の端子電極に、信号電極が前記絶縁基体の配線導体にそれぞれ電気的に接続された半導体集積回路素子と、を具備するものとしたことから、従来半導体集積回路素子の近傍の外周部等に配置されていたデカップリングコンデンサを半導体集積回路素子の直近に極めて近接して配置させることができ、半導体集積回路素子の電源電極とデカップリングコンデンサの端子電極との距離を最短に設定することができるため、両者の接続部の抵抗やインダクタンスを最小にすることができる。その結果、高速で動作する半導体集積回路素子を安定して動作させるための素子への電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の参考の形態の一例を示す断面図である。
【図２】本発明の半導体装置の実施の形態の例を示す断面図である。
【符号の説明】
１・・・・・・絶縁基体
１ａ・・・・・凹部
２・・・・・・配線導体
３・・・・・・電源供給端子
４・・・・・・コンデンサ
６・・・・・・実装用配線基板
７・・・・・・貫通導体
８・・・・・・半導体集積回路素子
９、９’・・・半導体装置
【発明の属する技術分野】
本発明はコンピュータ等の情報処理装置に使用される半導体集積回路素子を実装して成る半導体装置に関し、より詳細には、半導体集積回路素子の極めて近傍に電源供給用のデカップリングコンデンサを配置して、半導体集積回路素子を容易かつ安定に高速動作させることができる半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、半導体集積回路素子を高速でかつ安定して動作させる目的で、半導体集積回路素子への電源供給および電源ノイズ抑制のためのいわゆるデカップリングコンデンサを半導体集積回路素子の近傍に配置し、素子に対する電源電位およびグランド電位を安定させることが検討されている。
【０００３】
例えば、半導体装置を構成する半導体素子収納用パッケージに半導体集積回路素子を実装する目的で形成された凹部、いわゆるキャビティ部の底面に半導体集積回路素子の裏面を金・シリコン等からなる合金ろう材で接合し、この半導体集積回路素子の表面外周部に設けられた信号および電源接続用の端子電極と、半導体素子収納用パッケージのキャビティ部外側に設けられ、配線導体に接続された端子電極とを金やアルミニウム等から成る細線によってワイヤボンディング接続する場合であれば、この半導体集積回路素子に接続されるデカップリングコンデンサは、例えばチップコンデンサを用いて、この半導体素子収納用パッケージが実装される回路基板上に、あるいは半導体素子収納用パッケージの表面の外周部に実装される。
【０００４】
しかしながら、半導体集積回路素子の高速化に伴い、デカップリングコンデンサが半導体素子収納用パッケージの外側に配置された場合は、このデカップリングコンデンサと半導体集積回路素子との距離が長くなるため、その電気的接続を行なうための配線が有する抵抗やインダクタンスにより安定した電源供給あるいはグランド電位の供給が困難となる。そのため、デカップリングコンデンサを半導体集積回路素子の近傍に配置する目的で、例えば、半導体素子収納用パッケージをセラミック積層技術により形成し、誘電体層間に積層された電源配線およびグランド配線を面状に形成することによりそれらの間で容量を形成することによって、半導体素子収納用パッケージ内部にデカップリングコンデンサを形成することが行なわれてきた。
【０００５】
また、有機多層技術を用いた半導体素子収納用パッケージの場合であれば、有機樹脂の誘電率が低いことから、セラミック多層技術による場合のように誘電体層を利用してパッケージ内部にデカップリングコンデンサを形成することが困難であるため、半導体集積回路素子が実装された部位の外周部にデカップリングコンデンサとしてのチップコンデンサを実装することが行なわれてきた。
【０００６】
【発明が解決しようとする課題】
しかしながら、近年、半導体集積回路素子の動作が更に高速になったことから、半導体集積回路素子を半導体素子収納用パッケージに搭載してワイヤボンディング接続と、金属細線のインダクタンスの影響が無視できなくなって電源およびグランドの電位を安定して供給することが困難となった。
【０００７】
そこで、ワイヤボンディング接続に代わって、半導体集積回路素子の端子電極上に半田ボール等の導体バンプを形成し、これを用いて半導体素子収納用パッケージや配線基板上の接続電極に直接搭載し接続する、いわゆるフリップチップ接続法が考案された。
【０００８】
しかしながら、半導体集積回路素子をフリップチップ実装する場合は、半導体集積回路素子の表面に形成された端子電極とパッケージや配線基板側の接続電極とを対向させるため、この半導体集積回路素子に接続されるデカップリングコンデンサの配置は、実装される半導体集積回路素子の近傍の外周部に限定されることとなる。
【０００９】
そして、この構成においても、半導体集積回路素子を更に高速で動作させる場合には、デカップリングコンデンサが半導体集積回路素子の近傍の外周部に配置されることから、デカップリングコンデンサからこれが接続される端子電極が形成された半導体集積回路素子の中心部までの配線の有する抵抗およびインダクタンスの影響が無視できないものとなるために半導体集積回路素子への電源およびグランド電位の安定した供給が困難となるという問題点があった。
【００１０】
本発明は上記従来技術の問題点に鑑み案出されたものであり、その目的は、高速で動作する半導体集積回路素子に低抵抗かつ低インダクタンスで安定した電源供給およびグランド電位の供給を行なうことができる半導体装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明者は、上記従来技術の問題点に対して種々の検討を行なった結果、半導体集積回路素子を中継基板である実装用配線基板上にフリップチップ接続により実装するとともに、この実装用配線基板を搭載する絶縁基体上面の中央部に凹部を設けてこの凹部にデカップリングコンデンサを実装して収容し、この上に実装用配線基板を載置して半導体集積回路素子とデカップリングコンデンサとを電気的に接続する構成とすることにより、半導体集積回路素子の極めて近傍にデカップリングコンデンサを配置して電源およびグランド電位の供給を極めて低抵抗かつ低インダクタンスで安定して行なえることを見出した。
【００１２】
本発明の半導体装置は、上面にコンデンサを収容する凹部を有し、該凹部の開口周辺に形成された配線導体と、前記凹部の底面に形成された電源供給端子と、前記電源供給端子上であって前記凹部内の底面に形成された導電性接着剤または接続用金属からなる導体層と、を有する絶縁基体と、前記凹部内に収容され、前記導体層を介して前記電源供給端子に一方の端子電極が電気的に接続されたコンデンサと、前記絶縁基体上に前記凹部の開口を覆うように取着され、前記コンデンサの他方の端子電極または前記配線導体にそれぞれ電気的に接続される貫通導体が形成された実装用配線基板と、該実装用配線基板上に搭載され、前記貫通導体を介して電源電極が前記コンデンサの他方の端子電極に、信号電極が前記絶縁基体の配線導体にそれぞれ電気的に接続された半導体集積回路素子と、を具備することを特徴とするものである。
【００１３】
本発明の半導体装置によれば、絶縁基体の凹部内に収容されたデカップリングコンデンサとしてのコンデンサに、凹部を覆うように取着された実装用配線基板に半導体集積回路素子を搭載実装し、実装用配線基板中に形成された貫通導体を介して半導体集積回路素子の電源電極を電気的に接続したことから、従来半導体集積回路素子の近傍の外周部等に配置されていたデカップリングコンデンサを半導体集積回路素子の直近に極めて近接して配置させることができ、半導体集積回路素子の電源電極とデカップリングコンデンサの端子電極との距離を最短に設定することができるため、両者の接続部の抵抗やインダクタンスを最小にすることができる。その結果、高速で動作する半導体集積回路素子を安定して動作させるための素子への電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができる。
【００１４】
【発明の実施の形態】
次に、本発明の半導体装置を添付図面に基づき詳細に説明する。
【００１５】
図１は本発明の半導体装置の参考の形態の一例を示す断面図である。同図において、１は絶縁基体、１ａは例えばその上面中央部に形成された凹部、２は凹部１ａの開口周辺に形成された配線導体、３は凹部１ａの底面に形成された電源供給端子である。なお、配線導体２については代表的なもの以外は図示を省略してある。
【００１６】
４は凹部１ａ内に収容され、電源供給端子３に一方の端子電極が電気的に接続された、デカップリングコンデンサとしてのコンデンサ、５はコンデンサ４の一方の端子電極と電源供給端子３とを電気的に接続する導体バンプ、例えば半田バンプである。
【００１７】
６は実装用配線基板、７はその内部に形成された貫通導体、８は半導体集積回路素子である。実装用配線基板６は絶縁基体１上に凹部１ａの開口を覆うように取着され、半導体集積回路素子８はこの実装用配線基板６上に搭載されている。
【００１８】
そして、貫通導体７はコンデンサ４の他方の端子電極または配線導体３にそれぞれ電気的に接続されるとともに半導体集積回路素子８の端子電極である電源電極または信号電極に電気的に接続され、この貫通導体７を介して半導体集積回路素子８の電源電極がコンデンサ４の他方の端子電極に、信号電極が絶縁基体１に形成された配線導体２にそれぞれ電気的に接続される。このようにして本発明の参考の形態の半導体装置９が構成されている。
【００１９】
なお、10は半導体装置９が実装される外部電気回路基板、11はその上面に形成された接続用導体、12は半導体装置９の実装用電極と接続用導体11とを電気的に接続する半田等の導電性接続部材である。
【００２０】
また、図２は本発明の半導体装置の実施の形態の例を示す、図１と同様の断面図である。図２に示す例の半導体装置９’においては、コンデンサ４と電源供給端子３とを電気的に接続する導体バンプ５に代えて、導電性接着剤または半田等の接続用金属から成る導体層５’を用いている。
【００２１】
これらの例において、絶縁基体１は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミック材料、もしくはエポキシ・ＢＴレジン・ポリイミド・ベンゾシクロブテン・ポリノルボルネン・フッ素樹脂等の高分子絶縁材料、あるいはセラミック材料から成る無機絶縁物粉末を熱硬化性の高分子絶縁材料で結合して成る複合絶縁材料等から成る、例えば略四角形状の平板状のものである。また、セラミック材料から成る基体の上に高分子絶縁材料から成る層間絶縁層と配線導体とを積層した多層配線部を形成したものであってもよい。その上面中央部には、コンデンサ４を搭載するための凹部１ａが形成してある。さらに、その凹部１ａの開口周辺には信号伝送用あるいは接地接続用の配線導体２が形成されており、この開口周辺は実装用配線基板６を搭載するための搭載部となっている。
【００２２】
配線導体２は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等からなる電気配線用導電体であり、絶縁基体１上面の凹部１ａの開口周辺から例えば絶縁基体１下面にかけて、金属粉末メタライズ等により複数が被着形成されている。
【００２３】
また、電源供給端子３は、絶縁基体１の凹部１ａの底面に広面積に配線導体２と同様の材料・方法により形成されており、外部電気回路基板10等からの電源配線が接続されている。
【００２４】
絶縁基体１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法を採用してシート状となすことにより複数枚のセラミックグリーンシートを得て、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに配線導体２および電源供給端子３となる金属ペーストを印刷し、最後にこのセラミックグリーンシートを上下積層するとともに約1600℃の温度で焼成することによって作製される。
【００２５】
なお、配線導体２および電源供給端子３となる金属ペーストは、例えばこれらがタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤・可塑剤等を添加混合してペースト状としたものが用いられ、セラミックグリーンシートへの被着形成はスクリーン印刷法等を採用することによって行なわれる。
【００２６】
コンデンサ４としては、デカップリングコンデンサとして用いることができる特性を有するものであれば種々のものを用いることができる。例えば、チタン酸バリウム等から成るセラミック誘電体層とニッケル等から成る内部電極層とを交互に多層に積層して成る積層型チップコンデンサや、あるいはセラミック誘電体基体の表面に陽極化成によりタンタルやアルミ等の端子電極を形成したセラミックコンデンサを用いればよい。
【００２７】
また、そのようなコンデンサ４の上面には実装用配線基板６の貫通導体７に対応させた接続用の端子電極が、通常は多数形成されることとなる。例えば、積層型のコンデンサを構成する誘電体層および内部電極層が絶縁基体１と半導体集積回路素子８との間で水平方向の層として垂直方向に積み重ねられている場合には、内部電極層と接続用の端子電極との接続は、誘電体層を貫通して形成された貫通導体等により行なわれる。また、誘電体層および内部電極層が絶縁基体１と半導体集積回路素子８との間で垂直方向の層として水平方向に積層されている場合には、コンデンサ４の上面となる積層断面に導出された内部電極層に接続されるように接続用の端子電極が形成されることとなる。
【００２８】
このようにコンデンサ４を半導体集積回路素子８への電気的接続のために貫通導体７に対応させた多数の端子電極を有する場合は、一般的に使用されるチップコンデンサのように両端面のそれぞれ１つずつの端子電極のみから電源および接地を接続する場合に比べて、端子電極１つ当たりに流れる電流が少なくなり、また、電流の流れる距離が短くなることとなるため、コンデンサ４全体として、その抵抗やインダクタンスによる電源供給への影響を小さくすることができる。
【００２９】
なお、コンデンサ４は単体のものに限られず、絶縁基体１の凹部１ａ内に収容搭載され、貫通導体７を介して半導体集積回路素子８に電源を供給するデカップリングコンデンサとして使用できるものであれば、複数のコンデンサを収容搭載してそれらによりデカップリングコンデンサとして機能させるようにしたものであってもよい。
【００３０】
このようなコンデンサ４は、絶縁基体１のコンデンサ搭載部である凹部１ａに収容され、その一方の端子電極と電源供給端子３とが導体層５’により電気的に接続されている。
【００３１】
また、絶縁基体１には凹部１ａの開口を覆うようにして実装用配線基板６が取着され、その貫通導体７の一部が凹部１ａ内のコンデンサ４の他方の端子電極に電気的に接続されており、他の貫通導体７は凹部１ａの開口周辺において信号電送用あるいは接地用の配線導体２と電気的に接続されている。
【００３２】
そして、実装用配線基板６上には半導体集積回路素子８が半田またはエポキシ樹脂等の接着剤を介して搭載固定されて実装されるとともに、コンデンサ４の他方の端子電極と半導体集積回路素子８の電源電極とが半田等により電気的に接続され、半導体集積回路素子８の外周部に位置する信号電極と絶縁基体１の凹部１ａの開口周辺に形成された配線導体２とが同じく半田等により電気的に接続されている。
【００３３】
このようにして本発明の半導体装置９’が完成することになるが、さらに、絶縁基体１の上面には、半導体集積回路素子８およびその周辺の絶縁基体１の上面を被覆するようにして樹脂製被覆材を被着してもよく、あるいは半導体集積回路素子８を覆うようにして絶縁基体１の上面に蓋体を接合してもよい。
【００３４】
そして、このようにして完成された本発明の半導体装置９’は、絶縁基体１の下面に導出した配線導体２と外部電気回路基板10の接続用導体11とを導電性接続部材12を介して接続することによって、外部電気回路基板11上に実装されるのと同時に半導体集積回路素子８の各電極が貫通導体７・配線導体２および導電性接続部材12を介して外部電気回路に接続されることになる。
【００３５】
このような本発明の半導体装置９’によれば、絶縁基体１の凹部１ａ内に収容されたデカップリングコンデンサとしてのコンデンサ４に、凹部１ａを覆うように取着された実装用配線基板６に半導体集積回路素子８を搭載実装し、実装用配線基板６中に形成された貫通導体７を介して半導体集積回路素子８の電源電極を電気的に接続したことから、従来半導体集積回路素子の近傍の外周部等に配置されていたデカップリングコンデンサを半導体集積回路素子８の直近に極めて近接して配置させることができ、半導体集積回路素子８の電源電極とコンデンサ４の端子電極との距離を最短に設定することができるため、両者の接続部の抵抗やインダクタンスを最小にすることができる。その結果、高速で動作する半導体集積回路素子８を安定して動作させるための素子への電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができる。
【００３６】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改良・変更を施すことは何ら差し支えない。例えば、上記の半導体装置９’に搭載されるデカップリングコンデンサとしてのコンデンサ４は、図１および図２に示したように１つの容量素子で形成してもよい４、複数のコンデンサを搭載してもよい。
【００３７】
【発明の効果】
以上詳述した通り、本発明の半導体装置によれば、上面にコンデンサを収容する凹部を有し、該凹部の開口周辺に形成された配線導体と、前記凹部の底面に形成された電源供給端子と、前記電源供給端子上であって前記凹部内に広面積を占めるように形成された導電性接着剤または接続用金属からなる導体層と、を有する絶縁基体と、前記凹部内に収容され、前記導体層を介して前記電源供給端子に一方の端子電極が電気的に接続されたコンデンサと、前記絶縁基体上に前記凹部の開口を覆うように取着され、前記コンデンサの他方の端子電極または前記配線導体にそれぞれ電気的に接続される貫通導体が形成された実装用配線基板と、この実装用配線基板上に搭載され、前記貫通導体を介して電源電極が前記コンデンサの他方の端子電極に、信号電極が前記絶縁基体の配線導体にそれぞれ電気的に接続された半導体集積回路素子と、を具備するものとしたことから、従来半導体集積回路素子の近傍の外周部等に配置されていたデカップリングコンデンサを半導体集積回路素子の直近に極めて近接して配置させることができ、半導体集積回路素子の電源電極とデカップリングコンデンサの端子電極との距離を最短に設定することができるため、両者の接続部の抵抗やインダクタンスを最小にすることができる。その結果、高速で動作する半導体集積回路素子を安定して動作させるための素子への電源供給および電源ノイズ抑制を極めて効果的に安定して行なうことができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の参考の形態の一例を示す断面図である。
【図２】本発明の半導体装置の実施の形態の例を示す断面図である。
【符号の説明】
１・・・・・・絶縁基体
１ａ・・・・・凹部
２・・・・・・配線導体
３・・・・・・電源供給端子
４・・・・・・コンデンサ
６・・・・・・実装用配線基板
７・・・・・・貫通導体
８・・・・・・半導体集積回路素子
９、９’・・・半導体装置
Claims (1)
- 上面にコンデンサを収容する凹部を有し、該凹部の開口周辺に形成された配線導体と、前記凹部の底面に形成された電源供給端子と、前記電源供給端子上であって前記凹部内の底面に形成された導電性接着剤または接続用金属からなる導体層と、を有する絶縁基体と、
前記凹部内に収容され、前記導体層を介して前記電源供給端子に一方の端子電極が電気的に接続されたコンデンサと、
前記絶縁基体上に前記凹部の開口を覆うように取着され、前記コンデンサの他方の端子電極または前記配線導体にそれぞれ電気的に接続される貫通導体が形成された実装用配線基板と、
該実装用配線基板上に搭載され、前記貫通導体を介して電源電極が前記コンデンサの他方の端子電極に、信号電極が前記絶縁基体の配線導体にそれぞれ電気的に接続された半導体集積回路素子と、を具備することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20818399A JP4012652B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20818399A JP4012652B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006263136A Division JP4392422B2 (ja) | 2006-09-27 | 2006-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035990A JP2001035990A (ja) | 2001-02-09 |
| JP4012652B2 true JP4012652B2 (ja) | 2007-11-21 |
Family
ID=16552047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20818399A Expired - Fee Related JP4012652B2 (ja) | 1999-07-22 | 1999-07-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4012652B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608349B1 (ko) * | 2002-09-11 | 2006-08-09 | 주식회사 하이닉스반도체 | 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법 |
| WO2006008789A1 (ja) | 2004-07-15 | 2006-01-26 | Fujitsu Limited | 容量素子とその製造方法、及び半導体装置 |
| JP5103724B2 (ja) | 2005-09-30 | 2012-12-19 | 富士通株式会社 | インターポーザの製造方法 |
| JP4671829B2 (ja) | 2005-09-30 | 2011-04-20 | 富士通株式会社 | インターポーザ及び電子装置の製造方法 |
| KR100764682B1 (ko) | 2006-02-14 | 2007-10-08 | 인티그런트 테크놀로지즈(주) | 집적회로 칩 및 패키지. |
| JP2007234843A (ja) | 2006-03-01 | 2007-09-13 | Fujitsu Ltd | 薄膜キャパシタ素子、インターポーザ、半導体装置、及び、薄膜キャパシタ素子或いはインターポーザの製造方法 |
| JP5003082B2 (ja) | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
| JP4405537B2 (ja) | 2007-08-30 | 2010-01-27 | 富士通株式会社 | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0632378B2 (ja) * | 1985-06-14 | 1994-04-27 | 株式会社村田製作所 | 電子部品内蔵多層セラミック基板 |
| JPH0193772U (ja) * | 1987-12-15 | 1989-06-20 | ||
| JPH0424999A (ja) * | 1990-05-15 | 1992-01-28 | Seiko Epson Corp | 電子部品の取付構造 |
| JP2960277B2 (ja) * | 1993-04-13 | 1999-10-06 | 松下電器産業株式会社 | 半導体装置 |
| JPH07235632A (ja) * | 1994-02-21 | 1995-09-05 | Hitachi Ltd | コンデンサユニットおよびコンデンサユニット内蔵電子回路装置 |
| JPH07263619A (ja) * | 1994-03-17 | 1995-10-13 | Toshiba Corp | 半導体装置 |
| JPH0974276A (ja) * | 1995-09-06 | 1997-03-18 | Hitachi Cable Ltd | 表面実装プリント配線基板 |
| JPH11317490A (ja) * | 1997-10-16 | 1999-11-16 | Hitachi Ltd | 半導体素子搭載基板 |
| JP3792445B2 (ja) * | 1999-03-30 | 2006-07-05 | 日本特殊陶業株式会社 | コンデンサ付属配線基板 |
| JP4064570B2 (ja) * | 1999-05-18 | 2008-03-19 | 日本特殊陶業株式会社 | 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法 |
-
1999
- 1999-07-22 JP JP20818399A patent/JP4012652B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035990A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3245329B2 (ja) | 半導体素子収納用パッケージ | |
| JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
| US11145587B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| JP4012652B2 (ja) | 半導体装置 | |
| JP4012655B2 (ja) | 半導体装置 | |
| JP4041253B2 (ja) | 集積回路素子搭載用基板および集積回路装置 | |
| JP2007234663A (ja) | 配線基板及びそれを用いた電子装置 | |
| JP2007266182A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP4392422B2 (ja) | 半導体装置 | |
| JP2007027788A (ja) | 半導体装置 | |
| JP6698301B2 (ja) | 配線基板、電子装置および電子モジュール | |
| JP3792483B2 (ja) | 多層配線基板 | |
| JP7433766B2 (ja) | 回路基板、電子部品および電子モジュール | |
| JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
| JP4480418B2 (ja) | 配線基板 | |
| JP2004281470A (ja) | 配線基板 | |
| JP2005317594A (ja) | 配線基板 | |
| JP2001185675A (ja) | 半導体装置 | |
| JP2004288659A (ja) | 配線基板 | |
| JP2004281471A (ja) | 配線基板 | |
| JP3722793B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
| JP4535894B2 (ja) | 配線基板 | |
| JP4423053B2 (ja) | 配線基板 | |
| JP3187239B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |