JP2960277B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2960277B2 JP2960277B2 JP5085924A JP8592493A JP2960277B2 JP 2960277 B2 JP2960277 B2 JP 2960277B2 JP 5085924 A JP5085924 A JP 5085924A JP 8592493 A JP8592493 A JP 8592493A JP 2960277 B2 JP2960277 B2 JP 2960277B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- capacitor
- semiconductor device
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置内部にパスコ
ンデンサを持つ半導体装置に関するものである。
ンデンサを持つ半導体装置に関するものである。
【０００２】
【従来の技術】現在、製造されている回路基板内では様
々な雑音が発生している。この雑音は回路動作に悪影響
を及ぼし、回路の誤動作を起こす要因となっている。そ
こで回路設計者は回路設計時に基板内雑音防止対策の１
つとして半導体装置のそばにパスコンデンサを挿入した
回路を作成する。このパスコンデンサというものは半導
体装置のグランド電位部と電源電位部との間に挿入され
るコンデンサで、前記コンデンサを使用することで基板
内雑音の防止に対して大変有効である。そのため、一般
的によく利用される方法となっている。前記コンデンサ
の実装部品のタイプは挿入部品、面実装部品などがあ
り、種類としてはセラミックコンデンサ、タンタル電解
コンデンサなどがある。
々な雑音が発生している。この雑音は回路動作に悪影響
を及ぼし、回路の誤動作を起こす要因となっている。そ
こで回路設計者は回路設計時に基板内雑音防止対策の１
つとして半導体装置のそばにパスコンデンサを挿入した
回路を作成する。このパスコンデンサというものは半導
体装置のグランド電位部と電源電位部との間に挿入され
るコンデンサで、前記コンデンサを使用することで基板
内雑音の防止に対して大変有効である。そのため、一般
的によく利用される方法となっている。前記コンデンサ
の実装部品のタイプは挿入部品、面実装部品などがあ
り、種類としてはセラミックコンデンサ、タンタル電解
コンデンサなどがある。
【０００３】
【発明が解決しようとする課題】しかしながら、以下に
示すような問題が明らかとなった。回路の中では様々な
雑音が発生する。その雑音が回路に悪影響を及ぼし、回
路の誤動作を生じさせる原因の１つとなっている。その
ため回路設計する場合、雑音を抑えるため様々な対策を
とっている。その１つのとして複数個の半導体のグラン
ド線と電源線との間にパスコンデンサを挿入して幅射雑
音を抑えるという方法がある。この方法は非常に有効な
方法で一般的によく使われている。前記の対策方法は数
個の半導体装置に対し１つのパスコンデンサを接続する
方法である。
示すような問題が明らかとなった。回路の中では様々な
雑音が発生する。その雑音が回路に悪影響を及ぼし、回
路の誤動作を生じさせる原因の１つとなっている。その
ため回路設計する場合、雑音を抑えるため様々な対策を
とっている。その１つのとして複数個の半導体のグラン
ド線と電源線との間にパスコンデンサを挿入して幅射雑
音を抑えるという方法がある。この方法は非常に有効な
方法で一般的によく使われている。前記の対策方法は数
個の半導体装置に対し１つのパスコンデンサを接続する
方法である。
【０００４】ここで問題となるのは半導体装置が多数個
になった場合、パスコンデンサが多数個必要になるとい
うことである。そのため回路動作に関係ない部品が多く
なり、基板内に余分な実装領域が必要になってしまう。
そのため基板面積を大きくする必要性もでてきてしま
い、基板コストもかかってしまう。
になった場合、パスコンデンサが多数個必要になるとい
うことである。そのため回路動作に関係ない部品が多く
なり、基板内に余分な実装領域が必要になってしまう。
そのため基板面積を大きくする必要性もでてきてしま
い、基板コストもかかってしまう。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、半導体素子を実装したセラミック多層回路
基板をパッケージ本体とした半導体装置の基板表面およ
び基板の一部に実装部品のコンデンサを有することを特
徴とする。この半導体装置のグランド電位部と電源電位
部をコンデンサ部に電気的に接続することでパスコンデ
ンサの働きをするものである。
するために、半導体素子を実装したセラミック多層回路
基板をパッケージ本体とした半導体装置の基板表面およ
び基板の一部に実装部品のコンデンサを有することを特
徴とする。この半導体装置のグランド電位部と電源電位
部をコンデンサ部に電気的に接続することでパスコンデ
ンサの働きをするものである。
【０００６】
【作用】本発明によると雑音対策に有効なパスコンデン
サを半導体装置内に内蔵した半導体装置を使用すること
により、マザー基板上にパスコンデンサを実装する必要
がなくなり、プリント回路基板作製時のマザー基板上の
コンデンサ部品を減らすことができ、部品の実装面積が
縮小されマザー基板を小さく作製できる。
サを半導体装置内に内蔵した半導体装置を使用すること
により、マザー基板上にパスコンデンサを実装する必要
がなくなり、プリント回路基板作製時のマザー基板上の
コンデンサ部品を減らすことができ、部品の実装面積が
縮小されマザー基板を小さく作製できる。
【０００７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるセ
ラミック多層基板を本体とする半導体装置の斜視図、図
２は本発明の一実施例における透視平面図、図３は本発
明の一実施例における透視平面図、図４は本発明の一実
施例における透視平面図である。図１、図２、図３およ
び図４において、１はセラミック基板、２は半導体装
置、３は配線パターン、４はコンデンサ部品、５は外部
接続端子である。
しながら説明する。図１は本発明の一実施例におけるセ
ラミック多層基板を本体とする半導体装置の斜視図、図
２は本発明の一実施例における透視平面図、図３は本発
明の一実施例における透視平面図、図４は本発明の一実
施例における透視平面図である。図１、図２、図３およ
び図４において、１はセラミック基板、２は半導体装
置、３は配線パターン、４はコンデンサ部品、５は外部
接続端子である。
【０００８】（実施例１）基板形成用素材としては、汎
用の低温焼成用セラミックグリーンシートを使用した。
用の低温焼成用セラミックグリーンシートを使用した。
【０００９】導体ペーストは、ＣｕＯ粉末（平均粒径３
μｍ）に接着強度を得るためのガラスフリット（日本電
気硝子社製 ＬＳ−０８０３ガラス粉末、平均粒径３μ
ｍ）を２．５ｗｔ％加えたものを無機成分とし、有機バ
インダであるエチルセルロースをターピネオールに溶か
したビヒクルを加えて、３段ロールにより適度な粘度に
なるように混合したものを用いた。
μｍ）に接着強度を得るためのガラスフリット（日本電
気硝子社製 ＬＳ−０８０３ガラス粉末、平均粒径３μ
ｍ）を２．５ｗｔ％加えたものを無機成分とし、有機バ
インダであるエチルセルロースをターピネオールに溶か
したビヒクルを加えて、３段ロールにより適度な粘度に
なるように混合したものを用いた。
【００１０】まず、前記グリーンシートにビア孔をあ
け、前記ビア孔を前記導体ペーストでグリーンシートの
下から吸引しながらスクリーン印刷で埋めた。前記穴埋
め後のグリーンシートに、半導体素子のグランド端子と
電源端子が接続するパッドがコンデンサ用パッドと接続
し、任意のスルーホールに接続されるようにスクリーン
印刷法で導体印刷し、外部接続用端子パターンをグリッ
ド状に前記導体でスクリーン印刷した。前記配線パター
ン形成済みグリーンシートを所望枚数積層し、熱圧着を
行い積層体を得た。
け、前記ビア孔を前記導体ペーストでグリーンシートの
下から吸引しながらスクリーン印刷で埋めた。前記穴埋
め後のグリーンシートに、半導体素子のグランド端子と
電源端子が接続するパッドがコンデンサ用パッドと接続
し、任意のスルーホールに接続されるようにスクリーン
印刷法で導体印刷し、外部接続用端子パターンをグリッ
ド状に前記導体でスクリーン印刷した。前記配線パター
ン形成済みグリーンシートを所望枚数積層し、熱圧着を
行い積層体を得た。
【００１１】次に前記積層体を空気中、６００℃の温度
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で３００℃ー５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。最後に純窒素中９００℃のメ
ッシュベルト炉で焼成した。
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で３００℃ー５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。最後に純窒素中９００℃のメ
ッシュベルト炉で焼成した。
【００１２】前記焼結済みセラミック基板上に半導体素
子をフリップチップで実装し、コンデンサ部品を実装し
た。
子をフリップチップで実装し、コンデンサ部品を実装し
た。
【００１３】（実施例２）実施例１と同様の方法でセラ
ミックの焼結基板を作製した。前記焼結基板の端面を凹
型に、コンデンサ部品がおさまる程度の大きさにレーザ
ーでカットした。次に前記凹部の横面にコンデンサ用パ
ッドを作製すべく、蒸着でＣｕ層を形成した。
ミックの焼結基板を作製した。前記焼結基板の端面を凹
型に、コンデンサ部品がおさまる程度の大きさにレーザ
ーでカットした。次に前記凹部の横面にコンデンサ用パ
ッドを作製すべく、蒸着でＣｕ層を形成した。
【００１４】前記パッド形成済み凹部にコンデンサ部品
を半田で実装した。次に前記コンデンサ実装済みセラミ
ック基板上に半導体素子をフリップチップで実装した。
を半田で実装した。次に前記コンデンサ実装済みセラミ
ック基板上に半導体素子をフリップチップで実装した。
【００１５】（実施例３）実施例１と同様の方法でセラ
ミックの焼結基板を作製した。前記焼結基板の内側に、
コンデンサ部品が納まる程度の大きさにレーザーでカッ
トした。次に前記穴部の横部にコンデンサ用パッドを作
製すべく、蒸着でＣｕ層を形成した。
ミックの焼結基板を作製した。前記焼結基板の内側に、
コンデンサ部品が納まる程度の大きさにレーザーでカッ
トした。次に前記穴部の横部にコンデンサ用パッドを作
製すべく、蒸着でＣｕ層を形成した。
【００１６】前記パッド形成済み凹部にコンデンサ部品
を半田で実装した。次に前記コンデンサ実装済みセラミ
ック基板上に半導体素子をフリップチップで実装した。
を半田で実装した。次に前記コンデンサ実装済みセラミ
ック基板上に半導体素子をフリップチップで実装した。
【００１７】
【発明の効果】本発明の半導体装置は、パスコンデンサ
を半導体装置内に持たせることで、雑音対策に有効であ
る。また、半導体装置を使用する際にマザー基板上に必
要であったパスコンデンサをなくすることが可能にな
り、マザー基板上のコンデンサの部品数を削減すること
ができ、マザー基板上での部品配置が容易になる。
を半導体装置内に持たせることで、雑音対策に有効であ
る。また、半導体装置を使用する際にマザー基板上に必
要であったパスコンデンサをなくすることが可能にな
り、マザー基板上のコンデンサの部品数を削減すること
ができ、マザー基板上での部品配置が容易になる。
【図１】本発明の実施例におけるセラミック多層基板を
本体とする半導体装置の斜視図
本体とする半導体装置の斜視図
【図２】同実施例における半導体装置のセラミック多層
基板の透視平面図
基板の透視平面図
【図３】同セラミック多層基板の透視平面図
【図４】同セラミック多層基板の透視平面図
１ セラミック基板 ２ 半導体素子 ３ 配線パターン ４ コンデンサ部品 ５ コンデンサ部品埋め込み用凹部 ６ コンデンサ部品埋め込み用穴部 ７ 外部接続端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−112369（ＪＰ，Ａ) 特開 平５−75011（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 25/00 H01L 23/12
Claims (4)
- 【請求項１】 半導体素子を接続するための複数のパッ
ドを設けたセラミック多層基板と、前記パッドと電気的
に接続するようにフリップチップで実装された半導体素
子と、前記基板表面にコンデンサ部品を備え、 前記セラミック多層基板は半導体素子を実装する面の裏
面に外部素子と接続するための複数の外部接続端子を有
し、 前記外部接続端子は基板表面の前記パッドとスルーホー
ルおよび配線パターンを用いて電気的に接続され、 前記コンデンサ部品は前記半導体素子のグランド端子と
電源端子とが電気的に接続されているパッドと配線パタ
ーンによって接続されている ことを特徴とする半導体装
置。 - 【請求項２】 半導体素子を接続するための複数のパッ
ドを設けたセラミック多層基板と、前記パッドと電気的
に接続するようにフリップチップで実装された半導体素
子と、前記基板上の半導体素子をフリップチップで実装
する領域内にコンデンサ部品を設けるための穴を備え、 前記セラミック多層基板は半導体素子を実装する面の裏
面に外部素子と接続するための複数の外部接続端子を有
し、 前記外部接続端子は基板表面の前記パッドとスルーホー
ルおよび配線パターンを用いて電気的に接続され、 前記コンデンサ部品は前記穴に実装され、前記半導体素
子のグランド端子と電源端子とが電気的に接続されてい
るパッドと配線パターンによって接続されていること を
特徴とする半導体装置。 - 【請求項３】 半導体素子を接続するための複数のパッ
ドを設けたセラミック多層基板と、前記パッドと電気的
に接続するようにフリップチップで実装された半導体素
子と、前記基板の端面にコンデンサ部品を設けるための
凹部を備え、 前記セラミック多層基板は半導体素子を実装する面の裏
面に外部素子と接続するための複数の外部接続端子を有
し、 前記外部接続端子は基板表面の前記パッドとスルーホー
ルおよび配線パターンを用いて電気的に接続され、 前記コンデンサ部品は前記凹部に実装され、前記半導体
素子のグランド端子と電源端子とが電気的に接続されて
いるパッドと配線パターンによって接続されていること
を特徴とする半導体装置。 - 【請求項４】 セラミック多層基板の裏面に形成された
外部接続端子はグリッド状に設けられていることを特徴
とする請求項１から３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085924A JP2960277B2 (ja) | 1993-04-13 | 1993-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085924A JP2960277B2 (ja) | 1993-04-13 | 1993-04-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302714A JPH06302714A (ja) | 1994-10-28 |
| JP2960277B2 true JP2960277B2 (ja) | 1999-10-06 |
Family
ID=13872323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5085924A Expired - Fee Related JP2960277B2 (ja) | 1993-04-13 | 1993-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2960277B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079592A1 (en) * | 1999-06-17 | 2000-12-28 | Hitachi, Ltd. | Semiconductor device and electronic device |
| JP4012652B2 (ja) * | 1999-07-22 | 2007-11-21 | 京セラ株式会社 | 半導体装置 |
| WO2001099237A1 (fr) | 2000-06-20 | 2001-12-27 | Fujitsu Limited | Tableau et borne d'alimentation |
| JP4817110B2 (ja) * | 2005-12-26 | 2011-11-16 | 株式会社村田製作所 | 多層回路基板及びｉｃパッケージ |
| JP7110073B2 (ja) * | 2018-11-26 | 2022-08-01 | 株式会社東芝 | 集積回路及びそれを備えた電子回路 |
-
1993
- 1993-04-13 JP JP5085924A patent/JP2960277B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302714A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7889509B2 (en) | Ceramic capacitor | |
| US5369545A (en) | De-coupling capacitor on the top of the silicon die by eutectic flip bonding | |
| US7704548B2 (en) | Method for manufacturing wiring board | |
| US7808799B2 (en) | Wiring board | |
| CN100485910C (zh) | 电子元器件及其制造方法 | |
| US7005747B2 (en) | Semiconductor device having additional functional element and method of manufacturing thereof | |
| US20040022038A1 (en) | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor | |
| US20150282327A1 (en) | Multilayer electronic device and manufacturing method therefor | |
| US6636416B2 (en) | Electronic assembly with laterally connected capacitors and manufacturing method | |
| US6916706B2 (en) | Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device | |
| US6320249B1 (en) | Multiple line grids incorporating therein circuit elements | |
| US6683781B2 (en) | Packaging structure with low switching noises | |
| JP2960277B2 (ja) | 半導体装置 | |
| JP2010123839A (ja) | 半導体モジュール | |
| WO2022071235A1 (ja) | 回路モジュール | |
| JP3062413B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06302760A (ja) | 半導体装置 | |
| KR100970659B1 (ko) | 고 신뢰성 다층 기판 | |
| JP2932964B2 (ja) | チップキャリアとその実装体 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JP2973261B2 (ja) | 半導体装置 | |
| JPS6079763A (ja) | 半導体装置 | |
| JPH0553269U (ja) | 高周波シールド構造を有する多層配線基板 | |
| JPH05251584A (ja) | セラミックチップキャリアの製造方法 | |
| JPH11135668A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |