WO2022071235A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
WO2022071235A1
WO2022071235A1 PCT/JP2021/035422 JP2021035422W WO2022071235A1 WO 2022071235 A1 WO2022071235 A1 WO 2022071235A1 JP 2021035422 W JP2021035422 W JP 2021035422W WO 2022071235 A1 WO2022071235 A1 WO 2022071235A1
Authority
WO
WIPO (PCT)
Prior art keywords
component
wires
wire
substrate
terminal
Prior art date
Application number
PCT/JP2021/035422
Other languages
English (en)
French (fr)
Inventor
喜人 大坪
壮央 竹内
毅 高倉
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN202190000772.9U priority Critical patent/CN220233160U/zh
Publication of WO2022071235A1 publication Critical patent/WO2022071235A1/ja
Priority to US18/189,500 priority patent/US20230230951A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a circuit module in which at least one of the electronic components mounted on a board is electrically connected to the board by a wire.
  • a circuit module including a board and electronic components such as inductors and integrated circuits, in which the electrodes of the electronic components mounted on the board and the electrodes of the board are connected via wires by wire bonding or the like. It has been known.
  • the shield reduces the entry of electromagnetic waves into electronic components from the outside.
  • the shield reduces the leakage of electromagnetic waves generated in electronic components to the outside.
  • Patent Document 1 discloses a module package including a plurality of wires covering an electronic component.
  • each wire covering the electronic component is connected to the substrate at two points, one end and the other end.
  • Pads need to be formed at the points of connection with the wires on the substrate. That is, two pads need to be formed on the substrate for each wire. That is, a large number of pads need to be formed on the substrate in order for all the wires to be connected to the substrate. Therefore, many of the areas on the substrate are occupied by these pads. As a result, the area on the board for mounting the electronic component may be reduced.
  • an object of the present invention is to solve the above-mentioned problems, and even when a wire for shielding an electronic component is connected to a substrate, the area for mounting the electronic component on the substrate is reduced.
  • the purpose is to provide a circuit module capable of suppressing the above.
  • the circuit module is With the board The first component mounted on the board and having a ground terminal on the upper surface, A first wire connecting the ground terminal and the substrate, The second component mounted on the board is provided. In a plan view, the second component overlaps with the first wire.
  • the present invention even when a wire for shielding an electronic component is connected to a substrate, it is possible to suppress a decrease in the area for mounting the electronic component on the substrate.
  • FIG. 1 is a cross-sectional view taken along the line AA in FIG.
  • BB sectional view in FIG. The plan view of the circuit module which concerns on 6th Embodiment of this invention.
  • the circuit module according to one aspect of the present invention is With the board The first component mounted on the board and having a ground terminal on the upper surface, With multiple first wires, A second component mounted on the substrate and overlapping with at least one of the plurality of first wires in a plan view. Each of the plurality of first wires is a circuit module connecting the ground terminal of the first component and the board.
  • the second component overlaps with the first wire in a plan view.
  • the second component can be shielded by the first wire.
  • the first wire is connected to the ground terminal of the first component and the board. That is, the first wire is connected to the substrate at one place. Therefore, the number of pads formed on the substrate can be reduced as compared with the configuration in which the wires are connected to the substrate at two points. As a result, it is possible to suppress a decrease in the area for mounting components such as the first component and the second component on the substrate.
  • the ground potentials of the plurality of first wires can be set to the same potential. That is, it is possible to reduce the variation in the ground potential in the plurality of first wires.
  • the circuit module includes a plurality of the first components, and at least one first wire may be connected to each of the ground terminals of the plurality of the first components.
  • the second component can be shielded by a large number of first wires. This makes it possible to enhance the shielding effect on the second component.
  • each of the plurality of first components is mounted at different positions. Therefore, the second component can be shielded at high density by the first wire extending from various positions.
  • the first wires connected to different first parts may intersect each other.
  • the density of the plurality of first wires can be increased by the intersection of the plurality of first wires. This makes it possible to enhance the shielding effect on the second component.
  • the first component may be an inductor.
  • a large number of inductors are arranged around an LNA (Low Noise Amplifier), which is a kind of component mounted on a board.
  • LNA Low Noise Amplifier
  • these inductors those connected to the ground can be used as the first component.
  • the second component may be an element constituting a matching circuit.
  • a large number of elements constituting the matching circuit of the LNA are arranged around an LNA (Low Noise Amplifier), which is a kind of component mounted on a substrate. These elements can be shielded by the first wire.
  • LNA Low Noise Amplifier
  • the circuit module according to one aspect of the present invention is mounted on the substrate and includes a third component having a ground terminal on the upper surface thereof, and the first wire is connected to the ground terminal of the third component. It may be connected to the board via three components. According to this configuration, the first wire is connected to the first component and the third component. That is, the first wire is not directly connected to the substrate. Therefore, it is not necessary to form a pad for connecting the first wire on the substrate.
  • the ground terminal of the first component may be electrically connected to an electrode arranged on the substrate via a through hole penetrating the first component. According to this configuration, even a component having terminals only on the lower surface can function as the first component by providing a through hole and providing terminals on the upper surface.
  • the circuit module according to one aspect of the present invention is mounted on the substrate and includes a support component that supports the first component, and the first component is supported by the support component and is supported via the support component. It may be mounted on the substrate. According to this configuration, since the first component is supported by the support component, the first wire extending from the first component can be positioned at a high position. This makes it possible to reduce the possibility that the first wire will come into contact with the second component.
  • the circuit module includes a second wire connecting the second component and the substrate, and the second component has a terminal to which the second wire is connected on the upper surface.
  • the second wire does not have to intersect the first wire at a position overlapping the second component in a plan view.
  • the second wire when the second wire is connected to the ground, the second wire has a function of shielding the second component as well as the first wire.
  • the first wire covering the second component and the second wire extending from the second component do not intersect directly above the second component.
  • the shielding effect on the second component can be enhanced.
  • the circuit module includes a second wire connecting the second component and the substrate, and the second component has a terminal to which the second wire is connected on the upper surface.
  • the second wire may extend from the terminal so as to be away from the first wire at a position overlapping the second component in a plan view.
  • the ground terminal of the first component may be separated from the mounting surface of the second component in a direction orthogonal to the mounting surface of the board on which the first component and the second component are mounted. According to this configuration, it is possible to prevent the first wire connected to the ground terminal of the first component from interfering with the second component.
  • FIG. 1 is a plan view of a circuit module according to the first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view taken along the line AA in FIG.
  • circuit module 1 various electronic components are mounted on the surface of the substrate, and an insulating resin layer is formed on the surface of the substrate so as to wrap the electronic components.
  • the circuit module 1 is used in, for example, wireless devices such as mobile phones and car phones, and various other communication devices.
  • the circuit module 1 includes a substrate 20, electronic components 31 to 35, a wire 40, a sealing resin 50, and a shield film 60.
  • the upper film 61 and the sealing resin 50 of the shield film 60 are not shown.
  • the circuit module 1 has a rectangular parallelepiped shape as a whole.
  • the directions of each side of the circuit module 1 having a rectangular parallelepiped shape are defined as the longitudinal direction 2, the lateral direction 3, and the height direction 4, respectively.
  • the side on which the upper film 61 (see FIG. 2) of the shield film 60 is located is defined as above the height direction 4.
  • the shape of the circuit module 1 is not limited to the rectangular parallelepiped shape.
  • the substrate 20 is made of a resin such as glass epoxy, Teflon (registered trademark), paper phenol, ceramic such as alumina, and the like.
  • the substrate 20 is a four-layer substrate in which four substrates 21, 22, 23, and 24 are laminated in this order from the bottom.
  • the substrate 20 may be a multilayer substrate having a number of layers other than four, or may be a single-layer substrate.
  • the via conductor 25 is formed on the substrate 20.
  • a plurality of via conductors 25 are formed on the substrate 20.
  • the via conductor 25 is formed on the substrates 21 and 24.
  • the via conductor 25 may or may not be formed on the substrates 22 and 23, or may not be formed on the substrates 21 and 24.
  • the via conductor 25 is formed by plating a conductive metal made of copper or the like in through holes (vias) penetrating the substrates 21, 22, 23, 24 up and down, or ceramic.
  • a conductive paste and co-fired with ceramic In the case of a substrate, it is filled with a conductive paste and co-fired with ceramic.
  • the wiring electrode 26 is formed on the substrate 20.
  • a plurality of wiring electrodes 26 are formed on the substrate 20.
  • the wiring electrode 26 is sandwiched between the front surface 20A of the substrate 20 (upper surface of the substrate 24), the back surface 20B of the substrate 20 (lower surface of the substrate 21), and two adjacent substrates of the substrates 21, 22, 23, and 24. It is formed on the inner surface 20C.
  • the wiring electrode 26 is not formed on the inner surface 20C located in the center of the height direction 4 of the three inner surfaces 20C.
  • FIG. 1 (and FIGS. 3, 5, 7, and 8 described later)
  • the wiring electrode 26 formed on the surface 20A of the substrate 20 is shown as a circle.
  • the wiring electrode 26 is a pad having the same size as that shown in the cross-sectional view of FIG. 2 (and FIGS. 4 and 6 described later).
  • the pad is, for example, rectangular in a plan view, but may have other shapes.
  • the wiring electrode 26 is obtained by printing a conductive paste on a pad formed on each surface (front surface 20A, back surface 20B, inner surface 20C) of the substrate 20 and co-firing with the ceramic substrate.
  • the conductive paste is composed of, for example, copper.
  • the wiring electrode 26 is formed on a pad on each surface of the substrate 20 by a known means such as etching a metal foil.
  • Each wiring electrode 26 is electrically connected to another wiring electrode 26 via a via conductor 25.
  • At least a part of the wiring electrode 26 formed on the back surface 20B of the substrate 20 is a terminal electrode.
  • the terminal electrode is connected to a wiring electrode formed on the board or the like.
  • 19 electronic components 31 to 35 are mounted on the surface 20A of the substrate 20.
  • the 19 electronic components 31 to 35 have two integrated circuits 31 (for example, LNA or PA (Power Amplifier)), four filter components 32, six capacitors 33, and one antenna.
  • the element 34 and the six inductors 35 are two integrated circuits 31 (for example, LNA or PA (Power Amplifier)), four filter components 32, six capacitors 33, and one antenna.
  • the element 34 and the six inductors 35 are two integrated circuits 31 (for example, LNA or PA (Power Amplifier)
  • LNA Low Noise Amplifier
  • the arrangement position of the electronic component mounted on the substrate 20 is not limited to the arrangement position shown in FIG. Further, the number of electronic components mounted on the substrate 20 is not limited to 19.
  • the number of the integrated circuit 31, the filter component 32, the capacitor 33, the antenna element 34, and the inductor 35 mounted on the substrate 20 is not limited to the above-mentioned number.
  • the types of the electronic components 30 are not limited to those described above (integrated circuit 31, filter component 32, capacitor 33, antenna element 34, and inductor 35), and various known electronic components can be mounted on the substrate 20.
  • the electronic component 30 may be mounted on the back surface 20B of the substrate 20.
  • the electronic component 30 is mounted on the substrate 20 by various known mounting methods.
  • one inductor 35A is mounted on the substrate 20 by wire bonding. That is, the inductor 35A is connected to the wiring electrode 26 via the wire 40.
  • the inductor 35A is an example of the first component.
  • the electronic components 30 other than the inductor 35A are mounted on the substrate 20 by a mounting method that does not use the wire 40, for example, a flip chip.
  • the electronic component 30 other than the inductor 35A may be mounted on the substrate 20 by wire bonding.
  • the wiring of the wire 40 will be described in detail later.
  • the sealing resin 50 is provided on the surface 20A of the substrate 20.
  • the sealing resin 50 is made of an electrically insulated resin such as an epoxy resin.
  • the sealing resin 50 covers the electronic components 31 to 35.
  • the electronic components 31 to 35 are completely embedded in the sealing resin 50.
  • the sealing resin 50 may cover only a part of each electronic component 30.
  • a small electronic component may be completely embedded in the sealing resin 50, while a portion of the large electronic component other than the upper surface thereof may be embedded in the sealing resin 50.
  • the shield film 60 is provided so as to cover the substrate 20 and the sealing resin 50 from above. As shown in FIG. 1, the shield film 60 surrounds a plurality of electronic components 31 to 35 mounted on the substrate 20 in a plan view.
  • the shield film 60 is made of a conductive member such as copper.
  • the shield film 60 includes an upper film 61 and a side film 62.
  • the side membrane 62 extends downward from the peripheral edge of the superior membrane 61. That is, the shield film 60 has a box shape that is open downward.
  • the upper film 61 is in contact with the upper surface of the sealing resin 50. That is, the upper film 61 covers the upper part of the sealing resin 50.
  • the side film 62 is in contact with the side surface of the sealing resin 50 and the side surface of the substrate 20. That is, the side film 62 covers the side of the sealing resin 50 and the side of the substrate 20. From the above, the shield film 60 covers the side of the substrate 20 and the side and the upper side of the sealing resin 50.
  • the shield film 60 is grounded by being directly or indirectly connected to the housing of the device including the circuit module 1. That is, the potential of the shield film 60 is the ground potential.
  • the shield film 60 may cover at least a part of the sealing resin 50.
  • the shield film 60 does not have to include the side film 62.
  • the shield film 60 covers the upper side of the sealing resin 50, but does not cover the sides of the sealing resin 50.
  • the wiring of the wire 40 will be described below.
  • the circuit module 1 includes six wires 40 as shown in FIG.
  • the six wires 40 are composed of one wire 401 and five wires 402 to 406.
  • the inductor 35A includes two terminals 35Aa and 35Ab.
  • the terminals 35Aa and 35Ab are formed on the upper surface 35Ac of the inductor 35A.
  • the terminals 35Aa and 35Ab are located above the inductors 35B, 35C and 35D.
  • the terminals 35Aa and 35Ab are separated from the surface 20A of the substrate 20 by the inductors 35B, 35C and 35D.
  • the surface 20A of the substrate 20 is an example of a mounting surface.
  • the height direction 4 is orthogonal to the surface 20A.
  • the wire 401 connects the terminal 35Aa and the substrate 20 (specifically, the wiring electrode 26A formed on the substrate 20).
  • the wiring electrode 26A is one of a plurality of wiring electrodes 26.
  • the wiring electrode 26A is electrically connected to a device other than the ground (for example, another electronic component 30 or a power source). That is, the terminal 35Aa is connected to the circuit (other than the ground) via the wire 401.
  • the wires 402 to 406 connect the terminal 35Ab and the substrate 20 (specifically, the wiring electrode 26B formed on the substrate 20).
  • the wiring electrode 26B is a part of the plurality of wiring electrodes 26 and is connected to the ground electrode of the substrate 20. Further, as another form, the wiring electrode 26B may be electrically connected to the ground by being connected to the shield film 60 or the like. That is, the terminal 35Ab is connected to the ground via the wires 402 to 406. That is, the inductor 35A is connected to the ground.
  • Wires 402 to 406 are examples of the first wire.
  • the terminal 35Ab is an example of a ground terminal. In FIG. 1 (and FIGS.
  • the wiring electrodes 26B are individually formed for each wire 402 to 406, but are commonly formed for a plurality of wires 40. It is also good. For example, instead of the five wiring electrodes 26B shown in FIG. 1, one wiring electrode is formed over the entire region where the five wiring electrodes 26B are formed, and the five wires 402 to the one wiring electrode are formed. 406 may be connected.
  • One end of the wires 402 to 406 is connected to the terminal 35Ab. That is, five wires 402 to 406 are connected to the terminal 35Ab.
  • Each of the wires 402 to 406 extends from the terminal 35Ab in different directions.
  • the other ends of the wires 402 to 406 are connected to wiring electrodes 26B at different positions on the surface 20A of the substrate 20, respectively.
  • the wires 402 to 406 extend from the terminal 35Ab to the wiring electrode 26B through directly above the shielded component of the electronic component 30.
  • the shield target component is three inductors 35B, 35C, 35D.
  • the inductors 35B, 35C, and 35D are elements constituting the matching circuit of the integrated circuit 31 arranged nearby, and are not connected to the ground.
  • the inductors 35B, 35C and 35D are examples of the second component.
  • the inductor 35A is a wire bonding type inductor
  • the inductors 35B, 35C, 35D are inductors for joining the electrode on the bottom surface of the component and the wiring electrode 26 by soldering.
  • the wires 402, 403, 404, 405 overlap with the inductor 35B. Further, in a plan view, the wire 406 overlaps with the inductor 35C. Further, in a plan view, the wires 404 and 405 overlap with the inductor 35D. As a result, the upper part of the inductors 35B, 35C, 35D is shielded by at least one of the wires 402 to 406. Therefore, in FIG. 1, the wires 402 to 405 also cover the integrated circuit 31 (LNA) other than the inductors 35B, 35C, 35D, but the wires 402 to 406 are the upper portions of the inductors 35B, 35C, 35D. You may cover only.
  • LNA integrated circuit 31
  • the sides of the inductors 35B, 35C, and 35D can be shielded by at least one of the wires 402 to 406.
  • wires 402 are located on both sides of the inductor 35B in the longitudinal direction 2. In this case, both sides of the inductor 35B in the longitudinal direction 2 are shielded by the wires 402.
  • the inductors 35B to 35D overlap with at least one of the wires 402 to 406 in a plan view. Thereby, the inductors 35B to 35D can be shielded by at least one of the wires 402 to 406.
  • the wires 402 to 406 are connected to the terminal 35Ab of the inductor 35A and the substrate 20. That is, the wires 402 to 406 are connected to the substrate 20 at one place. Therefore, the number of pads formed on the substrate 20 can be reduced as compared with the embodiment in which the wires are connected to the substrate 20 at two points. As a result, it is possible to suppress a decrease in the area for mounting the electronic component 30 on the substrate 20.
  • a plurality of wires 402 to 406 are connected to the terminal 35Ab of one inductor 35A. Therefore, the number of pads formed on the substrate 20 can be reduced.
  • the ground potentials of the plurality of wires 402 to 406 can be set to the same potential. That is, it is possible to reduce the variation in the ground potential of the plurality of wires 402 to 406.
  • the wires 402 to 406 can be connected to the one connected to the ground (for example, the inductor 35A).
  • a large number of elements constituting the matching circuit of the LNA are arranged around the LNA (Low Noise Amplifier) which is a kind of the component 31 mounted on the substrate 20.
  • These elements eg, inductors 35B-35D
  • the terminals 35Aa and 35Ab are located above the inductors 35B, 35C and 35D. Therefore, it is possible to prevent the wires 402 to 406 connected to the terminals 35Aa and 35Ab from interfering with the inductors 35B, 35C and 35D.
  • the number of wires 40 extending from the terminal 35Aa of the electronic component (inductor 35A) mounted on the substrate 20 by wire bonding is one (wire 401), and the number of wires 40 extending from the terminal 35Ab is five (wires). It was 402 to 406).
  • the number of wires 40 extending from the terminal 35Aa is not limited to one, and the number of wires 40 extending from the terminal 35Ab is not limited to five.
  • the inductor 35A is mounted on the substrate 20 by wire bonding. That is, the inductor 35A corresponded to the first component.
  • what is mounted on the substrate 20 by wire bonding may be an inductor 35 other than the inductor 35A, or an electronic component other than the inductor 35 such as a capacitor 33. That is, an electronic component other than the inductor 35A may correspond to the first component.
  • the shield target parts are inductors 35B to 35D. That is, the inductors 35B to 35D corresponded to the second component.
  • the shield target component may be an inductor 35 other than the inductors 35B to 35D, or may be an electronic component other than the inductor 35 such as a capacitor 33. That is, electronic components other than the inductors 35B to 35D may correspond to the second component.
  • FIG. 3 is a plan view of the circuit module according to the second embodiment of the present invention.
  • the circuit module 1A according to the second embodiment is different from the circuit module 1 according to the first embodiment in that the circuit module 1A according to the second embodiment includes a plurality of inductors 35A.
  • the circuit module 1A includes two inductors 35A.
  • the circuit module 1A may include three or more inductors 35A.
  • Each inductor 35A includes two terminals 35Aa and 35Ab as in the first embodiment.
  • a wire 401 extends from the terminal 35Aa of each inductor 35A.
  • Each wire 401 is electrically connected to the wiring electrode 26A.
  • At least one wire extends from the terminal 35Ab of each inductor 35A.
  • five wires 402 to 406 extend from one terminal 35Ab of the two inductors 35A, and two wires 407 and 408 extend from the other terminal 35Ab of the two inductors 35A. There is.
  • Each wire 402 to 408 extending from the terminal 35Ab is electrically connected to the wiring electrode 26B.
  • the wires 404 to 406 and the wires 407 and 408 intersect. That is, in a plan view, the wires 404 to 406 connected to one of the two inductors 35A and the wires 407 and 408 connected to the other of the two inductors 35A intersect. That is, in a plan view, the wires connected to different inductors 35A intersect each other. It should be noted that the intersection is not limited to the wires 404 to 406 and the wires 407 and 408.
  • the wire extends from each of the plurality of inductors 35A.
  • the inductors 35B to 35D can be shielded by a large number of wires 402 to 408.
  • the shielding effect for the inductors 35B to 35D can be enhanced.
  • each of the plurality of inductors 35A is mounted at different positions. Therefore, the inductors 35B to 35D can be shielded at high density by the wires 402 to 408 extending from various positions.
  • the density of the plurality of wires 404 to 408 can be increased by the intersection of the wires 404 to 406 and the wires 407 and 408. Thereby, the shielding effect for the inductors 35B to 35D can be enhanced.
  • the circuit module according to the third embodiment is different from the circuit module 1 according to the first embodiment in that the other end of the wire 403 is not connected to the wiring electrode 26B.
  • the circuit module according to the third embodiment includes the filter component 36 as shown by the broken line in FIG. 1 in addition to the electronic components 31 to 35 included in the circuit module 1 according to the first embodiment.
  • the filter component 36 has the same configuration as the filter component 32, and is mounted on the surface 20A of the substrate 20.
  • the filter component 36 is an example of a third component.
  • the third component is not limited to the filter component, and may be another type of electronic component such as an inductor or a capacitor.
  • the filter component 36 includes two terminals 36a and 36b.
  • the terminals 36a and 36b are formed from the upper surface 36c of the filter component 36 to the lower surface.
  • the terminal 36a is electrically connected to the wiring electrode 26A on the lower surface of the filter component 36.
  • the terminal 36b is electrically connected to the wiring electrode 26B electrically connected to the ground on the lower surface of the filter component 36. That is, the terminal 36b functions as a ground terminal.
  • the wire 403 is connected to the inductor 35A and the filter component 36. That is, the wire 403 is not directly connected to the substrate 20. Therefore, it is not necessary to form a pad for connecting the wire 403 on the substrate.
  • the circuit module includes one filter component 36 as an electronic component having a terminal to which the other end of the wire 40 is connected.
  • the circuit module may include a plurality of filter components 36 as electronic components having terminals to which the other end of the wire 40 is connected.
  • one wire 40 is connected to the terminal 36b of the filter component 36.
  • a plurality of wires 40 may be connected to the terminal 36b of the filter component 36.
  • FIG. 4 is a plan view of the circuit module according to the fourth embodiment of the present invention.
  • the circuit module 1B according to the fourth embodiment is different from the circuit module 1 according to the first embodiment in that the integrated circuit 38 as the first component is not mounted on the substrate 20 by wire bonding.
  • the integrated circuit 38 included in the circuit module 1B according to the fourth embodiment is connected to at least one wiring electrode 26 formed on the surface 20A of the substrate 20. That is, the integrated circuit 38 is mounted on the substrate 20 by a mounting method such as a flip chip that does not use a wire.
  • the integrated circuit 38 is TSV (Through-Silicon Via) processed. That is, in the fourth embodiment, the terminal 38Ad is formed on the upper surface 38Ac of the integrated circuit 38. Further, a through hole 38Ae is formed in the integrated circuit 38. The through hole 38Ae is filled with a conductor. One end of the through hole 38Ae communicates with the terminal 38Ad. The other end of the through hole 38Ae communicates with the wiring electrode 26. That is, the terminal 38Ad is electrically connected to the wiring electrode 26 via the through hole 38Ae.
  • the wires 402 to 406 connect the terminal 38Ad and the substrate 20 (specifically, the wiring electrode 26B formed on the substrate 20). Note that, in FIG. 4, only the wire 402 is shown among the wires 402 to 406.
  • the terminal 38Ad is connected to the wiring electrode 26B via wires 402 to 406.
  • the wiring electrode 26B is electrically connected to the ground. That is, the terminal 38Ad functions as a ground terminal.
  • the wiring electrode 26 electrically connected to the terminal 38Ad via the through hole 38Ae may be the wiring electrode 26B electrically connected to the ground.
  • the other end of the wires 402 to 406 may not be connected to the wiring electrode 26B. This is because one end of the wires 402 to 406 is connected to the wiring electrode 26B via the terminal 38Ad and the through hole 38Ae.
  • the electronic component corresponding to the first component may have a terminal functioning as a ground terminal on its upper surface. That is, the mounting method of the electronic component corresponding to the first component is not limited to wire bonding.
  • a component having a terminal only on the lower surface functions as a component that shields another component (for example, an inductor 35B) by providing a through hole 35Ae and a terminal 35Ad on the upper surface.
  • another component for example, an inductor 35B
  • FIG. 5 is a plan view of the circuit module according to the fifth embodiment of the present invention.
  • FIG. 6 is a cross-sectional view taken along the line BB in FIG.
  • the circuit module 1C according to the fifth embodiment is different from the circuit module 1 according to the first embodiment in that the electronic component 37 corresponding to the first component is supported by another electronic component.
  • the electronic component 37 is supported by the upper surface 31Aa of the integrated circuit 31A mounted on the right end portion of the substrate 20 on the paper surface of FIG. 5 in the integrated circuit 31. That is, the electronic component 37 is mounted on the substrate 20 via the integrated circuit 31A.
  • the electronic component 37 is an inductor.
  • the electronic component 37 is not limited to the inductor, but may be another type of electronic component such as a resistor, a capacitor, or an integrated circuit.
  • the electronic component 37 is an example of the first component.
  • the integrated circuit 31A is an example of a support component.
  • the electronic component 37 may be supported by a component other than the integrated circuit 31A.
  • the electronic component 37 may be supported by an integrated circuit 31B mounted on the upper left end of the substrate 20 on the paper surface of FIG. In this case, the integrated circuit 31B corresponds to the support component.
  • the wiring of the wire 40 will be described below.
  • the circuit module 1C includes seven wires 40.
  • the seven wires 40 are composed of three wires 409 and four wires 410 to 413.
  • the electronic component 37 includes two terminals 37a and 37b.
  • the terminals 37a and 37b are formed on the upper surface 37c of the electronic component 37.
  • Each of the three wires 409 connects the terminal 37a and the substrate 20 (specifically, the wiring electrode 26A formed on the substrate 20). That is, the terminal 37a is electrically connected to a device other than the ground (for example, another electronic component 30 or a power source) via the wire 409.
  • Each of the four wires 410 to 413 connects the terminal 37b and the substrate 20 (specifically, the wiring electrode 26B formed on the substrate 20). That is, the terminal 37b is connected to the ground via the wires 410 to 413. Wires 410 to 413 are examples of the first wire.
  • the terminal 37b is an example of a ground terminal.
  • One end of the wires 410 to 413 is connected to the terminal 37b. That is, four wires 410 to 413 are connected to the terminal 37b.
  • Each of the wires 410 to 413 extends from the terminal 37b in different directions.
  • the other ends of the wires 410 to 413 are connected to wiring electrodes 26B at different positions on the surface 20A of the substrate 20, respectively.
  • the wiring electrode 26B is a ground terminal of the substrate 20.
  • the wires 410 to 413 extend from the terminal 37b to the wiring electrode 26B through directly above the shielded component of the electronic component 30.
  • the shield target component is five inductors 35A, 35B, 35C, 35E, 35F.
  • the inductors 35A, 35B, 35C, 35E, and 35F are examples of the second component.
  • the wires 410 and 411 overlap with the inductors 35A and 35B. Further, in a plan view, the wire 412 overlaps with the inductor 35E. Further, in a plan view, the wire 413 overlaps with the inductors 35C and 35F. As a result, the upper part of the inductors 35A, 35B, 35C, 35E, 35F is shielded by at least one of the wires 410 to 413. Further, the sides of the inductors 35A, 35B, 35C, 35E, 35F may be shielded by at least one of the wires 410 to 413. For example, as shown in FIG.
  • the wires 410 and 411 are located on both sides of the inductors 35A and 35B in the longitudinal direction 2. Note that only the wire 410 is shown in FIG. In this case, both sides of the inductors 35A and 35B in the longitudinal direction 2 are shielded by the wires 410 and 411.
  • the wires 410 to 413 extending from the electronic component 37 can be positioned at a high position. As a result, the possibility that the wires 410 to 413 come into contact with the inductors 35A, 35B, 35C, 35E, and 35F can be reduced.
  • the number of wires 40 extending from the terminal 37a of the electronic component 37 mounted on the substrate 20 by wire bonding is three (wire 409), and the number of wires 40 extending from the terminal 37b is four (wires 410 to 413). )Met.
  • the number of wires 40 extending from the terminal 37a is not limited to three, and the number of wires 40 extending from the terminal 37b is not limited to four.
  • FIG. 7 is a plan view of the circuit module according to the sixth embodiment of the present invention.
  • the circuit module 1D according to the sixth embodiment is different from the circuit module 1C according to the fifth embodiment in two points.
  • the first point is that the shielded component is mounted on the substrate 20 by a mounting method via a wire.
  • the second point is that the wire to be shielded and the wire connected to the shield target component do not intersect directly above the shield target component.
  • the circuit module 1D according to the sixth embodiment includes nine inductors 35. Of the nine inductors 35, five inductors 35G to 35K are shield target parts. Of the five inductors 35G to 35K that are the shield target components, three inductors 35G, 35H, and 35K are mounted on the substrate 20 by wire bonding. On the other hand, the remaining six inductors 35 are mounted on the substrate 20 by a mounting method that does not use wires.
  • the circuit module 1D includes eight wires 40, which is one more than the fifth embodiment.
  • the eight wires 40 are the three wires 409 of the fifth embodiment, the four wires 410 to 413, and the added wire 414.
  • the wire 414 connects the terminal 37b and the substrate 20 (specifically, the wiring electrode 26B formed on the substrate 20) in the same manner as the wires 410 to 413. That is, the terminal 37b is connected to the ground via the wires 410 to 414. Wires 410 to 414 are examples of the first wire.
  • the terminal 37b is an example of a ground terminal.
  • One end of the wires 410 to 414 is connected to the terminal 37b.
  • Each of the wires 410 to 414 extends from the terminal 37b in different directions.
  • the other ends of the wires 410 to 414 are connected to wiring electrodes 26B at different positions on the surface 20A of the substrate 20, respectively.
  • the wires 410 to 414 extend from the terminal 37b to the wiring electrode 26B through directly above the shielded component of the electronic component 30.
  • the shield target component is five inductors 35G to 35K as described above.
  • the inductors 35G to 35K are examples of the second component.
  • the wires 410 and 411 overlap with the inductor 35G.
  • the wire 412 overlaps with the inductor 35H.
  • the wire 413 overlaps with the inductors 35I and 35J.
  • the wire 414 overlaps with the inductor 35K.
  • the upper part of the inductors 35G to 35K is shielded by at least one of the wires 410 to 414.
  • the sides of the inductors 35G to 35K can also be shielded by at least one of the wires 410 to 414.
  • the circuit module 1D includes six wires 70 (wires 701 to 706) in addition to the wires 40.
  • the number of wires 70 included in the circuit module 1D is not limited to six.
  • the wire 70 is an example of the second wire.
  • Two terminals 35a are formed on the upper surface 35c of each of the inductors 35G, 35H, and 35K.
  • the wire 70 electrically connects the terminal 35a and the substrate 20 (specifically, the wiring electrode 26 formed on the substrate 20).
  • the wiring electrode 26 to which the wire 70 is connected may be the wiring electrode 26A or the wiring electrode 26B.
  • Each wire 70 extends from each terminal 35a. In other words, one end of each wire 70 is connected to each terminal 35a.
  • Wires 701 and 702 extend from each terminal 35a of the inductor 35G.
  • Wires 703 and 704 extend from each terminal 35a of the inductor 35H.
  • Wires 705 and 706 extend from each terminal 35a of the inductor 35K. The other end of each wire 70 is connected to each wiring electrode 26.
  • the wires 701 and 702 do not intersect the wires 40 (wires 410 and 411) directly above the inductor 35G. In other words, in plan view, the wires 701 and 702 do not intersect the wires 40 (wires 410 and 411) at positions overlapping the inductor 35G.
  • the wire 703 does not intersect the wire 40 (wire 412) directly above the inductor 35H. In other words, in plan view, the wire 703 does not intersect the wire 40 (wire 412) at a position overlapping the inductor 35H.
  • the wire 704 intersects the wire 40 (wire 412) directly above the inductor 35H. Further, the wires 705 and 706 intersect with the wires 40 (wires 413 and 414) directly above the inductor 35K.
  • the wire 70 when the wire 70 is connected to the ground, the wire 70 has a function of shielding the inductors 35G to 35K in the same manner as the wires 410 to 414.
  • the wires 410 and 411 covering the inductor 35G and the wires 701 and 702 extending from the inductor 35G do not intersect directly above the inductor 35G.
  • the wire 412 covering the inductor 35H and the wire 703 extending from the inductor 35H do not intersect directly above the inductor 35H.
  • the wires 410, 414 and the wires 701 and 702 so as to be substantially parallel to each other directly above the inductor 35G, and the wires 412 and the wires 703 are substantially above the inductor 35H. It is easy to arrange them side by side in parallel. As a result, a region close to the surface can be formed by a plurality of wires arranged substantially in parallel, so that the shielding effect on the inductors 35G and 35H can be enhanced.
  • the wires 701 to 703 that do not intersect the wire 40 at the position overlapping with the shield target component in the plan view.
  • it is not limited to the wires 701 to 703 that do not intersect the wire 40 at a position overlapping the shielded component in a plan view.
  • FIG. 8 is a plan view of the circuit module according to the seventh embodiment of the present invention.
  • the circuit module 1E according to the seventh embodiment is different from the circuit module 1C according to the fifth embodiment in two points.
  • the first point is that the shielded component is mounted on the substrate 20 by a mounting method via a wire.
  • the second point is that, in a plan view, the wire extending from the terminal of the shield target component is located directly above the shield target component and extends away from the wire that shields the shield target component. ..
  • the circuit module 1E according to the seventh embodiment includes six inductors 35 (inductors 35A to 35F). All of the six inductors 35A to 35F are shielded parts. Of the six inductors 35A to 35F, which are shield target components, three inductors 35B, 35C, and 35D are mounted on the substrate 20 by wire bonding. On the other hand, the remaining three inductors 35A, 35E, and 35F are mounted on the substrate 20 by a mounting method that does not use wires.
  • the circuit module 1E includes eight wires 40, which is one more than in the fifth embodiment.
  • the eight wires 40 are the three wires 409 of the fifth embodiment, the four wires 410 to 413, and the added wire 414.
  • the wire 414 connects the terminal 37b and the substrate 20 (specifically, the wiring electrode 26B formed on the substrate 20) in the same manner as the wires 410 to 413. That is, the terminal 37b is connected to the ground via the wires 410 to 414. Wires 410 to 414 are examples of the first wire.
  • the terminal 37b is an example of a ground terminal.
  • One end of the wires 410 to 414 is connected to the terminal 37b.
  • Each of the wires 410 to 414 extends from the terminal 37b in different directions.
  • the other ends of the wires 410 to 414 are connected to wiring electrodes 26B at different positions on the surface 20A of the substrate 20, respectively.
  • the wires 410 to 414 extend from the terminal 37b to the wiring electrode 26B through directly above the shielded component of the electronic component 30.
  • the shield target parts are six inductors 35A to 35F as described above.
  • the inductors 35A to 35F are examples of the second component.
  • the wires 410 and 411 overlap with the inductors 35A and 35B. Further, in a plan view, the wire 412 overlaps with the inductor 35E. Further, in a plan view, the wire 413 overlaps with the inductors 35C and 35F. Further, in a plan view, the wire 414 overlaps with the inductor 35D. As a result, the upper part of the inductors 35A to 35F is shielded by at least one of the wires 410 to 414. Although not shown, the sides of the inductors 35A to 35F can also be shielded by at least one of the wires 410 to 414.
  • the circuit module 1E includes six wires 70 (wires 707 to 712) in addition to the wires 40.
  • the number of wires 70 included in the circuit module 1E is not limited to six.
  • the wire 70 is an example of the second wire.
  • Two terminals 35a are formed on the upper surface 35c of each of the inductors 35B, 35C, and 35D.
  • the wire 70 electrically connects the terminal 35a and the substrate 20 (specifically, the wiring electrode 26 formed on the substrate 20).
  • the wiring electrode 26 to which the wire 70 is connected may be the wiring electrode 26A or the wiring electrode 26B.
  • Each wire 70 extends from each terminal 35a. In other words, one end of each wire 70 is connected to each terminal 35a.
  • Wires 707 and 708 extend from each terminal 35a of the inductor 35B.
  • Wires 709 and 710 extend from each terminal 35a of the inductor 35C.
  • Wires 711 and 712 extend from each terminal 35a of the inductor 35D. The other end of each wire 70 is connected to each wiring electrode 26.
  • Each of the wires 707 and 708 extends from the terminal 35a of the inductor 35B so as to be away from the portion of the wires 410 and 411 that overlaps with the inductor 35B in the plan view.
  • Each of the wires 709 and 710 extends from the terminal 35a of the inductor 35C so as to be separated from the portion of the wire 413 that overlaps with the inductor 35C in a plan view.
  • Each of the wires 711 and 712 extends from the terminal 35a of the inductor 35D so as to be away from the portion of the wire 414 that overlaps with the inductor 35D in plan view.
  • the seventh embodiment in the process of connecting the wire 40 to the electronic component 37 and the substrate 20, it is possible to reduce that the connection is obstructed by the wire 70 extending from the inductors 35A to 35F. Further, in the process of connecting the wire 70 to the inductors 35A to 35F and the substrate 20, it is possible to reduce that the connection is obstructed by the wire 40 extending from the electronic component 37.
  • all of the six wires 707 to 712 are located directly above the shielded component and extend away from the wire that shields the shielded component. However, it may be a part of 6 wires 707 to 712.
  • Circuit module 20 Board 31A Electronic components (support components) 35A inductor (first component) 35a terminal 35c top surface 35Ab terminal 35Ac top surface 35B inductor (second component) 35C inductor (second component) 35D inductor (second component) 36 Filter parts (3rd parts) 40 wire 402 wire (first wire) 403 wire (first wire) 404 wire (first wire) 405 wire (first wire) 406 wire (first wire) 70 wire (second wire)

Abstract

電子部品をシールドするためのワイヤを基板に接続した場合であっても、基板上の電子部品を実装するためのエリアの減少を抑制することができる回路モジュールを提供する。本発明に係る回路モジュール１は、基板２０と、基板２０に実装され、上面３５Ａｃに端子３５Ａｂを有するインダクタ３５Ａと、インダクタ３５Ａの端子３５Ａｂと基板２０とを接続するワイヤ４０２～４０６と、基板２０に実装されたインダクタ３５Ｂ～３５Ｄと、を備える。平面視において、インダクタ３５Ｂ～３５Ｄは、ワイヤ４０２～４０６と重複している。

Description

回路モジュール
　本発明は、基板に実装された電子部品の少なくとも１つがワイヤによって当該基板と電気的に接続されている回路モジュールに関する。
　基板とインダクタや集積回路等の電子部品とを備えた回路モジュールであって、基板に実装された電子部品の電極と基板の電極とが、ワイヤボンディング等によってワイヤを介して接続されている回路モジュールが知られている。
　電子部品の周りに、電磁波を遮断するシールドを設けることが知られている。シールドは、電磁波が外部から電子部品に進入することを低減する。また、シールドは、電子部品において発生する電磁波が外部へ漏れることを低減する。
　上述したシールドとして、ワイヤを用いることが知られている。例えば、特許文献１には、電子部品を覆う複数のワイヤを備えたモジュールパッケージが開示されている。
米国特許出願公開第２０１８／３２４９４０号明細書
　特許文献１に開示されたモジュールパッケージでは、電子部品を覆う各ワイヤは、その一端部及び他端部の２箇所で基板に接続されている。基板におけるワイヤとの接続箇所には、パッドが形成される必要がある。つまり、各ワイヤについて２つのパッドが基板に形成される必要がある。すなわち、全てのワイヤが基板に接続されるために、多数のパッドが基板に形成される必要がある。そのため、基板上のエリアのうちの多くのエリアがこれらのパッドによって占有されてしまう。これにより、基板上のエリアのうちの電子部品を実装するためのエリアが小さくなってしまうおそれがある。
　従って、本発明の目的は、前記課題を解決することにあって、電子部品をシールドするためのワイヤを基板に接続した場合であっても、基板上の電子部品を実装するためのエリアの減少を抑制することができる回路モジュールを提供することにある。
　前記目的を達成するために、本発明は以下のように構成する。
　本発明の一態様に係る回路モジュールは、
　基板と、
　前記基板に実装され、上面にグランド端子を有する第１部品と、
　前記グランド端子と前記基板とを接続する第１ワイヤと、
　前記基板に実装された第２部品と、を備え、
　平面視において、前記第２部品は、前記第１ワイヤと重複している。
　本発明によれば、電子部品をシールドするためのワイヤを基板に接続した場合であっても、基板上の電子部品を実装するためのエリアの減少を抑制することができる。
本発明の第１実施形態に係る回路モジュールの平面図。 図１におけるＡ－Ａ断面図。 本発明の第２実施形態に係る回路モジュールの平面図。 本発明の第４実施形態に係る回路モジュールの断面図。 本発明の第５実施形態に係る回路モジュールの平面図。 図５におけるＢ－Ｂ断面図。 本発明の第６実施形態に係る回路モジュールの平面図。 本発明の第７実施形態に係る回路モジュールの平面図。
　本発明の一態様に係る回路モジュールは、
　基板と、
　前記基板に実装され、上面にグランド端子を有する第１部品と、
　複数の第１ワイヤと、
　前記基板に実装され、平面視において複数の前記第１ワイヤの少なくとも１本と重複する第２部品と、を備え、
　複数の前記第１ワイヤの各々は、前記第１部品のグランド端子と前記基板とを接続している回路モジュール。
　この構成によれば、平面視において、第２部品が第１ワイヤと重複している。これにより、第１ワイヤによって第２部品をシールドすることができる。
　また、この構成によれば、第１ワイヤが第１部品のグランド端子と基板とに接続されている。つまり、第１ワイヤは１箇所で基板と接続されている。そのため、ワイヤが２箇所で基板と接続されている構成よりも、基板に形成されるパッドを少なくすることができる。これにより、基板上の第１部品及び第２部品等の部品を実装するためのエリアの減少を抑制することができる。
　また、この構成によれば、複数の第１ワイヤが１個の第１部品に接続されている。そのため、基板に形成されるパッドを少なくすることができる。
　また、この構成によれば、同一のグランド端子に複数の第１ワイヤが接続されるので、複数の第１ワイヤのグランド電位を同電位にすることができる。つまり、複数の第１ワイヤにおけるグランド電位のばらつきを小さくすることができる。
　本発明の一態様に係る回路モジュールは、複数の前記第１部品を備え、複数の前記第１部品のグランド端子の各々に、少なくとも１本の前記第１ワイヤが接続されていてもよい。この構成によれば、多数の第１ワイヤによって第２部品をシールドすることができる。これにより、第２部品に対するシールド効果を高めることができる。また、複数の第１部品の各々は異なる位置に実装されている。そのため、様々な位置から延びた第１ワイヤによって第２部品を高密度にシールドすることができる。
　平面視において、異なる前記第１部品に接続された前記第１ワイヤ同士が交差していてもよい。この構成によれば、複数の第１ワイヤが交差していることによって、複数の第１ワイヤの密度を高めることができる。これにより、第２部品に対するシールド効果を高めることができる。
　前記第１部品はインダクタであってもよい。例えば、基板に実装される部品の一種であるＬＮＡ（Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）の周りには、多数のインダクタが配置されている。これらのインダクタのうち、グランドに接続されているものを第１部品として利用することができる。
　前記第２部品は整合回路を構成する素子であってもよい。例えば、基板に実装される部品の一種であるＬＮＡ（Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）の周りには、当該ＬＮＡの整合回路を構成する多数の素子が配置されている。これらの素子を第１ワイヤによってシールドすることができる。
　本発明の一態様に係る回路モジュールは、前記基板に実装され、上面にグランド端子を有する第３部品を備え、前記第１ワイヤは、前記第３部品のグランド端子に接続されることによって前記第３部品を介して前記基板と接続されていてもよい。この構成によれば、第１ワイヤは、第１部品と第３部品とに接続されている。つまり、第１ワイヤは、基板と直接に接続されていない。そのため、当該第１ワイヤを接続するためのパッドを基板に形成する必要がない。
　前記第１部品のグランド端子は、前記第１部品を貫通する貫通孔を介して、前記基板に配置された電極と電気的に接続されていてもよい。この構成によれば、下面にのみ端子を有する部品であっても、貫通孔を設けて且つ上面に端子を設けることによって第１部品として機能させることができる。
　本発明の一態様に係る回路モジュールは、前記基板に実装され、前記第１部品を支持する支持部品を備え、前記第１部品は、前記支持部品に支持されることによって前記支持部品を介して前記基板に実装されていてもよい。この構成によれば、第１部品が支持部品に支持されているため、第１部品から延びる第１ワイヤを高位置に位置させることができる。これにより、第１ワイヤが第２部品に接触する可能性を低くすることができる。
　本発明の一態様に係る回路モジュールは、前記第２部品と前記基板とを接続する第２ワイヤを備え、前記第２部品は、前記第２ワイヤが接続される端子を上面に有し、前記第２ワイヤは、平面視において前記第２部品と重複する位置にある前記第１ワイヤと交差していなくてもよい。この構成によれば、第２ワイヤがグランドに接続されている場合、第２ワイヤは、第１ワイヤと同様に第２部品をシールドする機能を有する。この構成によれば、第２部品を覆う第１ワイヤと第２部品から延びた第２ワイヤとは、第２部品の真上では交差していない。これにより、第２部品の真上において、第１ワイヤと第２ワイヤとが略平行に並んだ配置とすることが容易である。その結果、第１ワイヤと第２ワイヤとによって面に近い領域を形成できるため、第２部品に対するシールド効果を高めることができる。
　本発明の一態様に係る回路モジュールは、前記第２部品と前記基板とを接続する第２ワイヤを備え、前記第２部品は、前記第２ワイヤが接続される端子を上面に有し、前記第２ワイヤは、平面視において前記第２部品と重複する位置にある前記第１ワイヤから離れるように、前記端子から延びていてもよい。この構成によれば、第１ワイヤの第１部品や基板への接続工程において、当該接続が、第２部品から延びた第２ワイヤによって阻害されることを低減することができる。また、第２ワイヤの第２部品や基板への接続が、第１部品から延びた第１ワイヤによって阻害されることを低減することができる。
　前記第１部品及び前記第２部品が実装される前記基板の実装面と直交する方向において、前記第１部品のグランド端子は、前記第２部品より前記実装面から離れていてもよい。この構成によれば、第１部品のグランド端子に接続される第１ワイヤが第２部品と干渉することを抑制することができる。
　＜第１実施形態＞
　図１は、本発明の第１実施形態に係る回路モジュールの平面図である。図２は、図１におけるＡ－Ａ断面図である。
　回路モジュール１は、基板の表面に種々の電子部品が実装され、基板の表面に電子部品を包み込むように絶縁樹脂層が形成されたものである。回路モジュール１は、例えば、携帯電話、自動車電話などの無線機器やその他の各種通信機器に用いられる。
　図１及び図２に示すように、回路モジュール１は、基板２０と、電子部品３１～３５と、ワイヤ４０と、封止樹脂５０と、シールド膜６０とを備えている。なお、図１並びに後述する図３、図５、図７、及び図８において、シールド膜６０の上膜６１及び封止樹脂５０の図示は省略されている。
　回路モジュール１は、全体として直方体形状である。以下の説明において、直方体形状である回路モジュール１の各辺の方向が、それぞれ長手方向２、短手方向３、及び高さ方向４と定義される。シールド膜６０の上膜６１（図２参照）が位置する側が、高さ方向４の上と定義される。なお、回路モジュール１の形状は、直方体形状に限らない。
　基板２０は、ガラスエポキシ、テフロン（登録商標）、紙フェノール等の樹脂や、アルミナ等のセラミック等で構成されている。
　第１実施形態において、基板２０は、図２に示すように、下から順に４枚の基板２１、２２、２３、２４が積層された４層基板である。なお、基板２０は、４層以外の層数である多層基板であってもよいし、単層基板であってもよい。
　ビア導体２５が、基板２０に形成されている。複数のビア導体２５が、基板２０に形成されている。ビア導体２５は、基板２１，２４に形成されている。なお、ビア導体２５は、基板２２，２３に形成されていてもよいし、基板２１，２４に形成されていなくてもよい。ビア導体２５は、基板２１，２２，２３，２４を上下に貫通する貫通孔（ビア）に、樹脂基板の場合、銅などで構成された導電性金属がメッキ形成されたものであり、或いはセラミック基板の場合、導電性のペーストが充填されセラミックと共焼成されたものである。
　配線電極２６が、基板２０に形成されている。複数の配線電極２６が、基板２０に形成されている。配線電極２６は、基板２０の表面２０Ａ（基板２４の上面）、基板２０の裏面２０Ｂ（基板２１の下面）、及び基板２１、２２、２３、２４のうちの隣り合う２枚の基板に挟まれた内面２０Ｃに形成されている。なお、第１実施形態では、３つの内面２０Ｃのうち、高さ方向４の真ん中に位置する内面２０Ｃに、配線電極２６は形成されていない。図１（及び後述する図３、図５、図７、及び図８）において、基板２０の表面２０Ａに形成された配線電極２６は円形で示されている。しかし、実際には、配線電極２６は、図２（及び後述する図４及び図６）の断面図に示すものと同じ大きさのパッドである。当該パッドは、例えば平面視で長方形であるが、他の形状でもよい。
　配線電極２６は、セラミック基板の場合、基板２０の各面（表面２０Ａ、裏面２０Ｂ、内面２０Ｃ）に形成されたパッドに導電性のペーストを印刷し、セラミック基板と共焼成されたものである。導電性のペーストは、例えば銅で構成されている。樹脂基板の場合、配線電極２６は、金属箔をエッチング等の公知の手段によって、基板２０の各面のパッドに形成されている。各配線電極２６は、ビア導体２５を介して他の配線電極２６と電気的に接続されている。基板２０の裏面２０Ｂに形成された配線電極２６の少なくとも一部は、端子電極となっている。回路モジュール１が基板等（不図示）に実装される場合、当該端子電極が当該基板等に形成された配線電極に接続される。
　図１に示すように、１９個の電子部品３１～３５が、基板２０の表面２０Ａに実装されている。第１実施形態では、１９個の電子部品３１～３５は、２個の集積回路３１（例えば、ＬＮＡやＰＡ（Ｐｏｗｅｒ　Ａｍｐｌｉｆｉｅｒ）、４個のフィルタ部品３２、６個のコンデンサ３３、１個のアンテナ素子３４、及び６個のインダクタ３５である。
　なお、基板２０に実装される電子部品の配置位置は、図１に示す配置位置に限らない。また、基板２０に実装される電子部品の数は、１９個に限らない。基板２０に実装される集積回路３１、フィルタ部品３２、コンデンサ３３、アンテナ素子３４、及びインダクタ３５の各個数は、前述した数に限らない。電子部品３０の種類は、前述したもの（集積回路３１、フィルタ部品３２、コンデンサ３３、アンテナ素子３４、及びインダクタ３５）に限らず、公知の種々のものが基板２０に実装可能である。電子部品３０は、基板２０の裏面２０Ｂに実装されていてもよい。
　電子部品３０は、公知の種々の実装方式によって基板２０に実装される。第１実施形態では、１個のインダクタ３５Ａは、ワイヤボンディングによって基板２０に実装されている。つまり、インダクタ３５Ａは、ワイヤ４０を介して配線電極２６に接続されている。インダクタ３５Ａは第１部品の一例である。インダクタ３５Ａ以外の電子部品３０は、ワイヤ４０を介さない実装方式、例えばフリップチップによって基板２０に実装されている。
　なお、インダクタ３５Ａ以外の電子部品３０は、ワイヤボンディングによって基板２０に実装されていてもよい。
　ワイヤ４０の配線については、後に詳細に説明される。
　図２に示すように、封止樹脂５０は、基板２０の表面２０Ａに設けられている。封止樹脂５０は、エポキシ樹脂等の電気的に絶縁された樹脂で構成されている。
　封止樹脂５０は、電子部品３１～３５を覆っている。第１実施形態において、電子部品３１～３５は、封止樹脂５０内に完全に埋設されている。
　なお、封止樹脂５０は、各電子部品３０の一部のみを覆っていてもよい。例えば、小型の電子部品が封止樹脂５０内に完全に埋設されている一方で、大型の電子部品はその上面を除く部分が封止樹脂５０内に埋設されていてもよい。
　シールド膜６０は、上方から基板２０及び封止樹脂５０に被せられるように設けられている。図１に示すように、シールド膜６０は、平面視において、基板２０に実装された複数の電子部品３１～３５を囲んでいる。シールド膜６０は、銅等の導電性の部材で構成されている。
　図１及び図２に示すように、シールド膜６０は、上膜６１と側膜６２とを備えている。側膜６２は、上膜６１の周縁部から下方へ延びている。つまり、シールド膜６０は、下方に開放された箱形状である。上膜６１は、封止樹脂５０の上面と接触している。つまり、上膜６１は、封止樹脂５０の上方を覆っている。側膜６２は、封止樹脂５０の側面及び基板２０の側面と接触している。つまり、側膜６２は、封止樹脂５０の側方及び基板２０の側方を覆っている。以上より、シールド膜６０は、基板２０の側方と、封止樹脂５０の側方及び上方とを覆っている。
　シールド膜６０は、回路モジュール１を備える機器の筐体に、直接または間接に接続されることによって接地されている。つまり、シールド膜６０の電位はグランド電位である。
　なお、シールド膜６０は、封止樹脂５０の少なくとも一部を覆っていればよい。例えば、シールド膜６０は、側膜６２を備えていなくてもよい。この場合、シールド膜６０は、封止樹脂５０の上方を覆う一方で、封止樹脂５０の側方を覆っていない。
　以下、ワイヤ４０の配線が説明される。
　第１実施形態では、回路モジュール１は、図１に示すように、６本のワイヤ４０を備えている。６本のワイヤ４０は、１本のワイヤ４０１と、５本のワイヤ４０２～４０６とよりなる。
　インダクタ３５Ａは、２個の端子３５Ａａ，３５Ａｂを備えている。端子３５Ａａ，３５Ａｂは、インダクタ３５Ａの上面３５Ａｃに形成されている。図２に示すように、端子３５Ａａ，３５Ａｂは、インダクタ３５Ｂ，３５Ｃ，３５Ｄより上方に位置している。言い換えると、高さ方向４において、端子３５Ａａ，３５Ａｂは、インダクタ３５Ｂ，３５Ｃ，３５Ｄより基板２０の表面２０Ａから離れている。基板２０の表面２０Ａは、実装面の一例である。高さ方向４は、表面２０Ａと直交する。
　図１に示すように、ワイヤ４０１は、端子３５Ａａと基板２０（詳細には基板２０に形成された配線電極２６Ａ）とを接続している。配線電極２６Ａは、複数の配線電極２６のうちの１つである。配線電極２６Ａは、グランド以外（例えば、他の電子部品３０や電源）と電気的に接続されている。つまり、端子３５Ａａは、ワイヤ４０１を介して回路（グランド以外）と接続されている。
　ワイヤ４０２～４０６は、端子３５Ａｂと基板２０（詳細には基板２０に形成された配線電極２６Ｂ）とを接続している。配線電極２６Ｂは、複数の配線電極２６の一部であり、基板２０のグランド電極に接続される。また、別形態として、配線電極２６Ｂは、シールド膜６０等と接続されることによって、グランドと電気的に接続されていてもよい。つまり、端子３５Ａｂは、ワイヤ４０２～４０６を介してグランドと接続されている。すなわち、インダクタ３５Ａは、グランドとつながっている。ワイヤ４０２～４０６は第１ワイヤの一例である。端子３５Ａｂはグランド端子の一例である。図１（及び後述する図３、図５、図７、及び図８）において、配線電極２６Ｂは各ワイヤ４０２～４０６について個別に形成されているが、複数のワイヤ４０について共通に形成されていてもよい。例えば、図１に示す５つの配線電極２６Ｂの代わりに、当該５つの配線電極２６Ｂが形成された領域の全てに亘る１つの配線電極が形成され、当該１つの配線電極に５本のワイヤ４０２～４０６が接続されていてもよい。
　ワイヤ４０２～４０６の一端部は、端子３５Ａｂに接続されている。つまり、端子３５Ａｂには、５本のワイヤ４０２～４０６が接続されている。
　ワイヤ４０２～４０６の各々は、端子３５Ａｂから異なる方向へ延びている。ワイヤ４０２～４０６の他端部は、それぞれ基板２０の表面２０Ａにおける異なる位置にある配線電極２６Ｂに接続されている。
　ワイヤ４０２～４０６は、端子３５Ａｂから、電子部品３０のうちのシールド対象部品の真上を通って、配線電極２６Ｂへ延びている。第１実施形態において、シールド対象部品は、３個のインダクタ３５Ｂ，３５Ｃ，３５Ｄである。第１実施形態において、インダクタ３５Ｂ，３５Ｃ，３５Ｄは、近くに配置された集積回路３１の整合回路を構成する素子であり、グランドとつながっていない。インダクタ３５Ｂ，３５Ｃ，３５Ｄは、第２部品の一例である。また、この場合、インダクタ３５Ａはワイヤボンディング型のインダクタであり、インダクタ３５Ｂ，３５Ｃ，３５Ｄは半田により部品底面の電極と配線電極２６とを接合するインダクタである。
　平面視において、ワイヤ４０２，４０３，４０４，４０５がインダクタ３５Ｂと重複している。また、平面視において、ワイヤ４０６がインダクタ３５Ｃと重複している。また、平面視において、ワイヤ４０４，４０５がインダクタ３５Ｄと重複している。これにより、インダクタ３５Ｂ，３５Ｃ，３５Ｄの上方が、ワイヤ４０２～４０６の少なくとも１本によってシールドされる。従って、図１では、ワイヤ４０２～４０５がインダクタ３５Ｂ，３５Ｃ，３５Ｄ以外の集積回路３１（ＬＮＡ）も併せて覆った図となっているが、ワイヤ４０２～４０６はインダクタ３５Ｂ，３５Ｃ，３５Ｄの上部のみを覆っていても良い。
　また、インダクタ３５Ｂ，３５Ｃ，３５Ｄの側方が、ワイヤ４０２～４０６の少なくとも１本によってシールドされ得る。例えば、図２に示すように、インダクタ３５Ｂの長手方向２の両側に、ワイヤ４０２が位置する。この場合、インダクタ３５Ｂの長手方向２の両側が、ワイヤ４０２によってシールドされる。
　第１実施形態によれば、平面視において、インダクタ３５Ｂ～３５Ｄがワイヤ４０２～４０６の少なくとも１本と重複している。これにより、ワイヤ４０２～４０６の少なくとも１本によってインダクタ３５Ｂ～３５Ｄをシールドすることができる。
　第１実施形態によれば、ワイヤ４０２～４０６がインダクタ３５Ａの端子３５Ａｂと基板２０とに接続されている。つまり、ワイヤ４０２～４０６は１箇所で基板２０と接続されている。そのため、ワイヤが２箇所で基板２０と接続されている実施形態よりも、基板２０に形成されるパッドを少なくすることができる。これにより、基板２０上の電子部品３０を実装するためのエリアの減少を抑制することができる。
　第１実施形態によれば、複数のワイヤ４０２～４０６が１個のインダクタ３５Ａの端子３５Ａｂに接続されている。そのため、基板２０に形成されるパッドを少なくすることができる。
　第１実施形態によれば、同一のグランド端子に複数のワイヤ４０２～４０６が接続されるので、複数のワイヤ４０２～４０６のグランド電位を同電位にすることができる。つまり、複数のワイヤ４０２～４０６におけるグランド電位のばらつきを小さくすることができる。
　例えば、基板２０に実装される部品３１の一種であるＬＮＡ（Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）の周りには、多数のインダクタが配置されている。これらのインダクタのうち、グランドに接続されているもの（例えばインダクタ３５Ａ）に、ワイヤ４０２～４０６を接続することができる。
　また、例えば、基板２０に実装される部品３１の一種であるＬＮＡ（Ｌｏｗ　Ｎｏｉｓｅ　Ａｍｐｌｉｆｉｅｒ）の周りには、当該ＬＮＡの整合回路を構成する多数の素子が配置されている。これらの素子（例えばインダクタ３５Ｂ～３５Ｄ）を、ワイヤ４０２～４０６によってシールドすることができる。
　第１実施形態によれば、端子３５Ａａ，３５Ａｂは、インダクタ３５Ｂ，３５Ｃ，３５Ｄより上方に位置する。そのため、端子３５Ａａ，３５Ａｂに接続されるワイヤ４０２～４０６がインダクタ３５Ｂ，３５Ｃ，３５Ｄと干渉することを抑制することができる。
　第１実施形態では、ワイヤボンディングによって基板２０に実装されている電子部品（インダクタ３５Ａ）の端子３５Ａａから延びるワイヤ４０は１本（ワイヤ４０１）であり、端子３５Ａｂから延びるワイヤ４０は５本（ワイヤ４０２～４０６）であった。しかし、端子３５Ａａから延びるワイヤ４０の数は１本に限らず、端子３５Ａｂから延びるワイヤ４０の数は５本に限らない。
　第１実施形態では、ワイヤボンディングによって基板２０に実装されているのはインダクタ３５Ａであった。つまり、インダクタ３５Ａが第１部品に相当していた。しかし、ワイヤボンディングによって基板２０に実装されているのは、インダクタ３５Ａ以外のインダクタ３５であってもよいし、コンデンサ３３等のインダクタ３５以外の電子部品であってもよい。つまり、インダクタ３５Ａ以外の電子部品が第１部品に相当していてもよい。
　第１実施形態では、シールド対象部品は、インダクタ３５Ｂ～３５Ｄであった。つまり、インダクタ３５Ｂ～３５Ｄが第２部品に相当していた。しかし、シールド対象部品は、インダクタ３５Ｂ～３５Ｄ以外のインダクタ３５であってもよいし、コンデンサ３３等のインダクタ３５以外の電子部品であってもよい。つまり、インダクタ３５Ｂ～３５Ｄ以外の電子部品が第２部品に相当していてもよい。
　＜第２実施形態＞
　図３は、本発明の第２実施形態に係る回路モジュールの平面図である。第２実施形態に係る回路モジュール１Ａが第１実施形態に係る回路モジュール１と異なる点は、第２実施形態に係る回路モジュール１Ａが複数のインダクタ３５Ａを備えている点である。
　図３に示すように、第２実施形態に係る回路モジュール１Ａは、２個のインダクタ３５Ａを備えている。なお、回路モジュール１Ａは、３個以上のインダクタ３５Ａを備えていてもよい。
　各インダクタ３５Ａは、第１実施形態と同様に、２個の端子３５Ａａ，３５Ａｂを備えている。各インダクタ３５Ａの端子３５Ａａからワイヤ４０１が延びている。各ワイヤ４０１は、配線電極２６Ａと電気的に接続されている。各インダクタ３５Ａの端子３５Ａｂから少なくとも１本のワイヤが延びている。第２実施形態では、２個のインダクタ３５Ａの一方の端子３５Ａｂから５本のワイヤ４０２～４０６が延びており、２個のインダクタ３５Ａの他方の端子３５Ａｂから２本のワイヤ４０７，４０８が延びている。端子３５Ａｂから延びた各ワイヤ４０２～４０８は、配線電極２６Ｂと電気的に接続されている。
　平面視において、ワイヤ４０４～４０６とワイヤ４０７，４０８とは、交差している。つまり、平面視において、２個のインダクタ３５Ａの一方に接続されたワイヤ４０４～４０６と、２個のインダクタ３５Ａの他方に接続されたワイヤ４０７，４０８とは、交差している。すなわち、平面視において、異なるインダクタ３５Ａに接続されたワイヤ同士が交差している。なお、交差するのは、ワイヤ４０４～４０６とワイヤ４０７，４０８とに限らない。
　第２実施形態によれば、複数のインダクタ３５Ａの各々からワイヤが延びている。これにより、多数のワイヤ４０２～４０８によってインダクタ３５Ｂ～３５Ｄをシールドすることができる。これにより、インダクタ３５Ｂ～３５Ｄに対するシールド効果を高めることができる。また、複数のインダクタ３５Ａの各々は異なる位置に実装されている。そのため、様々な位置から延びたワイヤ４０２～４０８によってインダクタ３５Ｂ～３５Ｄを高密度にシールドすることができる。
　第２実施形態によれば、ワイヤ４０４～４０６とワイヤ４０７，４０８とが交差していることによって、複数のワイヤ４０４～４０８の密度を高めることができる。これにより、インダクタ３５Ｂ～３５Ｄに対するシールド効果を高めることができる。
　＜第３実施形態＞
　第３実施形態に係る回路モジュールが第１実施形態に係る回路モジュール１と異なる点は、ワイヤ４０３の他端部が配線電極２６Ｂに接続されていない点である。
　第３実施形態に係る回路モジュールは、第１実施形態に係る回路モジュール１が備える電子部品３１～３５に加えて、図１に破線で示すようにフィルタ部品３６を備えている。フィルタ部品３６は、フィルタ部品３２と同構成であり、基板２０の表面２０Ａに実装されている。フィルタ部品３６は第３部品の一例である。なお、第３部品は、フィルタ部品に限らず、インダクタやコンデンサ等の他の種類の電子部品であってもよい。
　フィルタ部品３６は、２個の端子３６ａ，３６ｂを備えている。端子３６ａ，３６ｂは、フィルタ部品３６の上面３６ｃから下面に亘って形成されている。
　端子３６ａは、フィルタ部品３６の下面において、配線電極２６Ａと電気的に接続されている。
　端子３６ｂは、フィルタ部品３６の下面において、グランドと電気的に接続された配線電極２６Ｂと電気的に接続されている。つまり、端子３６ｂは、グランド端子として機能する。
　第３実施形態によれば、ワイヤ４０３は、インダクタ３５Ａとフィルタ部品３６とに接続されている。つまり、ワイヤ４０３は、基板２０と直接に接続されていない。そのため、ワイヤ４０３を接続するためのパッドを基板に形成する必要がない。
　第３実施形態では、回路モジュールは、ワイヤ４０の他端部が接続される端子を有する電子部品として、１個のフィルタ部品３６を備えていた。しかし、回路モジュールは、ワイヤ４０の他端部が接続される端子を有する電子部品として、複数のフィルタ部品３６を備えていてもよい。
　第３実施形態では、フィルタ部品３６の端子３６ｂには、１本のワイヤ４０が接続されていた。しかし、フィルタ部品３６の端子３６ｂには、複数本のワイヤ４０が接続されていてもよい。
　＜第４実施形態＞
　図４は、本発明の第４実施形態に係る回路モジュールの平面図である。第４実施形態に係る回路モジュール１Ｂが第１実施形態に係る回路モジュール１と異なる点は、第１部品としての集積回路３８がワイヤボンディングによって基板２０に実装されていない点である。
　図４に示すように、第４実施形態に係る回路モジュール１Ｂが備える集積回路３８は、基板２０の表面２０Ａに形成された少なくとも１つの配線電極２６に接続されている。つまり、集積回路３８は、フリップチップ等のようなワイヤを介さない実装方式によって基板２０に実装されている。
　第４実施形態において、集積回路３８は、ＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）加工されている。つまり、第４実施形態において、集積回路３８の上面３８Ａｃに端子３８Ａｄが形成されている。また、集積回路３８には、貫通孔３８Ａｅが形成されている。貫通孔３８Ａｅには導電体が充填されている。貫通孔３８Ａｅの一方の端部は端子３８Ａｄと連通している。貫通孔３８Ａｅの他方の端部は配線電極２６と連通している。つまり、端子３８Ａｄは、貫通孔３８Ａｅを介して配線電極２６と電気的に接続されている。
　第４実施形態において、ワイヤ４０２～４０６は、端子３８Ａｄと基板２０（詳細には基板２０に形成された配線電極２６Ｂ）とを接続している。なお、図４には、ワイヤ４０２～４０６のうち、ワイヤ４０２のみが記されている。端子３８Ａｄは、ワイヤ４０２～４０６を介して配線電極２６Ｂと接続されている。ここで、上述したように、配線電極２６Ｂはグランドと電気的に接続されている。つまり、端子３８Ａｄは、グランド端子として機能する。
　なお、貫通孔３８Ａｅを介して端子３８Ａｄと電気的に接続されている配線電極２６が、グランドと電気的に接続された配線電極２６Ｂであってもよい。この場合、ワイヤ４０２～４０６の他端部は、配線電極２６Ｂと接続されていなくてもよい。なぜなら、ワイヤ４０２～４０６の一端部が、端子３８Ａｄ及び貫通孔３８Ａｅを介して配線電極２６Ｂと接続されるためである。
　以上より、第１部品に相当する電子部品（第４実施形態の場合は集積回路３８）は、その上面にグランド端子として機能する端子を有していればよい。つまり、第１部品に相当する電子部品の実装方式はワイヤボンディングに限らない。
　第４実施形態によれば、下面にのみ端子を有する部品であっても、貫通孔３５Ａｅを設けて且つ上面に端子３５Ａｄを設けることによって他の部品（例えば、インダクタ３５Ｂ）をシールドする部品として機能させることができる。
　＜第５実施形態＞
　図５は、本発明の第５実施形態に係る回路モジュールの平面図である。図６は、図５におけるＢ－Ｂ断面図である。第５実施形態に係る回路モジュール１Ｃが第１実施形態に係る回路モジュール１と異なる点は、第１部品に相当する電子部品３７が、他の電子部品に支持されている点である。
　図５に示すように、電子部品３７は、集積回路３１のうち、図５の紙面における基板２０の右端部に実装されている集積回路３１Ａの上面３１Ａａに支持されている。つまり、電子部品３７は、集積回路３１Ａを介して基板２０に実装されている。
　第５実施形態において、電子部品３７はインダクタである。なお、電子部品３７はインダクタに限らず、抵抗、コンデンサ、集積回路等の他の種類の電子部品であってもよい。電子部品３７は第１部品の一例である。集積回路３１Ａは支持部品の一例である。電子部品３７は、集積回路３１Ａ以外の部品に支持されていてもよい。例えば、電子部品３７は、図５の紙面における基板２０の左上端部に実装されている集積回路３１Ｂに支持されていてもよい。この場合、集積回路３１Ｂが支持部品に相当する。
　以下、ワイヤ４０の配線が説明される。
　第５実施形態では、回路モジュール１Ｃは、７本のワイヤ４０を備えている。７本のワイヤ４０は、３本のワイヤ４０９と、４本のワイヤ４１０～４１３とよりなる。
　電子部品３７は、２個の端子３７ａ，３７ｂを備えている。端子３７ａ，３７ｂは、電子部品３７の上面３７ｃに形成されている。
　３本のワイヤ４０９の各々は、端子３７ａと基板２０（詳細には基板２０に形成された配線電極２６Ａ）とを接続している。つまり、端子３７ａは、ワイヤ４０９を介してグランド以外（例えば、他の電子部品３０や電源）と電気的に接続されている。
　４本のワイヤ４１０～４１３の各々は、端子３７ｂと基板２０（詳細には基板２０に形成された配線電極２６Ｂ）とを接続している。つまり、端子３７ｂは、ワイヤ４１０～４１３を介してグランドと接続されている。ワイヤ４１０～４１３は第１ワイヤの一例である。端子３７ｂはグランド端子の一例である。
　ワイヤ４１０～４１３の一端部は、端子３７ｂに接続されている。つまり、端子３７ｂには、４本のワイヤ４１０～４１３が接続されている。
　ワイヤ４１０～４１３の各々は、端子３７ｂから異なる方向へ延びている。ワイヤ４１０～４１３の他端部は、それぞれ基板２０の表面２０Ａにおける異なる位置にある配線電極２６Ｂに接続されている。配線電極２６Ｂは基板２０のグランド端子である。
　ワイヤ４１０～４１３は、端子３７ｂから、電子部品３０のうちのシールド対象部品の真上を通って、配線電極２６Ｂへ延びている。第５実施形態において、シールド対象部品は、５個のインダクタ３５Ａ，３５Ｂ，３５Ｃ，３５Ｅ，３５Ｆである。インダクタ３５Ａ，３５Ｂ，３５Ｃ，３５Ｅ，３５Ｆは、第２部品の一例である。
　平面視において、ワイヤ４１０，４１１がインダクタ３５Ａ，３５Ｂと重複している。また、平面視において、ワイヤ４１２がインダクタ３５Ｅと重複している。また、平面視において、ワイヤ４１３がインダクタ３５Ｃ，３５Ｆと重複している。これにより、インダクタ３５Ａ，３５Ｂ，３５Ｃ，３５Ｅ，３５Ｆの上方が、ワイヤ４１０～４１３の少なくとも１本によってシールドされる。また、インダクタ３５Ａ，３５Ｂ，３５Ｃ，３５Ｅ，３５Ｆの側方が、ワイヤ４１０～４１３の少なくとも１本によってシールドされ得る。例えば、図６に示すように、インダクタ３５Ａ，３５Ｂの長手方向２の両側に、ワイヤ４１０，４１１が位置する。なお、図６にはワイヤ４１０のみが記されている。この場合、インダクタ３５Ａ，３５Ｂの長手方向２の両側が、ワイヤ４１０，４１１によってシールドされる。
　第５実施形態によれば、電子部品３７が集積回路３１Ａに支持されているため、電子部品３７から延びるワイヤ４１０～４１３を高位置に位置させることができる。これにより、ワイヤ４１０～４１３がインダクタ３５Ａ，３５Ｂ，３５Ｃ，３５Ｅ，３５Ｆに接触する可能性を低くすることができる。
　第５実施形態では、ワイヤボンディングによって基板２０に実装されている電子部品３７の端子３７ａから延びるワイヤ４０は３本（ワイヤ４０９）であり、端子３７ｂから延びるワイヤ４０は４本（ワイヤ４１０～４１３）であった。しかし、端子３７ａから延びるワイヤ４０の数は３本に限らず、端子３７ｂから延びるワイヤ４０の数は４本に限らない。
　＜第６実施形態＞
　図７は、本発明の第６実施形態に係る回路モジュールの平面図である。第６実施形態に係る回路モジュール１Ｄが第５実施形態に係る回路モジュール１Ｃと異なる点は、２点ある。第１点は、シールド対象部品がワイヤを介する実装方式によって基板２０に実装されている点である。第２点は、シールドを行うワイヤとシールド対象部品と接続されたワイヤとがシールド対象部品の真上で交差しない点である。
　図７に示すように、第６実施形態に係る回路モジュール１Ｄは、９個のインダクタ３５を備えている。９個のインダクタ３５のうち、５個のインダクタ３５Ｇ～３５Ｋがシールド対象部品である。シールド対象部品である５個のインダクタ３５Ｇ～３５Ｋのうち、３個のインダクタ３５Ｇ，３５Ｈ，３５Ｋがワイヤボンディングによって基板２０に実装されている。一方、残り６個のインダクタ３５はワイヤを介さない実装方式によって基板２０に実装されている。
　第６実施形態では、回路モジュール１Ｄは、第５実施形態より１本多い８本のワイヤ４０を備えている。８本のワイヤ４０は、第５実施形態の３本のワイヤ４０９と、４本のワイヤ４１０～４１３と、追加されたワイヤ４１４である。
　ワイヤ４１４は、ワイヤ４１０～４１３と同様に、端子３７ｂと基板２０（詳細には基板２０に形成された配線電極２６Ｂ）とを接続している。つまり、端子３７ｂは、ワイヤ４１０～４１４を介してグランドと接続されている。ワイヤ４１０～４１４は第１ワイヤの一例である。端子３７ｂはグランド端子の一例である。
　ワイヤ４１０～４１４の一端部は、端子３７ｂに接続されている。ワイヤ４１０～４１４の各々は、端子３７ｂから異なる方向へ延びている。ワイヤ４１０～４１４の他端部は、それぞれ基板２０の表面２０Ａにおける異なる位置にある配線電極２６Ｂに接続されている。
　ワイヤ４１０～４１４は、端子３７ｂから、電子部品３０のうちのシールド対象部品の真上を通って、配線電極２６Ｂへ延びている。第６実施形態において、シールド対象部品は、上述した通り、５個のインダクタ３５Ｇ～３５Ｋである。インダクタ３５Ｇ～３５Ｋは、第２部品の一例である。
　平面視において、ワイヤ４１０，４１１がインダクタ３５Ｇと重複している。また、平面視において、ワイヤ４１２がインダクタ３５Ｈと重複している。また、平面視において、ワイヤ４１３がインダクタ３５Ｉ，３５Ｊと重複している。また、平面視において、ワイヤ４１４がインダクタ３５Ｋと重複している。これにより、インダクタ３５Ｇ～３５Ｋの上方が、ワイヤ４１０～４１４の少なくとも１本によってシールドされる。なお、図示されていないが、インダクタ３５Ｇ～３５Ｋの側方も、ワイヤ４１０～４１４の少なくとも１本によってシールドされ得る。
　第６実施形態では、回路モジュール１Ｄは、ワイヤ４０に加えて、６本のワイヤ７０（ワイヤ７０１～７０６）を備えている。なお、回路モジュール１Ｄが備えるワイヤ７０の数は、６本に限らない。ワイヤ７０は第２ワイヤの一例である。
　インダクタ３５Ｇ，３５Ｈ，３５Ｋの各々の上面３５ｃには、２個の端子３５ａが形成されている。ワイヤ７０は、端子３５ａと基板２０（詳細には基板２０に形成された配線電極２６）とを電気的に接続している。なお、ワイヤ７０が接続される配線電極２６は、配線電極２６Ａであってもよいし、配線電極２６Ｂであってもよい。
　各端子３５ａから各ワイヤ７０が延びている。言い換えると、各ワイヤ７０の一端部は、各端子３５ａに接続されている。インダクタ３５Ｇの各端子３５ａからワイヤ７０１，７０２が延びている。インダクタ３５Ｈの各端子３５ａからワイヤ７０３，７０４が延びている。インダクタ３５Ｋの各端子３５ａからワイヤ７０５，７０６が延びている。各ワイヤ７０の他端部は、各配線電極２６に接続されている。
　ワイヤ７０１，７０２は、インダクタ３５Ｇの真上においてワイヤ４０（ワイヤ４１０，４１１）と交差していない。言い換えると、平面視において、ワイヤ７０１，７０２は、インダクタ３５Ｇと重複する位置にあるワイヤ４０（ワイヤ４１０，４１１）と交差していない。
　また、ワイヤ７０３は、インダクタ３５Ｈの真上においてワイヤ４０（ワイヤ４１２）と交差していない。言い換えると、平面視において、ワイヤ７０３は、インダクタ３５Ｈと重複する位置にあるワイヤ４０（ワイヤ４１２）と交差していない。
　一方、ワイヤ７０４は、インダクタ３５Ｈの真上においてワイヤ４０（ワイヤ４１２）と交差している。また、ワイヤ７０５，７０６は、インダクタ３５Ｋの真上においてワイヤ４０（ワイヤ４１３，４１４）と交差している。
　第６実施形態によれば、ワイヤ７０がグランドに接続されている場合、ワイヤ７０は、ワイヤ４１０～４１４と同様にインダクタ３５Ｇ～３５Ｋをシールドする機能を有する。第６実施形態によれば、インダクタ３５Ｇを覆うワイヤ４１０，４１１とインダクタ３５Ｇから延びたワイヤ７０１，７０２とは、インダクタ３５Ｇの真上では交差していない。また、インダクタ３５Ｈを覆うワイヤ４１２とインダクタ３５Ｈから延びたワイヤ７０３とは、インダクタ３５Ｈの真上では交差していない。これにより、インダクタ３５Ｇの真上において、ワイヤ４１０，４１４とワイヤ７０１，７０２とが略平行に並んだ配置とすることが容易であり、インダクタ３５Ｈの真上において、ワイヤ４１２とワイヤ７０３とが略平行に並んだ配置とすることが容易である。その結果、略平行に並んだ複数のワイヤによって面に近い領域を形成できるため、インダクタ３５Ｇ，３５Ｈに対するシールド効果を高めることができる。
　第６実施形態では、平面視において、シールド対象部品と重複する位置にあるワイヤ４０と交差しないのは、ワイヤ７０１～７０３であった。しかし、平面視において、シールド対象部品と重複する位置にあるワイヤ４０と交差しないのは、ワイヤ７０１～７０３に限らない。
　＜第７実施形態＞
　図８は、本発明の第７実施形態に係る回路モジュールの平面図である。第７実施形態に係る回路モジュール１Ｅが第５実施形態に係る回路モジュール１Ｃと異なる点は、２点ある。第１点は、シールド対象部品がワイヤを介する実装方式によって基板２０に実装されている点である。第２点は、平面視において、シールド対象部品の端子から延びるワイヤが、シールド対象部品の真上に位置して当該シールド対象部品に対してシールドを行うワイヤから離れるように延びている点である。
　図８に示すように、第７実施形態に係る回路モジュール１Ｅは、６個のインダクタ３５（インダクタ３５Ａ～３５Ｆ）を備えている。６個のインダクタ３５Ａ～３５Ｆの全てがシールド対象部品である。シールド対象部品である６個のインダクタ３５Ａ～３５Ｆのうち、３個のインダクタ３５Ｂ，３５Ｃ，３５Ｄがワイヤボンディングによって基板２０に実装されている。一方、残り３個のインダクタ３５Ａ，３５Ｅ，３５Ｆはワイヤを介さない実装方式によって基板２０に実装されている。
　第７実施形態では、回路モジュール１Ｅは、第５実施形態より１本多い８本のワイヤ４０を備えている。８本のワイヤ４０は、第５実施形態の３本のワイヤ４０９と、４本のワイヤ４１０～４１３と、追加されたワイヤ４１４である。
　ワイヤ４１４は、ワイヤ４１０～４１３と同様に、端子３７ｂと基板２０（詳細には基板２０に形成された配線電極２６Ｂ）とを接続している。つまり、端子３７ｂは、ワイヤ４１０～４１４を介してグランドと接続されている。ワイヤ４１０～４１４は第１ワイヤの一例である。端子３７ｂはグランド端子の一例である。
　ワイヤ４１０～４１４の一端部は、端子３７ｂに接続されている。ワイヤ４１０～４１４の各々は、端子３７ｂから異なる方向へ延びている。ワイヤ４１０～４１４の他端部は、それぞれ基板２０の表面２０Ａにおける異なる位置にある配線電極２６Ｂに接続されている。
　ワイヤ４１０～４１４は、端子３７ｂから、電子部品３０のうちのシールド対象部品の真上を通って、配線電極２６Ｂへ延びている。第７実施形態において、シールド対象部品は、上述した通り、６個のインダクタ３５Ａ～３５Ｆである。インダクタ３５Ａ～３５Ｆは、第２部品の一例である。
　平面視において、ワイヤ４１０，４１１がインダクタ３５Ａ，３５Ｂと重複している。また、平面視において、ワイヤ４１２がインダクタ３５Ｅと重複している。また、平面視において、ワイヤ４１３がインダクタ３５Ｃ，３５Ｆと重複している。また、平面視において、ワイヤ４１４がインダクタ３５Ｄと重複している。これにより、インダクタ３５Ａ～３５Ｆの上方が、ワイヤ４１０～４１４の少なくとも１本によってシールドされる。なお、図示されていないが、インダクタ３５Ａ～３５Ｆの側方も、ワイヤ４１０～４１４の少なくとも１本によってシールドされ得る。
　第７実施形態では、回路モジュール１Ｅは、ワイヤ４０に加えて、６本のワイヤ７０（ワイヤ７０７～７１２）を備えている。なお、回路モジュール１Ｅが備えるワイヤ７０の数は、６本に限らない。ワイヤ７０は第２ワイヤの一例である。
　インダクタ３５Ｂ，３５Ｃ，３５Ｄの各々の上面３５ｃには、２個の端子３５ａが形成されている。ワイヤ７０は、端子３５ａと基板２０（詳細には基板２０に形成された配線電極２６）とを電気的に接続している。なお、ワイヤ７０が接続される配線電極２６は、配線電極２６Ａであってもよいし、配線電極２６Ｂであってもよい。
　各端子３５ａから各ワイヤ７０が延びている。言い換えると、各ワイヤ７０の一端部は、各端子３５ａに接続されている。インダクタ３５Ｂの各端子３５ａからワイヤ７０７，７０８が延びている。インダクタ３５Ｃの各端子３５ａからワイヤ７０９，７１０が延びている。インダクタ３５Ｄの各端子３５ａからワイヤ７１１，７１２が延びている。各ワイヤ７０の他端部は、各配線電極２６に接続されている。
　ワイヤ７０７，７０８の各々は、ワイヤ４１０，４１１のうちの平面視においてインダクタ３５Ｂと重複する位置にある部分から離れるように、インダクタ３５Ｂの端子３５ａから延びている。
　ワイヤ７０９，７１０の各々は、ワイヤ４１３のうちの平面視においてインダクタ３５Ｃと重複する位置にある部分から離れるように、インダクタ３５Ｃの端子３５ａから延びている。
　ワイヤ７１１，７１２の各々は、ワイヤ４１４のうちの平面視においてインダクタ３５Ｄと重複する位置にある部分から離れるように、インダクタ３５Ｄの端子３５ａから延びている。
　第７実施形態によれば、ワイヤ４０の電子部品３７や基板２０への接続工程において、当該接続が、インダクタ３５Ａ～３５Ｆから延びたワイヤ７０によって阻害されることを低減することができる。また、ワイヤ７０のインダクタ３５Ａ～３５Ｆや基板２０への接続工程において、当該接続が、電子部品３７から延びたワイヤ４０によって阻害されることを低減することができる。
　第７実施形態では、平面視において、シールド対象部品の真上に位置して当該シールド対象部品に対してシールドを行うワイヤから離れるように延びているのは、６本のワイヤ７０７～７１２の全てであったが、６本のワイヤ７０７～７１２の一部でもよい。
　なお、前記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。例えば、第６実施形態や第７実施形態の構成が、第１実施形態に適用されてもよい。
　本発明は、適宜図面を参照しながら好ましい実施の形態に関連して充分に記載されているが、この技術に熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。
　　　１　回路モジュール
　　２０　基板
　３１Ａ　電子部品（支持部品）
　３５Ａ　インダクタ（第１部品）
　３５ａ　端子
　３５ｃ　上面
３５Ａｂ　端子
３５Ａｃ　上面
　３５Ｂ　インダクタ（第２部品）
　３５Ｃ　インダクタ（第２部品）
　３５Ｄ　インダクタ（第２部品）
　　３６　フィルタ部品（第３部品）
　　４０　ワイヤ
　４０２　ワイヤ（第１ワイヤ）
　４０３　ワイヤ（第１ワイヤ）
　４０４　ワイヤ（第１ワイヤ）
　４０５　ワイヤ（第１ワイヤ）
　４０６　ワイヤ（第１ワイヤ）
　　７０　ワイヤ（第２ワイヤ）

Claims (11)

  1. 　基板と、
    　前記基板に実装され、上面にグランド端子を有する第１部品と、
    　複数の第１ワイヤと、
    　前記基板に実装され、平面視において複数の前記第１ワイヤの少なくとも１本と重複する第２部品と、を備え、
    　複数の前記第１ワイヤの各々は、前記第１部品のグランド端子と前記基板とを接続している回路モジュール。
  2. 　複数の前記第１部品を備え、
    　複数の前記第１部品のグランド端子の各々に、少なくとも１本の前記第１ワイヤが接続されている請求項１に記載の回路モジュール。
  3. 　平面視において、異なる前記第１部品に接続された前記第１ワイヤ同士が交差している請求項２に記載の回路モジュール。
  4. 　前記第１部品はインダクタである請求項１から３のいずれか１項に記載の回路モジュール。
  5. 　前記第２部品は整合回路を構成する素子である請求項１から４のいずれか１項に記載の回路モジュール。
  6. 　前記基板に実装され、上面にグランド端子を有する第３部品を備え、
    　前記第１ワイヤは、前記第３部品のグランド端子に接続されることによって前記第３部品を介して前記基板と接続されている請求項１から５のいずれか１項に記載の回路モジュール。
  7. 　前記第１部品のグランド端子は、前記第１部品を貫通する貫通孔を介して、前記基板に配置された電極と電気的に接続されている請求項１から請求項６のいずれか１項に記載の回路モジュール。
  8. 　前記基板に実装され、前記第１部品を支持する支持部品を備え、
    　前記第１部品は、前記支持部品に支持されることによって前記支持部品を介して前記基板に実装されている請求項１から７のいずれか１項に記載の回路モジュール。
  9. 　前記第２部品と前記基板とを接続する第２ワイヤを備え、
    　前記第２部品は、前記第２ワイヤが接続される端子を上面に有し、
    　前記第２ワイヤは、平面視において前記第２部品と重複する位置にある前記第１ワイヤと交差していない請求項１から８のいずれか１項に記載の回路モジュール。
  10. 　前記第２部品と前記基板とを接続する第２ワイヤを備え、
    　前記第２部品は、前記第２ワイヤが接続される端子を上面に有し、
    　前記第２ワイヤは、平面視において前記第２部品と重複する位置にある前記第１ワイヤから離れるように、前記端子から延びている請求項１から９のいずれか１項に記載の回路モジュール。
  11. 　前記第１部品及び前記第２部品が実装される前記基板の実装面と直交する方向において、前記第１部品のグランド端子は、前記第２部品より前記実装面から離れている請求項１から１０のいずれか１項に記載の回路モジュール。
PCT/JP2021/035422 2020-10-02 2021-09-27 回路モジュール WO2022071235A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202190000772.9U CN220233160U (zh) 2020-10-02 2021-09-27 电路模块
US18/189,500 US20230230951A1 (en) 2020-10-02 2023-03-24 Circuit module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-167857 2020-10-02
JP2020167857 2020-10-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/189,500 Continuation US20230230951A1 (en) 2020-10-02 2023-03-24 Circuit module

Publications (1)

Publication Number Publication Date
WO2022071235A1 true WO2022071235A1 (ja) 2022-04-07

Family

ID=80951658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/035422 WO2022071235A1 (ja) 2020-10-02 2021-09-27 回路モジュール

Country Status (3)

Country Link
US (1) US20230230951A1 (ja)
CN (1) CN220233160U (ja)
WO (1) WO2022071235A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196752A1 (ja) * 2019-03-28 2020-10-01 株式会社村田製作所 モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342849A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 半導体装置およびその製造方法
JP2020025075A (ja) * 2018-08-03 2020-02-13 株式会社村田製作所 モジュール
JP2020108069A (ja) * 2018-12-28 2020-07-09 株式会社村田製作所 高周波モジュールおよび通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342849A (ja) * 2003-05-15 2004-12-02 Renesas Technology Corp 半導体装置およびその製造方法
JP2020025075A (ja) * 2018-08-03 2020-02-13 株式会社村田製作所 モジュール
JP2020108069A (ja) * 2018-12-28 2020-07-09 株式会社村田製作所 高周波モジュールおよび通信装置

Also Published As

Publication number Publication date
CN220233160U (zh) 2023-12-22
US20230230951A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
JP6806166B2 (ja) 高周波モジュール
JP6837432B2 (ja) 高周波モジュール
JP6669248B2 (ja) 回路モジュール
US10109576B2 (en) Capacitor mounting structure
JP5750528B1 (ja) 部品内蔵回路基板
JP2011258886A (ja) 回路モジュール
WO2018101381A1 (ja) 高周波モジュール
JP6809544B2 (ja) 電子機器
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
JP2007305642A (ja) 多層回路基板及び電子装置
US20230230951A1 (en) Circuit module
US9538644B2 (en) Multilayer wiring substrate and module including same
US6683781B2 (en) Packaging structure with low switching noises
US20230253341A1 (en) Circuit module
US11178765B2 (en) Electronic device
JP2015138925A (ja) 多層配線基板
JP3743427B2 (ja) 電磁波シールド型半導体装置
CN109565926B (zh) 层叠电路基板、层叠电子部件和模块
CN105789183A (zh) 半导体器件
KR102279978B1 (ko) 모듈
JP2016213348A (ja) 高周波モジュール
WO2022124022A1 (ja) 回路モジュール
WO2022044504A1 (ja) 回路モジュール及びサブモジュールの製造方法
WO2022215372A1 (ja) 電子回路モジュール
WO2021124805A1 (ja) 電子部品モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21875537

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21875537

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP