WO2022124022A1

WO2022124022A1 - 回路モジュール

Info

Publication number: WO2022124022A1
Application number: PCT/JP2021/042078
Authority: WO
Inventors: 亮太佐藤; 元彦楠; 忠志野村
Original assignee: 株式会社村田製作所
Priority date: 2020-12-08
Filing date: 2021-11-16
Publication date: 2022-06-16
Also published as: US20230319977A1; CN220173699U

Abstract

電子部品の側方のみならず、電子部品の下方を通る電磁波をシールドすることができる回路モジュールを提供する。本発明に係る回路モジュール１０は、メイン基板２０と、メイン基板２０に実装された電子部品３０Ａと、メイン基板２０に実装されたサブモジュール４０とを備える。サブモジュール４０は、サブ基板４１と、電子部品３０Ｄとを備える。サブ基板４１は、メイン基板２０に実装された底板４１Ａと、底板４１Ａから上方に延びた側板４１Ｂとを有する。電子部品３０Ｄは、底板４１Ａの上面４１Ａａに実装されている。底板４１Ａの下面４１Ａｂ及び側板４２の外側面４１Ｂｂには、シールドパターン４６が形成されている。

Description

回路モジュール

　本発明は、サブモジュールを備えた回路モジュールに関する。

　サブモジュールを備えた回路モジュールが知られている。回路モジュールは、基板上に種々の電子部品が実装されたものである。サブモジュールは、回路モジュールの基板とは別の基板と、当該基板に実装された種々の電子部品とを備え、これらがパッケージ化されたものである。サブモジュールは、回路モジュールの基板に、他の電子部品と同様に実装される。

　電子部品の周りに、電磁波をシールドするためのシールド部材を設けることが知られている。シールド部材は、電磁波が外部から電子部品に進入することを低減する。また、シールド部材は、電子部品において発生する電磁波が外部へ漏れることを低減する。例えば、複数のワイヤで構成されたシールド部材によって電子部品が囲まれた回路モジュールが、特許文献１に開示されている。

米国特許第１０４１０９７２号明細書

　特許文献１に開示された回路モジュールでは、電子部品の側方を通る電磁波は、ワイヤで構成されたシールド部材によってシールドされる。

　しかしながら、電磁波は、電子部品の側方のみならず電子部品の下方を通るおそれがある。例えば、表面に電子部品が実装された基板には、基板の表面のみならず、基板の裏面や内層面にもパターン配線が形成されている。電磁波を発生する干渉系部品において発生した電磁波は、干渉系部品のみならず、干渉系部品から引き回されたパターン配線からも放射される。パターン配線から放射された電磁波は、基板内を伝搬し、電子部品の下方を通るおそれがある。

　特許文献１に開示された回路モジュールにおいて、ワイヤで構成されたシールド部材は、基板の表面から上方へ立設されている。つまり、シールド部材は、基板の内部や裏面に設けられていない。そのため、特許文献１に開示された回路モジュールのシールド部材は、基板内を伝搬し、電子部品の下方を通る電磁波をシールドすることはできない。

　従って、本発明の目的は、前記課題を解決することにあって、電子部品の側方のみならず、電子部品の下方を通る電磁波をシールドすることができる回路モジュールを提供することにある。

　前記目的を達成するために、本発明は以下のように構成する。
　本発明の一態様に係る回路モジュールは、
　メイン基板と、
　前記メイン基板に実装された少なくとも１個の第１電子部品と、
　前記メイン基板に実装されたサブモジュールと、を備え、
　前記サブモジュールは、
　前記メイン基板に実装されたサブ基板と、
　前記サブ基板に実装された少なくとも１個の第２電子部品と、
　前記サブ基板に形成された導電性のシールド部材と、を備え、
　前記サブ基板は、
　前記メイン基板と対向するように前記メイン基板に実装された底板と、
　前記メイン基板から離れるように前記底板から延びた側板と、を有し、
　前記第２電子部品は、前記底板における前記メイン基板とは反対側の第１面、及び前記側板の面のうち前記第１面と連続した第２面の少なくとも一方に実装され、
　前記シールド部材は、
　前記底板に形成された底シールド部材と、
　前記側板に形成された側シールド部材と、を備える。

　本発明によれば、電子部品の側方のみならず、電子部品の下方を通る電磁波をシールドすることができる。

本発明の第１実施形態に係る回路モジュールの平面図。図１におけるＡ－Ａ断面図。サブモジュールのサブ基板の屈曲の一例を示す斜視図。本発明の第１実施形態に係る回路モジュールの製造方法においてサブモジュールのサブ基板に電子部品が実装された状態のサブモジュールの断面図。図４のサブ基板が折り曲げられた状態のサブモジュールの断面図。図５のサブモジュールがメイン基板に実装された状態の回路モジュールの断面図。図６の電子部品及びサブモジュールに封止樹脂が被覆された状態の回路モジュールの断面図。図７の封止樹脂の上部が研磨された状態の回路モジュールの断面図。サブモジュールのサブ基板の形状の一例を示す斜視図。サブモジュールのサブ基板の形状の一例を示す斜視図。サブモジュールのサブ基板の形状の一例を示す斜視図。サブモジュールのサブ基板の形状の一例を示す斜視図。サブモジュールのサブ基板の形状の一例を示す斜視図。サブモジュールのサブ基板の形状の一例を示す斜視図。本発明の第２実施形態に係る回路モジュールの縦断面図。本発明の第３実施形態に係る回路モジュールの平面図。図１６におけるＢ－Ｂ断面図。本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの平面図。本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの左側面図。図１８ＡのＣ－Ｃ断面図。本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの底面図。本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの変形例の左側面図。本発明の第５実施形態に係る回路モジュールが備えるサブモジュールの平面図。本発明の第５実施形態に係る回路モジュールが備えるサブモジュールの左側面図。本発明の第６実施形態に係る回路モジュールが備えるサブモジュールの平面図。本発明の第６実施形態に係る回路モジュールが備えるサブモジュールの左側面図。図２１ＡのＤ－Ｄ断面図。図２１Ｃの側板の拡大図。本発明の第７実施形態に係る回路モジュールの縦断面図。本発明の第１実施形態の変形例に係る回路モジュールの図１におけるＡ－Ａ断面に対応する断面図。

　本発明の一態様に係る回路モジュールは、
　メイン基板と、
　前記メイン基板に実装された少なくとも１個の第１電子部品と、
　前記メイン基板に実装されたサブモジュールと、を備え、
　前記サブモジュールは、
　前記メイン基板に実装されたサブ基板と、
　前記サブ基板に実装された少なくとも１個の第２電子部品と、
　前記サブ基板に形成された導電性のシールド部材と、を備え、
　前記サブ基板は、
　前記メイン基板と対向するように前記メイン基板に実装された底板と、
　前記メイン基板から離れるように前記底板から延びた側板と、を有し、
　前記第２電子部品は、前記底板における前記メイン基板とは反対側の第１面、及び前記側板の面のうち前記第１面と連続した第２面の少なくとも一方に実装され、
　前記シールド部材は、
　前記底板に形成された底シールド部材と、
　前記側板に形成された側シールド部材と、を備える。

　この構成によれば、第２電子部品の側方を通る電磁波を、側板に形成された側シールド部材によって低減することができ、第２電子部品の下方を通る電磁波を、底板に形成された底シールド部材によって低減することができる。

　前記底板及び前記側板は、前記サブ基板が曲げられることによって形成されていてもよい。この構成によれば、サブモジュールを構成する板数を少なくすることができる。

　前記側板は、前記第１電子部品と前記第２電子部品との間に位置していてもよい。この構成によれば、第１電子部品及び第２電子部品の相互間の電磁波の影響を、側板に形成された側シールド部材によって低減することができる。

　前記底シールド部材と前記側シールド部材とは、互いに接続されていてもよい。この構成によれば、底板と側板との間を通る電磁波を低減することができる。

　前記底シールド部材は、前記底板における前記メイン基板側の第３面に形成されていてもよい。底板の第３面は、第２電子部品とメイン基板との間に位置する。よって、この構成によれば、メイン基板と第２電子部品との間を通る電磁波を、底板の第３面に形成された底シールド部材によって低減することができる。

　前記底板及び前記側板の少なくとも一方は、内層面を有し、前記シールド部材は、前記内層面に形成されていてもよい。この構成によれば、底板の第１面や側板の第２面における第２電子部品の配置可能領域や、メイン基板への実装のために底板の第３面に設けられる端子電極の配置可能領域を大きくすることができる。

　平面視において、前記側板の前記第２面は、前記底板の前記第１面の辺に沿って前記第１面の外方に延出していてもよい。この構成によれば、電磁波をシールド可能な領域を増やすことができる。

　前記第１電子部品は、電磁波の影響を受ける被干渉系部品を含み、前記第２電子部品は、電磁波を発生する干渉系部品を含み且つ電磁波の影響を受ける被干渉系部品を含まなくてもよい。この構成によれば、第２電子部品において発生する電磁波がサブモジュールの外側に位置する第１電子部品に影響を及ぼすことが、シールド部材によって低減可能である。

　前記第１電子部品は、電磁波を発生する干渉系部品を含み、前記第２電子部品は、電磁波の影響を受ける被干渉系部品を含み且つ電磁波を発生する干渉系部品を含まなくてもよい。この構成によれば、第１電子部品において発生する電磁波がサブモジュールに設けられた第２電子部品に影響を及ぼすことが、シールド部材によって低減可能である。

　前記被干渉系部品は、インダクタを含み、前記シールド部材は、前記底板及び前記側板のうちの前記インダクタの巻回軸と交差する板に、非ループ形状の非ループ部を有していてもよい。

　仮に、インダクタの巻回軸と交差する底板や側板に形成されたシールド部材がループ形状である場合、ループ形状であるシールド部材において渦電流が発生する。この渦電流により生じる磁界が被干渉系部品のインダクタに影響を与えることによって、インダクタの特性が劣化するおそれがある。しかし、この構成によれば、シールド部材は、底板及び側板のうちのインダクタの巻回軸と交差する板に、非ループ形状の非ループ部を有する。そのため、前記のようなインダクタの特性の劣化を低減することができる。

　前記非ループ部は、前記底板及び前記側板のうちの前記インダクタの巻回軸と交差する板における前記インダクタと対向する領域に形成されていてもよい。

　この構成によれば、非ループ部は、底板及び側板のうちのインダクタの巻回軸と交差する板におけるインダクタと対向する領域に形成されている。一方で、底板及び側板のうちのインダクタの巻回軸と交差する板におけるインダクタと対向しない領域、つまりインダクタへ磁界の影響を及ぼしにくい領域に形成されたシールド部材をループ形状やベタパターンとすることができる。これにより、インダクタの巻回軸と交差する板におけるインダクタと対向しない領域における電磁波に対するシールド効果を高めることができる。

　前記非ループ部は、縞状に並んで形成された複数の線状導体部を有していてもよい。この構成によれば、隣り合う２本の線状導体部の間の領域に、信号を通すパターン配線や電極を形成するための領域を確保することができる。

　前記底板及び前記側板の少なくとも一方は、それぞれに前記非ループ部が形成された複数の層面を有し、前記複数の層面のうちの一の層面において前記シールド部材が形成されていない非形成部分は、前記複数の層面のうちの前記一の層面以外の少なくとも１つの層面において前記シールド部材が形成されている少なくとも１つの形成部分と、前記一の層面と直交する方向に見て重複していてもよい。

　この構成によれば、一の層面の非形成部分を通過する電磁波を、一の層面以外の形成部分に形成されたシールド部材によってシールドすることができる。

　前記一の層面と直交する方向に見て、前記一の層面以外の層面の前記形成部分の外縁部は、前記一の層面の前記非形成部分の周辺部に位置する前記シールド部材と重複していてもよい。

　この構成によれば、一の層面と直交する方向に見て、一の層面のシールド部材と、一の層面以外のシールド部材とが一部重複している。そのため、一の層面のシールド部材と、一の層面以外のシールド部材との間の隙間を電磁波が通過することを抑制することができる。

　本発明の一態様に係る回路モジュールは、前記メイン基板に設けられており、前記第１電子部品及び前記サブモジュールを覆う封止樹脂と、前記封止樹脂の少なくとも一部を覆う導電性のシールド膜と、を備えていてもよい。この場合、前記非ループ部は、前記シールド膜から離れていてもよい。

　この構成によれば、非ループ部がシールド膜から離れているため、非ループ部がシールド膜と接続されることによって、非ループ部とシールド膜とでループ形状が形成されることを防止することができる。

　本発明の一態様に係る回路モジュールは、前記メイン基板に設けられており、前記第１電子部品及び前記サブモジュールを覆う封止樹脂と、前記封止樹脂の上方を覆う導電性のシールド膜と、を備えていてもよい。この場合、前記側板の上端部は、前記シールド膜と接触しており、前記側シールド部材は、前記シールド膜と接続されていてもよい。

　この構成によれば、側板に形成されているシールド部材が、封止樹脂の上方を覆うシールド膜と接続されている。そのため、側板の上端部と封止樹脂の上方を覆うシールド膜との間を通る電磁波を低減することができる。

　＜第１実施形態＞
　図１は、本発明の第１実施形態に係る回路モジュールの平面図である。図２は、図１におけるＡ－Ａ断面図である。

　図１及び図２に示すように、回路モジュール１０は、メイン基板２０と、電子部品３０と、サブモジュール４０と、封止樹脂５０と、シールド膜６０とを備える。なお、図１及び後述する図１６において、シールド膜６０の上膜６１及び封止樹脂５０の図示は省略されている。第１実施形態において、電子部品３０Ａ，３０Ｂ，３０Ｃは、メイン基板２０に実装されている。電子部品３０Ｄ，３０Ｅは、サブモジュール４０に実装されている。

　回路モジュール１０は、全体として直方体形状である。以下の説明において、直方体形状である回路モジュール１０の各辺の方向が、それぞれ長手方向２、短手方向３、及び高さ方向４と定義される。シールド膜６０の上膜６１（図２参照）が位置する側が、高さ方向４の上と定義される。なお、回路モジュール１の形状は、直方体形状に限らない。

　メイン基板２０は、ガラスエポキシ、テフロン（登録商標）、紙フェノール等の樹脂や、アルミナ等のセラミック等で構成された絶縁体の基材に、導体の電極や配線が形成されたものである。

　第１実施形態において、メイン基板２０は、図２に示すように、上面２０Ａ、下面２０Ｂ、及び内層面に、端子電極２１、電極２２、及びパターン配線２３が形成された３層基板である。メイン基板２０は、２枚の基材が積層された構造である。上側の基材の表面がメイン基板２０の上面２０Ａである。下側の基材の表面がメイン基板２０の下面２０Ｂである。２枚の基材の間が内層面である。第１実施形態において、端子電極２１は下面２０Ｂに形成されており、電極２２は上面２０Ａに形成されており、パターン配線２３は内層面に形成されている。

　なお、端子電極２１は、上面２０Ａに形成されていてもよい。電極２２は、下面２０Ｂや内層面に形成されていてもよい。パターン配線２３は、上面２０Ａや下面２０Ｂに形成されていてもよい。また、メイン基板２０の層数は３層に限らない。例えば、メイン基板２０は、１層基板（片面基板）であってもよいし、４層基板等の多層基板であってもよい。

　メイン基板２０がセラミックで構成されている場合、端子電極２１、電極２２、及びパターン配線２３は、メイン基板２０に印刷された導電性のペーストがメイン基板２０と共焼成されたものである。この場合、端子電極２１、電極２２、及びパターン配線２３は、例えば銅で構成されている。メイン基板２０が樹脂で構成されている場合、端子電極２１、電極２２、及びパターン配線２３は、エッチング等の公知の手段によって各面（上面２０Ａ、下面２０Ｂ、及び内層面）に形成されている。この場合、端子電極２１、電極２２、及びパターン配線２３は、例えば金属箔で構成されている。

　端子電極２１は、回路モジュール１０が基板等（不図示）に実装される場合、当該基板等に形成された電極に接続される。

　電極２２には、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０（詳細にはサブモジュール４０のサブ基板４１の底板４１Ａ）が電気的に接続される。つまり、電極２２には、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０が実装される。

　第１実施形態では、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０は、導電性部材３１を介して電極２２に接続されている。導電性部材３１は、例えば、半田や、銅、銀等を含んだ接着剤等である。なお、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０が電極２２に接続される方式は、他の公知の接続方式が採用可能である。

　ビア導体２４が、メイン基板２０に形成されている。第１実施形態では、複数のビア導体２４が、メイン基板２０に形成されている。ビア導体２４は、各基材を上下に貫通する貫通孔（ビア）に、樹脂基板の場合、銅などで構成された導電性金属がメッキ形成されたもの、或いはセラミック基板の場合、導電性のペーストが充填されセラミックと共焼成されたものである。

　第１実施形態では、ビア導体２４は、２枚の基材のうちの上側の基材を貫通している。これにより、ビア導体２４は、上面２０Ａに形成された電極２２と、内層面に形成されたパターン配線２３とを電気的に接続している。なお、ビア導体２４は、下側の基材を貫通することによって、パターン配線２３と下面２０Ｂに形成された端子電極２１とを電気的に接続していてもよい。

　図１に示すように、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０が、メイン基板２０の上面２０Ａに実装されている。第１実施形態では、回路モジュール１０は、２個の電子部品３０Ａと、２個の電子部品３０Ｂと、１個の電子部品３０Ｃとを備える。電子部品３０Ａ，３０Ｂ，３０Ｃは、第１電子部品の一例である。２個の電子部品３０Ａは、電磁波を発生する干渉系部品であり、例えばパワーアンプである。電子部品３０Ｂ，３０Ｃは、電磁波を発生しにくく且つ電磁波の影響を受けにくい部品であり、例えば抵抗やコンデンサである。

　なお、干渉系部品のみが、メイン基板２０の上面２０Ａに実装されていてもよい。つまり、メイン基板２０の上面２０Ａに実装される電子部品３０の少なくとも一部が、干渉系部品であればよい。すなわち、第１実施形態において、第１電子部品は、干渉系部品を含んでいる。

　また、電子部品３０Ａ，３０Ｂ，３０Ｃの各々の数は、図１に示す数に限らない。また、電子部品３０Ａ，３０Ｂ，３０Ｃの各々の種類は、上に挙げたもの（抵抗等）に限らず、公知の種々の電子部品がメイン基板２０に実装可能である。また、第１実施形態では、全ての電子部品３０Ａ，３０Ｂ，３０Ｃは表面実装形であるが、これに限らない。例えば、電子部品３０Ａ，３０Ｂ，３０Ｃの少なくとも１つが挿入形であってもよい。また、各電子部品３０Ａ，３０Ｂ，３０Ｃの電極２２への実装方式は、フリップチップ等の公知の種々の実装方式が採用可能である。また、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０の配置位置は、図１及び図２に示す配置位置に限らない。

　図１及び図２に示すように、サブモジュール４０は、メイン基板２０の上面２０Ａに実装されている。上述したように、サブモジュール４０は、電極２２と電気的に接続されている。

　なお、第１実施形態では、１つのサブモジュール４０がメイン基板２０に実装されているが、複数のサブモジュール４０がメイン基板２０に実装されていてもよい。つまり、回路モジュール１０は、複数のサブモジュール４０を備えていてもよい。サブモジュール４０の構成は、後に詳細に説明される。なお、サブモジュール４０の「サブ」との表現は、サブモジュール４０の機能を、回路モジュール１０に対して制限させるものではない。例えば、回路モジュール１０の主制御ＩＣが、サブモジュール４０に含まれていてもよい。

　図２に示すように、封止樹脂５０は、メイン基板２０の上面２０Ａに設けられている。封止樹脂５０は、エポキシ樹脂等の樹脂で構成されている。

　封止樹脂５０は、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０を覆っている。第１実施形態において、電子部品３０Ａ，３０Ｂ，３０Ｃは、封止樹脂５０内に完全に埋設されている。つまり、電子部品３０Ａ，３０Ｂ，３０Ｃの全部が、封止樹脂５０によって覆われている。一方、第１実施形態において、サブモジュール４０は、その上面を除く部分が封止樹脂５０内に埋設されている。つまり、サブモジュール４０の一部が、封止樹脂５０によって覆われている。

　なお、封止樹脂５０は、電子部品３０Ａ，３０Ｂ，３０Ｃの一部のみを覆っていてもよい。例えば、小型の電子部品が封止樹脂５０内に完全に埋設されている一方で、大型の電子部品３０はその上面を除く部分が封止樹脂５０内に埋設されていてもよい。つまり、封止樹脂５０は、電子部品３０Ａ，３０Ｂ，３０Ｃの少なくとも一部を覆っていればよい。また、封止樹脂５０は、サブモジュール４０の全部を覆っていてもよい。例えば、サブモジュール４０は、封止樹脂５０内に完全に埋設されていてもよい。つまり、封止樹脂５０は、サブモジュール４０の少なくとも一部を覆っていればよい。

　図２に示すように、シールド膜６０は、上方からメイン基板２０及び封止樹脂５０に被せられるように設けられている。図１に示すように、シールド膜６０は、平面視（上方から見た場合）において、メイン基板２０に実装された電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０を囲んでいる。シールド膜６０は、銅等の導電性の部材で構成されている。

　図１及び図２に示すように、シールド膜６０は、上膜６１と側膜６２とを備えている。側膜６２は、上膜６１の周縁部から下方へ延びている。つまり、シールド膜６０は、下方に開放された箱形状である。上膜６１は、上方から、封止樹脂５０及びサブモジュール４０と接触している。つまり、上膜６１は、封止樹脂５０の上方及びサブモジュール４０の上方を覆っている。側膜６２は、側方から、封止樹脂５０及びメイン基板２０と接触している。つまり、側膜６２は、封止樹脂５０の側方及びメイン基板２０の側方を覆っている。以上より、シールド膜６０は、メイン基板２０の側方と、封止樹脂５０の側方及び上方とを覆っている。

　なお、シールド膜６０は、封止樹脂５０の少なくとも一部を覆っていればよい。例えば、シールド膜６０は、側膜６２を備えていなくてもよい。この場合、シールド膜６０は、封止樹脂５０の上方を覆う一方で、封止樹脂５０の側方を覆っていない。

　以下に、サブモジュール４０の構成が詳細に説明される。

　図２に示すように、サブモジュール４０は、シールド膜６０の上膜６１及び封止樹脂５０によって覆われている。

　図１及び図２に示すように、サブモジュール４０は、サブ基板４１と、複数の電子部品３０Ｄ，３０Ｅとを備えている。電子部品３０Ｄ，３０Ｅは、第２電子部品の一例である。

　サブ基板４１は、メイン基板２０と同様に、樹脂やセラミック等で構成されている。サブ基板４１は、底板４１Ａと、側板４１Ｂとを備える。

　図２に示すように、底板４１Ａは、高さ方向４においてメイン基板２０と対向している。底板４１Ａは、メイン基板２０の上方に位置している。第１実施形態では、平面視において、底板４１Ａは、メイン基板２０より小さい。なお、平面視において、底板４１Ａは、メイン基板２０以上の大きさであってもよい。

　側板４１Ｂは、底板４１Ａの外縁部から上方へ延びている。つまり、側板４１Ｂは、メイン基板２０から離れるように底板４１Ａから延びている。第１実施形態では、図１に示すように、側板４１Ｂは、平面視において、底板４１Ａの全辺に設けられている。つまり、サブ基板４１は、上方が開放された箱形状である。

　なお、側板４１Ｂは、底板４１Ａの外縁部以外から上方へ延びていてもよい。また、側板４１Ｂは、底板４１Ａから高さ方向４に真っすぐ上方へ延びている必要はない。つまり、側板４１Ｂは、底板４１Ａに対して直角でなくてもよい。例えば、側板４１Ｂは、高さ方向４において底板４１Ａに対して傾斜した方向に延びていてもよい。

　側板４１Ｂの上端部は、シールド膜６０の上膜６１に下方から接触している。

　図３は、サブモジュールのサブ基板の屈曲の一例を示す斜視図である。第１実施形態では、図３に示すように、底板４１Ａ及び側板４１Ｂは、１枚のサブ基板４１が屈曲されることによって形成されている。

　第１実施形態では、サブ基板４１は、フレキシブル基板である。但し、サブ基板４１は、可撓性を有していればよく、フレキシブル基板に限らない。例えば、サブ基板４１は、リジッドフレキシブル基板であってもよい。この場合、例えば、サブ基板４１のうち、底板４１Ａ及び側板４１Ｂの境界部が可撓性を有するフレキシブル部であり、境界部以外の部分が硬い材質からなるリジッド部である。

　底板４１Ａ及び側板４１Ｂは、１枚のサブ基板４１が屈曲されるのではなく、１枚のサブ基板４１が湾曲されることによって形成されていてもよい。つまり、第１実施形態では、底板４１Ａ及び側板４１Ｂは、１枚のサブ基板４１が曲げられることによって形成されている。

　また、底板４１Ａ及び側板４１Ｂは、別の基板であってもよい。この場合、底板４１Ａ及び側板４１Ｂは、嵌合や接着等の公知の手段によって、１枚のサブ基板４１に構成されてもよいし、それぞれが別の基板のままでメイン基板２０に実装されてもよい。

　第１実施形態では、図２に示すように、サブ基板４１は、２層基板（両面基板）である。底板４１Ａは上面４１Ａａ及び下面４１Ａｂを有し、側板４１Ｂは内側面４１Ｂａ及び外側面４１Ｂｂを有する。上面４１Ａａの平面視における外縁部は、内側面４１Ｂａの下端部と連続している。下面４１Ａｂの底面視（下方から見た場合）外縁部は、外側面４１Ｂｂの下端部と連続している。底板４１Ａの上面４１Ａａは第１面の一例である。側板４１Ｂの内側面４１Ｂａは第２面の一例である。サブ基板４１の各面（底板４１Ａの上面４１Ａａ及び下面４１Ａｂ、並びに側板４１Ｂの内側面４１Ｂａ及び外側面４１Ｂｂ）に、端子電極４３、電極４４、及びシールドパターン４６が形成されている。シールドパターン４６は、シールド部材の一例である。

　端子電極４３は、底板４１Ａの下面４１Ａｂに形成されている。電極４４は、底板４１Ａの上面４１Ａａに形成されている。シールドパターン４６は、底板４１Ａの上面４１Ａａ及び下面４１Ａｂ、並びに側板４１Ｂの内側面４１Ｂａ及び外側面４１Ｂｂに形成されている。

　なお、端子電極４３は、底板４１Ａの下面４１Ａｂ以外（例えば側板４１Ｂの外側面４１Ｂｂ）に形成されていてもよい。電極４４は、底板４１Ａの下面４１Ａｂや、側板４１Ｂの内側面４１Ｂａや、側板４１Ｂの外側面４１Ｂｂに形成されていてもよい。シールドパターン４６は、底板４１Ａ及び側板４１Ｂの一部の面のみに形成されていてもよい。

　また、サブ基板４１は、１層基板（片面基板）であってもよいし、２層以外の層数である多層基板であってもよい。上述したように、底板４１Ａ及び側板４１Ｂが別の基板である場合、底板４１Ａの層数と側板４１Ｂの層数とは同一であってもよいし、異なっていてもよい。

　端子電極４３、電極４４、及びシールドパターン４６は、端子電極２１、電極２２、及びパターン配線２３と同様に構成されている。つまり、端子電極４３、電極４４、及びシールドパターン４６は、サブ基板４１に印刷された導電性のペーストがサブ基板４１と共焼成されたものである。この場合、端子電極４３、電極４４、及びシールドパターン４６は、例えば銅で構成されている。サブ基板４１が樹脂で構成されている場合、端子電極４３、電極４４、及びシールドパターン４６は、エッチング等の公知の手段によってサブ基板４１の各面に形成されている。この場合、端子電極４３、電極４４、及びシールドパターン４６は、例えば金属箔で構成されている。

　底板４１Ａの下面４１Ａｂは、メイン基板２０の上面２０Ａと高さ方向４に対向している。下面４１Ａｂに形成された端子電極４３は、導電性部材３１を介してメイン基板２０の上面２０Ａに形成された電極２２に接続されている。つまり、底板４１Ａは、メイン基板２０と対向するようにメイン基板２０に実装されている。

　電極４４には、電子部品３０Ｄ，３０Ｅが電気的に接続される。つまり、電極４４には、電子部品３０Ｄ，３０Ｅが実装される。第１実施形態では、電子部品３０Ｄ，３０Ｅは、導電性部材３１を介して電極４４に接続されている。なお、電子部品３０Ｄ，３０Ｅが電極４４に接続される方式は、他の公知の接続方式が採用可能である。図１に示すように、電子部品３０Ｄ，３０Ｅと電子部品３０Ａ，３０Ｂ，３０Ｃとの間には、側板４１Ｂが位置している。

　図２に示すように、シールドパターン４６は、側シールドパターン４６Ａと、底シールドパターン４６Ｂとを備える。側シールドパターン４６Ａは、側板４１Ｂに形成されている。底シールドパターン４６Ｂは、底板４１Ａに形成されている。側シールドパターン４６Ａは、側シールド部材の一例である。底シールドパターン４６Ｂは、底シールド部材の一例である。

　第１実施形態では、底シールドパターン４６Ｂは、底板４１Ａにおけるメイン基板２０側の面、つまり底板４１Ａの下面４１Ａｂに形成されている。底板４１Ａの下面４１Ａｂは、第３面の一例である。また、第１実施形態では、底シールドパターン４６Ｂは、下面４１Ａｂにおける他の電極やパターン配線（第１実施形態では端子電極４３）が形成されている領域を除く全ての領域に形成されている。また、第１実施形態では、底シールドパターン４６Ｂは、底板４１Ａの上面４１Ａａの一部にも形成されている。

　第１実施形態では、側シールドパターン４６Ａは、側板４１Ｂの外側面４１Ｂｂに形成されている。第１実施形態では、側シールドパターン４６Ａは、外側面４１Ｂｂの全領域に形成されている。第１実施形態では、側シールドパターン４６Ａは、側板４１Ｂの内側面４１Ｂａの一部にも形成されている。第１実施形態では、側シールドパターン４６Ａは、底シールドパターン４６Ｂと接続されている。第１実施形態では、側シールドパターン４６Ａは、シールド膜６０の上膜６１に下方から接触している。これにより、側シールドパターン４６Ａは、シールド膜６０の上膜６１と電気的に接続している。

　なお、底シールドパターン４６Ｂは、底板４１Ａの上面４１Ａａ及び下面４１Ａｂの一方のみに形成されていてもよい。側シールドパターン４６Ａは、側板４１Ｂの内側面４１Ｂａ及び外側面４１Ｂｂの一方のみに形成されていてもよい。また、底シールドパターン４６Ｂ及び側シールドパターン４６Ａは、形成されている面の全領域に亘って形成されていてもよいし、形成されている面の一部の領域に亘って形成されていてもよい。

　サブ基板４１が３層以上の多層基板である場合、底シールドパターン４６Ｂ及び側シールドパターン４６Ａの少なくとも一方は、サブ基板４１の内層面（底板４１Ａの内層面４１Ａｃ及び側板４１Ｂの内層面４１Ｂｃ）に形成されていてもよい。図２において、内層面４１Ａｃ及び内層面４１Ｂｃは一点鎖線で示されている。底シールドパターン４６Ｂが底板４１Ａの内層面４１Ａｃに形成され、側シールドパターン４６Ａが側板４１Ｂの内層面４１Ｂｃに形成されている例が、図２に破線で示されている。もちろん、側シールドパターン４６Ａ及び底シールドパターン４６Ｂの各々は、サブ基板４１の複数の面に形成されていてもよい。例えば、側シールドパターン４６Ａが、側板４１Ｂの内層面４１Ｂｃと外側面４１Ｂｂとに形成されていてもよい。

　ビア導体４５が、サブ基板４１に形成されている。ビア導体４５は、メイン基板２０に形成されたビア導体２４と同構成である。第１実施形態では、複数のビア導体４５が、サブ基板４１に形成されている。複数のビア導体４５のうちの一部は、底板４１Ａに形成されており、端子電極４３と電極４４とを電気的に接続している。複数のビア導体４５のうちの別の一部は、側板４１Ｂに形成されており、外側面４１Ｂｂに形成された側シールドパターン４６Ａと内側面４１Ｂａに形成された側シールドパターン４６Ａとを電気的に接続している。

　図１及び図２に示すように、電子部品３０Ｄ，３０Ｅが、底板４１Ａにおけるメイン基板２０とは反対側の面、つまり底板４１Ａの上面４１Ａａに実装されている。第１実施形態では、サブモジュール４０は、４個の電子部品３０Ｄと、１個の電子部品３０Ｅとを備える。第１実施形態において、電子部品３０Ｄ，３０Ｅは電磁波の影響を受ける被干渉系部品である。電子部品３０Ｄはインダクタである。電子部品３０Ｅはローノイズアンプである。

　サブモジュール４０が電子部品３０としてローノイズアンプやパワーアンプを備えている場合、つまりローノイズアンプやパワーアンプがサブ基板４１に実装されている場合、ローノイズアンプやパワーアンプがシールドパターン４６と電気的に接続されることによって、ローノイズアンプやパワーアンプからシールド膜６０へ短経路で放熱することができる。一方、ローノイズアンプやパワーアンプやメイン基板２０に実装されている場合、ローノイズアンプやパワーアンプの熱はシールド膜６０や端子電極２１から放熱される。この場合、ローノイズアンプやパワーアンプの熱は、メイン基板２０の内部や表面に形成されたパターン配線を経由してシールド膜６０や端子電極２１へ伝達されるため、放熱経路が長くなる。以上より、ローノイズアンプやパワーアンプがサブ基板４１に実装されている場合、ローノイズアンプやパワーアンプやメイン基板２０に実装されている場合と比較して、放熱性を向上させることができる。

　なお、電子部品３０Ｄ，３０Ｅは、サブ基板４１の側板４１Ｂの内側面４１Ｂａに実装されていてもよいし、図２３に示すように、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａの双方に実装されていてもよい。図２３は、本発明の第１実施形態の変形例に係る回路モジュールの図１におけるＡ－Ａ断面に対応する断面図である。図２３では、図示されている２個の電子部品３０Ｄのうち、一方の電子部品３０Ｄが底板４１Ａの上面４１Ａａに実装され、他方の電子部品Ｄが側板４１Ｂの内側面４１Ｂａに実装されている。内側面４１Ｂａに実装された電子部品３０Ｄは、ビア導体４５及び配線パターン４７を介して端子電極４３と電気的に接続されている。図２３では、配線パターン４７は、側板４１Ｂの内層面に形成されているが、側板４１Ｂの外面（例えば内側面４１Ｂａ）に形成されていてもよい。以上より、第１実施形態において、電子部品３０Ｄ，３０Ｅは、側板４１Ｂの内側面４１Ｂａ及び底板４１Ａの上面４１Ａａの少なくとも一方に実装されていればよい。

　また、電磁波を発生しにくく且つ電磁波の影響を受けにくい部品（例えば抵抗やコンデンサ）が、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａの少なくとも一方に実装されていてもよい。この場合、当該部品は、電子部品３０Ｄ，３０Ｅと同様に第２電子部品の一例である。一方、干渉系部品は、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａに実装されていない。つまり、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａに実装される電子部品３０の少なくとも一部が被干渉系部品であり、且つ底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａに実装される電子部品３０には干渉系部品が含まれない。すなわち、第１実施形態において、第２電子部品は、被干渉系部品を含み且つ干渉系部品を含んでいない。

　なお、電子部品３０Ｄ，３０Ｅの各々の数は、図１に示す数に限らない。少なくとも１個の第２電子部品がサブ基板４１に実装されていればよい。また、メイン基板２０の上面２０Ａに実装された電子部品３０Ａ，３０Ｂ，３０Ｃと同様に、様々な大きさ及び種類の電子部品３０Ｄ，３０Ｅが、サブ基板４１に実装可能である。また、電子部品３０Ｄ，３０Ｅの実装方式は、電子部品３０Ａ，３０Ｂ，３０Ｃの実装方式と同様に、公知の種々の実装方式を採用可能である。また、電子部品３０Ｄ，３０Ｅの配置位置は、図１及び図２に示す配置位置に限らない。

　第１実施形態によれば、電子部品３０Ｄ，３０Ｅの側方を通る電磁波を、側板４１Ｂに形成された側シールドパターン４６Ａによって低減することができる。電子部品３０Ｄ，３０Ｅの下方を通る電磁波を、底板４１Ａに形成された底シールドパターン４６Ｂによって低減することができる。

　第１実施形態によれば、底板４１Ａ及び側板４１Ｂは一枚のサブ基板４１が曲げられることによって形成されている。そのため、サブモジュール４０を構成する板数を少なくすることができる。

　第１実施形態によれば、側板４１Ｂは、電子部品３０Ａ，３０Ｂ，３０Ｃと電子部品３０Ｄ，３０Ｅとの間に位置している。そのため、電子部品３０Ａ，３０Ｂ，３０Ｃと電子部品３０Ｄ，３０Ｅとの相互間の電磁波の影響を、側板４１Ｂに形成された側シールドパターン４６Ａによって低減することができる。

　第１実施形態によれば、底シールドパターン４６Ｂと側シールドパターン４６Ａとが互いに接続されている。そのため、底板４１Ａと側板４１Ｂとの間を通る電磁波を低減することができる。

　底板４１Ａの下面４１Ａｂは、電子部品３０Ｄ，３０Ｅとメイン基板２０との間に位置する。よって、第１実施形態によれば、メイン基板２０と電子部品３０Ｄ，３０Ｅとの間を通る電磁波を、底板４１Ａの下面４１Ａｂに形成された底シールドパターン４６Ｂによって低減することができる。

　第１実施形態によれば、シールドパターン４６が内層面４１Ａｃに形成されていてもよい。この場合、底板４１Ａの上面４１Ａａや側板４１Ｂの内側面４１Ｂａにおける電子部品３０Ｄ，３０Ｅの配置可能領域を大きくすることができる。また、メイン基板２０への実装のために底板４１Ａの下面４１Ａｂに設けられる端子電極４３の配置可能領域を大きくすることができる。

　第１実施形態によれば、電子部品３０Ａにおいて発生する電磁波がサブモジュール４０に設けられた電子部品３０Ｄ，３０Ｅに影響を及ぼすことが、シールドパターン４６によって低減可能である。

　第１実施形態によれば、側板４１Ｂに形成されている側シールドパターン４６Ａが、封止樹脂５０の上方を覆うシールド膜６０の上膜６１と接続されている。そのため、側板４１Ｂの上端部と封止樹脂５０の上方を覆う上膜６１との間を通る電磁波を低減することができる。

　＜第１実施形態の回路モジュールの製造方法＞
　以下に、第１実施形態の回路モジュール１０の製造方法が、図４～図８及び図２が参照されつつ説明される。

　図４は、本発明の第１実施形態に係る回路モジュールの製造方法においてサブモジュールのサブ基板に電子部品が実装された状態のサブモジュールの断面図である。図５は、図４のサブ基板が折り曲げられた状態のサブモジュールの断面図である。図６は、図５のサブモジュールがメイン基板に実装された状態の回路モジュールの断面図である。図７は、図６の電子部品及びサブモジュールに封止樹脂が被覆された状態の回路モジュールの断面図である。図８は、図７の封止樹脂の上部が研磨された状態の回路モジュールの断面図である。

　最初に、第１実装工程が実行される。第１実装工程では、図４に示すように、端子電極４３、電極４４、ビア導体４５、及びシールドパターン４６が形成された２層のサブ基板４１（フレキシブル基板）に、電子部品３０Ｄ，３０Ｅが実装される。なお、図４～図８及び図２では、電子部品３０Ｄ，３０Ｅのうち電子部品３０Ｄのみが記されている。電子部品３０Ｄ，３０Ｅは、電極４４に実装される。実装方式は、フリップチップやワイヤボンディング等の公知の種々の実装方式が採用される。なお、２層のサブ基板４１は、公知の手段によって製造される。

　次に、折り曲げ工程が実行される。折り曲げ工程では、図５に示すように、サブ基板４１が折り曲げられる。なお、サブ基板４１は、図５に示すような折り目のつく屈曲に限らず、折り目のつかない湾曲でもよい。折り曲げ工程が実行されることによって、サブモジュール４０が完成する。

　次に、第２実装工程が実行される。第２実装工程では、図６に示すように、端子電極２１、電極２２、及びパターン配線２３が形成された３層のメイン基板２０に、電子部品３０Ａ，３０Ｂ，３０Ｃ、及び図５に示す折り曲げ工程実行後のサブモジュール４０が実装される。なお、図６～図８及び図２において、電子部品３０Ａ，３０Ｂ，３０Ｃのうち電子部品３０Ａのみが記されている。電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０は、電極２２に実装される。実装方式は、第１実装工程と同様に、フリップチップやワイヤボンディング等の公知の種々の実装方式が採用される。なお、３層のメイン基板２０は、公知の手段によって製造される。

　次に、被覆工程が実行される。被覆工程では、図７に示すように、第２実装工程でメイン基板２０に実装された電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０が封止樹脂５０によって覆われる。封止樹脂５０による電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０の被覆は、トランスファーモールドやコンプレッションモールド等の公知の手段によって行われる。図７では、電子部品３０Ａ，３０Ｂ，３０Ｃ及びサブモジュール４０が封止樹脂５０に完全に埋設されている。

　次に、研磨工程が実行される。研磨工程では、図７に示す封止樹脂５０の上部が研磨されて取り除かれる。これにより、図８に示すように、サブモジュール４０の上端部、つまり側板４１Ｂの上端部が上方に露出される。第１実施形態では、側板４１Ｂに形成された側シールドパターン４６Ａの上端部も上方に露出される。なお、封止樹脂５０の上部を取り除くための手段は、研磨に限らず、公知の種々の手段が採用可能である。

　次に、シールド膜形成工程が実行される。シールド膜形成工程では、例えばスパッタ、めっきなどにより金属膜を形成してシールド膜６０とする。導電材料をフィラーとして含む樹脂を塗布してもよい。また、シールド膜６０は複数種の材料を複数層積層した構成でもよい。シールド膜６０が形成されることによって、図２に示すように、側板４１Ｂと側板４１Ｂに形成された側シールドパターン４６Ａとが、シールド膜６０の上膜６１に接触する。これにより、回路モジュール１０が完成する。

　第１実施形態では、印刷等の手段によってサブ基板４１に形成されたシールドパターン４６がシールド部材に相当していたが、シールド部材はこれに限らない。例えば、シールド部材は、サブ基板４１に貼り付けられた金属板であってもよい。

　底板４１Ａ及び側板４１Ｂは、それぞれ図２に示すような形状に限らない。例えば、側板４１Ｂは、側面視（長手方向２に沿って見た場合）において三角形であってもよい。

　第１実施形態では、サブ基板４１は、上方が開放された箱形状であったが、箱形状に限らない。例えば、サブ基板４１は、図９～図１４に示すような様々な形状であってもよい。図９～図１４は、サブモジュールのサブ基板の形状の一例を示す斜視図である。

　図９に示すサブ基板４１は、平面視で矩形の底板４１Ａと、底板４１Ａの一辺から上方へ延びた側板４１Ｂとを備える。図１０に示すサブ基板４１は、平面視で矩形の底板４１Ａと、底板４１Ａの向かい合う二辺から上方へ延びた側板４１Ｂとを備える。図１１に示すサブ基板４１は、平面視で矩形の底板４１Ａと、底板４１Ａの三辺から上方へ延びた側板４１Ｂとを備える。

　図１２に示すサブ基板４１は、平面視で矩形の底板４１Ａと、底板４１Ａの四辺（全辺）から上方へ延びた側板４１Ｂとを備える。つまり、図１２に示すサブ基板４１は、図１及び図２に示すサブ基板４１と同形状である。

　図１３に示すサブ基板４１は、平面視における六角形の底板４１Ａと、底板４１Ａの連続する三辺から上方へ延びることによって屈曲した側板４１Ｂとを備える。

　図１４に示すサブ基板４１は、平面視で矩形の底板４１Ａと、底板４１Ａの第１辺４１Ａｄから上方へ延びた側板４１Ｂとを備える。図１４に示すように、平面視において、側板４１Ｂは、底板４１Ａの第１辺４１Ａｄと連続する第２辺４１Ａｅに対して、第１辺４１Ａｄの反対側まで延びている。言い換えると、平面視において、側板４１Ｂの内側面４１Ｂａは、底板４１Ａの上面４１Ａａの第１辺４１Ａｄに沿って上面４１Ａａの外方に延出している。

　図１４に示す構成によれば、電磁波をシールド可能な領域を増やすことができる。

　＜第２実施形態＞
　図１５は、本発明の第２実施形態に係る回路モジュールの縦断面図である。第２実施形態に係る回路モジュール１０Ａが第１実施形態に係る回路モジュール１０と異なる点は、メイン基板２０の上面２０Ａだけでなく下面２０Ｂにも、電子部品３０及び封止樹脂５０が設けられている点である。

　図１５に示すように、回路モジュール１０Ａのメイン基板２０の下面２０Ｂに、電極２２が形成されている。下面２０Ｂに形成された電極２２に、柱状の導体２６が導電性部材３１を介して電気的に接続されている。

　また、下面２０Ｂに形成された電極２２に、電子部品３０Ｆ，３０Ｇが導電性部材３１を介して電気的に接続されている。つまり、下面２０Ｂに、１個の電子部品３０Ｆと２個の電子部品３０Ｇとが実装されている。第２実施形態において、電子部品３０Ｆは、電磁波を発生する干渉系部品であり、電子部品３０Ｂ，３０Ｃは、電磁波を発生しにくく且つ電磁波の影響を受けにくい部品である。第２実施形態において、電子部品３０Ａ，３０Ｂ，３０Ｃに加えて、電子部品３０Ｆ，３０Ｇも、第１電子部品の一例である。なお、下面２０Ｂに実装される電子部品３０の数や種類は、上述した電子部品３０Ｆ，３０Ｇの数や種類に限らない。また、回路モジュール１０Ａでは、サブモジュール４０はメイン基板２０の上面２０Ａに実装されているが、メイン基板２０の下面２０Ｂに実装されていてもよいし、上面２０Ａ及び下面２０Ｂの双方に実装されていてもよい。

　封止樹脂５０は、メイン基板２０の上面２０Ａだけでなくメイン基板２０の下面２０Ｂにも設けられている。封止樹脂５０は、導体２６及び電子部品３０Ｆ，３０Ｇを覆っている。但し、導体２６の先端面（下面）は、外部に露出している。

　外部に露出した導体２６の下面に、端子電極２５が接続されている。端子電極２５は、回路モジュール１０Ａが基板等（不図示）に実装される場合、当該基板等に形成された電極に接続される。

　＜第３実施形態＞
　図１６は、本発明の第３実施形態に係る回路モジュールの平面図である。図１７は、図１６におけるＢ－Ｂ断面図である。第３実施形態に係る回路モジュール１０Ｂが第１実施形態に係る回路モジュール１０と異なる点は、サブモジュール４０Ａが干渉系部品である電子部品３０Ａを備える点である。

　図１６に示すように、回路モジュール１０Ｂは、メイン基板２０と、電子部品３０と、サブモジュール４０Ａと、封止樹脂５０と、シールド膜６０とを備える。第２実施形態において、電子部品３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅは、メイン基板２０に実装されている。電子部品３０Ａは、サブモジュール４０Ａに実装されている。第３実施形態において、電子部品３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅは、第１電子部品の一例である。上述したように、電子部品３０Ａは干渉系部品であり、電子部品３０Ｄ，３０Ｅは被干渉系部品であり、電子部品３０Ｂ，３０Ｃは電磁波を発生しにくく且つ電磁波の影響を受けにくい部品である。

　なお、被干渉系部品のみが、メイン基板２０に実装されていてもよい。つまり、メイン基板２０に実装される電子部品３０の少なくとも一部が、被干渉系部品であってもよい。すなわち、第３実施形態において、第１電子部品は、被干渉系部品を含んでいればよい。

　図１６及び図１７に示すように、サブモジュール４０Ａは、サブ基板４１と、２個の電子部品３０Ａとを備えている。第３実施形態において、電子部品３０Ａは、第２電子部品の一例である。

　なお、第３実施形態において、電子部品３０Ａは、第１実施形態における電子部品３０Ｄ，３０Ｅと同様に、側板４１Ｂの内側面４１Ｂａ及び底板４１Ａの上面４１Ａａの少なくとも一方に実装されていればよい。

　また、電磁波を発生しにくく且つ電磁波の影響を受けにくい部品（例えば抵抗やコンデンサ）が、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａの少なくとも一方に実装されていてもよい。この場合、当該部品は、電子部品３０Ａと同様に第２電子部品の一例である。一方、被干渉系部品は、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａに実装されていない。つまり、底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａに実装される電子部品３０の少なくとも一部が干渉系部品であり、且つ底板４１Ａの上面４１Ａａ及び側板４１Ｂの内側面４１Ｂａに実装される電子部品３０には被干渉系部品が含まれない。すなわち、第３実施形態において、第２電子部品は、干渉系部品を含み且つ被干渉系部品を含んでいなければよい。

　なお、第１実施形態と同様に、電子部品３０Ａ～３０Ｅの各々の数、種類、実装方式は、図１に示す数や種類に限らない。

　第３実施形態によれば、電子部品３０Ａにおいて発生する電磁波がサブモジュール４０Ａの外側に位置する電子部品３０Ｄ，３０Ｅに影響を及ぼすことが、シールドパターン４６によって低減可能である。

　＜第４実施形態＞
　図１８Ａは、本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの平面図である。図１８Ｂは、本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの左側面図である。図１８Ｃは、図１８ＡのＣ－Ｃ断面図である。図１８Ｄは、本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの底面図である。第４実施形態に係る回路モジュールが第１実施形態に係る回路モジュール１０と異なる点は、サブモジュール４０の代わりにサブモジュール４０Ｂを備える点である。

　図１８Ａ～図１８Ｄに示すように、サブモジュール４０Ｂは、サブ基板４１と、４個の電子部品３０Ｄとを備えている。第４実施形態において、電子部品３０Ｄは、第２電子部品の一例である。

　電子部品３０Ｄは、インダクタである。第４実施形態では、図１８Ａに矢印で示すように、電子部品３０Ｄの巻回軸３０Ｄａは、サブ基板４１の上面４１Ａａと平行である長手方向２に延びている。図１８Ａには、４個の電子部品３０Ｄのうちの１個のみに巻回軸３０Ｄａが記されているが、他の３個の電子部品３０Ｄの巻回軸３０Ｄａも、図示された巻回軸３０Ｄａと同方向に延びている。なお、各電子部品３０Ｄの巻回軸３０Ｄａは、それぞれ異なる方向に延びていてもよい。電子部品３０Ｄの内部には、巻回軸３０Ｄａの周りにコイルが配置されている。

　サブ基板４１は、底板４１Ａと、側板４１Ｂとを備える。側板４１Ｂは、４枚の側板４１ＢＡ～４１ＢＤを備える。各側板４１ＢＡ～４１ＢＤは、底板４１Ａの各辺から上方へ延びている。側板４１ＢＡ，４１ＢＢは互いに対向している。側板４１ＢＣ，４１ＢＤは互いに対向している。側板４１ＢＡ，４１ＢＢは、電子部品３０Ｄの巻回軸３０Ｄａと直交している。底板４１Ａ及び側板４１ＢＣ，４１ＢＤは、電子部品３０Ｄの巻回軸３０Ｄａと平行である。

　図１８Ｂ及び図１８Ｃに示すように、側板４１ＢＡの外側面４１Ｂｂに形成された側シールドパターン４６Ａは、４本の線状導体部４６１，４６２，４６３，４６４を有する。なお、第４実施形態において、側板４１ＢＢに形成された側シールドパターン４６Ａは、側板４１ＢＡに形成された側シールドパターン４６Ａと同構成である。

　線状導体部４６１は、高さ方向４に延びている。線状導体部４６２，４６３，４６４は、短手方向３に延びている。線状導体部４６２，４６３，４６４は、高さ方向４において互いに間隔を開けて形成されている。つまり、線状導体部４６２，４６３，４６４は、縞状に並んで形成されている。線状導体部４６２は、線状導体部４６３より上方に位置している。線状導体部４６３は、線状導体部４６４より上方に位置している。線状導体部４６２，４６３，４６４は、線状導体部４６１と交差しており、線状導体部４６１と接続されている。線状導体部４６２，４６３，４６４は、それぞれ線状導体部４６１のみと接続されており、線状導体部４６１は、線状導体部４６２，４６３，４６４のみと接続されている。以上のように構成されていることにより、線状導体部４６１，４６２，４６３，４６４は、非ループ形状である。線状導体部４６１，４６２，４６３，４６４は、非ループ部の一例である。

　側板４１ＢＣ，４１ＢＤに形成された側シールドパターン４６Ａは、側板４１ＢＣ，４１ＢＤの全領域に形成されている。なお、側板４１ＢＣ，４１ＢＤに形成される側シールドパターン４６Ａは、ループ形状を含んでいてもよいし、非ループ形状を含んでいてもよい。

　図１８Ｄに示すように、底板４１Ａに形成された底シールドパターン４６Ｂは、端子電極４３と間隔をあけて、端子電極４３を囲むように形成されている。つまり、底シールドパターン４６Ｂは、ループ形状を含んでいる。なお、図１８Ｄでは、４個の電子部品３０Ｄと電気的に接続された合計８個の端子電極４３のうちの１個が、底シールドパターン４６Ｂと接続されている。なお、底シールドパターン４６Ｂは、ループ形状を含んでいなくてもよい。

　仮に、インダクタ（電子部品３０Ｄ）の巻回軸３０Ｄａと交差する底板４１Ａや側板４１Ｂに形成されたシールドパターン４６がループ形状である場合、ループ形状であるシールドパターン４６において渦電流が発生する。この渦電流により生じる磁界が被干渉系部品のインダクタに影響を与えることによって、インダクタの特性が劣化するおそれがある。しかし、第４実施形態によれば、シールドパターン４６は、インダクタの巻回軸３０Ｄａと交差する側板４１ＢＡ，４１ＢＢに、非ループ形状の非ループ部（線状導体部４６１，４６２，４６３，４６４）を有する。そのため、前記のようなインダクタの特性の劣化を低減することができる。

　第４実施形態によれば、非ループ部は、縞状に並んで形成された複数の線状導体部４６２，４６３，４６４を有する。これにより、線状導体部４６２，４６３，４６４における隣り合う２本の間の領域に、信号を通すパターン配線や電極を形成するための領域を確保することができる。

　第４実施形態では、非ループ形状の側シールドパターン４６Ａを有する側板４１ＢＡ，４１ＢＢは、電子部品３０Ｄの巻回軸３０Ｄａと直交していたが、直交に限らず交差していればよい。

　第４実施形態では、非ループ部は、図１８Ｂに示すように、４本の線状導体部４６１，４６２，４６３，４６４で構成されていた。しかし、非ループ部は、非ループ形状であればよく、図１８Ｂに示す形状に限らない。

　例えば、非ループ部は、図１９に示す形状であってもよい。図１９は、本発明の第４実施形態に係る回路モジュールが備えるサブモジュールの変形例の左側面図である。

　図１９に示すように、変形例のサブモジュール４０Ｃにおいて、側板４１ＢＡに形成された側シールドパターン４６Ａは、各１本の線状導体部４６１，４６２，４６４と、各２本の線状導体部４６５，４６６とを有する。線状導体部４６１，４６２，４６４は、図１８に示すものと同構成である。線状導体部４６５，４６６は、高さ方向４に延びている。線状導体部４６５，４６６の一端部は、線状導体部４６２と接続されている。線状導体部４６５，４６６の他端部は、線状導体部４６４と接続されている。但し、線状導体部４６５，４６６の各々は、一端部と他端部との間において２本に分断されている。以上のように構成されていることにより、線状導体部４６１，４６２，４６４，４６５，４６６よりなる側シールドパターン４６Ａは、非ループ形状である。この場合、線状導体部４６１，４６２，４６４，４６５，４６６は、非ループ部の一例である。

　第４実施形態では、電子部品３０Ｄの巻回軸３０Ｄａは、長手方向２に延びていた。しかし、巻回軸３０Ｄａの方向は、長手方向２に限らない。例えば、巻回軸３０Ｄａは、平面視において長手方向２に対して傾斜する方向に延びていてもよい。また、例えば、巻回軸３０Ｄａは、短手方向３に延びていてもよい。この場合、巻回軸３０Ｄａは側板４１ＢＣ，４１ＢＤと直交するため、側板４１ＢＣ，４１ＢＤに形成される側シールドパターン４６Ａが非ループ形状となる。また、例えば、巻回軸３０Ｄａは、高さ方向４に延びていてもよい。この場合、巻回軸３０Ｄａは底板４１Ａと直交するため、底板４１Ａに形成される底シールドパターン４６Ｂが非ループ形状となる。

　サブモジュール４０Ｂは、インダクタ以外の電子部品３０を備えていてもよい。また、電子部品３０Ｄ及びインダクタ以外の電子部品３０は、側板４１Ｂに実装されていてもよい。

　＜第５実施形態＞
　図２０Ａは、本発明の第５実施形態に係る回路モジュールが備えるサブモジュールの平面図である。図２０Ｂは、本発明の第５実施形態に係る回路モジュールが備えるサブモジュールの左側面図である。第５実施形態に係る回路モジュールが第４実施形態に係る回路モジュールと異なる点は、サブモジュール４０Ｂの代わりにサブモジュール４０Ｄを備える点である。

　図２０Ａに示すように、サブモジュール４０Ｄは、サブ基板４１と、２個の電子部品３０Ｄと、２個の電子部品３０Ｈとを備えている。第４実施形態において、電子部品３０Ｄ，３０Ｈは、第２電子部品の一例である。

　電子部品３０Ｄは、インダクタである。第５実施形態では、第４実施形態と同様に、電子部品３０Ｄの巻回軸３０Ｄａは長手方向２に延びている。電子部品３０Ｈは、抵抗等のインダクタ以外の部品である。

　第４実施形態と同様に、サブ基板４１は、底板４１Ａと、側板４１Ｂ（４枚の側板４１ＢＡ～４１ＢＤ）とを備える。側板４１ＢＡ，４１ＢＢは、電子部品３０Ｄの巻回軸３０Ｄａと直交している。底板４１Ａ及び側板４１ＢＣ，４１ＢＤは、電子部品３０Ｄの巻回軸３０Ｄａと平行である。

　図２０Ｂに示すように、側板４１ＢＡの外側面４１Ｂｂに形成された側シールドパターン４６Ａは、４本の線状導体部４６１，４６２，４６３，４６４と、導体部４６７とを有する。なお、図示されていないが、第５実施形態において、側板４１ＢＢに形成された側シールドパターン４６Ａは、側板４１ＢＡに形成された側シールドパターン４６Ａと同構成である。

　線状導体部４６１は、高さ方向４に延びている。図２０Ａに示すように、線状導体部４６１は、短手方向３において電子部品３０Ｄと電子部品３０Ｈとの間に位置している。図２０Ｂに示すように、線状導体部４６２，４６３，４６４は、短手方向３に延びている。線状導体部４６２，４６３，４６４は、縞状に並んで形成されている。線状導体部４６２，４６３，４６４の一端部は、線状導体部４６１と接続されている。線状導体部４６２，４６３，４６４の他端部は、開放されている。以上のように構成されていることにより、線状導体部４６１，４６２，４６３，４６４は、非ループ形状である。線状導体部４６１，４６２，４６３，４６４は、非ループ部の一例である。線状導体部４６２，４６３，４６４は、短手方向３において、線状導体部４６１に対して電子部品３０Ｄ側に位置している。非ループ部は、インダクタである電子部品３０Ｄと長手方向２に対向する領域に形成されている。

　導体部４６７は、短手方向３において、線状導体部４６１に対して電子部品３０Ｈ側の略全領域に形成されている。導体部４６７は、インダクタである電子部品３０Ｄと長手方向２に対向しない領域に形成されている。なお、導体部４６７は、ループ形状を有していてもよい。

　第５実施形態によれば、非ループ部（線状導体部４６１，４６２，４６３，４６４）は、底板４１Ａ及び側板４１Ｂのうちのインダクタの巻回軸３０Ｄａと交差する側板４１Ｂにおけるインダクタと対向する領域に形成されている。これにより、第４実施形態と同様に、インダクタの特性の劣化を低減することができる。一方で、側板４１Ｂにおけるインダクタと対向しない領域、つまり側板４１Ｂにおけるインダクタへ磁界の影響を及ぼしにくい領域に形成された導体部４６７をループ形状やベタパターンとすることができる。これにより、インダクタの巻回軸３０Ｄａと交差する板におけるインダクタと対向しない領域における電磁波に対するシールド効果を高めることができる。

　＜第６実施形態＞
　図２１Ａは、本発明の第６実施形態に係る回路モジュールが備えるサブモジュールの平面図である。図２１Ｂは、本発明の第６実施形態に係る回路モジュールが備えるサブモジュールの左側面図である。図２１Ｃは、図２１ＡのＤ－Ｄ断面図である。図２１Ｄは、図２１Ｃの側板の拡大図である。第６実施形態に係る回路モジュールが第４実施形態に係る回路モジュールと異なる点は、サブモジュール４０Ｂの代わりにサブモジュール４０Ｅを備える点である。

　図２１Ａ～図２１Ｃに示すように、サブモジュール４０Ｅは、サブ基板４１と、４個の電子部品３０Ｄとを備えている。第６実施形態において、電子部品３０Ｄは、第２電子部品の一例である。

　図２１Ｃに示すように、サブ基板４１は、底板４１Ａと、１枚の側板４１Ｂとを備える。側シールドパターン４６Ａは、側板４１Ｂの内側面４１Ｂａ及び外側面４１Ｂｂの双方に形成されている。第６実施形態において、内側面４１Ｂａ及び外側面４１Ｂｂは、層面の一例である。外側面４１Ｂｂ及び内側面４１Ｂａの各々に形成された側シールドパターン４６Ａは、第４実施形態と同様に線状導体部を有する。詳細には、図２１Ａ～図２１Ｃに示すように、外側面４１Ｂｂに形成された側シールドパターン４６Ａは、線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａを有する。図２１Ａ及び図２１Ｃに示すように、内側面４１Ｂａに形成された側シールドパターン４６Ａは、線状導体部４６１Ｂ，４６２Ｂ，４６３Ｂ，４６４Ｂ，４６８Ｂを有する。

　図２１Ｂに示すように、線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａの構成は、第４実施形態における線状導体部４６１，４６２，４６３，４６４（図１８Ｂ参照）と同構成である。線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａは、それぞれ線状導体部４６１，４６２，４６３，４６４と対応している。つまり、線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａは、非ループ形状であり、非ループ部の一例である。

　図示されていないが、線状導体部４６１Ｂ，４６２Ｂ，４６３Ｂ，４６４Ｂの構成は、線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａ（図１８Ｂ参照）と概ね同構成である。線状導体部４６１Ｂ，４６２Ｂ，４６３Ｂ，４６４Ｂは、それぞれ線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａと対応している。但し、図２１Ｃに示すように、線状導体部４６１Ｂ，４６２Ｂ，４６３Ｂ，４６４Ｂは、それぞれ線状導体部４６１Ａ，４６２Ａ，４６３Ａ，４６４Ａに対して上方にずれた位置にある。

　線状導体部４６８Ｂは、短手方向３（図２１Ｃの紙面奥行方向）に延びている。線状導体部４６８Ｂは、線状導体部４６４Ｂより下方に位置しており、線状導体部４６４Ａに対して下方にずれた位置にある。線状導体部４６８Ｂは、線状導体部４６４Ｂと間隔を開けて形成されている。つまり、線状導体部４６２Ｂ，４６３Ｂ，４６４Ｂ，４６８Ｂは、縞状に並んで形成されている。線状導体部４６８Ｂは、線状導体部４６２Ｂ，４６３Ｂ，４６４Ｂと同様に、線状導体部４６１Ｂ（図２１Ａ参照）と接続されている。つまり、線状導体部４６１Ｂ，４６２Ｂ，４６３Ｂ，４６４Ｂ，４６８Ｂは、非ループ形状であり、非ループ部の一例である。

　図２１Ｄに示すように、外側面４１Ｂｂには、側シールドパターン４６Ａが形成されていない非形成部分４６Ｃがある。内側面４１Ｂａには、側シールドパターン４６Ａが形成されていない非形成部分４６Ｄがある。

　外側面４１Ｂｂにおける非形成部分４６Ｃは、内側面４１Ｂａにおいて側シールドパターン４６Ａが形成されている形成部分と、長手方向２（外側面４１Ｂｂと直交する方向）に見て重複している。この場合、外側面４１Ｂｂが一の層面に相当し、内側面４１Ｂａが一の層面以外の層面に相当する。

　また、内側面４１Ｂａにおける非形成部分４６Ｄは、外側面４１Ｂｂにおいて側シールドパターン４６Ａが形成されている形成部分と、長手方向２に見て重複している。この場合、内側面４１Ｂａが一の層面に相当し、外側面４１Ｂｂが一の層面以外の層面に相当する。

　また、長手方向２に見て、線状導体部４６２Ａ，４６３Ａ，４６４Ａと、線状導体部４６２Ｂ，４６３Ｂ，４６４Ｂ，４６８Ｂとは、範囲４６Ｅにおいて重複している。

　詳述すると、長手方向２に見て、線状導体部４６２Ａの上端部は、線状導体部４６２Ｂの下端部と重複しており、線状導体部４６２Ａの下端部は、線状導体部４６３Ｂの上端部と重複している。また、長手方向２に見て、線状導体部４６３Ａの上端部は、線状導体部４６３Ｂの下端部と重複しており、線状導体部４６３Ａの下端部は、線状導体部４６４Ｂの上端部と重複している。また、長手方向２に見て、線状導体部４６４Ａの上端部は、線状導体部４６４Ｂの下端部と重複しており、線状導体部４６４Ａの下端部は、線状導体部４６８Ｂの上端部と重複している。

　言い換えると、長手方向２に見て、内側面４１Ｂａにおける側シールドパターン４６Ａが形成されている形成部分の外縁部は、外側面４１Ｂｂにおける非形成部分４６Ｃの周辺部に位置する側シールドパターン４６Ａと重複している。更に言い換えると、長手方向２に見て、外側面４１Ｂｂにおける側シールドパターン４６Ａが形成されている形成部分の外縁部は、内側面４１Ｂａにおける非形成部分４６Ｄの周辺部に位置する側シールドパターン４６Ａと重複している。

　なお、長手方向２に見て、線状導体部４６２Ａ，４６３Ａ，４６４Ａと、線状導体部４６２Ｂ，４６３Ｂ，４６４Ｂ，４６８Ｂとは、重複していなくてもよい。

　第６実施形態によれば、外側面４１Ｂｂの非形成部分４６Ｃを通過する電磁波を、内側面４１Ｂａの形成部分に形成された側シールドパターン４６Ａによってシールドすることができる。

　第６実施形態によれば、長手方向２に見て、外側面４１Ｂｂの側シールドパターン４６Ａと、内側面４１Ｂａの側シールドパターン４６Ａとが一部重複している。そのため、外側面４１Ｂｂの側シールドパターン４６Ａと、内側面４１Ｂａの側シールドパターン４６Ａとの間の隙間を電磁波が通過することを抑制することができる。

　第６実施形態では、サブ基板４１は２層基板であり、側シールドパターン４６Ａは、側板４１Ｂの内側面４１Ｂａ及び外側面４１Ｂｂの双方に形成されていた。しかし、サブ基板４１の層数は３層以上であってもよい。サブ基板４１が３層基板である場合、側板４１Ｂは、内側面４１Ｂａ及び外側面４１Ｂｂに加えて内層面（不図示）を有する。この場合、側シールドパターン４６Ａは内側面４１Ｂａ、外側面４１Ｂｂ、及び内層面の少なくとも２面に形成されている。

　例えば、外側面４１Ｂｂと内層面とに側シールドパターン４６Ａが形成されている場合、外側面４１Ｂｂにおける非形成部分４６Ｃは、内層面において側シールドパターン４６Ａが形成されている形成部分と、長手方向２に見て重複している。

　また、例えば、内側面４１Ｂａ、外側面４１Ｂｂ、及び内層面に側シールドパターン４６Ａが形成されている場合、例えば、以下の重複が成立していてもよい。つまり、長手方向２に見て、外側面４１Ｂｂの非形成部分４６Ｃの一部が、内側面４１Ｂａの側シールドパターン４６Ａと重複し、外側面４１Ｂｂの非形成部分４６Ｃの当該一部以外の部分が、内層面の側シールドパターン４６Ａと重複していてもよい。

　要するに、サブモジュール４０Ｅの外方から長手方向２に沿って側板４１Ｂの任意の位置を見た場合に、長手方向２に沿った視線がいずれかの側シールドパターン４６Ａを通過するように、各層面に側シールドパターン４６Ａが形成されていればよい。

　＜第７実施形態＞
　図２２は、本発明の第７実施形態に係る回路モジュールの縦断面図である。第７実施形態に係る回路モジュール１０Ｄが第４実施形態に係る回路モジュールと異なる点は、サブモジュール４０Ｂの代わりにサブモジュール４０Ｆを備える点である。

　図２２に示すように、サブモジュール４０Ｆの側シールドパターン４６Ａは、複数の線状導体部４６９Ｂを備える。複数の線状導体部４６９Ｂは、高さ方向４に延びている。複数の線状導体部４６９Ｂは、長手方向２において互いに間隔を開けて形成されている。つまり、複数の線状導体部４６９Ｂは、縞状に並んで形成されている。各線状導体部４６９Ｂの下端部は、底板４１Ａに形成された底シールドパターン４６Ｂと接続されている。各線状導体部４６９Ｂの上端部は、側板４１Ｂの上端まで延びている。以上のように構成された複数の線状導体部４６９Ｂは、非ループ形状であり、非ループ部の一例である。

　サブモジュール４０Ｆの側板４１Ｂの上端部は、シールド膜６０の上膜６１から離れている。つまり、側シールドパターン４６Ａは、シールド膜６０の上膜６１から離れている。

　なお、各線状導体部４６９Ｂの上端部は、側板４１Ｂの上端より下方までにしか延びていなくてもよい。この場合、サブモジュール４０Ｆの側板４１Ｂの上端部は、シールド膜６０の上膜６１と接続されていてもよい。なぜなら、この場合、サブモジュール４０Ｆの側板４１Ｂの上端部がシールド膜６０の上膜６１と接続されていても、各線状導体部４６９Ｂは、シールド膜６０の上膜６１から離れているためである。

　第７実施形態によれば、非ループ部（複数の線状導体部４６９Ｂ）がシールド膜６０の上膜６１から離れている。そのため、複数の線状導体部４６９Ｂがシールド膜６０の上膜６１と接続されることによって、複数の線状導体部４６９Ｂとシールド膜６０の上膜６１と底シールドパターン４６Ｂとでループ形状が形成されることを防止することができる。

　なお、前記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。

　本発明は、適宜図面を参照しながら好ましい実施の形態に関連して充分に記載されているが、この技術に熟練した人々にとっては種々の変形や修正は明白である。そのような変形や修正は、添付した請求の範囲による本発明の範囲から外れない限りにおいて、その中に含まれると理解されるべきである。

　　　１０　回路モジュール
　　　２０　メイン基板
　　　３０　電子部品
　　３０Ａ　電子部品（第１電子部品）
　　３０Ｂ　電子部品（第１電子部品）
　　３０Ｃ　電子部品（第１電子部品）
　　３０Ｄ　電子部品（第２電子部品）
　３０Ｄａ　巻回軸
　　３０Ｅ　電子部品（第２電子部品）
　　　４０　サブモジュール
　　　４１　サブ基板
　　４１Ａ　底板
　４１Ａａ　上面（第１面）
　４１Ａｂ　下面（第３面）
　４１Ａｃ　内層面
　　４１Ｂ　側板
　４１Ｂａ　内側面（第２面、層面）
　４１Ｂｂ　外側面（一の層面）
　４１Ｂｃ　内層面
　　　４６　シールドパターン（シールド部材）
　　４６１　線状導体部（非ループ部）
　　４６２　線状導体部（非ループ部）
　　４６３　線状導体部（非ループ部）
　　４６４　線状導体部（非ループ部）
　　４６Ａ　側シールドパターン（側シールド部材）
　　４６Ｂ　底シールドパターン（底シールド部材）
　　４６Ｃ　非形成部分
　　４６Ｄ　非形成部分
　　　５０　封止樹脂
　　　６０　シールド膜

Claims

　メイン基板と、
　前記メイン基板に実装された少なくとも１個の第１電子部品と、
　前記メイン基板に実装されたサブモジュールと、を備え、
　前記サブモジュールは、
　前記メイン基板に実装されたサブ基板と、
　前記サブ基板に実装された少なくとも１個の第２電子部品と、
　前記サブ基板に形成された導電性のシールド部材と、を備え、
　前記サブ基板は、
　前記メイン基板と対向するように前記メイン基板に実装された底板と、
　前記メイン基板から離れるように前記底板から延びた側板と、を有し、
　前記第２電子部品は、前記底板における前記メイン基板とは反対側の第１面、及び前記側板の面のうち前記第１面と連続した第２面の少なくとも一方に実装され、
　前記シールド部材は、
　前記底板に形成された底シールド部材と、
　前記側板に形成された側シールド部材と、を備える回路モジュール。
　前記底板及び前記側板は、前記サブ基板が曲げられることによって形成されている請求項１に記載の回路モジュール。
　前記側板は、前記第１電子部品と前記第２電子部品との間に位置する請求項１または２に記載の回路モジュール。
　前記底シールド部材と前記側シールド部材とは、互いに接続されている請求項１から３のいずれか１項に記載の回路モジュール。
　前記底シールド部材は、前記底板における前記メイン基板側の第３面に形成されている請求項１から４のいずれか１項に記載の回路モジュール。
　前記底板及び前記側板の少なくとも一方は、内層面を有し、
　前記シールド部材は、前記内層面に形成されている請求項１から５のいずれか１項に記載の回路モジュール。
　平面視において、前記側板の前記第２面は、前記底板の前記第１面の辺に沿って前記第１面の外方に延出している請求項１から６のいずれか１項に記載の回路モジュール。
　前記第１電子部品は、電磁波の影響を受ける被干渉系部品を含み、
　前記第２電子部品は、電磁波を発生する干渉系部品を含み且つ電磁波の影響を受ける被干渉系部品を含まない請求項１から７のいずれか１項に記載の回路モジュール。
　前記第１電子部品は、電磁波を発生する干渉系部品を含み、
　前記第２電子部品は、電磁波の影響を受ける被干渉系部品を含み且つ電磁波を発生する干渉系部品を含まない請求項１から７のいずれか１項に記載の回路モジュール。
　前記被干渉系部品は、インダクタを含み、
　前記シールド部材は、前記底板及び前記側板のうちの前記インダクタの巻回軸と交差する板に、非ループ形状の非ループ部を有する請求項９に記載の回路モジュール。
　前記非ループ部は、前記底板及び前記側板のうちの前記インダクタの巻回軸と交差する板における前記インダクタと対向する領域に形成されている請求項１０に記載の回路モジュール。
　前記非ループ部は、縞状に並んで形成された複数の線状導体部を有する請求項１０または１１のいずれか１項に記載の回路モジュール。
　前記底板及び前記側板の少なくとも一方は、それぞれに前記非ループ部が形成された複数の層面を有し、
　前記複数の層面のうちの一の層面において前記シールド部材が形成されていない非形成部分は、前記複数の層面のうちの前記一の層面以外の少なくとも１つの層面において前記シールド部材が形成されている少なくとも１つの形成部分と、前記一の層面と直交する方向に見て重複している請求項１０から１２のいずれか１項に記載の回路モジュール。
　前記一の層面と直交する方向に見て、前記一の層面以外の層面の前記形成部分の外縁部は、前記一の層面の前記非形成部分の周辺部に位置する前記シールド部材と重複している請求項１３に記載の回路モジュール。
　前記メイン基板に設けられており、前記第１電子部品及び前記サブモジュールを覆う封止樹脂と、
　前記封止樹脂の少なくとも一部を覆う導電性のシールド膜と、を備え、
　前記非ループ部は、前記シールド膜から離れている請求項１０から１４のいずれか１項に記載の回路モジュール。
　前記メイン基板に設けられており、前記第１電子部品及び前記サブモジュールを覆う封止樹脂と、
　前記封止樹脂の上方を覆う導電性のシールド膜と、を備え、
　前記側板の上端部は、前記シールド膜と接触しており、
　前記側シールド部材は、前記シールド膜と接続されている請求項１から１４のいずれか１項に記載の回路モジュール。