JP2007294828A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2007294828A
JP2007294828A JP2006148930A JP2006148930A JP2007294828A JP 2007294828 A JP2007294828 A JP 2007294828A JP 2006148930 A JP2006148930 A JP 2006148930A JP 2006148930 A JP2006148930 A JP 2006148930A JP 2007294828 A JP2007294828 A JP 2007294828A
Authority
JP
Japan
Prior art keywords
electronic component
circuit module
height position
reference potential
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006148930A
Other languages
English (en)
Other versions
JP4986507B2 (ja
Inventor
Hidefumi Hatanaka
英文 畠中
Ko Matsuo
香 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006148930A priority Critical patent/JP4986507B2/ja
Priority to CN2007800086848A priority patent/CN101401206B/zh
Priority to US12/293,110 priority patent/US8125788B2/en
Priority to PCT/JP2007/056815 priority patent/WO2007114224A1/ja
Publication of JP2007294828A publication Critical patent/JP2007294828A/ja
Application granted granted Critical
Publication of JP4986507B2 publication Critical patent/JP4986507B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電磁遮蔽機能に優れた小型の回路モジュールを提供する。
【解決手段】配線基板2の上面に上面が基準電位に保持されるシールド機能付電子部品3、半導体素子4を搭載し、これらを絶縁性樹脂材5で被覆するとともに、樹脂材5の上面に導電層6を形成する。導電層6を、樹脂材5より露出するシールド機能付電子部品3の基準電位に保持された部分と接続することにより、基準電位に保持する。
【選択図】図2

Description

本発明は、GPSモジュールやW−LAN(ワイヤレスラン)モジュール等の回路モジュールに関するものである。
近年、配線基板上に半導体素子および受動素子を含む複数の電子部品を搭載してなる回路モジュールが急速に普及してきている。これらの回路モジュールは、例えば、携帯電話機等の無線通信機器に使用され高周波信号を処理する機能を備えている。
このように高周波信号を処理するため、回路モジュールには、外部からの電磁波による影響を抑えるとともに外部へ不要な電磁波が漏洩しないように、電磁遮蔽機能を有するシールド層が形成されている。かかる従来の回路モジュールでは、シールド層として金属カバーが多用されているが、低背化のためには、絶縁性樹脂材により電子部品を覆う方が有利である。しかしながら、絶縁性樹脂材は、電磁遮蔽機能を有さないため、新たにその機能を付加することが必要となる。そこで、配線基板に搭載された電子部品を絶縁性樹脂材で封止し、該絶縁性樹脂材を導電性樹脂で被覆することによりシールド層を形成した回路モジュールが提案されている(例えば、特許文献1参照)。この導電性樹脂を配線基板に設けたグランド電極に接続させることにより、回路モジュールの動作をより確実に安定化することができる。
特開2004−172176号公報
しかしながら、上記従来の回路モジュールにおいては、配線基板にシールド層と導通させるためのグランド電極を設ける必要があり、そのスペースを確保する分、配線基板が大型化するため回路モジュールの小型化の障害となっていた。
本発明は、上記問題に鑑み案出されたものであり、その目的は、電磁遮蔽機能に優れた小型の回路モジュールを提供することにある。
本発明は、配線基板と、前記配線基板に並設される複数個の電子部品と、前記複数個の電子部品のうち少なくとも1個に設けられる基準電位部と、前記基準電位部を除いて前記複数個の電子部品を被覆する絶縁性樹脂材と、前記基準電位部に接続されるとともに前記絶縁材の上面を被覆する導電層とを備えた回路モジュールである。
また本発明の回路モジュールは、前記複数の電子部品が、半導体素子と上面側に前記基準電位部を有するシールド機能付電子部品とを含み、前記導電層が、前記シールド機能付電子部品の基準電位部に被着されていることを特徴とするものである。
また本発明の回路モジュールは、前記複数の電子部品のうち、前記シールド機能付電子部品の上面の高さ位置が、他の電子部品の上面の高さ位置よりも高いことを特徴とするものである。
また本発明の回路モジュールは、前記絶縁性樹脂材の上面の高さ位置と前記シールド機能付電子部品の上面の高さ位置とが等しいことを特徴とするものである。
また本発明の回路モジュールは、前記導電層が前記基準電位部の側面に被着されており、前記導電層の上面の高さ位置と前記シールド機能付電子部品の上面の高さ位置とを等しくなしたことを特徴とするものである。
また本発明の回路モジュールは、前記シールド機能付電子部品が、容器体、該容器体の上面に固定される金属板、容器体内部に収容される圧電振動素子、並びに容器体の外表面に形成されるグランド端子を含んで構成され、前記金属板が前記容器体の配線を介して前記グランド端子に接続されることを特徴とするものである。
また本発明の回路モジュールは、前記複数の電子部品は、半導体基板、該半導体基板を厚み方向に貫く貫通導体、並びに前記半導体基板の下面側に形成され、前記貫通導体と電気的に接続されるグランド電極パッドを含んで構成される半導体素子を含み、前記基準電位部が前記貫通導体の前記半導体基板上面への導出部から成ることを特徴とするものである。
また本発明の回路モジュールは、前記複数の電子部品のうち、前記半導体素子の上面の高さ位置が、他の電子部品の上面の高さ位置よりも高いことを特徴とするものである。
また本発明の回路モジュールは、前記絶縁性樹脂材の上面の高さ位置と前記半導体素子の上面の高さ位置とが等しいことを特徴とするものである。
本発明の回路モジュールによれば、配線基板上に搭載されたシールド機能付電子部品の基準電位に保持される部分に被着される導電層によって、シールド機能付電子部品と並設される半導体素子を覆うようにしたことから、外部からの不要な電磁波を遮蔽し、回路モジュールを安定して動作させることができる。尚且つ、導電層を基準電位に保持させるためのグランド電極を配線基板の上面に別途形成する必要がなく、その分、配線基板を小型化でき、ひいては回路モジュールの小型化に供することができる。
また、前記シールド機能付電子部品の上面の高さ位置を、前記他の電子部品の上面の高さ位置よりも高くしておけば、導電層のシールド機能付電子部品の基準電位に保持される部分への被着を簡単に行うことができる。
また、前記絶縁性樹脂材の上面の高さ位置と前記シールド機能付電子部品の上面の高さ位置とを等しくすることにより、絶縁性樹脂材からシールド機能付電子部品の上面全体が露出された状態となり、この露出部に導電層が被着されるため、導電層がより確実に基準電位に保持されるようになる。加えて、絶縁性樹脂材の上面が、他の電子部品よりも高背なシールド機能付電子部品の上面に揃うことにより、導電層の上面に大きな凹凸が形成されることがなく、回路モジュールを吸引して搬送する際、確実に吸引を行うことができるようになる。また、導電層の上面に良好な状態でマーキングをすることができるようになるといった利点もある。
また、前記導電層の上面の高さ位置と前記シールド機能付電子部品の上面の高さ位置とを等しくすることにより、配線基板の最上層から導電層の上面までの厚みを、実質的にシールド機能付電子部品の厚みにすることができ、回路モジュールをさらに低背・小型化することができる。
また前記シールド機能付電子部品が、容器体、該容器体の上面に固定される金属板、容器体内部に収容される圧電振動素子、並びに容器体の外表面に形成されるグランド端子を含んで構成され、前記金属板が前記容器体の配線を介して前記グランド端子に接続されることにより、基準電位に保持された金属板が周囲の電磁波を遮蔽し、圧電振動素子の電気的特性を安定化させることができ、同時に、導電層を配線基板まで引き回すことなく、基準電位に保持された金属板を用いて簡単に基準電位に導通させることができる。
また、半導体素子に貫通導体を設け、前記貫通導体の半導体基板上面への導出部を基準電位部とすることにより、導電層を基準電位に保持させるためのグランド電極を配線基板上面に別途形成する必要がなく、その分、配線基板を小型化でき、ひいては回路モジュールの全体構造を小型化することができる。ここで、前記半導体素子の上面の高さ位置を、他の電子部品の上面の高さ位置よりも高くしておけば、導電層の基準電位への被着を簡単に行うことができる。さらに、前記絶縁性樹脂材の上面の高さ位置と前記半導体素子の上面の高さ位置とを等しくしておくことにより、絶縁性樹脂材の上面が、最も高背な半導体素子の上面に揃うことにより、絶縁性樹脂材の上面の高さ位置が半導体素子の上面の高さ位置より低く設定されている場合に比し、絶縁性樹脂材の上面に形成される導電層に大きな凹凸が形成されることがない。これによって、回路モジュールを吸引して搬送する際、確実に吸引を行うことができ、回路モジュールの生産性向上に供することができる。
以下、本発明の回路モジュールを図面に基づいて詳細に説明する。
図1は本発明の第1の実施形態に係る回路モジュールの外観斜視図、図2は図1に示す回路モジュールの断面図である。
同図に示す回路モジュール1は、配線基板2,配線基板2に並設される複数の電子部品、これら複数の電子部品を被覆する絶縁性樹脂材5、並びに、絶縁性樹脂材5を被覆する導電層6を備えている。前記複数の電子部品は、シールド機能付電子部品3,半導体素子4を含むものである。
配線基板2は、例えば7mm×5mm×0.4mmの概略直方体状の基板であり、ガラス−セラミックス、アルミナ、ムライト等のセラミック材料を主成分とする絶縁体層を複数個積層することにより形成されている。特に回路モジュール1を高周波用の機器に使用する場合、配線基板2には、ガラス−セラミック材料を用いることが望ましい。ガラス−セラミック材料を用いることにより、配線として低抵抗導体であるCuやAgが使用しやすくなる。この配線基板2は、ガラス−セラミックス材料等のセラミック材料粉末に適当な有機溶剤を添加・混合して得たセラミックグリーンシートの表面等に回路配線や接続パッドとなる導体ペーストを従来周知のスクリーン印刷法等で塗布するとともに、これを複数個積層してプレス成形した後、高温で焼成することによって製作される。このような配線基板2の内部には、内部配線7やビアホール導体8等が形成されるとともに、下面には外部端子9が形成されている。また、上面には各種電子部品を実装するためのパッド10が形成されている。
上述の内部配線7や外部端子9、電極パッド10等は、Ag、Cu、W及びMo等の金属を主成分とする材料から成り、例えば,Ag系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を含有してなる導体ペーストを、配線基板2を構成する各絶縁体層となるセラミックグリーンシート上に、従来周知のスクリーン印刷等によって塗布し、焼成することによって形成される。
かかる配線基板2上には、シールド機能付電子部品3、半導体素子4、及び、コンデンサ、抵抗、インダクタ、SAWフィルタ等の各種電子部品20が搭載されている。
シールド機能付電子部品3は、水晶振動子や水晶発振器、あるいは温度補償型水晶発振器等が例示でき、本実施形態においては、温度補償型水晶発振器を使用している。図3に本実施形態に用いられる温度補償型水晶発振器としてのシールド機能付電子部品3の断面図を示す。同図に示す如く、シールド機能付電子部品3は、容器体13、容器体13の上面に固着される金属板12、並びに容器体13の下面に形成されるグランド端子15を含んで構成される。なお、金属板12は、金属リング16を介して配線基板2に固着され、金属板12及び金属リング16が基準電位に保持される基準電位部となっている。
また、容器体13の上面には圧電振動素子としての水晶振動素子17が搭載され、容器体13の下面にはキャビティが設けられるとともに、キャビティ内には水晶振動素子17の振動に基づいて発振出力を制御するICチップ18が搭載されている。なお、ICチップ18内には温度補償データが格納されており、この温度補償データに基づき前記発振出力の温度特性の補正を行っている。
シールド機能付電子部品3の金属板12は、容器体13に設けられた配線19を介してグランド端子15と接続され、これにより、水晶振動素子17が基準電位に保持された金属板12及び金属リング16によって囲われた状態となり、周囲の不要な電磁波を遮蔽して、水晶振動素子17の電気的な特性を安定化させることができる。本発明におけるシールド機能付電子部品とは、このように容器の内部に配された素子を電磁的にシールドする機能を備えた電子部品のことをいう。
なお、容器体13の下面に設けられているグランド端子15は、図2に示されるように、配線基板2に設けた内部配線7やビアホール導体8を介して、配線基板13の下面に設けたグランド用の外部端子9に接続されている。
配線基板2には、上述のシールド機能付電子部品3と隣接するようにして半導体素子4が搭載されている。半導体素子4は、SiやGaAs等の半導体基板の表面に、Al等の回路配線を形成した構造を有するフリップチップ型のICチップであり、回路配線が形成された面を下面として、この下面に設けたパッドと、配線基板上に設けた電極パッド10とを半田等の導電性接着剤を用いて接続することにより、半導体素子4が配線基板3に電気的・機械的に接続されることとなる。半導体素子4は、例えば、RFICであり、増幅回路や、RF送受信回路を備えている。
配線基板2には、上述したシールド機能付電子部品3や半導体素子4以外にも、その上面にコンデンサ、抵抗、インダクタ、SAWフィルタ等の各種電子部品20が搭載されるとともに、内部には、フィルタ素子21等が形成され、これらが相互に電気的に接続されることにより所定の回路を構成している。
ここで、配線基板2の上面に搭載されるシールド機能付電子部品3、半導体素子4、並びに各種電子部品20のうち、シールド機能付電子部品3の上面の高さ位置が、最も高く位置するにように設定されている。これにより、後述する絶縁性樹脂材5を、シールド機能付電子部品3の上面側を露出させつつ、半導体素子4や各種電子部品20を被覆することができ、シールド機能付電子部品3の基準電位に保持される部分への導電層5の被着を簡単に行うことができる。
また、配線基板2上には絶縁性樹脂材5が設けられており、かかる絶縁性樹脂材5は、シールド機能付電子部品3の上面が露出されるようにして、半導体素子4、各種電子部品20、並びに配線基板3の上面を被覆している。
絶縁性樹脂材5は、フェノール樹脂やエポキシ樹脂等、絶縁性の樹脂材料で形成されており、半導体素子4や各種電子部品20を覆うことによって、これらを保護するとともに、回路モジュール1自体の機械的強度を高める機能を有している。また、金属カバーで覆うようにした従来の回路モジュールと比較して、半導体素子4等から発生するジュール熱を効率よく外部へ放熱させることができる。すなわち、金属カバーで半導体素子4等を覆うようにした場合、半導体素子4の搭載面以外の周囲は熱伝導率の低い空気層となっているため、半導体素子4で発生した熱は、殆ど搭載面から配線基板側へしか放熱されないが、本発明のように絶縁性樹脂材5で被覆することにより、空気よりも熱伝導率の高い絶縁性樹脂材5側へも熱が放散され、半導体素子4に過度の熱が蓄積されるのを防止することができる。
この絶縁性樹脂材5は従来周知のスクリーン印刷法等によって、シールド機能付電子部品3、半導体素子4、各種電子部品20、並びに配線基板3の上面を覆うように配線基板2の上面に塗布される。このとき、シールド機能付電子部品3は、少なくとも基準電位に保持される部分の一部が絶縁性樹脂材5で被覆されないようにしておく。これは、導電層6をシールド機能付電子部品3の基準電位に保持される部分に被着させるためである。塗布された絶縁性樹脂材5は、例えば、150℃で30分程度加熱することにより硬化される。
ここで、絶縁性樹脂材5の上面の高さ位置とシールド機能付電子部品3の上面の高さ位置とを等しくしておけば、絶縁性樹脂材5からシールド機能付電子部品3の上面全体が露出された状態となり、この露出部に導電層6が被着されることとなるため、導電層6をより確実に基準電位に保持させることができるようになる。加えて、絶縁性樹脂材5の上面が、最も高背なシールド機能付電子部品3の上面に揃うことにより、絶縁性樹脂材5の上面が平坦化される。すなわち、絶縁性樹脂材5の上面が最も高背なシールド機能付電子部品3の上面よりも低い場合、絶縁性樹脂材5の上面を覆うように導電層6を形成すると、導電層6は、シールド機能付電子部品3に対応する部分が突出した状態となる。これに対し、絶縁性樹脂材5の上面の高さ位置とシールド機能付電子部品3の上面の高さ位置とを等しくしておけば、絶縁性樹脂材5の上に形成される導電層6にも大きな凹凸が形成されることがなくなる。これにより、例えば、回路モジュール1を吸引して搬送する際、確実に吸引を行うことができ、生産性向上に供することができる。また、導電層6の上面に良好な状態でマーキングをすることができるといった利点もある。
絶縁性樹脂材5の上面を被覆する導電層6は、導電性樹脂材、蒸着やめっきによる金属膜などが例示できるが、生産性の観点から、Agなどの焼結金属粒子のみからなる金属焼結層により形成することが好ましく、回路モジュール1を800MHz以上の無線周波数を扱う携帯電話等に組み込むときは、金属焼結層が特に有効である。ここで金属焼結層は、バインダー等の樹脂成分を殆ど含有せず、金属の微粒子同士が焼結したものが好ましい。この金属焼結層は、平均粒径1nm〜100nm、より好適には、平均粒径10nm〜50nmの金属ナノ粒子を、トルエン、テルピネオール、キシレン、テトラデカン等の有機系の分散溶媒中に分散させ、ペースト状にした後、絶縁性樹脂材5の上面に塗布し、これを130〜300℃で加熱処理することにより形成される。このように上記ナノオーダーの金属粒子を用いることにより、緻密な金属層が形成され、外部からの電磁的なノイズを有効に遮蔽することができる。また、ナノオーダーの金属粒子は、130〜300℃の比較的低温度で焼結するため、絶縁性樹脂材5、及び半導体素子4等に高温加熱による劣化を発生させることなく、導電層5を形成できる。金属焼結層として、Agによるものとして説明したが、Ag以外の金属であっても良く、CuやNi等であっても良い。また、金属焼結層による導電層5の厚みは、例えば、5〜10μmに設定される。
上述した本発明の回路モジュールによれば、配線基板上に搭載されたシールド機能付電子部品3の基準電位に保持される部分に被着される導電層6によって、半導体素子4、各種電子部品20、及び配線基板2の上面を覆うようにしたことから、外部からの不要な電磁波を遮蔽し、回路モジュール1を安定して動作させることができ、尚且つ、導電層6を基準電位に保持させるためのグランド電極を配線基板2に別途設ける必要がなく、その分、配線基板2を小型化でき、ひいては回路モジュール1の小型化に供することができる。また、シールド機能付電子部品3の基準電位に保持された部分(金属板12)に導電層6を被着させる構造としたことから、導電層6を配線基板2まで引き回すことなく、簡単に基準電位に導通させることができる。
図4は、第1の実施形態の変形例を示す斜視図である。同図に示す回路モジュールの特徴的なことは、導電層6の上面の高さ位置とシールド機能付電子部品3の上面の高さ位置とが等しい点である。したがって、図に示されるようにシールド機能付電子部品3の上面が外部に露出した状態となっている。図5は、図4に示す回路モジュール1の断面図であり、導電層6は金属板12の側面及び金属リング16に被着されることにより基準電位に保持されるようになっている。このような構造とすることにより、配線基板2の最上層から導電層6の上面までの厚みを、実質的にシールド機能付電子部品3の厚みと等しくすることができ、回路モジュール1をさらに低背・小型化することができる。また、導電層6に大きな凹凸が形成されることがなくなり、例えば、回路モジュール1を吸引して搬送する際、確実に吸引を行うことができ、生産性向上に供することができる。また、導電層6の上面に良好な状態でマーキングをすることができるといった利点もある。
図8は、本発明に係る回路モジュールの第2の実施形態を示す断面図である。なお、第1の実施形態と同様の構成要素には同じ符号を用いて重複する説明は省く。本実施形態において特徴的なことは基準電位部12が半導体素子4に設けられている点である。
図9は、図8に示す回路モジュールに使用される半導体素子4の断面図であり、同図に示されるように半導体素子4は、半導体基板22、貫通導体23、および実装面に形成されるグランド電極パッド24を含んで構成されている。半導体基板22は、SiやGaAs等の半導体材料から成る。なお、半導体基板22の実装面側には配線を引き回すための再配線層を適宜形成してもよい。貫通導体23は、半導体基板22を厚み方向に貫くようにして形成されており、その一端が半導体基板22の実装面とは反対側の面に導出され、かかる導出部が基準電位部12となっている。一方、貫通導体23の他端は、半導体基板22の実装面に導出されるとともに、グランド電極パッド24と直接、あるいは配線25を介して接続されている。グランド電極パッド24は、配線基板2の下面に設けたグランド用の外部端子9に電気的に接続され、これにより貫通導体23がグランド電位に保持されることとなる。
貫通導体23は、半導体基板22にエッチング処理などを施すことにより貫通穴を形成した後、貫通穴にCuなどの金属材料を充填することにより、あるいは貫通穴にCuなどの金属材料をメッキすることにより形成される。貫通穴に金属材料を充填することにより貫通導体23を形成する場合、ナノオーダーの金属粒子を主成分とするペースト材を用いることが好ましい。具体的には、平均粒径1nm〜100nm、より好適には、平均粒径10nm〜50nmの金属ナノ粒子を、トルエン、テルピネオール、キシレン、テトラデカン等の有機系の分散溶媒中に分散させ、ペースト状にしたものを貫通穴に充填し、これを130〜300℃で加熱処理することにより形成される。このように金属ナノ粒子を主成分とするペーストは、一般的な導電性ペーストに比べ粘性を低くすることができるため、半導体基板22に設けた微細な貫通穴、例えば、10μm〜45μmの貫通穴への充填をより確実に行うことができる。
半導体基板22の実装面とは反対側の面(上面)に導出された貫通導体23の導出部には、図8に示す如く導電層6が被着され、これによって導電層6がグランド電位に保持されるようになり、外部からの不要な電磁波を遮蔽し、回路モジュールを安定して動作させることができる。
このように半導体素子4に基準電位部12を形成する場合、半導体素子4の上面の高さ位置を、配線基板2の上面に搭載される他の電子部品の上面の高さ位置よりも高くしておくことが好ましい。これにより、導電層6の基準電位部12への被着を極めて簡単に行うことができる。ここで、絶縁性樹脂材5の上面の高さ位置と半導体素子4の上面の高さ位置とを等しくしておけば、絶縁性樹脂材5の上面に形成される導電層6を平坦化することができる。すなわち、絶縁性樹脂材5の上面が最も高背な半導体素子4の上面よりも低い場合、絶縁性樹脂材5の上面を覆うように導電層6を形成すると、導電層6は、半導体素子4に対応する部分が突出した状態となる。これに対し、絶縁性樹脂材5の上面の高さ位置と半導体素子4の上面の高さ位置とを等しくしておけば、絶縁性樹脂材5の上に形成される導電層6にも大きな凹凸が形成されることがなくなる。これにより、例えば、回路モジュール1を吸引して搬送する際、確実に吸引を行うことができ、生産性向上に供することができる。また、導電層6の上面に良好な状態でマーキングをすることができるといった利点もある。したがって、絶縁性樹脂材5の上面の高さ位置と半導体素子4の上面の高さ位置とを等しくしておくことが好ましい。
なお、本実施形態では、シールド機能付電子部品3として比較的低背な水晶振動子を用いた。
次に本発明の回路モジュールの製造方法について図6を用いて説明する。
(工程A)
まず、図6(a)に示すように、マトリクス状に配列された複数の基板領域50を有する集合基板51を用意する。
集合基板51は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料からなるグリーンシートを積層して構成され、各基板領域50の表面や内部には電極パッド、内部配線、ビアホール導体、外部端子などが形成されている。
このような集合基板51は、例えば、アルミナセラミックス等から成るセラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面等に電極パッドや外部端子となる導体ペーストを所定パターンに印刷・塗布するとともに、これを複数枚積層してプレス成形した後、高温で焼成することによって製作される。
(工程B)
次に、図6(b)に示すように、各基板領域50の電極パッド上にシールド機能付電子部品3、半導体素子4、コンデンサ、抵抗、インダクタ等の各種電子部品20を半田等の導電性接合材により実装する。この状態で、シールド機能付電子部品3の上面が他の半導体素子4や電子部品20の上面よりも高くなっている。
(工程C)
次に、図6(c)に示すように、前記集合回路基板上に実装したシールド機能付電子部品3、半導体素子4、各種電子部品20、並びに各基板領域の上面を被覆するようにして絶縁性樹脂材5となる樹脂ペーストを印刷し、硬化する。このとき、シールド機能付電子部品3の基準電位に保持される部分が露出されるようにしておく。本実施形態では、シールド機能付電子部品3として容器体13及び容器体13の上面に固着される金属板12を含んで構成される温度補償型水晶発振器を用い、金属板12の上面が絶縁性5から露出されるようにしている。具体的には、エポキシ樹脂などのペースト状の樹脂をメタルマスクを用いた従来周知のスクリーン印刷法等によって印刷する。この際、チャンバー内に集合基板50を載置し、真空状態で樹脂の印刷を行うことにより、気泡の発生を抑え、良好な状態で樹脂を充填することができる。この後、例えば150℃、1時間の加熱により、樹脂を硬化させることにより絶縁性樹脂材5が形成される。
ここで、絶縁性樹脂材5の上面の高さ位置とシールド機能付電子部品3の上面の高さ位置とが等しくなるように絶縁性樹脂材5を形成することが好ましい。このようにして絶縁性樹脂材5を形成することにより、絶縁性樹脂材5から金属板12の上面全体が露出された状態となり、この露出部に次の工程Dで形成される導電層6が被着されることとなるため、導電層6をより確実に基準電位に保持させることができるようになる。
(工程D)
次に、図6(d)に示すように、絶縁性樹脂材5の上面に導電層6を形成する。この導電層6は、金属の微粒子同士が焼結してなる金属焼結層からなり、平均粒径1nm〜100nmのAg粒子をトルエン、テルピネオール、キシレン、テトラデカン等の有機系の分散溶媒中に分散させ、ペースト状にした後、絶縁性樹脂材5の上面に塗布する。塗布方法としては、従来周知のスクリーン印刷法にて塗布しても良く、また、充填したペーストをノズルの先端から吐出させるインクジェット法、ペーストを滴下した集合基板を高速で回転することにより、一様な薄膜を形成するスピンコータ法、ゴム等の弾性体に印刷したペーストを写し取る転写法、槽中のペーストに浸漬して塗布するディップ法等を使用しても良い。このようにペーストを塗布した後、これを130〜300℃で加熱処理する。上記ナノオーダーのAg粒子は、比較的低温度でも容易に焼結するため、特別の焼結炉等を必要とすることなく、通常のオーブンやリフロー炉での加熱処理が可能である。また、絶縁性樹脂材5、及び半導体素子4等に高温加熱による劣化を発生させることなく、緻密な金属層を形成することができる。金属焼結層の材料としてAg以外にも、CuやNiなどを使用することが可能である。
(工程E)
次に、図6(e)に示すように、ダイシングテープ52に貼り付けた集合基板51を各基板領域に沿ってダイシングカッター53により切断する。これにより、個片に分割された回路モジュール1が得られる。
上述した回路モジュールの製造方法によれば、集合基板51の全面に絶縁性樹脂材5、導電層6をそれぞれ一括的に形成することができ、金属カバーを設けるようにしていた従来の回路モジュールの製造方法と比較して、生産性を飛躍的に向上させることができる。すなわち、金属カバーを装着させる場合、金属カバーの位置合わせ工程、半田付け工程など非常に煩雑な作業が必要な上、これらの作業を複数の基板領域に対し、個々に行う必要があり、生産性が低い。これに対し、本実施形態の製造方法によれば、金属カバーの位置合わせ工程、半田付け工程などの煩雑な作業が一切不要となり、複数の基板領域に対し、絶縁性樹脂材5及び導電層6を一括的に形成することができるため、シールド効果を有する回路モジュールの生産性を高めることができる。
上述の回路モジュールの製造方法では、シールド機能付電子部品3に設けた基準電位部に導電層6が被着される場合について示したが、半導体素子4に設けた基準電位部12に導電層6が被着される場合も、上記の工程A〜Eにおいて、シールド機能付電子部品3と半導体素子4とを置き換えて同様の工程を行えばよい。半導体素子4に貫通導体23を形成する場合、貫通導体23を形成するための導電ペーストと導電層6を形成するための導電ペーストとで同じものを使用すれば、貫通導体23と導電層6の形成を同時に行うことができる。すなわち、上記工程Bにおいて、貫通穴が形成された状態の半導体素子4を配線基板2に実装し、上記工程Dにおいて、導電層6となるペーストの塗布とともに、貫通穴にもペーストを充填することにより、貫通導体23と導電層6の形成を同時に行うことができ、回路モジュールの生産効率を向上させることができる。
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
上述した第1の実施形態においては、シールド機能付電子部品3の上面の高さ位置が、半導体素子4の上面の高さ位置よりも高い回路モジュールを例に説明したが、シールド機能付電子部品3の上面の高さ位置が、半導体素子4の上面の高さ位置よりも低い場合にも本発明は適用可能である。この場合、導電層6をシールド機能付電子部品3の基準電位に保持される部分に被着させるためには、図7に示す如く、導電層6とシールド機能付電子部品3の金属板12とを接続するための導電経路21を設ければよい。かかる導電経路21は、導電層6と同じ材料により形成される。
また上述した実施形態においては、シールド機能付電子部品3、半導体素子4のうち一方に設けた基準電位部12に導電層6を接続させるようにしたが、シールド機能付電子部品3と半導体素子4の両方に基準電位部12を設け、両方の基準電位部12に導電層12を接続するようにしても構わない。
本発明の第1の実施形態に係る回路モジュールの外観斜視図である。 図1に示す回路モジュールの断面図である。 図1に示す回路モジュールに搭載される温度補償型水晶発振器の断面図である。 本発明の他の実施形態に係る回路モジュールの斜視図である。 図4に示す回路モジュールの断面図である。 (a)〜(e)は、図1に示す回路モジュールの製造工程を説明する図である。 本発明の変形例を示す回路モジュールの断面図である。 本発明の第2の実施形態に係る回路モジュールの断面図である。 図8に示す回路モジュールに使用される半導体素子の断面図である。
符号の説明
1・・・回路モジュール
2・・・配線基板
3・・・シールド機能付電子部品
4・・・半導体素子
5・・・絶縁性樹脂材
6・・・導電層

Claims (9)

  1. 配線基板と、
    前記配線基板に並設される複数個の電子部品と、
    前記複数個の電子部品のうち少なくとも1個に設けられる基準電位部と、
    前記基準電位部を除いて前記複数個の電子部品を被覆する絶縁性樹脂材と、
    前記基準電位部に接続されるとともに前記絶縁性樹脂材の上面を被覆する導電層と、を備えた回路モジュール。
  2. 前記複数の電子部品は、半導体素子と上面側に前記基準電位部を有するシールド機能付電子部品とを含み、
    前記導電層が、前記シールド機能付電子部品の基準電位部に被着されていることを特徴とする請求項1に記載の回路モジュール。
  3. 前記複数の電子部品のうち、前記シールド機能付電子部品の上面の高さ位置が、他の電子部品の上面の高さ位置よりも高いことを特徴とする請求項2に記載の回路モジュール。
  4. 前記絶縁性樹脂材の上面の高さ位置と前記シールド機能付電子部品の上面の高さ位置とが等しいことを特徴とする請求項3に記載の回路モジュール。
  5. 前記導電層が前記基準電位部の側面に被着されており、前記導電層の上面の高さ位置と前記シールド機能付電子部品の上面の高さ位置とを等しくなしたことを特徴とする請求項3に記載の回路モジュール。
  6. 前記シールド機能付電子部品は、容器体、該容器体の上面に固定される金属板、容器体内部に収容される圧電振動素子、並びに容器体の外表面に形成されるグランド端子を含んで構成され、前記金属板が前記容器体の配線を介して前記グランド端子に接続されることにより、前記基準電位部が前記金属板から構成されていることを特徴とする請求項2乃至請求項5のいずれかに記載の回路モジュール。
  7. 前記複数の電子部品は、半導体基板、該半導体基板を厚み方向に貫く貫通導体、並びに前記半導体基板の下面側に形成され、前記貫通導体と電気的に接続されるグランド電極パッドを含んで構成される半導体素子を含み、前記基準電位部が前記貫通導体の前記半導体基板上面への導出部から成ることを特徴とする請求項1に記載の回路モジュール。
  8. 前記複数の電子部品のうち、前記半導体素子の上面の高さ位置が、他の電子部品の上面の高さ位置よりも高いことを特徴とする請求項7に記載の回路モジュール。
  9. 前記絶縁性樹脂材の上面の高さ位置と前記半導体素子の上面の高さ位置とが等しいことを特徴とする請求項8に記載の回路モジュール。
JP2006148930A 2006-03-29 2006-05-29 回路モジュール Expired - Fee Related JP4986507B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006148930A JP4986507B2 (ja) 2006-03-29 2006-05-29 回路モジュール
CN2007800086848A CN101401206B (zh) 2006-03-29 2007-03-29 电路组件和无线通信设备、以及电路组件的制造方法
US12/293,110 US8125788B2 (en) 2006-03-29 2007-03-29 Circuit module and radio communications equipment, and method for manufacturing circuit module
PCT/JP2007/056815 WO2007114224A1 (ja) 2006-03-29 2007-03-29 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006091518 2006-03-29
JP2006091518 2006-03-29
JP2006148930A JP4986507B2 (ja) 2006-03-29 2006-05-29 回路モジュール

Publications (2)

Publication Number Publication Date
JP2007294828A true JP2007294828A (ja) 2007-11-08
JP4986507B2 JP4986507B2 (ja) 2012-07-25

Family

ID=38765118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006148930A Expired - Fee Related JP4986507B2 (ja) 2006-03-29 2006-05-29 回路モジュール

Country Status (1)

Country Link
JP (1) JP4986507B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029819A1 (ja) * 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 半導体装置およびその製造方法
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
EP2286983A1 (en) * 2009-08-19 2011-02-23 Rolls-Royce plc Electrical conductor path
JP2014093520A (ja) * 2012-11-02 2014-05-19 Universal Global Scientific Industrial Co Ltd 電子パッケージモジュール及びその製造方法
JP2015088569A (ja) * 2013-10-29 2015-05-07 富士通株式会社 電子部品およびその製造方法
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
US10383211B2 (en) 2016-03-31 2019-08-13 Murata Manufacturing Co., Ltd. Front-end circuit and high-frequency module
JP2020137024A (ja) * 2019-02-22 2020-08-31 セイコーエプソン株式会社 発振器、電子機器および移動体
US10833041B2 (en) 2017-07-31 2020-11-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
WO2022124022A1 (ja) * 2020-12-08 2022-06-16 株式会社村田製作所 回路モジュール
WO2022259763A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 高周波モジュール、通信装置及び高周波モジュールの製造方法
WO2023281847A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155062A (ja) * 1997-08-06 1999-02-26 Toyo Commun Equip Co Ltd 圧電デバイスのリードフレーム搭載構造
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
WO2006095852A1 (ja) * 2005-03-10 2006-09-14 Kyocera Corporation 電子部品モジュール及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1155062A (ja) * 1997-08-06 1999-02-26 Toyo Commun Equip Co Ltd 圧電デバイスのリードフレーム搭載構造
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
WO2006095852A1 (ja) * 2005-03-10 2006-09-14 Kyocera Corporation 電子部品モジュール及びその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029819A1 (ja) * 2008-09-10 2010-03-18 株式会社ルネサステクノロジ 半導体装置およびその製造方法
CN102150260A (zh) * 2008-09-10 2011-08-10 瑞萨电子株式会社 半导体器件及其制造方法
JP5321592B2 (ja) * 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
JPWO2010041356A1 (ja) * 2008-10-07 2012-03-01 株式会社村田製作所 電子部品モジュールの製造方法
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
US9562443B2 (en) 2009-08-19 2017-02-07 Rolls-Royce Plc Electrical conductor paths
EP2286983A1 (en) * 2009-08-19 2011-02-23 Rolls-Royce plc Electrical conductor path
US9332646B2 (en) 2012-11-02 2016-05-03 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic package module and method of manufacturing the same
JP2014093520A (ja) * 2012-11-02 2014-05-19 Universal Global Scientific Industrial Co Ltd 電子パッケージモジュール及びその製造方法
JP2015088569A (ja) * 2013-10-29 2015-05-07 富士通株式会社 電子部品およびその製造方法
US10383211B2 (en) 2016-03-31 2019-08-13 Murata Manufacturing Co., Ltd. Front-end circuit and high-frequency module
JP6173611B1 (ja) * 2016-04-27 2017-08-02 三菱電機株式会社 高周波回路
WO2017187559A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 高周波回路
US10512153B2 (en) 2016-04-27 2019-12-17 Mitsubishi Electric Corporation High frequency circuit
US10833041B2 (en) 2017-07-31 2020-11-10 Samsung Electronics Co., Ltd. Fan-out semiconductor package
JP2020137024A (ja) * 2019-02-22 2020-08-31 セイコーエプソン株式会社 発振器、電子機器および移動体
CN111614339A (zh) * 2019-02-22 2020-09-01 精工爱普生株式会社 振荡器、电子设备和移动体
JP7331376B2 (ja) 2019-02-22 2023-08-23 セイコーエプソン株式会社 発振器、電子機器および移動体
CN111614339B (zh) * 2019-02-22 2023-11-14 精工爱普生株式会社 振荡器、电子设备和移动体
WO2022124022A1 (ja) * 2020-12-08 2022-06-16 株式会社村田製作所 回路モジュール
WO2022259763A1 (ja) * 2021-06-11 2022-12-15 株式会社村田製作所 高周波モジュール、通信装置及び高周波モジュールの製造方法
WO2023281847A1 (ja) * 2021-07-07 2023-01-12 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
JP4986507B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4986507B2 (ja) 回路モジュール
US8125788B2 (en) Circuit module and radio communications equipment, and method for manufacturing circuit module
JP5195903B2 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
US7808796B2 (en) Electronic component module and method for manufacturing the same
US8139368B2 (en) Component-containing module
US20080019112A1 (en) Electronic Component Module and Radio Communications Equipment
JP5321592B2 (ja) 電子部品モジュールの製造方法
JPWO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP6282589B2 (ja) モジュールおよびその製造方法
WO2013035819A1 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
JP2008034778A (ja) 回路モジュール
US20110038132A1 (en) Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
JP2007160499A (ja) 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法
US11973013B2 (en) Interposer
WO2014017160A1 (ja) モジュールおよびモジュール搭載装置
JPWO2006090827A1 (ja) 電子装置及びその製造方法
WO2017073486A1 (ja) 配線基板、電子装置および電子モジュール
JP4822900B2 (ja) 電子部品モジュール
US10388628B2 (en) Electronic component package
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2004356527A (ja) 回路基板及びそれを用いた電子装置並びにその製造方法
JP2007201517A (ja) 半導体装置
JP2007266898A (ja) 高周波モジュールおよびその製造方法
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120424

R150 Certificate of patent or registration of utility model

Ref document number: 4986507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees