JP4986507B2 - 回路モジュール - Google Patents
回路モジュール Download PDFInfo
- Publication number
- JP4986507B2 JP4986507B2 JP2006148930A JP2006148930A JP4986507B2 JP 4986507 B2 JP4986507 B2 JP 4986507B2 JP 2006148930 A JP2006148930 A JP 2006148930A JP 2006148930 A JP2006148930 A JP 2006148930A JP 4986507 B2 JP4986507 B2 JP 4986507B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- resin material
- insulating resin
- circuit module
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
まず、図6(a)に示すように、マトリクス状に配列された複数の基板領域50を有する集合基板51を用意する。
次に、図6(b)に示すように、各基板領域50の電極パッド上にシールド機能付電子部品3、半導体素子4、コンデンサ、抵抗、インダクタ等の各種電子部品20を半田等の導電性接合材により実装する。この状態で、シールド機能付電子部品3の上面が他の半導体素子4や電子部品20の上面よりも高くなっている。
次に、図6(c)に示すように、前記集合回路基板上に実装したシールド機能付電子部品3、半導体素子4、各種電子部品20、並びに各基板領域の上面を被覆するようにして絶縁性樹脂材5となる樹脂ペーストを印刷し、硬化する。このとき、シールド機能付電子部品3の基準電位に保持される部分が露出されるようにしておく。本実施形態では、シールド機能付電子部品3として容器体13及び容器体13の上面に固着される金属板12を含んで構成される温度補償型水晶発振器を用い、金属板12の上面が絶縁性5から露出されるようにしている。具体的には、エポキシ樹脂などのペースト状の樹脂をメタルマスクを用いた従来周知のスクリーン印刷法等によって印刷する。この際、チャンバー内に集合基板50を載置し、真空状態で樹脂の印刷を行うことにより、気泡の発生を抑え、良好な状態で樹脂を充填することができる。この後、例えば150℃、1時間の加熱により、樹脂を硬化させることにより絶縁性樹脂材5が形成される。
次に、図6(d)に示すように、絶縁性樹脂材5の上面に導電層6を形成する。この導電層6は、金属の微粒子同士が焼結してなる金属焼結層からなり、平均粒径1nm〜100nmのAg粒子をトルエン、テルピネオール、キシレン、テトラデカン等の有機系の分散溶媒中に分散させ、ペースト状にした後、絶縁性樹脂材5の上面に塗布する。塗布方法としては、従来周知のスクリーン印刷法にて塗布しても良く、また、充填したペーストをノズルの先端から吐出させるインクジェット法、ペーストを滴下した集合基板を高速で回転することにより、一様な薄膜を形成するスピンコータ法、ゴム等の弾性体に印刷したペーストを写し取る転写法、槽中のペーストに浸漬して塗布するディップ法等を使用しても良い。このようにペーストを塗布した後、これを130〜300℃で加熱処理する。上記ナノオーダーのAg粒子は、比較的低温度でも容易に焼結するため、特別の焼結炉等を必要とすることなく、通常のオーブンやリフロー炉での加熱処理が可能である。また、絶縁性樹脂材5、及び半導体素子4等に高温加熱による劣化を発生させることなく、緻密な金属層を形成することができる。金属焼結層の材料としてAg以外にも、CuやNiなどを使用することが可能である。
次に、図6(e)に示すように、ダイシングテープ52に貼り付けた集合基板51を各基板領域に沿ってダイシングカッター53により切断する。これにより、個片に分割された回路モジュール1が得られる。
2・・・配線基板
3・・・シールド機能付電子部品
4・・・半導体素子
5・・・絶縁性樹脂材
6・・・導電層
Claims (1)
- 配線基板と、
前記配線基板に並設される複数個の電子部品と、
前記複数個の電子部品のうち少なくとも1個に設けられる基準電位部と、
前記基準電位部を除いて前記複数個の電子部品を被覆する絶縁性樹脂材と、
前記基準電位部に接続されるとともに前記絶縁性樹脂材の上面を被覆する導電層と、を備えており、
前記複数の電子部品は、半導体基板、該半導体基板を厚み方向に貫く貫通導体、並びに前記半導体基板の下面側に形成され、前記貫通導体と電気的に接続されるグランド電極パッドを含んで構成される半導体素子を含み、前記基準電位部が前記貫通導体の前記半導体基板上面への導出部から成り、
前記複数の電子部品のうち、前記半導体素子の上面の高さ位置が、他の電子部品の上面の高さ位置よりも高く、
前記絶縁性樹脂材の上面の高さ位置と前記半導体素子の上面の高さ位置とが等しく、
前記導電層は、前記半導体素子の上面全体と被着していることを特徴とする
回路モジュール。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006148930A JP4986507B2 (ja) | 2006-03-29 | 2006-05-29 | 回路モジュール |
US12/293,110 US8125788B2 (en) | 2006-03-29 | 2007-03-29 | Circuit module and radio communications equipment, and method for manufacturing circuit module |
CN2007800086848A CN101401206B (zh) | 2006-03-29 | 2007-03-29 | 电路组件和无线通信设备、以及电路组件的制造方法 |
PCT/JP2007/056815 WO2007114224A1 (ja) | 2006-03-29 | 2007-03-29 | 回路モジュール及び無線通信機器、並びに回路モジュールの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006091518 | 2006-03-29 | ||
JP2006091518 | 2006-03-29 | ||
JP2006148930A JP4986507B2 (ja) | 2006-03-29 | 2006-05-29 | 回路モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294828A JP2007294828A (ja) | 2007-11-08 |
JP4986507B2 true JP4986507B2 (ja) | 2012-07-25 |
Family
ID=38765118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006148930A Expired - Fee Related JP4986507B2 (ja) | 2006-03-29 | 2006-05-29 | 回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4986507B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201013881A (en) * | 2008-09-10 | 2010-04-01 | Renesas Tech Corp | Semiconductor device and method for manufacturing same |
WO2010041356A1 (ja) * | 2008-10-07 | 2010-04-15 | 株式会社村田製作所 | 電子部品モジュールの製造方法 |
JP2011035058A (ja) * | 2009-07-30 | 2011-02-17 | Sharp Corp | 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板 |
GB0914502D0 (en) | 2009-08-19 | 2009-09-30 | Rolls Royce Plc | Electrical conductor paths |
TWI502733B (zh) * | 2012-11-02 | 2015-10-01 | 環旭電子股份有限公司 | 電子封裝模組及其製造方法 |
JP6206092B2 (ja) * | 2013-10-29 | 2017-10-04 | 富士通株式会社 | 電子部品およびその製造方法 |
JP6575677B2 (ja) | 2016-03-31 | 2019-09-18 | 株式会社村田製作所 | フロントエンド回路、および、高周波モジュール |
EP3432353B1 (en) | 2016-04-27 | 2021-09-01 | Mitsubishi Electric Corporation | High frequency circuit |
KR20190013051A (ko) | 2017-07-31 | 2019-02-11 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
JP7331376B2 (ja) * | 2019-02-22 | 2023-08-23 | セイコーエプソン株式会社 | 発振器、電子機器および移動体 |
WO2022124022A1 (ja) * | 2020-12-08 | 2022-06-16 | 株式会社村田製作所 | 回路モジュール |
WO2022259763A1 (ja) * | 2021-06-11 | 2022-12-15 | 株式会社村田製作所 | 高周波モジュール、通信装置及び高周波モジュールの製造方法 |
WO2023281847A1 (ja) * | 2021-07-07 | 2023-01-12 | 株式会社村田製作所 | モジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1155062A (ja) * | 1997-08-06 | 1999-02-26 | Toyo Commun Equip Co Ltd | 圧電デバイスのリードフレーム搭載構造 |
JP2001244688A (ja) * | 2000-02-28 | 2001-09-07 | Kyocera Corp | 高周波モジュール部品及びその製造方法 |
JPWO2006095852A1 (ja) * | 2005-03-10 | 2008-08-21 | 京セラ株式会社 | 電子部品モジュール及びその製造方法 |
-
2006
- 2006-05-29 JP JP2006148930A patent/JP4986507B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007294828A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4986507B2 (ja) | 回路モジュール | |
US8125788B2 (en) | Circuit module and radio communications equipment, and method for manufacturing circuit module | |
JP5195903B2 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 | |
US7808796B2 (en) | Electronic component module and method for manufacturing the same | |
US9293446B2 (en) | Low profile semiconductor module with metal film support | |
JP4903576B2 (ja) | 電子部品モジュール及び無線通信機器 | |
JP5321592B2 (ja) | 電子部品モジュールの製造方法 | |
JP6282589B2 (ja) | モジュールおよびその製造方法 | |
WO2013035819A1 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 | |
JP2008034778A (ja) | 回路モジュール | |
US20110038132A1 (en) | Microstructure Apparatus, Manufacturing Method Thereof, and Sealing Substrate | |
JP2007294829A (ja) | 高周波回路モジュール及びその製造方法 | |
US11973013B2 (en) | Interposer | |
JPWO2006090827A1 (ja) | 電子装置及びその製造方法 | |
WO2017073486A1 (ja) | 配線基板、電子装置および電子モジュール | |
WO2014017160A1 (ja) | モジュールおよびモジュール搭載装置 | |
JP4822900B2 (ja) | 電子部品モジュール | |
JP2007150034A (ja) | 絶縁基体および該絶縁基体を備える電子装置 | |
US10388628B2 (en) | Electronic component package | |
CN111033771A (zh) | 电子部件搭载用基板、电子装置及电子模块 | |
JP2014192491A (ja) | 配線基板 | |
JP2004356527A (ja) | 回路基板及びそれを用いた電子装置並びにその製造方法 | |
JP2007266898A (ja) | 高周波モジュールおよびその製造方法 | |
JP2007201517A (ja) | 半導体装置 | |
JP4953684B2 (ja) | 配線基板およびそれを用いた電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4986507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |