JP2007266898A - 高周波モジュールおよびその製造方法 - Google Patents

高周波モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2007266898A
JP2007266898A JP2006088046A JP2006088046A JP2007266898A JP 2007266898 A JP2007266898 A JP 2007266898A JP 2006088046 A JP2006088046 A JP 2006088046A JP 2006088046 A JP2006088046 A JP 2006088046A JP 2007266898 A JP2007266898 A JP 2007266898A
Authority
JP
Japan
Prior art keywords
acoustic wave
electrode
annular sealing
wave element
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006088046A
Other languages
English (en)
Inventor
Hiroshi Kuroki
博 黒木
Kenji Kitazawa
謙治 北澤
Hiroyuki Kita
弘幸 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006088046A priority Critical patent/JP2007266898A/ja
Publication of JP2007266898A publication Critical patent/JP2007266898A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】基板上にフリップチップ実装され熱硬化性樹脂で被覆された弾性表面波素子と基板との間の気密空間の気密破壊や電極同士の短絡を防止する。
【解決手段】弾性表面波素子２が、複数の誘電体層１１および複数の導体層１２からなる積層構造を有する配線基板１の表面の縁端に近接して環状封止電極２４の内側領域が気密に封止されるようにフリップチップ実装され、表面実装部品が配線基板１の表面に実装される。配線基板１の表面の弾性表面波素子２および表面実装部品を含めた領域が上面の平坦な熱硬化性樹脂層４で被覆され高周波モジュールを構成する。熱硬化性樹脂層４における弾性表面波素子２の周囲には少なくとも環状封止電極２４と熱硬化性樹脂層４とが接触しないように空洞部４１が形成されており、空洞部４１が配線基板１の表面の縁端上で外部空間と連通している。
【選択図】図１

Description

本発明は、主として携帯電話等の無線通信端末機に搭載され、弾性表面波素子を表面実装してなる高周波モジュールに関するものである。
携帯電話、無線ＬＡＮの市場は右肩上がりの成長が想定されており、第３世代の携帯電話の生産数は、急激に増加している。携帯電話は第３世代に進歩するに従って、カメラ内蔵、テレビの受信、他の無線通信（ブルーツース、無線ＬＡＮ、ＷｉＭＡＸ）との併用化も進んでおり、高周波回路の占有面積は年々減少している。その為、携帯電話の部品は小形軽量化および複合化がめざましく、個々の性能をアップしつつ、部品点数の削減、低消費電力化への要求に対応する必要がある。このような要求を実現するため、ベースバンドＩＣやＲＦＩＣ等を含むチップセットの集積化および性能向上が進んでおり、同様に周辺の高周波部品も集積化した高周波モジュールが提案されている。
高周波モジュールに実装される高周波部品のうち、圧電基板の一主面に励振電極や入出力電極等が形成されてなる弾性表面波（ＳＡＷ）素子は、励振電極に水分、塵埃等の異物が付着しないように、かつ弾性表面波の伝搬を妨げないように中空状態で気密封止する必要がある。
そこで、図６に示すように、窒素雰囲気中で、圧電基板８１の励振電極８２や入出力電極８３が形成された面を下方に向けて、弾性表面波素子８を配線基板９１上にフリップチップ実装した高周波モジュールが提案されている（例えば特許文献１参照）。かかる構造によれば、励振電極８２および入出力電極８３の周囲に環状封止電極８４を配置し、半田９２によって配線基板９１表面の配線層９３に入出力電極８３および環状封止電極８４を接合することによって、励振電極８２接合部および入出力電極８３接合部が配線基板９１の表面と弾性表面波素子８の圧電基板８１および環状封止電極８４接合部で囲まれた窒素充填気密空間内に封止されている。この環状封止電極８４は接地電極として機能させることができる。
そして、フリップチップ実装された弾性表面波素子８およびその他実装された高周波部品（半導体チップ９４など）を保護するために、これらの実装部品を封止するように配線基板９１の表面は熱硬化性樹脂層９５で被覆されている。なお、この熱硬化性樹脂層９５は、製造時に高周波モジュールを上側から吸引して搬送できるように、上面が平坦になっている。
特開２００５−１２３９０９号公報
しかしながら、図６に示すように、１つの配線基板９１上に弾性表面波素子８とともに半導体チップ９４やチップコンデンサなどの表面実装部品（不図示）を実装してなる高周波モジュールを、マザーボードに無鉛半田などで二次実装すると、弾性表面波素子８と配線基板９１の表面とを接合している入出力電極８３接合部、環状封止電極８４接合部の半田９２が再溶融し、この溶融した半田９２が気密空間側に移動する結果、気密空間の気密破壊による励振電極８２の信頼性低下や入出力電極８３と環状封止電極８４とが半田９２によって短絡するなどの問題があった。
これは、弾性表面波素子８のフリップチップ実装に用いられる半田９２が二次実装に用いる半田より高融点かつ接続信頼性に優れた非鉛材料を選択できない点が背景にある。二次実装の為にリフロー炉に投入した際、入出力電極８３接続部および環状封止電極８４接続部に使用される半田９２は、再溶融が起こり固相から液相に変わる。このとき、熱硬化性樹脂層９５が吸湿した水分や未反応性生成物が気化、脱ガスされることによって、環状封止電極８４接続部の内外（気密空間と外部）で圧力差が生じる。したがって、溶融した半田９２が気密空間側に向かって流れ込み、入出力電極８３と環状封止電極８４とが短絡してしまうか、短絡しないまでも気密空間の気密破壊が生じて内部に酸素や水分が侵入して励振電極８２の信頼性が低下してしまう。
対策手段として、熱硬化性樹脂層で封止せず金属ケースで配線基板を被覆する方法が容易に考えられる。ところが、金属ケースで配線基板を被覆する場合、例えば配線基板の側面に半田を介して接続されるが、高周波配線とのショートを避ける為、金属ケースと高周波配線との間には必要最小限の間隔を設ける必要がある。したがって、小型化を目的とする高周波モジュールにとっては望ましい対策ではない。一方、樹脂ケースで配線基板を被覆したとしても、コスト的に課題は残る。
本発明は上記事情に鑑みてなされたもので、二次実装時において、配線基板上にフリップチップ実装され熱硬化性樹脂層で被覆された弾性表面波素子と配線基板との間の気密空間の気密破壊や電極同士の短絡を防止する高周波モジュールおよびその製造方法を提供することを目的とする。
本発明は、圧電基板の一主面上に該一主面の外周に沿って環状封止電極が設けられ、該環状封止電極の内側領域にＩＤＴ電極と該ＩＤＴ電極に接続する入出力電極とが設けられた弾性表面波素子が、複数の誘電体層および複数の導体層からなる積層構造を有する配線基板の表面の縁端に近接して前記環状封止電極の内側領域が気密に封止されるようにフリップチップ実装されるとともに、表面実装部品が前記配線基板の表面に実装され、前記配線基板の表面の前記弾性表面波素子および前記表面実装部品を含めた領域が上面の平坦な熱硬化性樹脂層で被覆された高周波モジュールにおいて、前記熱硬化性樹脂層における前記弾性表面波素子の周囲には少なくとも前記環状封止電極と前記熱硬化性樹脂層とが接触しないように空洞部が形成されており、該空洞部が前記配線基板の表面の縁端上で外部空間と連通していることを特徴とする高周波モジュールである。
また本発明は、圧電基板の一主面上に該一主面の外周に沿って環状封止電極が設けられ、該環状封止電極の内側領域にＩＤＴ電極と該ＩＤＴ電極に接続する入出力電極とが設けられた弾性表面波素子を、複数の誘電体層および複数の導体層からなる積層構造を有する配線基板の表面の縁端に近接して前記環状封止電極の内側領域が気密に封止されるようにフリップチップ実装するとともに、表面実装部品を前記配線基板の表面に実装し、少なくとも前記環状封止電極と外部空間とを遮断するように前記弾性表面波素子の周囲にワックスを塗布し、前記弾性表面波素子と前記ワックスと前記表面実装部品とを封止するように前記配線基板の表面を上面の平坦な熱硬化性樹脂層で被覆し、前記ワックスの融点以上に加熱して該ワックスを前記熱硬化性樹脂層に浸透させて前記弾性表面波素子の周囲に空洞部を形成した後、該空洞部を前記配線基板の表面の縁端上で前記外部空間と連通させることを特徴とする高周波モジュールの製造方法である。
本発明によれば、前記熱硬化性樹脂層における前記弾性表面波素子の周囲には少なくとも環状封止電極と熱硬化性樹脂層とが接触しないように空洞部が形成され、空洞部が前記配線基板の表面の縁端上で外部空間と連通していることから、二次実装リフローの際に環状封止電極接合部に悪影響を及ぼしていた環状封止電極接合部の近傍に存在する封止樹脂中から、水分や未反応ガス成分が半田の再溶融までの間に空洞部を通して外部に放出され除去されることとなるため、半田の気密空間側への流れ込みが発生せず、弾性表面波素子と配線基板との間の気密性を向上させるとともに電極間の短絡を防止することができる。
本発明に係る高周波モジュールの実施形態を図面に基づいて説明する。
図１は本発明の高周波モジュールの一実施形態を示す概略断面図、図２は図１に示す高周波モジュールの概略平面透視図である。なお、図２においては、熱硬化性樹脂層４および空洞部４１は図示していない。
本発明の高周波モジュールは、図１および図２に示すように、弾性表面波素子２が配線基板１の表面の縁端に近接してフリップチップ実装されるとともに表面実装部品が配線基板１の表面に実装され、配線基板１の表面の弾性表面波素子２および表面実装部品を含めた領域が上面の平坦な熱硬化性樹脂層４で被覆されており、熱硬化性樹脂層４における弾性表面波素子２の周囲には空洞部４１が形成され、この空洞部４１が配線基板１の表面の縁端上で外部空間と連通しているものである。
本発明の高周波モジュールを構成する配線基板１は、複数の誘電体層１１および複数の平面導体層１２からなる積層構造になっていて、誘電体層１１を貫通するように誘電体層１１の内部には異なる層に形成された平面導体層１２同士を接続するビアホール導体１３が形成されている。配線基板１の表面または内部に形成された平面導体層１２やビアホール導体１３によりインダクタやキャパシタが形成されており、表面実装されたチップインダクタやチップコンデンサなどと合わせて整合回路等を構成している。そして、配線基板１の表面には、後述するように弾性表面波素子２がいわゆるフリップチップ実装され、その搭載部には弾性表面波素子２をフリップチップ実装するための電極パッド群（入出力電極用パッド１４と環状封止電極用パッド１５）が形成されている。さらに、配線基板１の表面には半導体チップ３１が実装され、配線基板１の内部には半導体チップ３１から発生した熱を放熱するためのサーマルビア１６が形成されている。なお、誘電体層１１の厚みは５〜２００μｍ程度、平面導体層１２の厚みは２〜２０μｍ程度、ビアホール導体１３の直径は３０〜２００μｍ程度である。
誘電体層１を構成する誘電体材料としては、セラミック等が挙げられ、特に限定されるものではない。ただし、ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物を焼成してなるガラスセラミック焼結体からなることによって、電極、平面導体層、ビアホール導体などにＣｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ又はそれらの混合物などを使用することが可能である。
ここで用いられるガラス成分としては、少なくともＳｉＯ２を含み、Ａｌ２Ｏ３、Ｂ２Ｏ３、ＺｎＯ、ＰｂＯ、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも１種を含有したものであって、例えば、ＳｉＯ２−Ｂ２Ｏ３系、ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３系−ＭＯ系（但し、ＭはＣａ、Ｓｒ、Ｍｇ、ＢａまたはＺｎを示す）等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ｂａ系ガラス、Ｐｂ系ガラス、Ｂｉ系ガラス等が挙げられる。これらのガラスは、焼成によって結晶が析出する結晶化ガラスであることが基板強度を高める上で望ましい。
また、セラミックフィラーとしては、クォーツ、クリストバライト等のＳｉＯ２や、Ａｌ２Ｏ３、ＺｒＯ２、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア等が好適に用いられる。ガラス成分およびフィラー成分の割合としては、ガラス成分１０〜７０重量％と、セラミックフィラー成分３０〜９０重量％の割合からなることが基板強度を高める上で望ましい。
そして、配線基板１の表面の縁端に近接して弾性表面波素子２が環状封止電極２４の内側領域を気密に封止するようにフリップチップ実装されている。ここで、フリップチップ実装は窒素雰囲気中でなされ、気密に封止された気密空間は窒素充填された状態になっている。この弾性表面波素子２は、例えばタンタル酸リチウム、ランタン−ガリウム−ニオブ系単結晶、四ホウ酸リチウム単結晶等の圧電性の単結晶から成る圧電基板２１の一主面上に、図３に示すように、励振電極であるインターデジタルトランスデューサー電極（本発明では、櫛歯状電極及び反射器電極を含み、以下、ＩＤＴ電極という）２２が形成されるとともにこのＩＤＴ電極２２と接続する入出力電極２３が形成され、さらに圧電基板２１の一主面上に外周に沿って環状封止電極２４が形成されたものである。ここで、ＩＤＴ電極２２は複数個形成されており、この複数のＩＤＴ電極が例えばラダー型構造に圧電基板２１の略中央領域に配置され、入出力電極２３は所定のＩＤＴ電極２２から延びる位置に配置されている。なお、本発明においては、配線基板１上の縁端に近接した位置に弾性表面波素子２が搭載されることが、後述の空洞部４１を配線基板１の表面の縁端上で外部空間と連通させるうえで重要である。
環状封止電極２４は、弾性表面波素子２が配線基板１上に実装された際に、ＩＤＴ電極２２が接する空間であって圧電基板２１と配線基板１の表面との間の間隙によって形成される空間を気密封止するためのものであって、本例では、この環状封止電極２４は接地電極としても機能するようになっている。なお、圧電基板２１上の電極は、アルミニウム、銅などで例えばフォトリソグラフィ技術により形成され、その表面にクロム、ニッケル、金などのメッキ層が形成されたものである。これらの電極の表面には、必要に応じて、シリコンや酸化シリコン等の半導電性もしくは絶縁性の保護膜が形成される。また、本発明における弾性表面波素子２としては、封止が必要なＩＤＴ電極を有するものであれば、ラダー型構造以外のものも採用される。
一方、図４に示すように、配線基板１表面の弾性表面波素子２が実装される領域には、入出力電極２３に対応して入出力電極用パッド１４が銀、銅、金等の導体で形成されるとともに、これらを囲むように環状封止電極用パッド１５が銀、銅、金等の導体で形成される。
そして、配線基板１の表面と圧電基板２１の一主面（ＩＤＴ電極２２が形成された面）との間に所定間隙を形成するように、入出力電極２３と入出力電極用パッド１４とが半田５によって接合されるとともに、環状封止電極２４と環状封止電極用パッド１５とが半田５によって接合されて、配線基板１上に弾性表面波素子２がフリップチップ実装される。かかる構成によって、積層方向から見て環状封止電極２４に囲まれた領域は気密空間（圧電基板２１、配線基板１、入出力電極２３接合部、環状封止電極２４接合部により形成された閉じられた空間）を形成し、励振電極であるＩＤＴ電極２２がこの気密空間内に気密封止される。
その他、配線基板１の表面には半導体チップ（パワーアンプＩＣ）３１がワイヤボンディングにより実装されるとともに、チップコンデンサ３２、チップインダクタ３３などの実装部品が実装されており、全ての表面実装部品が実装された後、これらの表面実装部品の保護などのためにエポキシ樹脂、フェノール樹脂等の熱硬化性樹脂層４で表面実装部品が封止される。この熱硬化性樹脂層４は、配線基板１の表面の弾性表面波素子２や半導体チップ３１のボンディングワイヤなどの表面実装部品を含めた領域が被覆されるように、一番高い弾性表面波素子２または表面実装部品に合わせた層厚みで上面（表面）が平坦になるように形成されるものである。
ここで、熱硬化性樹脂層４における弾性表面波素子２の周囲には少なくとも環状封止電極２４と熱硬化性樹脂層４とが接触しないように空洞部４１が形成されていることが重要である。
空洞部４１の形成には、ワックス、例えばパラフィンワックスやマイクロクリスタリンワックスなどが用いられる。形成方法としては、弾性表面波素子２および表面実装部品を実装した後、少なくとも環状封止電極２４と外部空間とを遮断するように弾性表面波素子２の周囲にワックスを塗布する。具体的には、ヒーターなどで溶融したワックスをディスペンサーなどにて、少なくとも環状封止電極２４が外部空間に触れないように環状封止電極２４の周囲に塗布し、固化させる。そして、スクリーン印刷などによりワックスを被覆するように熱硬化性樹脂層４を形成する。その後、熱硬化性樹脂層４を硬化させ、さらにワックスの融点以上に加熱する。このとき、溶融したワックスは熱硬化性樹脂層４に浸透する。ここで、熱硬化性樹脂層４には微細な空孔があり、この空孔に液化したワックスが浸透（進入）するのである。この状態で冷却する（加熱状態を解く）ことで、ワックスが熱硬化性樹脂層４中に取り込まれることとなり、弾性表面波素子２の周囲に少なくとも環状封止電極２４と熱硬化性樹脂層４とが接触しないように空洞部４１を形成することができる。例えば、ワックスの融点が７７℃の場合は、熱硬化性樹脂は６０〜７０℃の温度で硬化できる樹脂を選定し、熱硬化性樹脂を硬化させた後、さらに１００〜１５０℃で1〜２時間加熱することでワックスは熱硬化性樹脂層４に吸収され空洞部４１を形成する。
そして、空洞部４１が配線基板１の表面の縁端上で外部空間と連通していることが重要である。空洞部４１を外部空間と連通させるために、まず弾性表面波素子２は配線基板１上の縁端に近接した位置に実装される。そして、高周波モジュールの配線基板１は、通常、一つの集合基板からダイシングにより複数個に分割されたうちの一つからなるが、弾性表面波素子２の周囲として後にダイシングで切り離される隣りの配線基板１まで空洞部４１が形成される。したがって、ダイシングすることで、空洞部４１が配線基板１の表面の縁端上で外部空間と連通させることができるのである。
なお、配線基板１の表面の縁端上で空洞部４１と外部空間とを連通させるにあたっては、空洞部４１が隣の配線基板１まで形成されておらず、所望の縁端を切削して空洞部４１を外部空間と連通させてもよく、熱硬化性樹脂層４に貫通孔を形成して連通させてもよいが、製造工程の都合上、上述のようにダイシング時に連通させるようになっているのが望ましい。
このように、弾性表面波素子２の周囲には少なくとも環状封止電極２４と熱硬化性樹脂層４とが接触しないように空洞部４１が形成され、空洞部４１が配線基板１の表面の縁端上で外部空間と連通することで、二次実装の際、環状封止電極２４接合部に悪影響を及ぼしていた環状封止電極２４接合部の近傍に存在する封止樹脂中から、これに含まれる水分や未反応ガス成分が半田５の再溶融までの間に連通部を通して外部に放出され除去されることとなるため、半田５の気密空間側への流れ込みが発生せず、入出力電極８３と環状封止電極８４とが短絡してしまうのを防止でき、気密空間の気密破壊が生じ内部に酸素や水分が侵入してＩＤＴ電極２２の信頼性が低下してしまうのを防止できる。
また、空洞部４１が形成されていることにより、弾性表面波素子２とともに半導体チップ（パワーアンプＩＣ）３１が実装されている場合には、半導体チップ（パワーアンプＩＣ）３１からの熱が熱硬化性樹脂層を伝達してきたとしても、空洞部４１で熱が伝わりにくくなるので、弾性表面波素子２の特性が安定になる。
ワックスは少なくとも環状封止電極２４と熱硬化性樹脂層４とが接触しないように必要最小限の領域を被覆すればよいが、製造しやすさの観点からは弾性表面波素子２全体を被覆するように塗布するのが好ましい。この場合、熱硬化性樹脂層４に吸湿された水分や未反応ガスが抜けていく経路を確保する上で、弾性表面波素子２の側面および上面から０．１ｍｍ以上の領域までワックスが塗布（空洞部４１が形成）されるのが望ましく、またワックスが熱硬化性樹脂層４に完全に吸収されるためにあまり多すぎない程度である必要があることから、弾性表面波素子２の側面および上面から０．３ｍｍ以下の領域内でワックスが塗布（空洞部４１が形成）されるのが望ましい。
高周波モジュールの一例としては、図５の一点鎖線で囲まれる領域に示されるような回路構成を有している。送信信号入力端子７１から入力された送信信号はバンドパスフィルタ７２で不要成分を除去され、電力増幅器７３で信号増幅される。増幅された送信信号は、デュプレクサ７４を経てアンテナ接続端子７５に送られる。そして、アンテナから空中へ放射されるようになっている。
一方、アンテナで受け取り、アンテナ接続端子７５から入力された受信信号は、デュプレクサ７４を経て、受信信号出力端子７６から出力される。そして、受信信号出力端子７６から出力された受信信号は、入力整合回路を介してローノイズアンプへ入力され、その後、復調機能をもつ受信回路へ入力され、携帯電話の場合は音声として出力されるようになっている。
これまで述べた弾性表面波素子２は図５中のデュプレクサ７４における送信信号を通過させる送信用フィルタ、受信信号を通過させる受信用フィルタとして使用されるとともに、電力増幅器７３の前段のバンドパスフィルタ７２等として使用されるものである。また、半導体チップ３１は図５中の電力増幅器７３の構成部品として使用されるものである。
なお、本発明の高周波モジュールは、かかる構造にて携帯用電話機、通信端末用カードなどの小型の携帯用電子機器などに組み込まれる。
次に、本発明に係る高周波モジュールを作製した実施例について説明する。
（Ｍｇ０．９５Ｃａ０．０５）ＴｉＯ３で表される主成分１００質量部に対して、ＢをＢ２Ｏ３換算で１０質量部、ＬｉをＬｉＣＯ３換算で５質量部添加したセラミック粉末組成物を用いてスラリーを調製し、ドクターブレード法によって厚さ１００μｍのグリーンシートを得た。
そして、このグリーンシートの表面に、Ａｇペーストを用いて厚さ２０μｍの導体パターンをスクリーン印刷法によって形成した。また、直径が２００μｍのスルーホールを形成し、上記のＡｇペーストを充填してビアホール導体を形成した。その後、このグリーンシートを積層後、大気中で３００℃、４時間脱バインダ処理をした後、９００℃大気中で６時間焼成を行い、熱膨張係数が１０．４×１０−６／℃の配線基板を作製した。
次に圧電基板（タンタル酸リチウム単結晶の４２°Ｙカット、熱膨張係数１４〜１６×１０−６／℃）上にＡｌ−Ｃｕ（２重量％）合金から成る電極を成膜した。その後、レジスト塗布、パターンニング、剥離を繰り返し、ＩＤＴ電極、入出力電極および環状封止電極、さらにこれらの上に保護膜を形成し、弾性表面波素子を作製した。
この弾性表面波素子を図１に従って配線基板上にフェースダウン実装した。具体的には、環状封止電極及び入出力電極に、高温半田をスクリーン印刷法にて塗布し、窒素雰囲気中でリフローにて実装を行った。上記弾性表面波素子の実装構造によれば、ＩＤＴ電極の周囲を環状封止電極で取り囲むようにして窒素が充填された気密空間を形成しており、樹脂封止前の段階で気密性を確保している。また、弾性表面波素子の実装と同時にチップコンデンサなどのチップ部品の実装を行い、リフローにて半田を固着させた。さらに、銀ペーストにて半導体チップを接着した後、金線を用いてワイヤボンディングした。
上記の方法によって、弾性表面波素子、半導体チップおよび各種表面実装部品を搭載した高周波モジュールを得た。
次に、ワックスとしてパラフィンワックスをヒーターで溶融し、ディスペンサーを用いて弾性表面波素子上に０．１ｍｍから０．３ｍｍの厚みに塗布した。さらに、パラフィンワックスの上に熱硬化性樹脂層としてエポキシ樹脂をスクリーン印刷法で印刷し、５０℃で硬化させた。なお、熱硬化性樹脂層は表面実装部品や半導体チップのワイヤーボンディングなどが完全に被覆される厚みに形成した。そして、この熱硬化性樹脂層で被覆された高周波モジュールを１００℃で２時間加熱して、ワックスを溶融させ、空洞部を形成した。その後、ダイシング装置を用いて高周波モジュールを個別に分割することで、空洞部を外部空間に連通させた。
このように作製された高周波モジュールを温度３０℃、湿度６０％の雰囲気下で１６８時間吸湿処理した後、リフロー加熱（ピーク温度２６０℃、２２０℃以上の時間が６０秒）を３回繰り返した。その後、環状封止電極接合部の気密封止が維持されているかどうかＸ線照射により調べたところ、投入個数２００個に対して気密性が損なわれた気密不良の発生率が０％であることが確認された。
なお、従来構造の空洞部を形成していない高周波モジュールでは気密不良の発生率が約３０％であった。
本発明の高周波モジュールの一実施形態を示す概略断面図である。 図１に示す高周波モジュールの概略平面透視図である。 図１および図２に示す弾性表面波素子２の圧電基板２１の一主面の説明図である。 図１および図２に示す配線基板１表面の弾性表面波素子２が実装される領域の説明図である。 本発明の高周波モジュールの回路構成例を示すブロック図である。 従来の高周波モジュールの概略断面図である。
符号の説明
１・・・配線基板
１１・・誘電体層
１２・・平面導体層
１３・・ビアホール導体
１４・・入出力電極用パッド
１５・・環状封止電極用パッド
１６・・サーマルビア
２・・・弾性表面波素子
２１・・圧電基板
２２・・ＩＤＴ電極
２３・・入出力電極
２４・・環状封止電極
３１・・半導体チップ
３２・・チップコンデンサ
３３・・チップインダクタ
４・・・熱硬化性樹脂層
４１・・空洞部
５・・・半田
７１・・送信信号入力端子
７２・・バンドパスフィルタ
７３・・電力増幅器
７４・・デュプレクサ
７５・・アンテナ接続端子
７６・・受信信号出力端子

Claims (2)

  1. 圧電基板の一主面上に該一主面の外周に沿って環状封止電極が設けられ、該環状封止電極の内側領域にＩＤＴ電極と該ＩＤＴ電極に接続する入出力電極とが設けられた弾性表面波素子が、複数の誘電体層および複数の導体層からなる積層構造を有する配線基板の表面の縁端に近接して前記環状封止電極の内側領域が気密に封止されるようにフリップチップ実装されるとともに、表面実装部品が前記配線基板の表面に実装され、前記配線基板の表面の前記弾性表面波素子および前記表面実装部品を含めた領域が上面の平坦な熱硬化性樹脂層で被覆された高周波モジュールにおいて、
    前記熱硬化性樹脂層における前記弾性表面波素子の周囲には少なくとも前記環状封止電極と前記熱硬化性樹脂層とが接触しないように空洞部が形成されており、該空洞部が前記配線基板の表面の縁端上で外部空間と連通していることを特徴とする高周波モジュール。
  2. 圧電基板の一主面上に該一主面の外周に沿って環状封止電極が設けられ、該環状封止電極の内側領域にＩＤＴ電極と該ＩＤＴ電極に接続する入出力電極とが設けられた弾性表面波素子を、複数の誘電体層および複数の導体層からなる積層構造を有する配線基板の表面の縁端に近接して前記環状封止電極の内側領域が気密に封止されるようにフリップチップ実装するとともに、表面実装部品を前記配線基板の表面に実装し、少なくとも前記環状封止電極と外部空間とを遮断するように前記弾性表面波素子の周囲にワックスを塗布し、前記弾性表面波素子と前記ワックスと前記表面実装部品とを封止するように前記配線基板の表面を上面の平坦な熱硬化性樹脂層で被覆し、前記ワックスの融点以上に加熱して該ワックスを前記熱硬化性樹脂層に浸透させて前記弾性表面波素子の周囲に空洞部を形成した後、該空洞部を前記配線基板の表面の縁端上で前記外部空間と連通させることを特徴とする高周波モジュールの製造方法。
JP2006088046A 2006-03-28 2006-03-28 高周波モジュールおよびその製造方法 Pending JP2007266898A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088046A JP2007266898A (ja) 2006-03-28 2006-03-28 高周波モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088046A JP2007266898A (ja) 2006-03-28 2006-03-28 高周波モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007266898A true JP2007266898A (ja) 2007-10-11

Family

ID=38639464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088046A Pending JP2007266898A (ja) 2006-03-28 2006-03-28 高周波モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2007266898A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251848A (ja) * 2012-06-04 2013-12-12 Taiyo Yuden Co Ltd 弾性波デバイス
JP2020131177A (ja) * 2019-02-26 2020-08-31 伊藤 涼子 電気機器から金属部品を取り出す方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251848A (ja) * 2012-06-04 2013-12-12 Taiyo Yuden Co Ltd 弾性波デバイス
JP2020131177A (ja) * 2019-02-26 2020-08-31 伊藤 涼子 電気機器から金属部品を取り出す方法

Similar Documents

Publication Publication Date Title
US7332986B2 (en) Surface acoustic wave apparatus and communications equipment
WO2015098793A1 (ja) 電子部品モジュール
JP2007258776A (ja) 高周波モジュール
JP4634861B2 (ja) 弾性表面波装置及び通信機器
JP3554310B2 (ja) 電子回路モジュール
JP5230270B2 (ja) 分波器および無線通信機器
JP2005277579A (ja) 高周波モジュールおよびそれを用いた通信機器
JP4443325B2 (ja) 弾性表面波装置
KR20050033858A (ko) 고주파 모듈 및 통신기기
JP2006238014A (ja) 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
US9543268B2 (en) Electronic component, method of manufacturing same, composite module including electronic component, and method of manufacturing same
JP2006304145A (ja) 高周波モジュール
JP2006237238A (ja) 高周波モジュール
JP2007294829A (ja) 高周波回路モジュール及びその製造方法
JP3796192B2 (ja) 高周波モジュール
WO2014013831A1 (ja) モジュールおよびこのモジュールの製造方法
JP2007096519A (ja) 高周波モジュールおよびその製造方法
WO2017073486A1 (ja) 配線基板、電子装置および電子モジュール
JP2007266898A (ja) 高周波モジュールおよびその製造方法
JP2005101366A (ja) 高周波モジュール
JP2005277939A (ja) 高周波モジュール及び無線通信装置
JP2005129855A (ja) 高周波モジュール
JP4484544B2 (ja) 高周波モジュールの製造方法
JP2004064604A (ja) 送受信制御装置
JP3911426B2 (ja) 弾性表面波フィルタ用パッケージおよび弾性表面波フィルタ装置