JP3796192B2 - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP3796192B2
JP3796192B2 JP2002120812A JP2002120812A JP3796192B2 JP 3796192 B2 JP3796192 B2 JP 3796192B2 JP 2002120812 A JP2002120812 A JP 2002120812A JP 2002120812 A JP2002120812 A JP 2002120812A JP 3796192 B2 JP3796192 B2 JP 3796192B2
Authority
JP
Japan
Prior art keywords
conductor
mounting portion
filter component
frequency module
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002120812A
Other languages
English (en)
Other versions
JP2003318319A (ja
Inventor
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002120812A priority Critical patent/JP3796192B2/ja
Priority to US10/371,997 priority patent/US6873529B2/en
Priority to DE10308448A priority patent/DE10308448B4/de
Priority to CNB031060897A priority patent/CN1236641C/zh
Publication of JP2003318319A publication Critical patent/JP2003318319A/ja
Priority to US11/059,256 priority patent/US6961245B2/en
Application granted granted Critical
Publication of JP3796192B2 publication Critical patent/JP3796192B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Description

【0001】
【発明の属する技術分野】
本発明は携帯型情報端末機、無線LAN、WLL(Wireless Local Loop)等の電子機器・電子装置等に用いられる、高周波電力増幅装置、高周波フィルタ装置および高周波分波器装置を一体構成した小型・高性能かつ低価格な高周波モジュールに関するものである。
【0002】
【従来技術】
高周波モジュールにおいて高周波電力増幅装置を構成する高周波電力増幅素子は、現在の移動体通信システムにおける伝送容量の増加や伝送スピードの高速化に伴い大きな高周波電力を取り扱うため、高周波電力増幅素子自身の発熱量が増加している。その放熱対策として、放熱フィンを取り付ける方法や、高周波電力増幅素子が搭載される誘電体基板に熱伝導率が大きな高熱伝導セラミックスである窒化アルミニウム等を用いる方法があり、良好な放熱性を得ることが出来る。さらに特開2000−31331号公報では、高周波電力増幅素子を配線基板の背面に配置し外部電気回路基板に半田付けすることで放熱性を向上する技術が提案されている。
【0003】
また、高周波モジュールにおいて高周波電力増幅装置の近傍に構成される高周波フィルタ素子に用いられる弾性表面波素子は、一般的にリチウムタンタレート等の圧電体基板に弾性表面波を伝播させるための櫛形電極が形成されたものであるが、圧電体基板自身の電気的特性が温度変化による影響を大きく受けるため、モジュール内で高周波電力増幅素子等の発熱体から離れた位置に配置することが必要不可欠となっている。このため、従来の高周波電力増幅装置と高周波フィルタ素子等とを一体に形成した高周波モジュールは、近年の移動体通信用情報端末機等の小型化・軽量化・高密度化・低価格化のための要求に十分に応えることができないという問題点があった。
【0004】
これに対し、例えば特開平7−58586号公報には、高周波電力増幅素子である能動回路素子を、弾性表面波素子である受動回路素子を形成した一個の圧電体基板上に搭載することにより、小型で低価格な高周波回路装置を構成することが提案されている。
【0005】
【発明が解決しようとする課題】
しかしながら、特開平7−58586号公報に開示された高周波回路装置では、近年の移動体通信システムにおける伝送容量の増加や伝送スピードの高速化に伴い大きな高周波電力を取り扱う必要がある場合に、高周波電力増幅素子である能動回路素子を弾性表面波素子である受動回路素子を形成した一個の圧電体基板上に搭載すると、高周波電力増幅素子自身が大きく発熱することから、圧電体基板に形成された高周波フィルタにおけるその熱によるフィルタ特性の劣化が問題となり、大きな高周波電力を取り扱う移動体通信システムで使用される小型の情報端末機器には使用できないという問題点があった。
【0006】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、大電力の高周波用等の電力増幅素子による発熱に影響されることなく、その近傍に配置された弾性表面波素子などのフィルタ部品の高周波フィルタ特性等の電気的特性を維持することができ、かつ小型で高性能であり、しかも低価格な、携帯型情報端末機、無線LAN、WLL等の電子機器・電子装置等に好適な高周波モジュールを提供することにある。
【0007】
【課題を解決するための手段】
本発明の高周波モジュールは、複数の誘電体層を積層して成る誘電体基板の一方の主面に電力増幅素子およびフィルタ部品を実装し、前記電力増幅素子が実装される電力増幅素子実装部の周囲の誘電体層を、前記フィルタ部品が実装されるフィルタ部品実装部の周囲の誘電体層よりも熱伝導率の小さい誘電体層によって形成してなり、前記電力増幅素子実装部の下部に前記誘電体基板を他方の主面まで貫通する第1の貫通導体を形成し、少なくとも前記電力増幅素子実装部と前記フィルタ部品実装部との間に、前記誘電体基板の前記他方の主面まで延びた第2の貫通導体を形成するとともに、前記第1の貫通導体および第2の貫通導体を、ロウ材を介して外部電気回路基板の上面に取着することを特徴とするものである。
【0008】
本発明の上記構成によれば、電力増幅素子から発生した熱は、電力増幅素子実装部の下部に形成された第1の貫通導体およびロウ材を介して外部電気回路基板の上面の放熱用導体に効率良く熱放散させることが可能となる。また、電力増幅素子からその近傍に配置されたフィルタ部品への熱伝達は、第2の貫通導体によって遮断され、フィルタ部品への熱伝達を極めて低減させることができる。その結果、フィルタ部品の高周波フィルタ特性等の電気的特性を劣化させることなく、小型で高性能な高周波モジュールを提供することができる。しかも、かかる構成によれば、高周波モジュールに対して放熱フィン等の放熱用部材を別途設ける必要がなく、小型化を図ることができる。
【0009】
なお、複数の誘電体層を積層して成る誘電体基板の一方の主面に電力増幅素子実装用凹部及びまたはフィルタ部品実装用凹部を形成し、該凹部内に電力増幅素子および/またはフィルタ部品を蓋体または絶縁性樹脂によって封止してなることが信頼性を高める上で望ましい。
【0010】
また、複数の誘電体層を積層して成る誘電体基板の一方の主面に実装されたフィルタ部品実装部の下部に誘電体基板を他方の主面まで貫通する第3の貫通導体を形成したり、前記電力増幅素子実装部の底面に導体層を形成するとともに、該導体層を平面方向に延設して前記第2の貫通導体と接続することによって、さらにフィルタ部品の熱による影響を低減することができる。
【0011】
さらには、前記誘電体層の熱伝導率が20W/m・K以下であること、前記電力増幅素子実装部と前記フィルタ部品実装部とが0.8mm以上離間すること、前記フィルタ部品実装部の底面第2導体層を形成するとともに、該第2導体層を前記電力増幅素子実装部の底面の導体層とは異なる誘電体層に形成することによって、フィルタ部品の高周波フィルタ特性、高周波分波器特性等の電気的特性を劣化させることなく、小型で高性能な高周波モジュ―ルを提供することができる。
【0012】
【発明の実施の形態】
以下、図面に基づいて本発明の高周波モジュールを詳細に説明する。
【0013】
図1は、参考例としての高周波モジュールの形態を示す断面図であり、この例において、高周波モジュール1はマザーボード等の外部電気回路基板7に搭載され実装されている。
【0014】
高周波モジュール1における誘電体基板2は、複数の誘電体層を積層して成るものであり、誘電体層には、例えばアルミナセラミックス、ムライトセラミックス、ガラスセラミックスなどの低温焼成セラミックスや、有機樹脂材料とセラミック材料との混合材料を用いることができる。とりわけ、導体としてCu、Agを使用し同時焼成にて形成する上では、ガラスセラミックスなどの低温焼成セラミックス、有機樹脂材料とセラミック材料との混合材料が挙げられ、熱的安定性に優れる点で、ガラスセラミックスなどの低温焼成セラミックスが最も望ましい。
【0015】
誘電体基板2を構成する誘電体層の熱伝導率は、用いるセラミック材料とその混合比とにより、熱伝導率を制御することが可能であり、20W/m・K以下、特に10W/m・K以下、さらには5W/m・K以下、さらに望ましくは3W/m・K以下とするのがよい。
【0016】
図1の高周波モジュールにおいては、誘電体基板2の上面において、凹部からなる電力増幅素子実装部2aと、平面部のフィルタ部品実装部2bとが所定の間隔をおいて形成されている。
【0017】
電力増幅素子実装部2aの底面には、導体層2a1が形成されており、電力増幅素子4がワイヤボンディング3aを介して電気的に接続し搭載されている。
【0018】
電力増幅素子4としては、例えばpn接合ゲート型電界効果型トランジスタやショットキー障壁ゲート型電界効果型トランジスタ、ヘテロ接合型電界効果型トランジスタ、pn接合ゲート型へテロ接合型電界効果型トランジスタ等が用いられる
また、電力増幅素子4と導体層2a1との間には、その接続部や素子面を保護する目的で封止樹脂5が注入される。封止樹脂5は、エポキシ樹脂やシリコーン樹脂等の熱を加えることにより硬化するものを用いることができる。また、封止樹脂5は、本発明の高周波モジュール1においては熱伝導率が20W/m・K以下のものを用いることが望ましく、約10W/m・K以下のエポキシ樹脂製のものを用いることが好ましい。これにより、電力増幅素子4による発熱の誘電体基板2自身への伝達を抑制することが可能となる。
【0019】
また、電力増幅素子実装部2aの下部には、誘電体基板2を他方の主面まで貫通する第1の貫通導体6が形成されている。この第1の貫通導体6は、外部電気回路基板7へと熱を伝達しやすくする上で、誘電体基板2の熱伝導率よりも5倍以上大きくすることが望ましく、さらには熱伝導率が100W/m・K以上のものを用いることが好ましい。さらに第1の貫通導体6は直径(短径)が0.1〜0.5mmであることが望ましい。また、この貫通導体6は、必ずしも円形である必要はなく、長円形状、スリット形状であってもよい。
【0020】
そして、この第1の貫通導体6は、ロウ材13を介して外部電気回路基板7の上面の放熱用導体15に取着されている。これによって、電力増幅素子4から発生した熱は、第1の貫通導体6およびロウ材13を介して、外部電気回路基板7の表面に形成された放熱用導体15に効率的に伝達され、電力増幅素子4から発生した熱が、モジュール内のフィルタ部品8に熱的影響が及ぶのを防止することができる。
【0021】
一方、フィルタ部品実装部2bには、フィルタ部品8が、導体バンプ3bを介してフィルタ部品実装部2bの底面に形成された第2導体層としての導体層2b1から成る電極部に電気的に接続して搭載されている。ここで、導体バンプ3bには金や半田、熱硬化型Agペースト等を用いることができる。
【0022】
フィルタ部品8としては、例えば共振器型フィルタ・共振子ラダー型および格子型接続フィルタ・マルチIDT(Inter Digital Transducer)型フィルタ等の表面弾性波素子や、FBAR(Film Bulk Acoustic Resonator)フィルタ素子、BAW(Bulk Acoustic Wave)フィルタ素子等が用いられる。その他、上記のような各種フィルタ素子を収納し気密に封止したパッケージであってもよい。このフィルタ部品8が例えば共振器型フィルタの場合には、圧電体基板として、36°Yカット−X伝搬のLiTaO3結晶、64°Yカット−X伝搬のLiNbO3結晶、45°Xカット−Z伝搬のLiB47結晶等が、電気機械結合係数が大きくかつ群遅延時間温度係数が小さいことから、好適に使用される。また、フィルタ部品8には、圧電体基板表面上を弾性表面波を励起させ、伝播・共振させるため、その表面に、互いに噛み合うように形成された少なくとも一対の櫛歯状電極のIDT(Inter Digital Transducer)電極(図示せず)を設ける。このIDT電極は、所望のフィルタ特性を得るために、複数対の櫛歯状電極を直列接続や並列接続等の方式で接続して構成される。このようなIDT電極は、圧電体基板上に蒸着法・スパッタリング法またはCVD法等の薄膜形成法により所望の形状・寸法に形成することができる。
【0023】
また、フィルタ部品実装部2bは、図1の例では、シリコン樹脂やエポキシ樹脂などの封止樹脂5を塗布することによって封止されているが、フィルタ部品を凹部に実装し、封止樹脂5によって封止することも可能である。
【0024】
本発明によれば、上記の電力増幅素子実装部2aとフィルタ部品実装部2bとの間に、前記誘電体基板2の他方の主面まで延びた第2の貫通導体11が形成されており、この第2の貫通導体11も第1の貫通導体6と同様に、ロウ材13を介して外部電気回路基板7の上面の放熱用導体15に取着されている。
【0025】
このような第2の貫通導体11を形成することによって、電力増幅素子4による発熱のうち電力増幅素子実装部2a方向に伝わった熱および両実装部2a、2b間の誘電体層に伝わってきた熱を第2の貫通導体11で吸収し、ロウ材13を介して外部電気回路基板7の表面に形成された放熱用導体15に効率的に伝達することができる。
【0026】
また、本発明によれば、電力増幅素子実装部2aの底面第1導体層としての導体層2a1が形成されており、この導体層2a1は水平方向に延設されており、前記第2の貫通導体11と接続されている。かかる構造によって、導体層2a1が、周辺の熱を吸収し、第2の貫通導体11に熱を誘導し、外部電気回路基板7表面の放熱用導体15にまで効率的に放熱させることができる。
【0027】
また、本発明によれば、フィルタ素子実装部2bの下部に、第3の貫通導体23を形成することが望ましい。この第3の貫通導体23も、第1の貫通導体6、第2の貫通導体11と同様に、誘電体基板2の他方の主面まで延びるように形成されており、ロウ材13を介して外部電気回路基板7の上面の放熱用導体15に取着されている。この第3の貫通導体23を形成することによって、フィルタ素子8自身の温度上昇を低減させることが出来る。
【0028】
第2の貫通導体11は、電力増幅素子実装部2aとフィルタ素子実装部2bとの間において、1本のみならず、2本以上設けることにより、さらに上記効果を高めることができる。
【0029】
その具体例を図2〜図4に示す。図2は、図1の高周波モジュールを上側からみた平面図であり、フィルタ部品および電力増幅素子を省略したものであり、図3、図4はさらに他の例を示す平面図である。
【0030】
図2の例によれば、平面的にみて斜めに配置された電力増幅素子実装部2aとフィルター素子実装部2bとの略中間部に第2の貫通導体11を2本形成したものである。図3では、第2の貫通導体11を電力増幅素子実装部2aを囲うように直線的に複数本配置したものである。さらに図4は第2の貫通導体11を千鳥状に複数本配置させた例である。
【0031】
上記の電力増幅素子実装部2aとフィルタ部品実装部2bとの間には0.8mm以上の間隔を設けることが好ましく、より好ましくは1.0mm以上の間隔を設けることにより、電力増幅素子4による発熱が実装部2a、2b間の誘電体層を介してフィルタ部品8に伝達されることを十分に低減させることが可能となる。
電力増幅素子実装部2aとフィルタ部品実装部2bとの距離とは、実装された電力増幅素子とフィルタ部品とを実装した時の平面的にみた場合に最短距離である。
【0032】
本発明における第1、第2、第3の貫通導体6、11、23は、その機能から、熱伝導性の優れた金属によって形成することが望ましく、特に、Cu、CuO、Ag、Ag−Pd、Ag−Pt、Auの群から選ばれる少なくとも1種を主成分とする金属を主成分とする導体によって形成することが望ましい。とりわけ、少なくとも貫通導体11は、電力増幅素子4による発熱が誘電体基板2へ伝達され、さらにフィルタ8へと伝達されにくくする上では、誘電体基板2の熱伝導率よりも5倍以上大きくすることが望ましく、さらには熱伝導率が100W/m・K以上のものを用いることが好ましい。なお、これら貫通導体6、11、23は、誘電体基板2と同時焼成によって形成されることが望ましく、そのために誘電体基板との焼成焼成時の焼成収縮などを整合させるために、金属酸化物やガラスなどの無機物が含まれていてもよい。
【0033】
このような高熱伝導の貫通導体は、例えばAg粉末を80〜90質量%、ホウケイ酸鉛ガラスを1〜4質量%、SiO2を5〜15質量%の配合比とすることで熱伝導率を約130W/m・K以上とすることができる。
【0034】
第1、第2、第3の貫通導体6、11、23は、いずれも直径(短径)が0.1〜0.5mmであることが望ましく、複数本形成する場合には、隣接する貫通導体同士の側面間の間隔が0.2〜1.0mmの間隔で配置することによって、貫通導体間の誘電体へのクラックなどの発生を抑制しつつ、複数本の貫通導体による熱伝達効率を高めることができる。また、これら貫通導体6、11、23は、必ずしも円形である必要はなく、長円形状、スリット形状であってもよい。
【0035】
また、本発明の高周波モジュールにおいては、図1に示すように、電力増幅素子実装部2a、フィルタ部品実装部2bを凹部等の形成によってそれぞれ異なる深さで形成し、誘電体基板2に形成された電力増幅素子実装部2aの底面に形成された導体層2a1と、フィルタ部品実装部2bの底面に形成された導体層2b1とを、それぞれ異なる誘電体層に形成することによって、それらが同一の誘電体層上に形成される場合に比べて、電力増幅素子4から誘電体層や導体層を介してフィルタ部品8に伝わる熱量をより効果的に低減させることが可能となり、フィルタ部品8の熱的な影響による電気的特性の劣化をより確実に防止しすることができる。
【0036】
本発明の高周波モジュール1においては、電力増幅素子4およびフィルタ部品8を電気的に機能させるため、誘電体基板2の表面や内部に、内部導体配線16および表層導体配線17ならびにビアホール導体18を形成して、誘電体基板2の上面に電子回路を構成するのに抵抗、コンデンサ、インダクタ、半導体素子、MEMS(Micro Electro Mechnical Systems)等の電子部品12を搭載し、所望の電子回路を構成する。また、必要に応じて、誘電体基板2の内部には、導体配線を利用した、コンデンサ、インダクタ等による高周波フィルタ(図示せず)等を内蔵させることにより、さらに高機能で小型の高周波モジュール1を構成することができる。
【0037】
また、高周波モジュール1表面に実装された電子部品12や回路を保護する目的で、金属シールドケース14を取着することにより、外部からの機械的応力や雰囲気の影響や電磁ノイズを遮断または抑制させることも可能である。
【0038】
さらに、高周波モジュール1表面にバリスタやチップインダクタ等の電子部品12や、誘電体基板2の内部にインダクタを内蔵させることにより、静電気対策を施した高周波モジュール1を構成することができる。
【0039】
また、この高周波モジュール1は、外部電気回路基板7に対して、信号伝達用として、高周波モジュール1に形成された電極パッド20をロウ材13を介して外部電気回路基板7表面に形成された信号用配線層21と接続される。
【0040】
図5は、参考例としての高周波モジュールを示す断面図である。図1の例では、フィルタ部品実装部2bは、主面に表面実装されていたが、この図5では、凹部内にフィルタ部品実装部2bが形成されており、図1と同様に、凹部内の底面に形成された導体層2b1に実装されている。さらにワイヤボンディングでフィルタ部品8を信号線路と接続してもよい。
【0041】
図5の高周波モジュールにおいては、凹部状のフィルタ部品実装部2bに、フィルタ部品8と離間させて蓋体9が取着されている。蓋体9は、フィルタ部品8の機械的保護およびIDT電極の酸化による劣化を抑制する目的で、振動空間であるフィルタ部品実装部2bの内部空間内に低湿度の空気等を封入し、エポキシ樹脂やロウ材等を用いて取着され、フィルタ部品8を密閉封止する。なお、空気の代わりに窒素ガスやアルゴンガス等の不活性ガスや空気よりも低熱伝導の不活性ガス等を封入して密閉しても、IDT電極の酸化による劣化を防止することができる。
【0042】
蓋体9に用いられる材質としては、SUS、銅、洋白等の金属や、ガラスエポキシ樹脂等の樹脂を用いることができる。
【0043】
図5の参考例においても、フィルタ部品実装部2bと電力増幅素子実装部2aとの中間に位置する部分には、図1と同様に第2の貫通導体11が形成されている。このとき、貫通導体11の一端は、図1と同様に、モジュール1の下面に露出し、ロウ材13を介して放熱用導体15にロウ付けされているが、他方は、導体層2a1の延設部と接続され、さらに上面側に延設されていてもよい。
【0044】
図6は、本発明の高周波モジュールを示す概略断面図である。図1、図5の例では、誘電体基板2は、同一材質によって形成されたものであるが、図6においては、電力増幅素子実装部2aの周囲を他の部分よりも低熱伝導性の誘電体材料によって形成することによって、この実装部2aの周囲の低熱伝導性の誘電体材料が断熱材として機能し、電力増幅素子4から発生する熱が周囲に拡散、伝達されるのを防止することができる。
【0045】
本発明の上記高周波モジュールは、従来の周知の方法で作製することができる。ここでは、好適な例として、誘電体基板がガラスセラミックスなどの低温焼成が可能な組成物からなる場合について、以下に簡単に説明する。
【0046】
まず、誘電体基板2における各誘電体層を形成するために各誘電体層となるガラスセラミック組成物からなるセラミックグリーンシートを作製する。誘電体層となるセラミックグリーンシートは、ホウ珪酸ガラス、ホウ珪酸亜鉛系ガラス、SiO2−Al23−アルカリ土類酸化物などの周知のガラス30〜90質量%に、アルミナ、クオーツ、ムライト、AlN、フォルステライトなどの無機フィラーを10〜70質量%の割合で混合した混合物に、アルキルメタクリレート等の有機バインダ、DBP(ジブチルフタレート)等の可塑剤とトルエン等の有機溶剤を混合し、ボールミルで4〜8時間混練してスラリーを作製し、このスラリーを用いてドクターブレード法等によりテープ成形を行ない、これを所定の寸法に切断して作製する。
【0047】
そして、所定のセラミックグリーンシートに、貫通導体11、内部導体配線16と表層導体配線17とを接続するためのビアホール導体18、電力増幅素子やフィルタ部品を実装のための凹部、貫通導体用の貫通穴を形成するために、マイクロドリル、パンチングで形成したり、さらには感光性樹脂を含むグリーンシートに露光、現像処理を施すなどの処理によって凹部やそれぞれの様々な円形、楕円形、長孔などの様々な形状の貫通穴を形成することができる。
【0048】
そして、このうち、貫通導体11やビアホール導体18用の貫通穴にCuあるいはAg系導体ペーストを充填する。また、同時に、各グリーンシートに内層導体配線16、表層導体配線17、導体層2a1、2b1となるパターンをCuあるいはAg系導体ペーストを用いてスクリーン印刷法や、グラビア印刷法などによって印刷形成する。
【0049】
ここで、CuあるいはAg系導体ペーストには、例えばCu粉末、CuO粉末、Ag粉末の他、Ag合金であるAg−Pd粉末、Ag−Pt粉末が使用可能であり、必要に応じて例えば所定量のホウケイ酸系の低融点ガラスや、SiO2、Al23、MgO、CaOなどのアルカリ土類金属酸化物、Bi23等の金属酸化物を加え、さらにエチルセルロース等の有機バインダと、例えば2,4−トリメチル−1,3−ペンタンジオールモノイソブチレート等の有機溶剤とを混合して均質混練したものが用いられる。
【0050】
これらの金属粉末と、必要に応じて例えば所定量のホウケイ酸亜鉛系ガラス、ホウケイ酸鉛系ガラスなどのホウケイ酸系の低融点ガラス、Al23、MgO,CaO、SiO2、Bi23等の金属酸化物などの無機物と、エチルセルロース等の有機バインダと、2,4−トリメチル−1,3−ペンタンジオールモノイソブチレート等の有機溶剤とを混合して均質混練したものが用いられ、金属粉末に対する低融点ガラスや金属酸化物の添加量の割合によって熱伝導率が制御可能である。
【0051】
上記のようにして得られたセラミックグリーンシートを例えばビアホール導体18を基準に位置合わせし、積層順序に応じて積層し、熱圧着することにより未焼成の積層体を形成する。
【0052】
次に、この未焼成状態の積層体を例えば酸化雰囲気中で焼成し焼結一体化する。具体的には、酸素雰囲気または大気雰囲気中において800〜1000℃で焼成することにより、焼結基板を作製することができる。
【0053】
その後、実装部2a、2c内に、フィルタ部品8、電力増幅素子4などを実装し、蓋体9をロウ付けしたり、封止用有機樹脂19を充填して封止する。
【0054】
また、かかるモジュールを外部電気回路基板7に実装する場合には、通常のモジュールの信号伝達用の電極パッドをロウ付けすると同時に、第1の貫通導体6、第2の貫通導体11、第3貫通導体23を外部電気回路基板7の表面に形成された放熱用導体15にロウ付けする。
【0055】
また、図6のように、電力増幅素子実装部2aの周囲を断熱性を有する誘電体材料によって形成する場合には、通常の誘電体基板材料に感光性樹脂を配合し、現像露光して所定の凹部を形成した後、その凹部内に、断熱性誘電体材料を充填し、さらに、パンチング等によって凹部を形成することによって未焼成状態の積層体を作製した後、焼成すればよい。
【0056】
【実施例】
誘電体材料として、ホウケイ酸ガラス70質量%、アルミナ30質量%からなれる熱伝導率が2W/m・Kのガラスセラミック系誘電体材料を用い、貫通導体を150W/m・KのAg系導体材料を用い、高周波モジュールを上記のようにして作製し、これをガラス織布−エポキシ樹脂複合材料からなる絶縁基板上に、銅からなる放熱用導体や信号用配線層を形成したマザーボード表面に、Cu−Ag系ロウ材を用いて実装した。
【0057】
これに、電力増幅素子(PA)の電源ON/OFF比(デュティ比)を1/8にした状態で、0dBの入力信号を入れ、33.5dBmの出力が得られるように条件設定し、電力増幅素子実装部ならびにフィルタ部品実装部内の定常温度を測定した。
【0058】
また、熱伝導解析シミュレーションプログラムを用い、誘電体基板の熱伝導率を変化させたときのそれらの温度を計算した。その結果を表1に示す。なお、試料No.3乃至試料No.8は参考例である。
【0059】
【表1】
Figure 0003796192
【0060】
表1の結果より、本発明の構造によれば、第1の貫通導体や第2の貫通導体を設けることによって、電力増幅素子の熱を効果的放熱し、フィルタ部品への影響を低減できることがわかった。
【0061】
また、かかる構成においては、第2の貫通導体の本数が多いほど、また、誘電体基板の熱伝導率が小さいほどその効果に優れることがわかる。また、誘電体基板を2種の誘電体材料によって形成した場合においても同様の結果が得られることがわかった。
【0062】
【発明の効果】
以上詳述した通り、本発明によれば、電力増幅素子による発熱は外部電気回路基板の放熱用導体へと効率良く熱放散させることが可能となり、電力増幅素子からその近傍に配置されたフィルタ部品への熱伝達を極めて低減させることができるため、フィルタ部品の高周波フィルタ特性、高周波分波器特性等の電気的特性を劣化させることなく、小型で高性能な高周波モジュールを提供することができる。しかも、放熱フィン等の放熱用部材を別途必要とせず、低価格な携帯型情報端末機等の電子機器・電子装置等に好適な高周波モジュールとなる。
【図面の簡単な説明】
【図1】本発明の高周波モジュールの実施の形態の一例を示す概略断面図である。
【図2】本発明の高周波モジュールにおける貫通導体の配置の例を示す概略平面図である。
【図3】本発明の高周波モジュールにおける貫通導体の配置の他の例を示す概略平面図である。
【図4】本発明の高周波モジュールにおける貫通導体の配置のさらに他の例を示す概略平面図である。
【図5】本発明の高周波モジュールの実施の形態の他の例を示す概略断面図である。
【図6】本発明の高周波モジュールの実施の形態のさらに他の例を示す概略断面図である。
【符号の説明】
1・・・・・・・高周波モジュール
2・・・・・・・誘電体基板
2a・・・・・・電力増幅素子実装部
2b・・・・・・フィルタ部品実装部
2a1,2b1・導体層
3a・・・・・・ワイヤボンディング
3b・・・・・・導体バンプ
4・・・・・・・電力増幅素子
6・・・・・・・第1の貫通導体
7・・・・・・・外部電気回路基板
8・・・・・・・フィルタ部品
9・・・・・・・蓋体
11・・・・・・第2の貫通導体
13・・・・・・ロウ材
15、24・・・放熱用導体
23・・・・・・第3の貫通導体

Claims (7)

  1. 複数の誘電体層を積層して成る誘電体基板の一方の主面に電力増幅素子およびフィルタ部品を実装し、前記電力増幅素子が実装される電力増幅素子実装部の周囲の誘電体層を、前記フィルタ部品が実装されるフィルタ部品実装部の周囲の誘電体層よりも熱伝導率の小さい誘電体層によって形成してなり、前記電力増幅素子実装部の下部に前記誘電体基板を他方の主面まで貫通する第1の貫通導体を形成し、少なくとも前記電力増幅素子実装部と前記フィルタ部品実装部との間に、前記誘電体基板の前記他方の主面まで延びた第2の貫通導体を形成するとともに、前記第1の貫通導体および第2の貫通導体を、ロウ材を介して外部電気回路基板の上面に取着することを特徴とする高周波モジュール。
  2. 前記電力増幅素子実装部および前記フィルタ部品実装部の少なくともいずれか一方が凹状に形成され、蓋体または絶縁性樹脂によって封止されていることを特徴とする請求項1記載の高周波モジュール。
  3. 前記フィルタ部品実装部の下部に前記誘電体基板を他方の主面まで貫通する第3の貫通導体を形成したことを特徴とする請求項1または請求項2記載の高周波モジュール。
  4. 前記電力増幅素子実装部の底面に導体層を形成するとともに、該導体層を平面方向に延設して前記第2の貫通導体と接続したことを特徴とする請求項1乃至請求項3のいずれか記載の高周波モジュール。
  5. 前記誘電体層の熱伝導率が20W/m・K以下であることを特徴とする請求項1乃至請求項4のいずれか記載の高周波モジュール。
  6. 前記電力増幅素子実装部と前記フィルタ部品実装部とが0.8mm以上離間していることを特徴とする請求項1乃至請求項5のいずれか記載の高周波モジュール。
  7. 前記フィルタ部品実装部の底面第2導体層を形成するとともに、該第2導体層を前記導体層とは異なる誘電体層に形成したことを特徴とする請求項乃至請求項6のいずれか記載の高周波モジュール。
JP2002120812A 2002-02-26 2002-04-23 高周波モジュール Expired - Fee Related JP3796192B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002120812A JP3796192B2 (ja) 2002-04-23 2002-04-23 高周波モジュール
US10/371,997 US6873529B2 (en) 2002-02-26 2003-02-21 High frequency module
DE10308448A DE10308448B4 (de) 2002-02-26 2003-02-24 Hochfrequenzmodul
CNB031060897A CN1236641C (zh) 2002-02-26 2003-02-24 高频组件
US11/059,256 US6961245B2 (en) 2002-02-26 2005-02-15 High frequency module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002120812A JP3796192B2 (ja) 2002-04-23 2002-04-23 高周波モジュール

Publications (2)

Publication Number Publication Date
JP2003318319A JP2003318319A (ja) 2003-11-07
JP3796192B2 true JP3796192B2 (ja) 2006-07-12

Family

ID=29536930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002120812A Expired - Fee Related JP3796192B2 (ja) 2002-02-26 2002-04-23 高周波モジュール

Country Status (1)

Country Link
JP (1) JP3796192B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4185499B2 (ja) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4984930B2 (ja) * 2006-03-20 2012-07-25 Tdk株式会社 バリスタ素子
JP5209610B2 (ja) * 2007-04-13 2013-06-12 京セラ株式会社 高周波回路基板、高周波回路モジュールおよびレーダ装置
JP2008288250A (ja) * 2007-05-15 2008-11-27 Nec Electronics Corp マルチチップパッケージ
JP5262840B2 (ja) * 2009-03-03 2013-08-14 株式会社村田製作所 高周波モジュール
KR101061359B1 (ko) * 2009-09-02 2011-09-01 에스티에스반도체통신 주식회사 적층형 usb 메모리 장치 및 그 제조 방법
KR101060730B1 (ko) 2009-09-02 2011-08-30 에스티에스반도체통신 주식회사 적층형 usb 메모리 장치 및 그 제조 방법
JP6046421B2 (ja) * 2012-08-31 2016-12-14 京セラ株式会社 配線基板および電子装置
JP6015508B2 (ja) 2013-03-18 2016-10-26 富士通株式会社 高周波モジュール
CN112738994B (zh) * 2020-11-24 2022-12-09 鹤山市世拓电子科技有限公司 一种内嵌功率器件的印刷电路板

Also Published As

Publication number Publication date
JP2003318319A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
US6961245B2 (en) High frequency module
JP3554310B2 (ja) 電子回路モジュール
JP4443325B2 (ja) 弾性表面波装置
JP4758197B2 (ja) 弾性表面波装置及び通信装置
JP5154262B2 (ja) 電子部品
JP2006238014A (ja) 弾性表面波素子実装基板及びそれを用いた高周波モジュール、通信機器
JP3796192B2 (ja) 高周波モジュール
KR20170121702A (ko) 회로 모듈
JP2006304145A (ja) 高周波モジュール
JP2006237238A (ja) 高周波モジュール
JP2005101366A (ja) 高周波モジュール
JP2002299775A (ja) 電子部品装置
JP4822900B2 (ja) 電子部品モジュール
JP2005277939A (ja) 高周波モジュール及び無線通信装置
JP4157449B2 (ja) 高周波用モジュール
JP2005217670A (ja) 弾性表面波装置および通信装置
JP3695706B2 (ja) 半導体パッケージ
JP3825350B2 (ja) セラミック配線基板
JP2007266898A (ja) 高周波モジュールおよびその製造方法
JP3911426B2 (ja) 弾性表面波フィルタ用パッケージおよび弾性表面波フィルタ装置
JP2003283148A (ja) 配線基板
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP2003197810A (ja) 電子部品
JP2004281473A (ja) 配線基板
JP3638528B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060414

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees