JP4157449B2 - 高周波用モジュール - Google Patents

高周波用モジュール Download PDF

Info

Publication number
JP4157449B2
JP4157449B2 JP2003334386A JP2003334386A JP4157449B2 JP 4157449 B2 JP4157449 B2 JP 4157449B2 JP 2003334386 A JP2003334386 A JP 2003334386A JP 2003334386 A JP2003334386 A JP 2003334386A JP 4157449 B2 JP4157449 B2 JP 4157449B2
Authority
JP
Japan
Prior art keywords
frequency module
substrate
power transistor
power
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003334386A
Other languages
English (en)
Other versions
JP2005101364A (ja
Inventor
謙治 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003334386A priority Critical patent/JP4157449B2/ja
Publication of JP2005101364A publication Critical patent/JP2005101364A/ja
Application granted granted Critical
Publication of JP4157449B2 publication Critical patent/JP4157449B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は携帯電話等の移動体通信機、無線LAN、WLL(Wireless Local Loop)等の電子機器・電子装置等に用いられる送信用の高周波モジュールに関し、特に組立工数の削減ならびに小型化を可能とした高周波モジュールに関するものである。
近年、アナログあるいはデジタル携帯電話等の移動体通信機などに使用される半導体デバイスや電子部品に対する小型化・軽量化の要望が強くなっている。中でも送信部に用いられる高周波用電力増幅器は、電力増幅用トランジスタの小型化、デュアルバンド化が進んでおり、放熱に関して不利となるため大電力出力時に放熱特性の改善が望まれている。
その放熱対策として、放熱フィンを取り付ける方法や、特開平7−46007号では電力増幅用トランジスタが搭載される誘電体基板に熱伝導率が大きな高熱伝導セラミックスである窒化アルミニウム等を用いる方法が知られている。さらに特開2000−31331号では、電力増幅用トランジスタを配線基板の背面に配置し外部電気回路基板に半田付けすることで放熱性を向上することも提案されている。
また、特開平9−283700号では組立工数の削減ならびに小型化を可能するため、ガラスを主成分とする多層基板に、電力増幅用トランジスタを実装するとともに、電力増幅用トランジスタ直下に放熱用のビアホールを設けることが提案されている。
特開平7−46007号 特開2000−31331号 特開平9−283700号
しかしながら、特開平9−283700号に開示された高周波用電力増幅器では、ガラスを主成分とする多層基板に放熱用ビアホールを設けることで熱抵抗を低減し、電力増幅用トランジスタにかかる温度を低減することが可能となったが、高周波用電力増幅器を樹脂からなる基板で構成した場合、熱伝導度が低い為、大電力出力時には電力増幅用トランジスタ自身の温度がガラスを主成分とする多層基板に比べて上昇し、電力付加効率が低下する原因となっていた。
さらに、欧州、米国、南米等で使用されているGSM通信端末の場合、通信速度、通信量の向上に伴ってシステムがGPRS、EDGEに変わっているが、それに伴って電力増幅用トランジスタから発熱する量も増加している為、ガラスを主成分とする多層基板に放熱用ビアホールを設けても充分な放熱対策を取ることが困難になってきた。さらに電力増幅用トランジスタ自体が急激に小型化しているため、電力増幅用トランジスタから放熱するために必要なビアホールの本数が低下しており、熱抵抗が高くなる傾向にあるため、高周波用電力増幅器の電力付加効率を高くなるように設計することが難しくなってきた。
さらに、最近では、1つの誘電体基板内において、高周波用電力増幅用トランジスタの近傍に弾性表面波素子等の高周波フィルタを配置することも提案されており、その結果、増幅器から発生した熱によって弾性表面波素子のフィルタ特性が変化するといった問題があり、高周波用電力増幅用トランジスタの熱に対する対策が急務となっている。
本発明は、上記従来技術における問題点に鑑みてなされたものであり、その目的は、大電力出力時に電力増幅用トランジスタによる発熱を抑え、充分な放熱を取ることが可能であり、また電力増幅用トランジスタの近傍に、弾性表面波素子等の高周波フィルタを配置することが可能な、携帯型情報端末機、無線LAN、WLL等の電子機器・電子装置等に好適な高周波モジュールを提供することにある。
本発明は、誘電体基板表面に、複数段のパワーアンプによって構成された電力用トランジスタを実装してなるとともに、該電力用トランジスタ実装部の直下の基板内に、基板表面側から基板裏面に貫通して複数の放熱体を設けてなる高周波モジュールにおいて、前記電力用トランジスタが、該パワーアンプのうち、最終段パワーアンプの直下に設けた放熱体の最小径を、他の放熱体の最小径よりも大きくしたことを特徴とする。
かかる高周波モジュールにおいては、前前記最終段パワーアンプの直下に設けた放熱体の最小径が、他の放熱体の径の1.2倍以上であることが望ましい。
また、前記放熱体は、ビアホール形状を有すること、また、前記誘電体層の熱伝導率は20W/m・K以下であること、さらに、前記電力用トランジスタは、前記誘電体基板表面または裏面に形成された凹部に収納されていることが望ましい。
また、この高周波モジュールにおいては、上記電力用トランジスタ以外に、弾性表面波素子部品、FBAR、アンテナスイッチ部品の群から選ばれる少なくとも1種の受動部品を実装する場合に好適である。
本発明の高周波モジュールによれば、誘電体基板表面に搭載された電力用トランジスタ内のうち、大電力出力時に発生する熱が一番大きいのは、最終段パワーアンプ部であるために、この電力用トランジスタの熱を効果的に放熱するには、この最終段パワーアンプ部の熱を効率よく外部に熱放散させることが一番の対策となる。
本発明の上記構成によれば、電力用トランジスタの直下に基板表面側から基板裏面に貫通して設けられた複数本の放熱体において、最終段パワーアンプの直下に設けた放熱体の最小径を、他の放熱体の最小径よりも大きくすることによって、限られた空間内で効率的に放熱性を高めることができ、その結果、高周波モジュールの出力付加効率を劣化させることなく特性を出すことが可能となる。
さらに電力用トランジスタから放熱される熱を高周波モジュールの背面に放散するためには、電力用トランジスタを凹部内に実装収納することによって、放熱経路を削減して熱抵抗を改善することができる。上記の対策によって電力用トランジスタから放熱される熱を高周波モジュールの背面に効率的に放散することができることから、弾性表面波素子等の受動素子部品を近傍に配置した場合においても、電力用トランジスタによる熱の影響を低減することが可能となる。その結果、小型で高性能な電子回路モジュールを提供することができる。
また、かかる構成によれば、放熱フィン等の放熱用部材を別途設ける必要がなく、放熱用のビアホールも従来の埋め込み作業で達成することができるため、工程数を増やすことなく低価格な高周波モジュールとなる。
また、上記の高周波モジュールにおいては、電力用トランジスタから発生した熱の受動素子部品の弾性表面波素子、FBAR、アンテナスイッチ等に対して特性劣化などの影響を低減する上で、前記誘電体層の熱伝導率が20W/m・K以下であることが挙げられる。
以下、図面に基づいて本発明を詳細に説明する。なお、以下はあくまで本発明の例示であって、本発明はそれらに限定されるものではなく、本発明の趣旨を逸脱しない範囲での種々の変更や改良は何ら差し支えないものである。
図1は本発明の高周波モジュールの一実施例を示す概略断面図である。同図に示した高周波モジュール1によれば、誘電体基板2の内部には、ストリップ線路3が形成され、ストリップ線路3から誘電体基板2上面にかけてバイアホール導体4を介して、表面の導体層5に接続されている。また、誘電体基板1の表面には、電力用トランジスタ6、受動素子部品7、チップ抵抗やチップコンデンサ等のチップ部品8、出力検知制御部品9等が実装されている。
また、電力用トランジスタ6の直下の誘電体基板2内には、図3に示すように、基板表面から裏面まで貫通する複数の放熱体10が設けられている。また、電力トランジスタ6は、誘電体基板2の表面に設けられた凹部11内に収納実装され、電力用トランジスタ6の各電極と、凹部11内におけるストリップ線路3とワイヤ12によって接続されている。
また、受動素子部品7、チップ部品8、出力検知制御部品9は、誘電体基板2上面の導体層5等に、適宜、半田等によって表面実装されている。
さらに、誘電体基板2の表面には、電力用トランジスタ6、受動素子部品7、チップ部品8、出力検知制御部品9を搭載あるいは実装した後、基板2上面を覆うように絶縁性樹脂13によって封止されている。
なお、この高周波モジュール1は、マザーボード等の外部回路基板14に搭載され、高周波モジュール1における誘電体基板1の底面に形成された導体層5と、外部回路基板14表面に形成された導体層15とを、半田などの導電性接着材16で接着することによって高周波モジュール1は、外部回路基板14に実装されている。
図2は、図1の高周波モジュールにおける電力用トランジスタ6およびその搭載部の平面透視図である。電力用トランジスタ6は、ドライバーアンプ17、最終段パワーアンプ18、バイアス制御回路19から主として構成されている。かかる電力用トランジスタ6内においては、最終段パワーアンプ18の周囲で最も温度が高くなる。
この例においては、電力用トランジスタ6の直下には、ビアホール形状の放熱体10が形成されているが、このうち、最終段のパワーアンプ17の直下に位置する放熱体10aの最小径を周囲の放熱体10bよりも大きくすることが重要である。特に、ビアホール10bをビアホール10aに対して1.2倍以上、特に1.5倍以上の径とすることが望ましい。
このように、最終段のパワーアンプ18の直下に位置する放熱体10aの最小径を大きくすることによって、電力用トランジスタ6から発生する熱を効率的に放熱することができる。
なお、図2の放熱体10の形状は、断面が円形のビアホール形状のものであるが、このようなビアホール形状の放熱体を密集して設けると、ビアホール間の誘電体にクラック等が発生する場合があることから、放熱体10を図3に示すように、断面が多角形状とし、例えば直方体の放熱体10cを設けることも可能である。
本発明の高周波モジュール1における誘電体基板2は、例えば、複数の誘電体層を積層して成るものであり、誘電体層には、例えばアルミナセラミックス、ムライトセラミックス等の高温焼成セラミックス、ガラスセラミックスなどの低温焼成セラミックス、有機樹脂材料とセラミック材料との混合材料を用いた複合材料、有機樹脂単独材料などの周知の基板材料を適用することができる。
とりわけ、導体として高熱伝導性のCuやAgを使用できる点では、ガラスセラミックスなどの低温焼成セラミックス、有機樹脂材料とセラミック材料との混合材料のうちのいずれかが挙げられ、熱的安定性に優れる点で、ガラスセラミックスなどの低温焼成セラミックスが最も望ましい。
誘電体基板2を構成する誘電体層の熱伝導率は、電力用トランジスタ6から発生した熱が、四方に拡散することなく、放熱体10a、10b、10cによって効率的に基板下部に伝達されることが望ましい。その結果、誘電体基板の熱伝導率は低い方が望ましく、20W/m・K以下、特に10W/m・K以下、さらには5W/m・K以下、さらに望ましくは3W/m・K以下であることが望ましい。
また、誘電体基板2の内部や表面に形成されるストリップ線路などの導体層は、例えば誘電体基板としてガラスセラミックスを用いた場合、Cu、Agなどの導電性ペーストを上記基板2の焼成前のセラミックシートに所望のパターンで印刷し、焼成することによって形成することができ、その厚みは5〜30μmに設定される。その他、導体層を銅箔などの金属箔によって形成することもできる。例えば、金属箔を接着した後、エッチングによってパターン形成することもできる。
接続導体4は、誘電体基板2の内部で垂直方向に導体層同士を接続するものであるが、その形状は、種々の形状や構造のものを用いることができる。例えば、基板2に設けた貫通孔の内側にメッキ膜を形成したもの、金属粉末を含有する導体ペーストを誘電体基板に設けた貫通孔内に充填したものが挙げられ、特に製造の容易性から後者がよい。
電力用トランジスタ6としては、例えばpn接合ゲート型電界効果型トランジスタやショットキー障壁ゲート型電界効果型トランジスタ、ヘテロ接合型電界効果型トランジスタ、pn接合ゲート型へテロ接合型電界効果型トランジスタ等が用いられる。
電力用トランジスタ6は、Au/Sn、Au/Siや半田、熱硬化型Agペースト等のダイアタッチ材6aにより固定されるとともに,直下に形成された放熱体10と熱的に接続される。
なお、凹部11は、例えば基板2表面側の数層の絶縁層に所定の大きさの開口部を設けて積層することにより形成される。
受動素子部品6としては、送信、受信を切り替えるアンテナスイッチや、周波数帯を分けるダイプレクサ、周波数で送信、受信を分離するSAWデュプレクサ、FBAR(Film Bulk Acoustic Resonator)、誘電体デュプレクサ、フィルタリングするSAWバンドバスフィルタ等が用いられる。
チップ部品7としては、高周波電力増幅器の回路として一般に用いられる、表面実装型のチップ抵抗やチップコンデンサ等が用いられる。
出力検知制御部品8としては、カプラ、検波ダイオード、温度補償回路が内蔵された自動出力制御ICやディテクタIC等が挙げられる。
放熱体10は、接続導体4と同様のものを用いればよく、電力用トランジスタ5の実装直下における絶縁層に貫通孔やトラフ構造の凹部を形成してCu、Al、Agなどの高熱伝導性材料を導体材料を充填することによって形成される。なお、放熱体10は、誘電体基板2の裏面において、導体層10bから半田16を介して外部回路基板14側の導体層と熱的に接続することが望ましい。これにより放熱体10を経由した熱を外部回路基板14側に放熱することができる。
絶縁性樹脂14には例えばエポキシ系樹脂やシリコーン系樹脂などを用い、電力用トランジスタ6のワイヤボンディング後に真空印刷や金型で絶縁性樹脂をモールドし、乾燥・硬化させることにより、電力用トランジスタ6を封止する。これ以外別にこれにより電力用トランジスタ6を外部環境から保護して電気的特性の安定および防水等の信頼性を確保することができるとともに、電力用トランジスタ6をベアチップ状態で実装することにより高周波モジュール1・15の小型化を図ることができる。
誘電体材料として、ホウケイ酸ガラス70質量%、アルミナ30質量%からなれる熱伝導率が2W/m・Kのガラスセラミック系誘電体材料を用い、この誘電体材料のグリーンシートに対して、接続導体、導体層形成のために、Ag系導体ペーストを用いて、常法に従い、印刷または貫通孔内に充填して形成した。また、放熱構造として、後述する電力用トランジスタを実装する部分の最終段のパワーアンプの直下に、焼成後の大きさが表1となる放熱用ビアホールまたは断面が長方形のトラフ構造の放熱体を形成した。その後、グリーンシートを積層し、900℃で焼成した。
これに動作電圧3.4V・出力電圧1Wクラスで、サイズが0.7×0.9mmまたは1.2×1.5mm、電力付加効率が38%の800MHz帯の電力用トランジスタを実装した。また、この電力用トランジスタから1.5mm離間して弾性表面波フィルタを実装した。その後、28dBmの最大出力条件で、電力用トランジスタを駆動させ、電力用トランジスタの温度と、弾性表面波フィルタの温度を25℃の雰囲気中で測定した。また、比較のために、図5に示すように、放熱用ビアホール径がすべて同じものにした高周波モジュールを形成した。
Figure 0004157449
表1より、最終段パワーアンプの直下の放熱体の最小径aを他の放熱体の最小径bよりも大きくすることによって、電力用トランジスタ、弾性表面波素子の温度が共に低下しており、放熱体が図2の構造でa/bを1から1.5とすることによって弾性表面波素子の温度が54℃から47℃と7℃以上低下することがわかった。
本発明の高周波モジュールの実施の形態の一例を示す概略断面図である。 図1の高周波モジュールにおける電力用トランジスタ実装部の平面透視図である。 本発明の高周波モジュールの実施の形態の他の例を示す概略断面図である。 本発明の高周波モジュールの実施の形態の他の例を示す概略平面図である。 比較の高周波モジュールにおける電力用トランジスタ実装部の平面透視図である。
符号の説明
1 高周波モジュール
2 誘電体基板
3 ストリップ線路
4 接続導体
5 導体層
6 電力用トランジスタ
7 受動素子部品
8 チップ部品
9 出力検知制御部品
10 放熱用ビアホール
11 凹部

Claims (6)

  1. 誘電体基板表面に、複数段のパワーアンプによって構成された電力用トランジスタを実装してなるとともに、該電力用トランジスタ実装部の直下の基板内に、基板表面側から基板裏面に貫通して複数の放熱体を設けてなる高周波モジュールにおいて、前記電力用トランジスタが、該パワーアンプのうち、最終段パワーアンプの直下に設けた放熱体の最小径を、他の放熱体の最小径よりも大きくしたことを特徴とする高周波モジュール。
  2. 前記最終段パワーアンプの直下に設けた放熱体の最小径が、他の放熱体の径の1.2倍以上であることを特徴とする請求項1記載の高周波モジュール。
  3. 前記放熱体が、ビアホール形状を有することを特徴とする請求項1記載の高周波モジュール。
  4. 前記誘電体層の熱伝導率が20W/m・K以下であることを特徴とする請求項1記載の高周波モジュール。
  5. 前記電力用トランジスタは、前記誘電体基板表面または裏面に形成された凹部に収納されていることを特徴とする請求項1記載の高周波モジュール。
  6. 前記誘電体基板上に、弾性表面波素子部品、FBAR、アンテナスイッチ部品の群から選ばれる少なくとも1種の受動部品が実装されてなることを特徴とする請求項1記載の高周波モジュール。
JP2003334386A 2003-09-25 2003-09-25 高周波用モジュール Expired - Fee Related JP4157449B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003334386A JP4157449B2 (ja) 2003-09-25 2003-09-25 高周波用モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003334386A JP4157449B2 (ja) 2003-09-25 2003-09-25 高周波用モジュール

Publications (2)

Publication Number Publication Date
JP2005101364A JP2005101364A (ja) 2005-04-14
JP4157449B2 true JP4157449B2 (ja) 2008-10-01

Family

ID=34462089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003334386A Expired - Fee Related JP4157449B2 (ja) 2003-09-25 2003-09-25 高周波用モジュール

Country Status (1)

Country Link
JP (1) JP4157449B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598200B1 (ko) * 2014-07-10 2016-02-26 광운대학교 산학협력단 Iii-v족 화합물 반도체 소자 패키지 및 그 제조 방법
US10229864B1 (en) * 2017-09-14 2019-03-12 Northrop Grumman Systems Corporation Cryogenic integrated circuit having a heat sink coupled to separate ground planes through differently sized thermal vias

Also Published As

Publication number Publication date
JP2005101364A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JP3554310B2 (ja) 電子回路モジュール
JPH09283700A (ja) 高周波用電力増幅器
JP2003060523A (ja) 無線通信モジュール
JP2003197835A (ja) 電力増幅モジュール及び電力増幅モジュール用要素集合体
CN112335034A (zh) 半导体装置
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP3796192B2 (ja) 高周波モジュール
JP2003282751A (ja) 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
JP4157449B2 (ja) 高周波用モジュール
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
JP2007095956A (ja) 電子部品収納用パッケージ
JP2007027684A (ja) 電子部品モジュール
JP2005101366A (ja) 高周波モジュール
JP3695706B2 (ja) 半導体パッケージ
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP2004064058A (ja) 電子部品実装基板、電子部品モジュール、電子部品実装基板の製造方法、通信機器
JP2000133765A (ja) 高周波集積回路装置
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
CN110945644B (zh) 布线基板、电子装置用封装件及电子装置
JP2004172247A (ja) 半導体装置
JP2005285872A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees