JP2005277579A - 高周波モジュールおよびそれを用いた通信機器 - Google Patents

Abstract

【課題】高周波モジュールを構成する部品の小型化、集積化を図り、高周波モジュール全体を小型化する。
【解決手段】多層基板２３内に、方向性結合器５，６を構成する分布定数線路を、平面視して、出力整合回路２６，２７を構成する分布定数線路の一部及びデュプレクサを構成するフィルタ素子３ａ，４ａのいずれか一方又は両方と重なる位置に配置する。
【効果】多層基板２３の表面に、フィルタ素子３ａ，４ａや電力増幅用半導体素子２４，２５を実装する面積が確保でき、高周波モジュール全体を小型化することができる。
【選択図】 図３

Description

本発明は、電力増幅器、方向性結合器、デュプレクサ、高周波フィルタなどを一体構成した高周波モジュール、及びその高周波モジュールを搭載した携帯電話機などの通信機器に関するものである。

近年、携帯電話機の普及が進みつつあり、携帯電話機の機能、サービスの向上が図られている。このような携帯電話機では各送受信系の構成に必要な高周波信号処理回路を基板に搭載している。
従来の、高周波信号処理回路の一般的構成では、アンテナから入力された受信信号とアンテナに給電する送信信号とを切り替えるための送信用フィルタ素子及び受信用フィルタ素子を含むデュプレクサが設けられている。

アンテナから入ってきた無線信号は、直接又はデュプレクサの前段に設けられた分波回路を通ってデュプレクサに入力され、ここで受信信号が選択的に通過される。受信信号は、低雑音増幅器で増幅され、信号処理回路に供給される。
一方、送信信号は、所定の周波数帯域を通過させる高周波フィルタを通ってノイズを落とされ、電力増幅器に伝えられる。電力増幅器は、この送信信号を電力増幅し、出力整合回路を通して前記デュプレクサに供給する。

前記電力増幅器の出力信号強度をモニターするための方向性結合器が、前記出力整合回路に接続されている。
従来、前記デュプレクサ、電力増幅器、高周波フィルタなどがそれぞれ個別部品として製造され、基板の上面にディスクリートに搭載されている。
特開２００２−１７１１３７号公報

それぞれ個別の専用部品を用いて基板に搭載すると、機器の大型化、高コスト化を招来することとなる。
そこで、小型化可能な回路部分は、可及的に小型化するようにして、機器の小型軽量化、低コスト化を有利に展開することが求められている。
しかしながら、例えば、前記デュプレクサの送信用及び受信用フィルタ素子や高周波フィルタは、ＳＡＷ(Surface Acoustic Wave)エレメントを使用するが、ＳＡＷエレメントはセラミックパッケージに格納されており、気密封止の信頼性からパッケージの外枠の厚みと底面部の厚みが必要であり、面積・高さともに小さくするのに限界がある。

また、発熱の多い電力増幅器も同様、面積・高さともに小さくするのに限界がある。
そこで、ＳＡＷエレメントや、半導体などの能動素子を使用しない部品に注目し、これらの部品の小型化、集積化を図り、高周波モジュール全体を小型化することが要請される。
そこで本発明は、多層基板内に、電力増幅器の出力整合回路や方向性結合器の構成部品である分布定数線路、インダクタ、キャパシタを内装することにより、全体を小型化することができる高周波モジュール及びそれを搭載した通信機器を提供することを目的とする。

本発明の高周波モジュールにおいて、電力増幅器は、電力増幅用半導体素子と出力整合回路とで構成され、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子は、多層基板の上面又は下面に実装され、前記方向性結合器を構成する分布定数線路は、平面視して、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子のいずれか一方又は両方と重なる位置において、前記多層基板内部の誘電体層に内装されているものである。

前記構成によれば、電力増幅用半導体素子と方向性結合器との間に出力整合回路を挿入し、インピーダンスマッチングを図っているが、この出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子を、多層基板の上面又は下面に実装している。
そして、前記方向性結合器を構成する分布定数線路を、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子のいずれか一方又は両方と重なる位置において、前記多層基板内部の誘電体層に内装している。これによって、高周波モジュール全体を小型化でき、多層基板の表面に、デュプレクサや出力整合回路を実装する面積が確保できる。したがって、高周波モジュール全体を小型化・低背化することができる。

また、本発明の高周波モジュールは、出力整合回路を構成する分布定数線路の一部を、前記多層基板内部の誘電体層に内装し、前記方向性結合器を構成する分布定数線路を、平面視して、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子のいずれか一方又は両方と重なる位置において、前記多層基板内部の誘電体層に内装したものであってもよい。

この構成においては、出力整合回路を構成する分布定数線路の一部を、多層基板の内部に内装している。そして、前記方向性結合器を構成する分布定数線路を、平面視して、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子のいずれか一方又は両方と重なる位置において、前記多層基板内部の誘電体層に内装している。これによって、高周波モジュール全体を小型化でき、多層基板の表面に、デュプレクサや出力整合回路を実装する面積が確保できる。したがって、高周波モジュール全体を小型化・低背化することができる。

前記出力整合回路は、多層基板の表面又は内部に形成されたストリップライン、インダクタ、キャパシタ及び／又は抵抗などの受動素子から構成されるものであり、これらは、多層基板内部の誘電体層に形成することができるものである。
前記デュプレクサは、典型的にはＳＡＷフィルタ素子で構成することができる。多層基板の表面にバンプを介してフリップチップ実装すれば、実装工程が少なくて済み、しかも確実な接続ができる。前記バンプによる実装部を封止することにより、ＳＡＷフィルタを気密封止状態に保つことができる。

また前記多層基板に、凹部を形成し、当該凹部内にフィルタ素子のベアチップをフリップチップ実装すれば、複数のベアチップを縦に並べて実装することができるようになるので、実装面積が少なくて済み、高周波モジュールのさらなる小型化が図れる。
前記電力増幅器の入力段に、通過帯域内の送信信号を通過させる高周波フィルタを備えることが好ましい。これによって、送信信号のノイズ成分を容易にカットすることができる。

前記高周波フィルタとして、ＳＡＷフィルタを利用したものであれば、高周波フィルタを小型にでき、かつ、急峻な高周波フィルタ特性が得られるので好ましい。
前記高周波フィルタの一部を構成する、インダクタ、キャパシタなどの受動素子を、前記多層基板内部の誘電体層に内装することとすれば、高周波フィルタの実装に要する面積を小さくすることができ、高周波モジュールの小型化のために好ましい。

また、前記分波回路を構成する高周波フィルタが、前記多層基板内部の誘電体層に内装されていることが好ましい。これにより、分波回路の実装に要する面積を小さくすることができる。
前記多層基板には、セラミック誘電体層を含む多層セラミック基板を用いることができる。従来の樹脂基板では方向性結合器や出力整合回路を内装するには、面積が大きくなり、高周波モジュール全体の小型化には困難があった。セラミック誘電体の比誘電率は、樹脂基板に比べて高く、通常９から２５である。このため、誘電体層を薄くでき、誘電体層に内装された回路の素子のサイズを小さくでき、素子間距離も狭くすることができる。したがって、樹脂基板を用いる場合に比べて、いっそうの小型化、集積化を実現できる。

また本発明は、上に説明した高周波モジュールを搭載した、携帯電話機などの小型の通信機器に係るものである。

以下、本発明の実施の形態を、添付図面を参照しながら詳細に説明する。
図１は、携帯電話機等の移動体通信機器に用いられる、ＣＤＭＡデュアルバンド方式の高周波信号処理部のブロック構成図を示す。
このＣＤＭＡデュアルバンド方式では、高周波信号処理部は、セルラー方式800ＭＨｚ帯及びＰＣＳ(Personal Communication Services)方式１．９ＧＨｚ帯の周波数バンドを持った２つの送受信系と、ＧＰＳ(Global Positioning System)による測位機能を利用するためＧＰＳの受信バンド１．５ＧＨｚ帯を持った１つの受信系とから構成される。

このような構成の高周波信号処理部を搭載した移動体通信機器においては、各部に対する小型化、軽量化の要求が大きく、これらの要求を考慮して、高周波信号処理回路は、所望の特性が達成できる単位で高周波モジュール化されている。
すなわち、図１で太い実線２２で示したように、分波回路２、デュプレクサの送受信用フィルタ３ａ，３ｂ，４ａ，４ｂ、電力増幅器７，８、方向性結合器５，６などを含む分波系回路及び送信系回路が、１つの基板に形成された１つの高周波モジュール２２を形成している。

なお、高周波モジュールを、800ＭＨｚ帯の高周波モジュールと、１．９ＧＨｚ帯の２つの高周波モジュールに分けるという実装方法も可能である。さらに低雑音増幅器ＬＮＡ１３，１４と受信用高周波フィルタ１５，１６を含んだ高周波モジュールを追加して形成してもよい。
以下、800ＭＨｚ帯と、１．９ＧＨｚ帯の２つの周波数帯を含む１つの高周波モジュール２２に基づいて説明する。

図１において、１はアンテナ、２は周波数帯を分けるための低域通過フィルタＬＰＦと高域通過フィルタＨＰＦとを含む分波回路、３ａは1.9ＧＨｚ帯の送信系を分離する送信用フィルタ、３ｂは同受信系を分離する受信用フィルタ、４ａは８００ＭＨｚ帯の送信系を分離する送信用フィルタ、４ｂは同受信系を分離する受信用フィルタである。また、１２は前記分波回路２から取り込まれるＧＰＳ信号を通過させるためのフィルタである。３ｃ，４ｃは、受信信号の位相を回転させるインピーダンス調整回路である。

５，６は、送信電力をモニターするための方向性結合器である。７，８は、それぞれ８００MHｚ帯，送信信号を電力増幅する電力増幅器である。９，１０は送信信号の８００MHｚ帯，１．９GHｚ帯の周波数帯のみ通過させる高周波フィルタＢＰＦである。
前記送信用フィルタ３ａ，４ａ及び受信用フィルタ３ｂ，４ｂ、高周波フィルタＢＰＦ９，１０は、例えばＳＡＷ(Surface Acoustic Wave)フィルタ素子で構成されるものである。ＳＡＷフィルタの構造は限定されないが、好ましくは、３６°Ｙカット−Ｘ伝搬のＬｉＴａＯ₃結晶、６４°Ｙカット−Ｘ伝搬のＬｉＮｂＯ₃結晶、４５°Ｘカット−Ｚ伝搬のＬｉＢ₄Ｏ₇結晶などからなる基板上に、櫛歯状のＩＤＴ(Inter Digital Transducer)電極が形成されたものである。

以下、送信系における信号の流れを説明する。送信信号処理回路１７から出力されるセルラー送信信号は、高周波フィルタＢＰＦ９でノイズが削減され、電力増幅器７に伝えられる。送信信号処理回路１７から出力されるＰＣＳ送信信号は、高周波フィルタＢＰＦ１０でノイズが削減され、電力増幅器８に伝えられる。
電力増幅器７，８は、それぞれ８００MHｚ帯，１．９GHｚ帯の周波数帯の送信信号を電力増幅する。増幅された送信信号は、方向性結合器５，６を通り、前記送信用フィルタ４ａ，３ａに入力される。

方向性結合器５，６は、電力増幅器７，８からの出力信号のレベルをモニタして、そのモニタ信号に基づいて電力増幅器のオートパワーコントロールするためのものである。そのモニタ出力は、検波用回路１１に入力される。
一方受信系は、受信用フィルタ４ｂ，３ｂで分離された受信信号を増幅する低雑音増幅器LNA１４，１３と、受信信号からノイズを除去する高周波フィルタ１６，１５とを備えている。高周波フィルタ１６，１５を通った受信信号は、受信信号処理回路１８に伝えられ信号処理される。また、前記ＧＰＳ用フィルタ１２で分離されたＧＰＳ信号は、受信信号処理回路１８に入力され信号処理される。

図２は、高周波モジュールに含まれる電力増幅器７，８及び方向性結合器５，６の回路図である。
高周波モジュールは、ＰＣＳ側の回路とセルラー側の回路とを含んでいるが、ＰＣＳ側の回路構成は、セルラー側の回路構成と同様であるから、セルラー側のみ説明し、ＰＣＳ側の説明は省略する。

セルラー側の回路構成について説明すると、送信信号処理回路１７よりセルラー端子を介して入力された送信信号を通す前記高周波フィルタ９と、送信信号を増幅する電力増幅用半導体素子２４と、電力増幅用半導体素子２４の出力側インピーダンスマッチングをとる整合回路２６と、整合回路２６に接続されている結合回路５とが設けられている。前記電力増幅用半導体素子２４と整合回路２６とによって、電力増幅器７を構成している。

以下に、各回路の詳細について説明する。
高周波フィルタＢＰＦ９，１０は電力増幅用半導体素子２４，２５の前段に配置されており、ＲＦＩＣと電力増幅用半導体素子２４との間の直流分をカットするキャパシタＣＧ９が存在している。
電力増幅用半導体素子２４は、初段、中段、後段の３段の電力増幅用半導体素子より構成され、それぞれに対して電圧供給用バイアス線路ＬＧ７，ＬＧ８，ＬＧ９を介して電圧が供給され、この電圧をエネルギー源として、セルラー端子に入力された入力信号の増幅が行われる。電圧供給用バイアス線路ＬＧ７，ＬＧ８，ＬＧ９を高周波に対して４分の１波長のスタブとして機能させることで、高周波信号が直流電圧源に流れ込まないようにしている。

整合回路２６は、分布定数線路ＬＧ６、キャパシタＣＧ６，７から構成される。これにより低域通過フィルタを構成している。この低域通過フィルタは、電力増幅用半導体素子２４の出力インピーダンス（０．５〜２Ω程度）と結合回路５の入力インピーダンス（３０〜５０Ω程度）とのインピーダンス整合を行うとともに、電力増幅用半導体素子２４から発生する不要信号を低減するという機能を有する。

キャパシタＣＧ５は電力増幅用半導体素子２４の入力側にＤＣ成分が流れ込むことを防ぐ機能をもつ。
結合回路５は分布定数線路ＬＧ４及びキャパシタＣＧ１３からなる低域通過フィルタを構成している。この低域通過フィルタにより、前記電力増幅用半導体素子２４から発生する不要信号を低減することができる。なお、結合回路５は、低域通過フィルタの機能を必ずしも持たせる必要はなく、キャパシタＣＧ１３を設けずセルラー帯域の周波数を通過させるための分布定数線路ＬＧ４だけで構成しても良い。

また、結合線路ＬＧ５を分布定数線路ＬＧ４に近接させて、容量結合、及び磁気結合を形成しており、これにより電力増幅用半導体素子２４から発生する出力の一部をモニタ信号として、検波用回路１１に出力している。結合線路ＬＧ５の送信用フィルタ４ａ側には、終端抵抗ＲＧ２が接続されている。
検波用回路１１は、入力されたモニタ信号に応じて、制御信号を生成し、べースバンドＩＣ１９の自動電力制御回路に供給する。

前記電力増幅用半導体素子の構造は、限定されないが、好ましくは、小型化、高効率化を図るためにＧａＡｓＨＢＴ（ガリウム砒素ヘテロジャンクションバイポーラトランジスタ）構造、又はＰ−ＨＥＭＴ構造のトランジスタ、具体的にはＧａＡｓトランジスタ、シリコン若しくはゲルマニウムトランジスタを含む半導体素子で形成されたものである。
高周波モジュール２２は、同一寸法形状の複数の誘電体層が積層された多層基板構造を有している。

誘電体層は、ガラスエポキシ樹脂などの有機系誘電体基板に対して、銅箔などの導体によって配線導体層が形成されたもの、または、セラミック材料などの無機系誘電体基板に種々の配線導体層を誘電体基板と同時に焼成して形成されたものが用いられる。
前記セラミック材料としては、（１）Ａｌ₂Ｏ₃、ＡｌＮ、Ｓｉ₃Ｎ₄、ＳｉＣを主成分とする焼成温度が１１００℃以上のセラミック材料、（２）金属酸化物による混合物からなる１１００℃以下、特に１０５０℃以下で焼成される低温焼成セラミック材料、（３）ガラス粉末、あるいはガラス粉末とセラミックフィラー粉末との混合物からなる１１００℃以下、特に１０５０℃以下で焼成される低温焼成セラミック材料の群から選ばれる少なくとも１種が選択される。

前記（２）の混合物としては、ＢａＯ−ＴｉＯ₂系、Ｃａ−ＴｉＯ₂系、ＭｇＯ−ＴｉＯ₂系等のセラミック材料が用いられ、これらのセラミック材料に、ＳｉＯ２、Ｂｉ₂Ｏ₃、ＣｕＯ、Ｌｉ₂Ｏ、Ｂ₂Ｏ₃等の助剤を適宜添加したものが用いられる。（３）のガラス組成物としては、少なくともＳｉＯ₂を含み、Ａｌ₂Ｏ₃、Ｂ₂Ｏ₃、ＺｎＯ、ＰｂＯ、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも１種以上を含有したものであって、具体的には、ＳｉＯ₂−Ｂ₂Ｏ₃−ＲＯ系、ＳｉＯ₂−ＢａＯ−Ａｌ₂Ｏ₃−ＲＯ系、ＳｉＯ₂−Ｂ₂Ｏ₃−Ａｌ₂Ｏ₃−ＲＯ系、ＳｉＯ₂−Ａｌ₂Ｏ₃−ＲＯ系、さらにはこれらの系にＺｎＯ、ＰｂＯ、Ｐｂ、ＺｒＯ₂、ＴｉＯ₂等を配合した組成物が挙げられる。また、ガラスとしては、焼成処理することによっても非晶質ガラスであるもの、また焼成処理によって、アルカリ金属シリケート、クォーツ、クリストバライト、コージェライト、ムライト、エンスタタイト、アノーサイト、セルジアン、スピネル、ガーナイト、ディオプサイド、イルメナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも１種を析出する結晶化ガラスなどが用いられる。

また、前記（３）におけるセラミックフィラーとしては、Ａｌ₂Ｏ₃、ＳｉＯ₂（クォーツ、クリストバライト）、フォルステライト、コージェライト、ムライト、ＺｒＯ₂、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシア、ＡｌＮ、Ｓｉ₃Ｎ₄、ＳｉＣ、ＭｇＴｉＯ₃、ＣａＴｉＯ₃などのチタン酸塩の群から選ばれる少なくとも１種が挙げられ、ガラス２０〜８０質量％、フィラー２０〜８０質量％の割合で混合されることが望ましい。

一方、配線導体層は、誘電体基板と同時焼成して形成するために、誘電体基板を形成するセラミック材料の焼成温度に応じて種々組み合わせられ、例えば、セラミック材料が前記（１）の場合、タングステン、モリブデン、マンガン、銅の群から選ばれる少なくとも１種を主成分とする導体材料が好適に用いられる。また、低抵抗化のために、銅などとの混合物としてもよい。セラミック材料が前記（２）（３）の低温焼成セラミック材料を用いる場合、銅、銀、金、アルミニウムの群から選ばれる少なくとも１種を主成分とする低抵抗導体材料が用いられる。

誘電体基板は、誘電率を高くすることで、小さな面積でも充分な静電容量を得ることができるため、ストリップライン長を短縮して、全体構造の小型化に供することができる。また、配線や線路などを低損失の低抵抗導体によって形成できることから、前記（１）（２）の低温焼成セラミック材料によって形成することが望ましい。
この多層基板の具体的な製造方法を説明する。アルミナ、ムライト、フォルステライト、窒化アルミニウム、窒化珪素、ガラスなどをベースとして、公知の焼結助剤や高誘電率化に寄与するチタン酸塩などの化合物をこれに添加混合してセラミックグリーンシートを作成する。

セラミックグリーンシートの表面に導体層を形成する。導体層の形成方法は、前記金属を含有する導体ペーストをセラミックグリーンシートの表面に塗布したり、金属箔を貼付したりする。
上述した各回路を構成する導体パターンをそれぞれ形成した後、導体パターンが形成されたセラミックグリーンシートを積層し、所要の圧力と温度の下で熱圧着し、焼成する。この場合、各誘電体層には、複数の層にわたって形成された回路を厚み方向に接続するために、貫通孔に導体ペーストが充填してなるビアホール導体が適宣形成される。

そして、セラミックグリーンシートを、これらの導体層と同時焼結する。
なお、本発明の高周波モジュールにおいて、多層基板を構成する誘電体層の比誘電率は、１０以上、特に１５〜２５であることが望ましい。このように誘電体層を高誘電率化することで、各回路を構成する分布定数線路の長さを短縮するとともに、キャパシタ素子の対向面積を減少することができ、高周波モジュールの小型化を実現することが可能となる。

図３（ａ）に、セラミック多層基板に実装された本発明の高周波モジュール２２の要部平面図を示し、図３（ｂ）に高周波モジュールを構成するセラミック多層基板の断面模式図を示す。
多層基板２３の表層５２には、各種の導体パターン、各種チップ部品のほか、高周波フィルタＢＰＦ９，１０、送信用フィルタ３ａ，４ａ、並びに電力増幅器７，８の一部を構成する出力整合回路２６，２７及び電力増幅用半導体素子２４，２５などが搭載され、これらは半田などで誘電体層上の導体パターンに接合されている。これらの他、ＧＰＳ用のフィルタ１２、検波用回路１１、受信用フィルタ３ｂ，４ｂなども搭載されているが、図示していない。

電力増幅用半導体素子２４，２５は、多層基板２３上の導体パターンとワイヤーボンディングで接続されている。電力増幅用半導体素子２４，２５の周囲には、同じく電力増幅器７，８の一部を構成する出力整合回路２６，２７がチップ部品や導体パターンで形成されている。
多層基板２３の内部には、方向性結合器５，６を構成する分布定数線路、結合線路、分布型キャパシタ、抵抗などの導体パターンが、誘電体層中にそれぞれ形成されている。なお、方向性結合器５，６以外に、インピーダンス調整回路３ｃ，４ｃ、分波回路２などを構成する受動素子も誘電体層中に形成されているが、図示していない。

そして、各誘電体層には複数の層にわたって、回路を縦に接続するため必要なビア導体ホール導体が形成されている。例えば、図３（ｂ）における５０は、電力増幅用半導体素子２４，２５で発生する熱をグランド層４０に逃がすため設けられた、誘電体層を上下に貫通するサーマルビア導体である。４０は最下層に設けられたグランド導体層である。
特に本発明では、方向性結合器５，６と、デュプレクサを構成する送受信用フィルタ３ａ，４ａ，３ｂ，４ｂと、出力整合回路２６，２７との位置関係を規定にしているので、図３には、これらの３つの素子の位置のみを図示している。

すなわち、図３に示すように、電力増幅器７，８における出力整合回路２６，２７を構成する分布定数線路の一部と、デュプレクサを構成する送信用フィルタ３ａ，４ａが配置されている表層５２の下の層に方向性結合器５，６を構成する分布定数線路を形成している。
特に図３では、電力増幅器７，８における出力整合回路２６・２７、デュプレクサを構成している送信用フィルタ３a・４aに対して、方向性結合器５，６を構成する分布定数線路を、その出力整合回路２６・２７と送信用フィルタ３a・４a両方にまたがるように、下の層に配置している。

このように電力増幅器７，８における出力整合回路２６・２７、方向性結合器５・６、デュプレクサのエレメント３a・４aを配置することにより、高周波モジュール全体としての高密度実装が可能になり、全体の小型化を図ることが可能となる。
図４は、前記送信用フィルタ３ａ，４ａや高周波フィルタＢＰＦ９，１０の多層基板２３への実装例を示す図である。送信用フィルタ３ａ，４ａや高周波フィルタＢＰＦ９，１０は、図４に示すように、ＳＡＷエレメント４１で構成され、多層基板２３に直接フリップチップ実装される。ＳＡＷエレメント４１の裏面にはフィルタ電極４２、入力と出力のパターン電極４３及び気密封止するための電極４４が形成される。一方多層基板２３には、ＳＡＷエレメント４１と対向して、入出力のパッド４５と、気密封止するための電極４６が形成されている。多層基板２３のこれらのパターンに半田のバンプを形成しＳＡＷエレメント４１を熱で圧着して封止することで従来のパッケージ品と同等の信頼性特性が得られる。前記半田バンプは、多層基板２３に半田を印刷し、必要チップ部品を実装し、リフローして形成することが出来る。この場合、多層基板２３の電極には、半田濡れ性の点から、たとえばＮｉ下地の金メッキを施しておくとよい。その後ＳＡＷエレメント４１を熱圧着する。電力増幅用半導体素子２４・２５を実装しワイヤーボンドで接続し、全体をエポキシ樹脂等で封止し、高周波モジュールができあがる。

また、電力増幅用半導体素子２４，２５をワイヤーボンディングでなく、ＳＡＷエレメント４１と同様にフリップチップ実装することもできる。
なお、電力増幅用半導体素子２４，２５、出力整合回路２６，２７、高周波フィルタＢＰＦ９，１０、送受信用フィルタ３ａ，４ａ，３ｂ，４ｂなどを構成する複数のチップを、多層基板２３に縦に配置することにより、さらなる小型化を図ることもできる。例えば、多層基板の表面に凹部を設けこの凹部に搭載したり、多層基板の裏面に搭載するようにしてもよい。

図５（ａ）（ｂ）は、このような本発明の搭載例を示している。図５（ａ）では多層基板２３の表面に凹部５１を設け、受信用フィルタ３ｂ，４ｂを格納し、その上にさらに送信用フィルタ３ａ，４ａを上述のフリップチップで実装している。これにより、高周波モジュールの面積を大幅に削減することが出来る。特にデュプレクサ用の送受信用フィルタは送信側のエレメントが耐電力構造のため受信側のエレメントより大型になり、このように実装配置することで高周波モジュールの面積を小型化することができる。

図５（ｂ）は、多層基板２３の裏面側に凹部５１を設け、受信用フィルタ３ｂ，４ｂを格納し高周波モジュールを小型化した構造を示す。
このように、多層基板２３の表面または裏面に凹部５１を形成し、ＳＡＷエレメントの約半数を格納することで、高周波モジュールの小型化が実現できる。
図６（ａ），（ｂ）は、電力増幅器７，８における出力整合回路２６，２７を構成する分布定数線路の一部が配置されている表層５２の下の層に、方向性結合器５，６を構成する分布定数線路を配置した例を示す平面図及び断面図である。

この構成では、出力整合回路２６・２７に対して、方向性結合器を構成する分布定数線路５・６をその下方に配置している。
図７（ａ），（ｂ）は、デュプレクサを構成する送信用フィルタ３ａ，４ａが配置されている表層５２の下層に、方向性結合器を構成する分布定数線路が配置されている例を示す平面図及び断面図である。

この構成では、デュプレクサを構成するフィルタ素子３a，４aに対して、方向性結合器を構成する分布定数線路５，６は、その下層に配置されている。
図８（ａ），（ｂ）は、出力整合回路２６，２７を構成する分布定数線路の一部を多層基板に内装し、その分布定数線路の一部が配置されている層の上方に、方向性結合器５，６を構成する分布定数線路を配置した例を示す平面図及び断面図である。

この構成では、出力整合回路２６，２７に対して、方向性結合器を構成する分布定数線路５，６はその上層に配置される。
このように電力増幅器における出力整合回路２６・２７、方向性結合器５・６、及びデュプレクサの送信用フィルタ３ａ，４ａを配置することにより、高周波モジュール全体としての高密度実装が可能になり、全体の小型化を図ることが可能となる。

以上で、本発明の実施の形態を説明したが、本発明の実施は、前記の各形態に限定されるものではない。例えば、図２、３では、多層基板２３に出力整合回路２６，２７、方向性結合器５，６、及び送信用フィルタ３ａ，４ａを実装している例で説明したが、２つ以上のバンドを扱う高周波モジュールの場合、分波回路２の少なくとも一部のフィルタ素子を内装することもできる。これにより、マルチバンドの高周波モジュール全体として小型化が実現可能となる。その他、本発明の範囲内で種々の変更を施すことが可能である。

本発明の高周波モジュールを含むデュアルバンド方式の高周波信号処理部のブロック構成図である。 図２は、高周波モジュールに含まれる電力増幅器７，８及び方向性結合器５，６の回路図である。 （ａ）は、多層基板に実装した高周波モジュールを示す平面図である。（ｂ）は出力整合回路と、送受信用フィルタと、方向性結合器との位置関係を示す多層基板の断面図である。 送信用フィルタ３ａ，４ａや高周波フィルタＢＰＦ９，１０の多層基板２３への実装例を示す図である。 各フィルタなどを構成する複数のチップを、多層基板２３の内部に縦に配置した実装例を示す図である。 （ａ）は、多層基板に実装した高周波モジュールを示す平面図である。（ｂ）は出力整合回路と、送受信用フィルタと、方向性結合器との、他の位置関係を示す多層基板の断面図である。 （ａ）は、多層基板に実装した高周波モジュールを示す平面図である。（ｂ）は出力整合回路と、送受信用フィルタと、方向性結合器との、さらに他の位置関係を示す多層基板の断面図である。 （ａ）は、多層基板に実装した高周波モジュールを示す平面図である。（ｂ）は出力整合回路と、送受信用フィルタと、方向性結合器との、さらに他の位置関係を示す多層基板の断面図である。

符号の説明

１ アンテナ
２ 分波回路
３ａ，３ａ 送信用フィルタ
４ａ，４ｂ 受信用フィルタ
５、６ 方向性結合器（カプラ）
７、８ 電力増幅器
９、１０ 高周波フィルタ
１１ 検波回路
１２ 受信用フィルタ
１３、１４ 低雑音増幅器ＬＮＡ
１５、１６ 受信用フィルタ
１７ 送信信号処理回路ＲＦＩＣ
１８ 受信信号処理回路ＲＦＩＣ
１９ ベースバンドＩＣ
２２ 高周波モジュール
２３ 多層基板
２４、２５ 電力増幅用半導体素子
２６、２７ 出力整合回路

Claims (12)

1. アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替えるデュプレクサと、所定の送信通過帯域の送信信号を増幅する電力増幅器と、電力増幅器の出力電力を検出するための方向性結合器を多層基板に搭載してなる高周波モジュールであって、
   前記電力増幅器は、電力増幅用半導体素子と出力整合回路とで構成され、
   前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子は、多層基板の上面又は下面に実装され、
   前記方向性結合器を構成する分布定数線路は、平面視して、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子のいずれか一方又は両方と重なる位置において、前記多層基板内部の誘電体層に内装されていることを特徴とする高周波モジュール。
2. アンテナ端子に直接又は分波回路を通して接続され、送信系と受信系とを切り替えるデュプレクサと、所定の送信通過帯域の送信信号を増幅する電力増幅器と、電力増幅器の出力電力を検出するための方向性結合器を多層基板に搭載してなる高周波モジュールであって、
   前記電力増幅器は、電力増幅用半導体素子と出力整合回路とで構成され、
   前記デュプレクサを構成するフィルタ素子は、多層基板の上面又は下面に実装され、
   前記出力整合回路を構成する分布定数線路の一部は、前記多層基板内部の誘電体層に内装され、
   前記方向性結合器を構成する分布定数線路は、平面視して、前記出力整合回路を構成する分布定数線路の一部及び前記デュプレクサを構成するフィルタ素子のいずれか一方又は両方と重なる位置において、前記多層基板内部の誘電体層に内装されていることを特徴とする高周波モジュール。
3. 前記出力整合回路は、多層基板の表面又は内部に形成されたストリップライン、インダクタ、キャパシタ及び／又は抵抗を含む請求項１又は請求項２記載の高周波モジュール。
4. 前記デュプレクサを構成するフィルタ素子が、ＳＡＷ高周波フィルタである請求項１又は請求項２記載の高周波モジュール。
5. 前記デュプレクサを構成するフィルタ素子が、多層基板の表面又は裏面にフリップチップ実装されている請求項１から請求項４のいずれかに記載の高周波モジュール。
6. 前記多層基板表面又は裏面に、凹部を形成し、当該凹部内に前記デュプレクサを構成するフィルタ素子のベアチップをフリップチップ実装している請求項１から請求項４のいずれかに記載の高周波モジュール。
7. 前記電力増幅器の入力段に、通過帯域内の送信信号を通過させる高周波フィルタが備えられている請求項１から請求項６のいずれかに記載の高周波モジュール。
8. 前記高周波フィルタ素子が、ＳＡＷ高周波フィルタである請求項７記載の高周波モジュール。
9. 前記高周波フィルタの一部を構成する受動素子が、前記多層基板内部の誘電体層に内装されている請求項７又は請求項８記載の高周波モジュール。
10. 前記分波回路を構成するフィルタが、前記多層基板内部の誘電体層に内装されている請求項１から請求項９のいずれかに記載の高周波モジュール。
11. 前記多層基板が、セラミック誘電体層を含む多層セラミック基板である請求項１から請求項１０のいずれかに記載の高周波モジュール。
12. 前記請求項１から請求項１１のいずれかに記載の高周波モジュールを搭載する通信機器。
    

Images