WO2013035819A1 - 電子部品モジュール及び該電子部品モジュールの製造方法 - Google Patents

電子部品モジュール及び該電子部品モジュールの製造方法 Download PDF

Info

Publication number
WO2013035819A1
WO2013035819A1 PCT/JP2012/072846 JP2012072846W WO2013035819A1 WO 2013035819 A1 WO2013035819 A1 WO 2013035819A1 JP 2012072846 W JP2012072846 W JP 2012072846W WO 2013035819 A1 WO2013035819 A1 WO 2013035819A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
component module
conductor film
substrate
circuit board
Prior art date
Application number
PCT/JP2012/072846
Other languages
English (en)
French (fr)
Inventor
和茂 佐藤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2013035819A1 publication Critical patent/WO2013035819A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　低背化した場合であっても、基板に実装した電子部品を外部の電磁波から確実にシールドすることができる電子部品モジュール及び該電子部品モジュールの製造方法を提供する。　一又は複数の電子部品１２を回路基板１１に実装してある電子部品モジュール１である。電子部品１２を被覆してある導体膜１５と、導体膜１５と接触しないように設けてある外部接続端子２０とを備える。導体膜１５は、電子部品１２の天面及び側面に接しており、回路基板１１の内部に設けてある接地電極１６に接続してある。

Description

電子部品モジュール及び該電子部品モジュールの製造方法
　本発明は、絶縁樹脂等により封止することなく、基板に実装した一又は複数の電子部品に接するように導電膜を形成することにより、一又は複数の電子部品をシールドすることができる電子部品モジュール及び該電子部品モジュールの製造方法に関する。
　昨今の携帯機器の普及に伴い、携帯機器の軽薄短小化への要求は著しく、携帯機器の設計の自由度を高めるべく、それに用いる電子部品モジュールについても低背化の要求が高まっている。電子部品モジュールを低背化した場合には、周波数ノイズが漏れやすい等の問題が生じている。例えば特許文献１では、配線基板上にＰＬＬ回路構成部品をＰＬＬ－ＩＣベアチップとしてフリップチップ実装した、周波数ノイズ漏れが少ないＰＬＬモジュールが開示されている。
　半導体チップ（ＰＬＬ－ＩＣベアチップ）をフリップチップ実装する場合、ワイヤー接続とは異なり、半導体チップ及び半田バンプに加わる応力に偏りが生じる。そこで、特許文献２では、半田バンプの周囲にアンダーフィル樹脂を充填することで、半導体チップ及び半田バンプに加わる応力を均等に分散するよう補強してある半導体装置が開示されている。
特開２０００－１３４０９５号公報 特開２０００－２３６０４２号公報
　しかし、特許文献１に開示されているＰＬＬモジュール、あるいは引用文献２に開示されている半導体装置で実装されている半導体チップは、他の電子部品とともに高密度に実装された場合には、発信器等の電子部品から電磁波の影響を受け、モジュール特性が変動するおそれがあるという問題があった。特に、高周波用のＰＬＬモジュール、半導体チップである場合、外部の電磁波の影響を強く受け、モジュール特性が変動して誤作動する等、問題は大きくなる。
　本発明は斯かる事情に鑑みてなされたものであり、低背化した場合であっても、基板に実装した電子部品を外部の電磁波から確実にシールドすることができる電子部品モジュール及び該電子部品モジュールの製造方法を提供することを目的とする。
　上記目的を達成するために本発明に係る電子部品モジュールは、一又は複数の電子部品を基板に実装してある電子部品モジュールにおいて、前記電子部品を被覆してある導体膜と、該導体膜と接触しないように設けてある外部接続端子とを備え、前記導体膜は、前記電子部品の天面及び側面に接していることを特徴とする。
　上記構成では、一又は複数の電子部品を被覆してある導体膜と、該導体膜と接触しないように設けてある外部接続端子とを備える。導体膜は、電子部品の天面及び側面に接しており、電子部品を絶縁樹脂等で封止することがないので、電子部品モジュールの高さを低く維持しつつ、導体膜のシールド効果により基板に実装した電子部品を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュールを提供することが可能となる。
　また、本発明に係る電子部品モジュールは、前記導体膜は、前記基板の内部に設けてある接地電極に電気的に接続してあることが好ましい。
　上記構成では、導体膜は、基板の内部に設けてある接地電極に電気的に接続してあるので、基板に実装した電子部品を外部の電磁波から確実にシールドすることができる。
　また、本発明に係る電子部品モジュールは、前記導体膜は、前記基板の側面にて前記接地電極に電気的に接続してあることが好ましい。
　上記構成では、導体膜は、基板の側面にて接地電極に電気的に接続してあるので、基板に実装した電子部品を外部の電磁波から確実にシールドすることができるとともに、ハーフカット工程を経て導体膜を接地電極に接続することが可能となる。
　また、本発明に係る電子部品モジュールは、前記導体膜は、前記基板の側面全体を覆うように形成してあることが好ましい。
　上記構成では、導体膜は、基板の側面全体を覆うように形成してあるので、より確実に基板に実装した電子部品を外部の電磁波からシールドすることができる。
　また、本発明に係る電子部品モジュールは、前記導体膜は、前記基板の前記電子部品を実装してある面にて前記接地電極に電気的に接続してあることが好ましい。
　上記構成では、導体膜は、基板の電子部品を実装してある面にて接地電極に電気的に接続してあるので、基板に実装してある電子部品を外部の電磁波から確実にシールドすることができるとともに、ハーフカット工程を経ることなく導体膜を接地電極に電気的に接続することが可能となる。
　また、本発明に係る電子部品モジュールは、前記導体膜は、一部の前記電子部品の天面及び側面に接していることが好ましい。
　上記構成では、導体膜は、一部の電子部品の天面及び側面に接しているので、電子部品モジュールの高さを低く維持しつつ、シールドする必要のある電子部品についてのみ被覆することができ、シールドする必要のある電子部品を外部の電磁波からシールドすることが可能となる。
　また、本発明に係る電子部品モジュールは、複数の前記電子部品を一の前記導体膜で被覆してあることが好ましい。
　上記構成では、複数の電子部品を一の導体膜で被覆してあるので、１度に複数の電子部品を被覆することができ、基板に実装した複数の電子部品を外部の電磁波からシールドすることが可能となる。
　また、本発明に係る電子部品モジュールは、前記電子部品ごとに一の前記導体膜で被覆してあることが好ましい。
　上記構成では、電子部品ごとに一の導体膜で被覆してあるので、基板に実装された電子部品が互いに干渉し合うことを未然に防止することが可能となる。
　また、本発明に係る電子部品モジュールは、前記電子部品の少なくとも１つは半導体素子であり、前記導体膜は前記半導体素子の天面及び側面に接していることが好ましい。
　上記構成では、電子部品の少なくとも１つは半導体素子であり、導体膜は、半導体素子の天面及び側面に接しているので、比較的外部の電磁波の影響を受けやすい半導体素子を確実にシールドすることができ、電子部品モジュールの特性を安定させることが可能となる。
　また、本発明に係る電子部品モジュールは、前記基板と前記電子部品との間にアンダーフィル樹脂が充填されていないことが好ましい。
　上記構成では、基板と電子部品との間にアンダーフィル樹脂が充填されていないので、アンダーフィル樹脂の充填不良により、半田フラッシュが生じる可能性がない。
　次に、上記目的を達成するために本発明に係る電子部品モジュールの製造方法は、一又は複数の電子部品を基板に実装してある電子部品モジュールの製造方法において、集合基板に一又は複数の前記電子部品を実装し、前記電子部品モジュールを切り出す境界部分にて、前記集合基板の前記電子部品を実装した面に、前記集合基板の内部に設けてある接地電極が露出する深さまで溝状の切り込み部を形成し、前記電子部品の天面及び側面、前記切り込み部の側面及び底面に接するように導体膜を形成し、該導体膜を形成した後、前記電子部品モジュールを切り出すことを特徴とする。
　上記構成では、集合基板に一又は複数の電子部品を実装し、電子部品モジュールを切り出す境界部分にて、集合基板の電子部品を実装した面に、集合基板の内部に設けてある接地電極が露出する深さまで溝状の切り込み部を形成する。電子部品の天面及び側面、切り込み部の側面及び底面に接するように導体膜を形成し、該導体膜を形成した後、電子部品モジュールを切り出す。電子部品を絶縁樹脂等で封止することがないので、電子部品モジュールの高さを低く維持しつつ、導体膜のシールド効果により基板に実装した電子部品を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュールを提供することが可能となる。
　次に、上記目的を達成するために本発明に係る電子部品モジュールの製造方法は、一又は複数の電子部品を基板に実装してある電子部品モジュールの製造方法において、集合基板に一又は複数の前記電子部品を実装し、前記電子部品の天面及び側面に接するように導体膜を形成して、前記集合基板の内部に設けてある接地電極を前記電子部品を実装してある面にて前記導体膜と接触させた後、前記電子部品モジュールを切り出すことを特徴とする。
　上記構成では、集合基板に一又は複数の電子部品を実装し、電子部品の天面及び側面に接するように導体膜を形成する。集合基板の内部に設けてある接地電極を電子部品を実装してある面にて導体膜と接触させた後、電子部品モジュールを切り出す。電子部品を絶縁樹脂で封止することがないので、電子部品モジュールの高さを低く維持しつつ、導体膜のシールド効果により基板に実装した電子部品を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュールを提供することが可能となる。
　上記構成によれば、導体膜は、電子部品の天面及び側面に接しており、電子部品を絶縁樹脂等で封止することがないので、電子部品モジュールの高さを低く維持しつつ、導体膜のシールド効果により基板に実装した電子部品を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュールを提供することが可能となる。
本発明の実施の形態１に係る電子部品モジュールの構成を示す模式図である。 本発明の実施の形態１に係る電子部品モジュールの製造方法を説明するための模式図である。 本発明の実施の形態２に係る電子部品モジュールの構成を示す模式図である。 本発明の実施の形態２に係る電子部品モジュールの製造方法を説明するための模式図である。 本発明の実施の形態２に係る電子部品モジュールの他の構成を示す模式図である。 本発明の実施の形態３に係る電子部品モジュールの構成を示す模式図である。 本発明の実施の形態３に係る電子部品モジュールの製造方法を説明するための模式図である。 本発明の実施の形態４に係る電子部品モジュールの構成を示す模式図である。 本発明の実施の形態４に係る電子部品モジュールの構成を示す模式図及び斜視図である。 本発明の実施の形態５に係る電子部品モジュールの、回路基板上にシールドする必要のある電子部品とシールドする必要のない電子部品とが混在する場合の構成を示す斜視図である。 本発明の実施の形態６に係る電子部品モジュールの構成を示す模式図である。
　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１に係る電子部品モジュールの構成を示す模式図である。本発明の実施の形態１に係る電子部品モジュール１は、一例として１０．０ｍｍ×１０．０ｍｍ×１．２ｍｍの直方体形状をしており、セラミック、ガラス、エポキシ樹脂等からなる回路基板（基板）１１と、回路基板１１の上面に実装されているＩＣ等の半導体素子、コンデンサ、抵抗、コイル、フィルタ等の電子部品１２とを備えている。なお、電子部品１２は１個に限定されるものではなく、電子部品モジュール１の機能に応じて複数個実装しても良い。
　回路基板１１は、例えば上面が長方形である厚さ約０．５ｍｍの樹脂基板である。回路基板１１の上面には、電子部品１２との接合パッド（電極パッド）を兼ねた配線パターン（図示せず）を備え、回路基板１１の内部には、回路基板１１の側面から露出している接地電極１６が設けられている。回路基板１１の配線パターンと半導体素子、コンデンサ、抵抗、ＳＡＷフィルタ等の各電子部品１２の端子とは、電子部品１２の端子ごとに形成されている複数の半田バンプ１３を溶融することにより接続されている。電子部品１２の天面及び側面はシールド層（導体膜）１５が覆うため、電子部品１２の端子は、電子部品１２の底面側に配置されている。
　また、回路基板１１と電子部品１２との間にアンダーフィル樹脂１４が充填されている。これにより、電子部品１２の実装時に半田バンプ１３に加わる応力が分散される。アンダーフィル樹脂１４としては、熱硬化性樹脂であるエポキシ樹脂等が多く用いられる。
　本実施の形態１では、電子部品１２の天面及び側面を覆うようにシールド層（導体膜）１５が形成されている。すなわち、絶縁樹脂で形成された封止樹脂層を介することなく、電子部品１２の天面及び側面に接するようにシールド層１５が形成されている。また、シールド層１５は、回路基板１１の側面の一部に、接地電極１６に接するよう形成してあり、回路基板１１の側面から露出している接地電極１６と、回路基板１１の側面にて電気的に接続されている。本実施の形態１においては、接地電極１６は一層のみで形成されているが、複数層で形成されていても良い。
　また、外部の実装基板等と接続するための外部接続端子２０は、シールド層１５と接触することがないよう、回路基板１１のシールド層１５が形成されている側と反対側の面に設けられている。
　図２は、本発明の実施の形態１に係る電子部品モジュールの製造方法を説明するための模式図である。図２（ａ）は、集合基板１０の上面に電子部品１２を実装した状態を、図２（ｂ）は、切り込み部１７を形成した状態を、図２（ｃ）は、導電性樹脂１８を塗布した状態を、図２（ｄ）は、電子部品モジュール１に個片化した状態を、それぞれ示している。
　まず、図２（ａ）に示すように、複数の電子部品１２を集合基板１０の上面に実装する。電子部品１２の端子と集合基板１０の配線パターン（図示せず）とを、半田バンプ１３を溶融することにより接続する。そして、アンダーフィル樹脂１４を、集合基板１０と電子部品１２との間に充填する。
　次に、図２（ｂ）に示すように、電子部品モジュール１を切り出す境界部分にて、電子部品１２を実装した集合基板１０の上面に、集合基板１０の内部に設けてある接地電極１６が露出する深さまで溝状の切り込み部１７を、ブレード等を用いて形成する。切り込み部１７は、例えば幅０．５ｍｍ程度、深さ０．３ｍｍ程度である。接地電極１６が露出する深さまで切り込み部１７を形成することにより、集合基板１０についてはハーフカットされた状態となり、接地電極１６を切り込み部１７の側面から確実に露出させることができ、後の工程にて導電性樹脂１８と電気的に接続することができる。
　そして、図２（ｃ）に示すように、電子部品１２の天面及び側面、切り込み部１７の側面及び底面を覆うように導電性樹脂１８を塗布する。導電性樹脂１８に含まれる導電性成分（フィラー）は、例えばＡｇ、Ｃｕ、Ｎｉ等であり、導電性成分を含有する合成樹脂（バインダー）は、例えばエポキシ系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂等、熱軟化性を有する樹脂である。導電性樹脂１８はペースト状であり、電子部品１２の天面に引き伸ばすように塗布する。導電性樹脂１８を塗布する方法としては、例えばスピンコート法を用いれば良い。ペースト状の導電性樹脂１８は、塗布時には粘度が比較的高めであり、切り込み部１７の開口部を覆うように塗布することにより切り込み部１７に入り込み、切り込み部１７の側面及び底面が導電性樹脂１８で覆われる。
　導電性樹脂１８を塗布する場合、集合基板１０の側面まで覆うように塗布することが好ましい。導電性樹脂１８を、集合基板１０の側面まで覆うように塗布することで、集合基板１０の周縁部から切り出される電子部品モジュール１についても、回路基板１１の側面から露出している接地電極１６と導電性樹脂１８とを電気的に接続することができるからである。
　その後、集合基板１０をオーブン等で加熱し、導電性樹脂１８を硬化させる。導電性樹脂１８が硬化することにより、例えば膜厚５～３０μｍのシールド層（導体膜）１５が形成される。なお、シールド層（導体膜）１５は、上述したスピンコート法だけでなく、印刷、蒸着、スパッタ等の方法により形成することができる。また、金属箔、導電性フィルム等を張り付けることにより形成しても良い。
　そして、図２（ｄ）に示すように、集合基板１０を電子部品モジュール１を切り出す境界部分にてブレーカ等を用いて分断することにより、集合基板１０は、電子部品モジュール１に個片化される。なお、電子部品１２を実装した集合基板１０の上面だけでなく、反対側の面にも集合基板１０の途中であって切り込み部１７に到達しない深さのブレイク用切り込み部を形成しておいても良い。
　また、外部の実装基板等と接続するための外部接続端子２０は、シールド層１５と接触することがないよう、回路基板１１のシールド層１５が形成されている側と反対側の面に設けられている。
　以上のように本実施の形態１によれば、電子部品モジュール１は、電子部品１２が被覆されているシールド層（導体膜）１５と、シールド層１５と接触しないよう設けられている外部接続端子２０とを備え、シールド層１５が電子部品１２の天面及び側面に接している。電子部品１２を絶縁樹脂等で封止することがないので、電子部品モジュール１の高さを低く維持しつつ、シールド層１５のシールド効果により回路基板１１に実装した電子部品１２を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュール１を提供することが可能となる。また、シールド層１５が、回路基板１１の側面から露出している接地電極１６と、回路基板１１の側面にて電気的に接続されているので、回路基板１１に実装されている電子部品１２を外部の電磁波から確実にシールドすることができるとともに、ハーフカット工程を経てシールド層１５を接地電極１６に電気的に接続することが可能となる。
　（実施の形態２）
　本発明の実施の形態２に係る電子部品モジュールは、基本的な構成が実施の形態１と同様であることから、同一の符号を付することで詳細な説明は省略する。本実施の形態２は、回路基板１１の側面にて、露出した接地電極１６とシールド層１５とが電気的に接続されているのではなく、回路基板１１の電子部品１２を実装してある面にて、接地電極１６とシールド層１５とが電気的に接続されている点で実施の形態１と相違する。
　図３は、本発明の実施の形態２に係る電子部品モジュール１の構成を示す模式図である。本発明の実施の形態２に係る電子部品モジュール１は、電子部品１２の天面及び側面を覆うようにシールド層（導体膜）１５が形成されている。すなわち、絶縁樹脂で形成された封止樹脂層を介することなく、電子部品１２の天面及び側面に接するようにシールド層１５が形成されている。シールド層１５は、回路基板１１の電子部品１２が実装してある面に接地電極１６が露出する深さまでビアホール導体２１を形成することにより、ビアホール導体２１を介して露出している接地電極１６と、回路基板１１の電子部品１２を実装してある面にて電気的に接続されている。
　図４は、本発明の実施の形態２に係る電子部品モジュール１の製造方法を説明するための模式図である。図４（ａ）は、集合基板１０の上面に電子部品１２を実装した状態を、図４（ｂ）は、導電性樹脂１８を塗布した状態を、図４（ｃ）は、シールド層１５を形成した状態を、それぞれ示している。
　まず、図４（ａ）に示すように、複数の電子部品１２を集合基板１０の上面に実装する。電子部品１２の端子と集合基板１０の配線パターン（図示せず）とを、半田バンプ１３を溶融することにより接続する。そして、アンダーフィル樹脂１４を、集合基板１０と電子部品１２との間に充填する。また、ビアホール２９を、集合基板１０の電子部品１２を実装してある面に設け、接地電極１６を露出させる。
　次に、図４（ｂ）に示すように、電子部品１２の天面及び側面を覆うように導電性樹脂１８を塗布する。導電性樹脂１８に含まれる導電性成分（フィラー）は、例えばＡｇ、Ｃｕ、Ｎｉ等であり、導電性成分を含有する合成樹脂（バインダー）は、例えばエポキシ系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂等、熱軟化性を有する樹脂である。導電性樹脂１８はペースト状であり、電子部品１２の天面に引き伸ばすように塗布する。集合基板１０上に塗布された導電性樹脂１８は、集合基板１０に形成されたビアホール２９に充填され、ビアホール導体２１が形成される。
　その後、集合基板１０をオーブン等で加熱し、導電性樹脂１８を硬化させる。導電性樹脂１８が硬化することにより、図４（ｃ）に示すように、例えば膜厚５～３０μｍのシールド層（導体膜）１５が形成される。
　そして、集合基板１０を電子部品モジュール１を切り出す境界部分にてブレーカ等を用いて分断することにより、集合基板１０は、電子部品モジュール１に個片化される。
　また、外部の実装基板等と接続するための外部接続端子２０は、シールド層１５と接触することがないよう、回路基板１１のシールド層１５が形成されている側と反対側の面に設けられている。
　なお、本実施の形態２では、シールド層１５が形成された集合基板１０をフルカットしているが、実施の形態１と同様、切り込み部１７を形成する等、集合基板１０をハーフカットしてシールド層１５を形成し、その後に分断しても良い。
　また、回路基板１１の電子部品１２を実装してある面に接地電極１６が露出する深さまでビアホール導体２１を形成することにより、ビアホール導体２１を介して、露出している接地電極１６とシールド層１５とを電気的に接続することに限定されるものではない。図５は、本発明の実施の形態２に係る電子部品モジュール１の他の構成を示す模式図である。
　図５に示すように、接地電極１６を回路基板１１の電子部品１２を実装してある面まで引き出し、回路基板１１の電子部品１２を実装してある面に設けてある接地端子２２を介して接地電極１６とシールド層１５とを電気的に接続しても良い。
　以上のように本実施の形態２によれば、電子部品モジュール１は、電子部品１２を被覆してあるシールド層（導体膜）１５と、シールド層１５と接触しないように設けられている外部接続端子２０とを備え、シールド層１５が電子部品１２の天面及び側面に接している。電子部品１２を絶縁樹脂等で封止することがないので、電子部品モジュール１の高さを低く維持しつつ、シールド層１５のシールド効果により回路基板１１に実装した電子部品１２を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュール１を提供することが可能となる。また、シールド層１５が、回路基板１１の電子部品１２を実装してある面にて、ビアホール導体２１、接地端子２２を介して接地電極１６と電気的に接続されているので、回路基板１１に実装されている電子部品１２を外部の電磁波から確実にシールドすることができるとともに、ハーフカット工程を経ることなくシールド層１５を接地電極１６に電気的に接続することが可能となる。
　（実施の形態３）
　本発明の実施の形態３に係る電子部品モジュールは、基本的な構成が実施の形態１及び２と同様であることから、同一の符号を付することで詳細な説明は省略する。本実施の形態３は、回路基板１１の側面全体を覆うようにシールド層１５を形成してある点で実施の形態１及び２と相違する。
　図６は、本発明の実施の形態３に係る電子部品モジュール１の構成を示す模式図である。本発明の実施の形態３に係る電子部品モジュール１は、電子部品１２の天面及び側面を覆うようにシールド層（導体膜）１５が形成されている。すなわち、絶縁樹脂で形成された封止樹脂層を介することなく、電子部品１２の天面及び側面に接するようにシールド層１５が形成されている。また、シールド層１５は、回路基板１１の側面全体を覆うように形成されており、回路基板１１の側面から露出している接地電極１６と、回路基板１１の側面にて電気的に接続されている。
　また、外部の実装基板等と接続するための外部接続端子２０は、シールド層１５と接触することがないよう、回路基板１１のシールド層１５が形成されている側と反対側の面に設けられている。
　図７は、本発明の実施の形態３に係る電子部品モジュール１の製造方法を説明するための模式図である。図７（ａ）は、集合基板１０の上面に電子部品１２を実装した状態を、図７（ｂ）は、集合基板１０の下面にダイサーシート３１を張り付けた状態を、図７（ｃ）は、切り込み部１７を形成した状態を、図７（ｄ）は、導電性樹脂１８を塗布した状態を、図７（ｅ）は、電子部品モジュール１に個片化した状態を、それぞれ示している。
　まず、図７（ａ）に示すように、複数の電子部品１２を集合基板１０の上面に実装する。電子部品１２の端子と集合基板１０の配線パターン（図示せず）とを、半田バンプ１３を溶融することにより接続する。そして、アンダーフィル樹脂１４を、集合基板１０と電子部品１２との間に充填する。
　次に、図７（ｂ）に示すように、集合基板１０の下面にダイサーシート３１を張り付け、図７（ｃ）に示すように、電子部品モジュール１を切り出す境界部分において、電子部品１２を実装した集合基板１０の上面に、集合基板１０をフルカットし、ダイサーシート３１の内部に到達する深さまで溝状の切り込み部１７を、ブレード等を用いて形成する。切り込み部１７は、例えば幅０．３ｍｍ程度である。ダイサーシート３１の内部に到達する深さまで切り込み部１７を形成することにより、集合基板１０についてはフルカットされた状態となり、接地電極１６を切り込み部１７の側面から確実に露出させることができ、後の工程にて導電性樹脂１８と電気的に接続することができる。
　そして、図７（ｄ）に示すように、電子部品１２の天面及び側面、切り込み部１７の側面及び底面を覆うように導電性樹脂１８を塗布する。導電性樹脂１８に含まれる導電性成分（フィラー）は、例えばＡｇ、Ｃｕ、Ｎｉ等であり、導電性成分を含有する合成樹脂（バインダー）は、例えばエポキシ系樹脂、ポリイミド系樹脂、ポリオレフィン系樹脂等、熱軟化性を有する樹脂である。導電性樹脂１８はペースト状であり、電子部品１２の天面に引き伸ばすように塗布する。ペースト状の導電性樹脂１８は、塗布時に粘度が比較的高めであり、切り込み部１７の開口部を覆うように塗布することにより切り込み部１７に入り込み、切り込み部１７の側面及び底面が導電性樹脂１８で覆われる。
　導電性樹脂１８を塗布する場合、集合基板１０の側面全体を覆うように塗布することが好ましい。導電性樹脂１８を、集合基板１０の側面全体を覆うように塗布することで、集合基板１０の周縁部から切り出す電子部品モジュール１についても、回路基板１１の側面から露出している接地電極１６と導電性樹脂１８とを電気的に接続することができるからである。
　その後、集合基板１０をオーブン等で加熱し、導電性樹脂１８を硬化させる。導電性樹脂１８が硬化することにより、例えば膜厚５～３０μｍのシールド層（導体膜）１５が形成される。
　そして、図７（ｅ）に示すように、シールド層１５が形成された集合基板１０をダイサーシート３１から剥離させることにより、集合基板１０は、電子部品モジュール１に個片化される。
　以上のように本実施の形態３によれば、電子部品モジュール１は、電子部品１２を被覆してあるシールド層（導体膜）１５と、シールド層１５と接触しないように設けられている外部接続端子２０とを備え、シールド層１５が電子部品１２の天面及び側面に接し、回路基板１１の側面全体を覆うように形成されている。電子部品１２を絶縁樹脂等で封止することがないので、電子部品モジュール１の高さを低く維持しつつ、シールド層１５のシールド効果により回路基板１１に実装した電子部品１２を外部の電磁波からシールドすることができる。したがって、実装基板へ実装した後に改めてシールド加工する必要がなく、小型化、低背化された電子部品モジュール１を提供することが可能となる。また、シールド層１５が、回路基板１１の側面全体を覆うように形成されているので、より確実に回路基板１１に実装した電子部品１２を外部の電磁波からシールドすることができる。
　（実施の形態４）
　本発明の実施の形態４に係る電子部品モジュールは、基本的な構成が実施の形態１乃至３と同様であることから、同一の符号を付することで詳細な説明は省略する。本実施の形態４は、アンダーフィル樹脂１４が、回路基板１１と電子部品１２との間に充填されていない点で実施の形態１乃至３と相違する。
　図８及び図９は、本発明の実施の形態４に係る電子部品モジュール１の構成を示す模式図である。本発明の実施の形態４に係る電子部品モジュール１は、電子部品１２の天面及び側面を覆うようにシールド層（導体膜）１５が形成されている。すなわち、絶縁樹脂で形成された封止樹脂層を介することなく、電子部品１２の天面及び側面に接するようにシールド層１５が形成されている。
　また、外部の実装基板等と接続するための外部接続端子２０は、シールド層１５と接触することがないよう、回路基板１１のシールド層１５が形成されている側と反対側の面に設けられている。
　本発明の実施の形態４に係る電子部品モジュール１の製造方法は、アンダーフィル樹脂１４を充填する工程を省く以外は実施の形態１乃至３と同様であっても良いが、アンダーフィル樹脂１４を充填しないので、電子部品１２の天面及び側面を覆うように導電性樹脂１８を塗布する代わりに、シールド層１５として金属箔、導電性フィルム等を張り付けることにより製造コストを低減することができる。
　また、シールド層１５は、実施の形態１、３と同様、回路基板１１の側面にて接地電極１６と電気的に接続されていても良いし、実施の形態２と同様、回路基板１１の上面にて接地電極１６と電気的に接続されていても良い。
　図８は、実施の形態１、３と同様、回路基板１１の側面にて接地電極１６とシールド層１５とが電気的に接続されている場合の電子部品モジュール１の構成を示している。それに対して、図９（ａ）は、実施の形態２と同様、回路基板１１の上面にて接地電極１６とシールド層１５とが電気的に接続されている場合の電子部品モジュール１の構成を示す模式図を、図９（ｂ）は、図９（ａ）に示す電子部品モジュール１の斜視図を、それぞれ示している。
　図８では、シールド層１５は、回路基板１１の側面から露出している接地電極１６と、回路基板１１の側面にて電気的に接続されている。一方、図９（ａ）では、シールド層１５は、回路基板１１の電子部品１２を実装してある面に接地電極１６が露出する深さのビアホール導体２１を形成することにより、ビアホール導体２１を介して露出している接地電極１６と電気的に接続されている。図９（ａ）に示す電子部品モジュール１の場合、図９（ｂ）に示すように、シールド層１５として１枚の導電性フィルム１５ａを、回路基板１１の上面を覆って、電子部品１２の天面及び側面と接するように張り付けている。図９に示す電子部品モジュール１では、回路基板１１上に１個の電子部品１２が実装されているが、複数の電子部品１２が実装されている場合も同様に、電子部品１２ごとに１枚の導電性フィルム１５ａで被覆することにより、回路基板１１に複数の電子部品１２が実装されている場合であっても、回路基板１１に実装されている電子部品１２が互いに干渉し合うことを未然に防止することが可能となる。
　もちろん、回路基板１１に実装した複数の電子部品１２を１枚の導電性フィルム１５ａで被覆するようにしても良い。これにより、１度に複数の電子部品１２を被覆することができ、回路基板１１に実装した複数の電子部品１２を外部の電磁波から確実にシールドすることができる。
　また、シールド層１５は、回路基板１１の電子部品１２を実装してある面に接地電極１６が露出する深さのビアホール導体２１を形成することにより、ビアホール導体２１を介して露出している接地電極１６と、回路基板１１の電子部品１２を実装してある面にて電気的に接続することに限定されるものではなく、接地電極１６を回路基板１１の電子部品１２を実装してある面まで引き出し、回路基板１１の電子部品１２を実装してある面に設けてある接地端子２２を介して回路基板１１の電子部品１２を実装してある面にて接地電極１６と電気的に接続しても良い。
　以上のように本実施の形態４によれば、シールド層１５として導電性フィルム１５ａを、電子部品１２ごとに天面及び側面に接するように張り付けてあるので、電子部品モジュール１の高さを低く維持しつつ、シールドする必要のある電子部品１２について被覆することができ、シールドする必要のある電子部品１２を外部の電磁波からシールドすることができ、電子部品１２が互いに干渉しあうことを未然に防止することも可能となる。また、回路基板１１と電子部品１２との間にアンダーフィル樹脂１４が充填されていないので、アンダーフィル樹脂１４の充填不良により、半田フラッシュが生じる可能性がない。
　（実施の形態５）
　シールドする必要のある電子部品とシールドする必要のない電子部品とが混在する場合もある。図１０は、本発明の実施の形態５に係る電子部品モジュール１の、回路基板１１上にシールドする必要のある電子部品とシールドする必要のない電子部品とが混在する場合の構成を示す斜視図である。図１０に示すように、回路基板１１上にシールドする必要のある電子部品１２ａとシールドする必要のない電子部品１２ｂとが混在する場合、シールドする必要のある電子部品１２ａ、例えば、特に電磁波の影響を受けることにより特性が変動しやすい電子部品についてのみ導電性フィルム１５ａで被覆すれば良い。他方、シールドする必要のない電子部品１２ｂ、例えば、アンテナなど電波の送受信を行う電子部品については導電性フィルム１５ａで被覆しない構成とすることができ、電子部品モジュール１の設計の自由度を高めることができる。
　（実施の形態６）
　本発明の実施の形態６に係る電子部品モジュールは、基本的な構成が実施の形態１乃至５と同様であることから、同一の符号を付することで詳細な説明は省略する。本実施の形態６は、シールド層（導体膜）１５を形成してある電子部品モジュール１の天面に熱容量が高い冷却媒体を備える点で実施の形態１乃至５と相違する。
　図１１は、本発明の実施の形態６に係る電子部品モジュール１の構成を示す模式図である。図１１（ａ）は、シールド層１５を形成してある電子部品モジュール１の天面に金属板４０を設けた場合の電子部品モジュール１の構成を示す模式図を、図１１（ｂ）は、シールド層１５を形成してある電子部品モジュール１の天面に設けた金属板４０に放熱板４１を取り付けた場合の電子部品モジュール１の構成を示す模式図を、それぞれ示している。
　本発明の実施の形態６に係る電子部品モジュール１は、電子部品１２の天面及び側面を覆うようにシールド層（導体膜）１５が形成されている。すなわち、絶縁樹脂で形成された封止樹脂層を介することなく、電子部品１２の天面及び側面に接するようにシールド層１５が形成されている。また、シールド層１５は、回路基板１１の側面全体を覆うように形成されており、回路基板１１の側面に露出している接地電極１６と、回路基板１１の側面にて電気的に接続されている。
　また、外部の実装基板等と接続するための外部接続端子２０は、シールド層１５と接触することがないよう、回路基板１１のシールド層１５が形成されている側と反対側の面に設けられている。
　図１１（ａ）に示すように、本実施の形態６に係る電子部品モジュール１は、シールド層１５を形成してある電子部品モジュール１の天面に、熱容量が高い金属板４０がシールド層１５に接するように設けられている。
　また、図１１（ｂ）に示すように、金属板４０の放熱効果を高めるべく、金属板４０の表面積を増大させる放熱板４１を設けても良い。これにより、電子部品モジュール１が発する熱が、熱伝導体であるシールド層１５を介して金属板４０（放熱板４１）へ伝導するので、効果的に放熱することができ、熱による電子部品１２の誤作動等を未然に回避することが可能となる。なお、本発明の実施の形態６に係る電子部品モジュール１の製造方法は、実施の形態１乃至５と同様であるので、詳細な説明は省略する。
　以上のように本実施の形態６によれば、電子部品モジュール１が発する熱を効果的に放熱することができ、熱による電子部品１２の誤作動等を未然に回避することが可能となる。
　なお、上述した実施の形態１乃至６は、本発明の趣旨を逸脱しない範囲で変更することができることは言うまでもない。例えば、電子部品１２の少なくとも１つが半導体素子である場合、シールド層１５が、半導体素子の天面及び側面に接しているので、比較的外部の電磁波の影響を受けやすい半導体素子を確実にシールドすることができ、電子部品モジュール１の特性を安定させることが可能となる。
　１　電子部品モジュール
　１０　集合基板
　１１　回路基板（基板）
　１２、１２ａ、１２ｂ　電子部品
　１３　半田バンプ
　１４　アンダーフィル樹脂
　１５　シールド層（導体膜）
　１５ａ　導電性フィルム（導体膜）
　１６　接地電極
　１７　切り込み部
　１８　導電性樹脂
　２０　外部接続端子

Claims (12)

  1. 　一又は複数の電子部品を基板に実装してある電子部品モジュールにおいて、
    　前記電子部品を被覆してある導体膜と、
    　該導体膜と接触しないように設けてある外部接続端子と
    　を備え、
    　前記導体膜は、前記電子部品の天面及び側面に接していることを特徴とする電子部品モジュール。
  2. 　前記導体膜は、前記基板の内部に設けてある接地電極に電気的に接続してあることを特徴とする請求項１記載の電子部品モジュール。
  3. 　前記導体膜は、前記基板の側面にて前記接地電極に電気的に接続してあることを特徴とする請求項２記載の電子部品モジュール。
  4. 　前記導体膜は、前記基板の側面全体を覆うように形成してあることを特徴とする請求項３記載の電子部品モジュール。
  5. 　前記導体膜は、前記基板の前記電子部品を実装してある面にて前記接地電極に電気的に接続してあることを特徴とする請求項２記載の電子部品モジュール。
  6. 　前記導体膜は、一部の前記電子部品の天面及び側面に接していることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品モジュール。
  7. 　複数の前記電子部品を一の前記導体膜で被覆してあることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品モジュール。
  8. 　前記電子部品ごとに一の前記導体膜で被覆してあることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品モジュール。
  9. 　前記電子部品の少なくとも１つは半導体素子であり、前記導体膜は前記半導体素子の天面及び側面に接していることを特徴とする請求項１乃至８のいずれか一項に記載の電子部品モジュール。
  10. 　前記基板と前記電子部品との間にアンダーフィル樹脂が充填されていないことを特徴とする請求項１乃至９のいずれか一項に記載の電子部品モジュール。
  11. 　一又は複数の電子部品を基板に実装してある電子部品モジュールの製造方法において、
    　集合基板に一又は複数の前記電子部品を実装し、
    　前記電子部品モジュールを切り出す境界部分にて、前記集合基板の前記電子部品を実装した面に、前記集合基板の内部に設けてある接地電極が露出する深さまで溝状の切り込み部を形成し、
    　前記電子部品の天面及び側面、前記切り込み部の側面及び底面に接するように導体膜を形成し、
    　該導体膜を形成した後、前記電子部品モジュールを切り出すことを特徴とする電子部品モジュールの製造方法。
  12. 　一又は複数の電子部品を基板に実装してある電子部品モジュールの製造方法において、
    　集合基板に一又は複数の前記電子部品を実装し、
    　前記電子部品の天面及び側面に接するように導体膜を形成して、
    　前記集合基板の内部に設けてある接地電極を前記電子部品を実装してある面にて前記導体膜と接触させた後、前記電子部品モジュールを切り出すことを特徴とする電子部品モジュールの製造方法。
PCT/JP2012/072846 2011-09-08 2012-09-07 電子部品モジュール及び該電子部品モジュールの製造方法 WO2013035819A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011195636 2011-09-08
JP2011-195636 2011-09-08

Publications (1)

Publication Number Publication Date
WO2013035819A1 true WO2013035819A1 (ja) 2013-03-14

Family

ID=47832259

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072846 WO2013035819A1 (ja) 2011-09-08 2012-09-07 電子部品モジュール及び該電子部品モジュールの製造方法

Country Status (1)

Country Link
WO (1) WO2013035819A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015091135A (ja) * 2013-11-05 2015-05-11 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス
KR20170072326A (ko) 2014-12-04 2017-06-26 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치의 제조 방법 및 탄성파 장치
KR20180041074A (ko) 2016-10-13 2018-04-23 시바우라 메카트로닉스 가부시끼가이샤 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
WO2018212044A1 (ja) * 2017-05-16 2018-11-22 株式会社村田製作所 電磁シールドを有する電子部品およびその製造方法
JP2019090091A (ja) * 2017-11-16 2019-06-13 芝浦メカトロニクス株式会社 成膜装置
JP2019090088A (ja) * 2017-11-15 2019-06-13 芝浦メカトロニクス株式会社 成膜装置
JP2019220615A (ja) * 2018-06-21 2019-12-26 デクセリアルズ株式会社 半導体装置及び半導体装置の製造方法
US10633736B2 (en) 2016-12-13 2020-04-28 Shibaura Mechatronics Corporation Film formation apparatus
KR20210037559A (ko) 2019-09-27 2021-04-06 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 매립 처리 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176995A (ja) * 1999-10-15 2001-06-29 Thomson Csf 電子部品のパッケージ方法
JP2002026178A (ja) * 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
JP2003069377A (ja) * 2001-08-29 2003-03-07 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007234763A (ja) * 2006-02-28 2007-09-13 Sharp Corp 半導体装置およびその製造方法
JP2011171540A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176995A (ja) * 1999-10-15 2001-06-29 Thomson Csf 電子部品のパッケージ方法
JP2002026178A (ja) * 2000-07-04 2002-01-25 Hitachi Ltd 半導体装置及びその製造方法並びに電子装置
JP2003069377A (ja) * 2001-08-29 2003-03-07 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
JP2007234763A (ja) * 2006-02-28 2007-09-13 Sharp Corp 半導体装置およびその製造方法
JP2011171540A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015091135A (ja) * 2013-11-05 2015-05-11 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. パッケージ化電子デバイス、パッケージ化無線周波数（ｒｆ）モジュールを作製するための方法、およびワイヤレスデバイス
US10771101B2 (en) 2013-11-05 2020-09-08 Skyworks Solutions, Inc. Devices and methods related to packaging of radio-frequency devices on ceramic substrates
KR20170072326A (ko) 2014-12-04 2017-06-26 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치의 제조 방법 및 탄성파 장치
US10601389B2 (en) 2014-12-04 2020-03-24 Murata Manufacturing Co., Ltd. Elastic wave device
US10244670B2 (en) 2016-10-13 2019-03-26 Shibaura Mechatronics Corporation Electronic component, electric component manufacturing apparatus, and electronic component manufacturing method
KR20180041074A (ko) 2016-10-13 2018-04-23 시바우라 메카트로닉스 가부시끼가이샤 전자 부품, 전자 부품의 제조 장치 및 전자 부품의 제조 방법
US10952310B2 (en) 2016-11-16 2021-03-16 Murata Manufacturing Co., Ltd. High-frequency module
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
US10633736B2 (en) 2016-12-13 2020-04-28 Shibaura Mechatronics Corporation Film formation apparatus
CN110603908A (zh) * 2017-05-16 2019-12-20 株式会社村田制作所 具有电磁屏蔽件的电子部件及其制造方法
WO2018212044A1 (ja) * 2017-05-16 2018-11-22 株式会社村田製作所 電磁シールドを有する電子部品およびその製造方法
JP2019090088A (ja) * 2017-11-15 2019-06-13 芝浦メカトロニクス株式会社 成膜装置
JP7000129B2 (ja) 2017-11-15 2022-01-19 芝浦メカトロニクス株式会社 成膜装置
JP2019090091A (ja) * 2017-11-16 2019-06-13 芝浦メカトロニクス株式会社 成膜装置
KR20210010554A (ko) * 2018-06-21 2021-01-27 데쿠세리아루즈 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP2019220615A (ja) * 2018-06-21 2019-12-26 デクセリアルズ株式会社 半導体装置及び半導体装置の製造方法
KR102445111B1 (ko) * 2018-06-21 2022-09-21 데쿠세리아루즈 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP7265321B2 (ja) 2018-06-21 2023-04-26 デクセリアルズ株式会社 半導体装置及び半導体装置の製造方法
US11929303B2 (en) 2018-06-21 2024-03-12 Dexerials Corporation Semiconductor device and method of producing the same
KR20210037559A (ko) 2019-09-27 2021-04-06 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 매립 처리 장치
KR20230031258A (ko) 2019-09-27 2023-03-07 시바우라 메카트로닉스 가부시끼가이샤 성막 장치 및 매립 처리 장치

Similar Documents

Publication Publication Date Title
WO2013035819A1 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
KR101616625B1 (ko) 반도체 패키지 및 그 제조방법
US9548279B2 (en) Connection member, semiconductor device, and stacked structure
JP4530110B2 (ja) 電子部品モジュールの製造方法
KR101288284B1 (ko) 반도체 패키지 제조 방법
US9331030B1 (en) Integrated antenna package and manufacturing method thereof
JP5729186B2 (ja) 半導体装置及びその製造方法
US9161483B2 (en) Electronic module and method of manufacturing electronic module
WO2016080333A1 (ja) モジュール
US20090091904A1 (en) Circuit Module and Radio Communications Equipment, and Method for Manufacturing Circuit Module
JP7046723B2 (ja) 無線モジュールおよびその製造方法並びに電子装置
KR20120045893A (ko) 반도체 패키지 모듈
JP2014146624A (ja) モジュールおよびその製造方法
CN112053997A (zh) 半导体设备封装及其制造方法
JPWO2010041356A1 (ja) 電子部品モジュールの製造方法
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
US20120112344A1 (en) Substrate for semiconductor package and method of manufacturing thereof
KR101141443B1 (ko) 반도체 패키지의 제조 방법
JP2010258137A (ja) 高周波モジュールおよびその製造方法
US20170263571A1 (en) Electronic component built-in substrate and method for manufacturing the same
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
TWI663663B (zh) 電子封裝構件及其製作方法
US10388628B2 (en) Electronic component package
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP4508620B2 (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12830029

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12830029

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP