JP2007234763A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】電子デバイスがフリップチップ実装された半導体装置の製造において、製造工程を複雑にすることなく、電磁波の漏洩を防止し得る半導体装置およびその製造方法を提供する。
【解決手段】本実施の形態の半導体装置は、主基板１００の主表面に対して、電子デバイス２００および電子デバイス３００がフリップチップ実装されている。また、電子デバイス１００の主表面、電子デバイス２００、および電子デバイス３００を覆うように、導電性樹脂１２が形成されている。これによれば、導電性樹脂１２は、主基板１００の主表面と電子デバイス２００および電子デバイス３００のそれぞれとの隙間から電磁波が漏洩することを防止する。
【選択図】図１

Description

本発明は、マイクロ波、準ミリ波、およびミリ波などの高周波信号を伝送しまたは処理する、高周波伝送線路、高周波電子デバイス、または高周波回路などの高周波素子が半導体基板に形成された半導体装置およびその製造方法に関するものである。

近年、マイクロマシニング技術を用いて製造された高周波電子デバイスである、いわゆるＲＦ-ＭＥＭＳ（Radio Frequency Micro-Electro-Mechanical-Systems）電子デバイスが注目されている。この電子デバイスは、安価なシリコン基板上に高周波回路が形成されても、高周波回路はシリコン基板から悪影響を受け難い。したがって、低コストで高性能を有する高周波電子デバイスを製造することができる。

また、近年、高周波用のシリコンＣＭＯＳ(Complementary Metal Oxide Silicon）回路において使用され得る上限周波数がＧＨｚ帯まで向上している。そのため、ＣＭＯＳ能動回路とＲＦ−ＭＥＭＳ受動回路との一体化によって、高い機能を有するとともに小型化された高周波用モジュールの実現が期待されている。

一方、受動回路である高周波素子と能動回路である半導体素子とを一体化する手法としては、両者を同一基板上に形成するモノリシック手法および両者のうちの一方の素子を他方の素子にフリップチップ実装するハイブリッド手法がある。ここで、「フリップチップ実装」とは、バンプと呼ばれる瘤形状の突起電極が表面電極上に設けられたＩＣ（Integrated Circuit）チップ等の突起電極をプリント配線基板の配線部に装着することをいう。

たとえば、特開２００４−３５６３１０号公報には、次のような高周波素子を有する半導体装置およびその製造方法が開示されている。

特開２００４−３５６３１０号公報に開示されている高周波素子を有する半導体装置は、図２６および図２７に示すように、インダクタを有する電子デバイス６０を備えている。インダクタを有する電子デバイス６０においては、シリコン基板１０００には凹部１０１ｂが形成されている。また、シリコン基板１０００の主表面１０１ａ上にはミアンダ形状のストリップ導体である配線導体膜５０が形成されている。配線導体膜５０の両端のシリコン基板１０００の主表面１０１ａ上には引出電極５０ａ，５０ｂが形成されている。

電子デバイス６０は、樹脂補強材１１０によって、ＲＦ−ＣＭＯＳ素子回路１１１ａを有しているシリコン基板１１１にフリップチップ実装される。この状態では、凹部１０１ｂは、空洞１２１を介して、ＲＦ−ＣＭＯＳ素子回路１１１ａに対向している。また、メタルバンプ１０９ａおよび１０９ｂならびに電極１１２ａおよび１１２ｂを介して、配線導体膜５０とＲＦ−ＣＭＯＳ素子回路１１１ａとが電気的に接続される。それにより、半導体高周波装置が形成される。
特開２００４−３５６３１０号公報 特開２００４−２２１２８５号公報 特開２００５−２２９０５７号公報 特開平９−８４１６２号公報

上記のような高周波素子を有する半導体装置は、たとえば、４００ＭＨｚ以上の高周波領域において、半導体素子を有する電子デバイスとインダクタ、コンデンサ、またはマイクロマシン等を有する電子デバイスとがフリップチップ実装されたときには、個々の電子デバイスから放出される電磁波によって電磁気的な相互干渉が生じてしまう。そのため、個々の電子デバイスから放出される電磁波による悪影響を排除するために、個々の電子デバイスを包むシールドを形成することによって、電磁気的な相互干渉を防止する必要がある。しかしながら、シールドの構造が複雑になると、半導体装置の製造工程が複雑になる。その結果、半導体装置の製造コストが高くなってしまう。そのため、簡単な製造工程によって電磁波の漏れを防止することが求められている。

本発明は、上述の問題に鑑みなされたものであり、その目的は、製造工程を複雑にすることなく、電磁波の漏れが防止された半導体装置およびその製造方法を提供することである。

本発明の半導体装置は、主表面を有し、主表面上に電気配線パターンが形成された主基板と、主基板の電気配線基板に電気的に接続されるように、フリップチップ実装方式によって主表面に装着された電子デバイスと、主表面と電子デバイスとの隙間を塞ぐ導電性樹脂とを備えている。これによれば、主表面と電子デバイスとの隙間を介して電磁波が漏れることが導電性樹脂によって防止される。また、導電性樹脂の形成は、他のシールド構造の形成に比較して、容易である。

また、主基板は、前述の主表面上の電子デバイスと対向する位置に電磁波を放出する高周波素子を有していることが望ましい。これによれば、高周波素子から放出される電磁波が電子デバイスに悪影響を与えることが防止される。

また、本発明の半導体装置は、電子デバイスの主表面上に高周波素子に対向する磁性体をさらに備えていることが望ましい。これによれば、高周波素子のインダクタンスを向上させることができる。

また、主基板は、高周波素子の直下に凹部を有していることが望ましい。これによれば、静電容量を発生させる部位が高周波素子の近傍に存在しなくなるため、高周波素子のインダクタンスの低下を抑制することができる。

また、主基板は、半導体基板と、半導体基板上に形成された導電層と、導電層上に形成された絶縁層とを含んでいてもよい。これによれば、導電層がエッチングストッパとして機能するため、前述の凹部を絶縁層に形成するときにオーバーエッチングが生じることが防止される。

また、主基板は、主表面から所定の深さにかけて形成された環状の溝を有しており、導電性樹脂の外周部が、環状の溝内まで延びていてもよい。これによれば、導電性樹脂が環状の溝の外部の領域まで流れ出してしまうことが防止される。

また、主基板および電子デバイスのうちの少なくともいずれか一の半導体基板が多結晶シリコンを用いて形成されていてもよい。これによれば、半導体基板の材料として入手し易い材料が用いられているため、半導体装置の製造コストを低減することができる。

また、主基板および電子デバイスのうちの少なくともいずれか一の半導体基板が多孔質シリコンを用いて形成されていてもよい。これによれば、誘電体である多孔質シリコンが、コンデンサとして働き、高周波信号に対しては大きな抵抗となるため、当該装置から外部への電磁波の漏れが抑制される。

また、主基板が透明部を含み、電子デバイスは、発光機能および／または受光機能を有する光素子を含み、光信号情報が、外部から透明部を介して光素子へ入力されるか、および／または、光素子から透明部を介して外部へ出力されてもよい。これによれば、電子デバイスが外部のデバイスから情報が受けること、および／または、電子デバイスが外部のデバイスへ情報を送ることが可能になる。

本発明の半導体装置の製造方法においては、まず、主表面上に電気配線バターンが形成された主基板が準備される。次に、電子デバイスが準備される。その後、主基板の電気配線パターンに電気的に接続されるように、フリップチップ実装方式によって主表面に電子デバイスが装着される。次に、主表面と電子デバイスとの隙間を塞ぐように導電性樹脂が形成される。

上記の製法によれば、製造工程を複雑にすることなく、電磁波の漏れが防止された半導体装置を製造することができる。

また、前述の導電性樹脂を準備するステップにおいては、電子デバイスを覆うように導電性樹脂が形成される。

この製法によれば、信頼性の高いシールドが形成される。

以下、図面を参照しながら、本発明の実施の形態の半導体装置およびの製造方法を説明する。

（実施の形態１）
まず、図１〜図３を用いて実施の形態１の半導体装置の構造を説明する。本実施の形態の半導体装置は、主基板１００に対して、電子デバイス２００および電子デバイス３００が装着されている。

まず、主基板１００の構造を説明する。図１および図３に示すように、シリコン等の半導体からなる第１の半導体基板１の下側主表面上にＡｕ層２が形成されている。Ａｕ層２は、高周波回路から電磁波が外部へ漏洩することを防止するシールド層として設けられたものであり、高周波回路が受信する電磁波の周波数が低ければ、設けられなくてもよい、また、Ａｕ層２の代わりに他の金属膜が用いられてもよい。主基板１００がＳｉ基板である場合には、密着性の観点から、Ａｕ層またはＡｌ層がシールド層として用いられることが望ましい。ただし、表面に露出する部分および他の回路にロー付けされる部分において酸化されないＡｕ層を用いることが最も望ましい。主基板１００の側面は面積が小さいため、電磁波の漏れが小さい。そのため、主基板１００の側面には、金属膜を設ける必要性は低い。

第１の半導体基板１の上側主表面上にシリコン酸化膜からなる絶縁層３が形成されている。絶縁層３上に配線５、インダクタ６、インダクタ６の両端のそれぞれから延びる配線１４、および配線５の端部に設けられたシールド電極１５が形成されている。また、配線１４および配線５の一部を保護するように酸化膜カバー１３が形成されている。なお、酸化膜カバー１３が形成されている領域においては、配線５と配線１４とが接触しないように、配線５が切り欠かれている。主基板１００は以上の構造を有している。なお、インダクタ６は、電子デバイス２００が装着される領域に設けられているが、電子デバイス２００とは接続されず、電子デバイス３００に接続されている。

次に、電子デバイス２００の構造を説明する。電子デバイス２００は、図１および図２に示すように、配線５に接合されたバンプ７ａを有している。また、バンプ７ｃはＡｌ配線１６ｃに取り付けられている。Ａｌ配線１６ａは第２の半導体基板１０の一方の主表面上に形成されている。第２の半導体基板１０の他方の主表面上にはＡｌ層１１ａが形成されている。電子デバイス２００は以上の構造を有している。

本実施の形態においては、Ａｌ層１１ａは、前述のＡｕ層２と同じ理由のために設けられているが、電子デバイス２００と外部回路とのロー付けのために使用されるものではないため、Ａｕ層に代わりに、安価なＡｌ層が用いられている。また、後述するように、電子デバイス２００全体が導電性樹脂で覆われる場合には、Ａｌ層１１ａは設けられなくてもよい。なお、配線の材料としてＡｌが用いられる理由は、Ａｌは、Ａｕに比較して、安価であり、かつ、Ｓｉ基板との接合性が良好であるためである。

次に、電子デバイス３００の構造を説明する。電子デバイス３００は、図１および図２に示すように、配線５または配線１４に接合されたバンプ７ｂを有している。また、バンプ７ｂはＡｌ配線１６ｂに取り付けられている。Ａｌ配線１６ｂは第３の半導体基板８の一方の主表面に取り付けられている。第３の半導体基板８内には、半導体素子またはマイクロマシン９が設けられている。第３の半導体基板８の他方の主表面上にはＡｌ層１１ｂが形成されている。電子デバイス３００は以上の構造を有している。

また、本実施の形態の半導体装置においては、主基板１００の主表面、電子デバイス２００、および電子デバイス３００を覆うように、導電性樹脂１２が形成されている。本実施の形態においては、導電性樹脂１２としてカーボン粉末がエポキシ樹脂中に混練された黒色の導電性樹脂が用いられる。導電性樹脂１２は、電子デバイス２００または電子デバイス３００から電磁波が漏れることを防止するためのシールド部材として機能する。特に本実施の形態のように、複数の電子デバイス２００および３００が一つの主基板１００に搭載される場合には、電子デバイス２００と電子デバイス３００との電磁的な相互干渉を防止する効果が大きい。また、黒色の導電性ペーストが用いられれば、電子デバイス内部に光が入ることに起因するノイズを発生が防止される。導電性ペーストとしては、前述のもの以外に、Ａｇフィラーが樹脂中に混練された銀ペーストまたはＮｉフィラーが樹脂中に混練されたニッケルペースト等が用いられ得る。以上の構成が本実施の形態の半導体装置の構造である。なお、導電性樹脂１２を覆うように、絶縁性の樹脂が形成されるが、絶縁性の樹脂は図示されていない。

また、本実施の形態の半導体装置においては、電子デバイス２００にはＡｌ層１１ａが設けられ、電子デバイス３００にはＡｌ層１１ｂが設けられているが、それらは、必須の構成ではなく、必要に応じて形成されるものである。また、本実施の形態の半導体装置においては、主基板２００および電子デバイス３００からなる２つの電子デバイスが、主基板１００に対してフリップチップ実装されているが、主基板１００に対してフリップチップ実装される電子デバイスの数は、１つでもよく、また、３つ以上であってもよい。バンプ７ａ同士および／またはバンプ７ｂ同士は、導電性樹脂によって接続されてもよい。

また、電子デバイス３００は、最外周のバンプ７ｂよりも内側に形成され、半導体素子またはマイクロマシン９と電気的に接続された複数のバンプ７ｃを有する。バンプ７ｃと導電性樹脂１２とは互いに接触しないように形成される。導電性樹脂１２が主基板１００と電子デバイス３００との間に入り込む量が多い場合には、図４に示すように、ダミーのバンプ７０が設けられてもよい。また、最外周のバンプ７ｂとダミーのバンプ７０とは導電性樹脂によって接続されていてもよい。

次に、図５〜図１４を用いて、本実施の形態の半導体装置の製造方法を説明する。
まず、図５〜図７を用いて、主基板１００の製造方法を説明する。

図５に示すように、シリコン等の半導体からなる第１の半導体基板１の下面上にＡｕ層２を形成する。次に、図６に示すように、第１の半導体基板１の上面上にシリコン酸化膜からなる絶縁層３を形成する。その後、図７に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、絶縁層３上に、配線５、インダクタ６、配線１４、およびシールド電極１５を形成する。配線５、インダクタ６、配線１４、およびシールド電極１５は同一層として形成される。なお、配線１４とインダクタ６とは一体的に連続しているとともに、シールド電極１５と配線５とは一体的に連続しているが、配線１４およびインダクタ６と配線１４およびインダクタ６とは互いに分離されている。その後、図３に示すように、配線５および１４の一部を保護するように酸化膜カバー１３を形成する。それにより、主基板１００が完成する。

次に、図８〜図１０を用いて、電子デバイス２００の製造方法を説明する。
図８に示すように、第２の半導体基板１０の上面上にＡｌ配線１６ａを形成する。次に、図９に示すように、第２の半導体基板１０の下面上にＡｌ層１１ａを形成する。その後、図１０に示すように、Ａｌ配線１６ａ上にバンプ７ａを形成する。それにより、電子デバイス２００が完成する。

次に、図１１〜図１３を用いて、電子デバイス３００の製造方法を説明する。
図１１に示すように、第３の半導体基板８内に半導体素子またはマイクロマシン９を形成する。次に、図１２に示すように、第３の半導体基板８の下面上にＡｌ層１１ｂを形成する。その後、第３の半導体基板８の上面上にＡｌ配線１６ｂおよび１６ｃを形成する。さらに、図１３に示すように、Ａｌ配線１６ｂおよび１６ｃ上にそれぞれバンプ７ｂおよび７ｃを形成する。それにより、電子デバイス３００が完成する。

図１４に示すように、主基板１００上に電子デバイス２００および電子デバイス３００を搭載する。これにより、フリップチップ実装が完了する。より具体的には、主基板１００の配線５および１４に電子デバイス２００のバンプ７ａおよび電子デバイス３００のバンプ７ｂが接合され、主表面上の電気配線パターンと電子デバイスのバンプ７ｃとが接続される。

次に、図１に示すように、主基板１００の主表面、電子デバイス２００、および電子デバイス３００を覆うように、主基板１００の主表面、電子デバイス２００、および電子デバイス３００上に導電性樹脂１２が形成される。その後、導電性樹脂１２を覆うように絶縁性樹脂が形成される。その結果、本実施の形態の半導体装置が完成する。

なお、導電性樹脂１２は、流動性を有する導電性樹脂が金型内で硬化することによって形成される。導電性樹脂としては、電子デバイス内部に入り込んでシールド用の配線と半導体素子またはマイクロマシン９とが短絡しないようにするために、流動性の比較的低いものが用いられることが望ましい。本実施の形態においては、導電性樹脂１２は、主基板１００の主表面、電子デバイス２００および電子デバイス３００の形状に沿うように形成されているが、少なくとも主基板１００の主表面と電子デバイス２００または電子デバイス３００の外周部との間の隙間を塞ぐように形成されていれば、電磁波の漏洩を防止することができる。特に、電子デバイス２００の主表面にＡｌ層１１ａが設けられている場合には、導電性樹脂１２がＡｌ層１１ａを覆っていなくとも、主基板１００の主表面と電子デバイス２００との間の隙間が導電性樹脂１２によって塞がれていれば、電磁波の漏洩量はかなり小さくなる。また、硬化した導電性樹脂１２の形状は、主基板１００の主表面、電子デバイス２００および電子デバイス３００を覆う形状であれば、いかなる形状であってもよい。また、本実施の形態の半導体装置の製造方法においては、金型内で流動性を有する導電性樹脂を硬化させることによって、主基板１００の主表面、電子デバイス２００および電子デバイス３００を覆う導電性樹脂１２形成することができれば、いかなる方法が用いられてもよい。

上記の本実施の形態の半導体装置の製造方法によれば、主基板１００の主表面に対して電子デバイス２００および電子デバイス３００がフリップチップ実装された後、流動性を有する導電性樹脂１２によって、主基板の主表面、電子デバイス２００および電子デバイス３００が被覆される。そのため、複数の電子デバイスがフリップチップ実装される場合においても、複雑な製造工程を実行することなく、かつ、高いシールド効果を有する半導体装置を製造することができる。

（実施の形態２）
次に、図１５を用いて、本発明の実施の形態２の半導体装置を説明する。本実施の形態の半導体装置は、図１５に示すように、実施の形態１の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、第２電子デバイス２００の第２の半導体基板１０の一方の主表面上に強磁性体１７が形成されている点が実施の形態１の半導体装置と異なっている。このように、本実施の形態の半導体装置は、強磁性体１７がインダクタ６に対向するように設けられているため、実施の形態１の半導体装置との比較において、インダクタ６のインダクタンスが増加している。

（実施の形態３）
次に、図１６〜図２０を用いて、本発明の実施の形態３の半導体装置およびその製造方法を説明する。

まず、図１６を用いて、本実施の形態の半導体装置の構造を説明する。本実施の形態の半導体装置は、図１６に示すように、実施の形態１の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、主基板１００が第１の半導体基板１、Ａｌ層２、および絶縁層３の順序で積層された構造を有している点、および、絶縁層３に凹部１８が設けられている点が、実施の形態１の半導体装置と異なっている。このように、本実施の形態の半導体装置は、絶縁層３に凹部１８が設けられているため、実施の形態１の半導体装置との比較において、インダクタ６のインダクタンスの低減が防止されている。

次に、図１７〜図２０を用いて、本実施の形態の半導体装置の製造方法を説明する。
図１７に示すように、第１の半導体基板１の上面上にＡｌ層２を形成した後、Ａｌ層２上面上にポリイミド樹脂等からなる絶縁層３を形成する。次に、図１８に示すように、絶縁層３の所定の部分をエッチングした後、その所定の部分にＡｌ層２と接続されるＡｌ配線４を形成する。その後、図１９に示すように、Ａｌ配線４に接続される配線５およびインダクタ６を形成する。

次に、図２０に示すように、第１の半導体基板１のインダクタ６の下側の部分をドライエッチング等によって除去する。さらに、エッチングが続行されると、図１６に示す主基板１００が得られる。このとき、Ａｌ層２は、エッチングのストッパとして機能する。以降においては、実施の形態１の半導体装置の製造方法において図８〜図１４および図１を用いて説明した工程と同様の工程が実行される。それにより、図１〜図３に示す構造とほぼ同様の半導体装置が形成される。

上記の本実施の形態の半導体装置の製造方法によれば、半導体基板１上のインダクタンスの損失を低減するための凹部１８を形成することができる。

また、インダクタ６の周辺の絶縁層３を除去するときに、Ａｌ層２がエッチングストッパとして機能するため、エッチングによって凹部１８が第１の半導体基板１まで到達してしまうことが防止される。

（実施の形態４）
次に、図２１および図２２を用いて、本発明の実施の形態４の半導体装置およびその製造方法を説明する。

まず、図２１を用いて、本実施の形態の半導体装置の構造を説明する。本実施の形態の半導体装置は、図２１に示すように、実施の形態３の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、第１電子デバイス１００の絶縁層３に溝１９が設けられており、平面的に見て環状である溝１９内に導電性樹脂１２の外周部が埋め込まれている点が実施の形態１の半導体装置と異なっている。

次に、図２２を用いて、本実施の形態の半導体装置の製造方法を説明する。
配線５と配線１４との間の領域においては、コイル６と配線１４との接続を切断しないように、コイル６と配線１４とを接続する配線が形成されている領域の近傍まで溝１９が形成される。これによっても、溝１９が形成されていない領域は極めて小さいため、溝１９を設けることのメリットが失われることはない。以降においては、実施の形態１の半導体装置の製造方法において図８〜図１４および図１を用いて説明した工程と同様の工程が実行される。それにより、図１〜図３に示す構造とほぼ同様の半導体装置が形成される。

上記の本実施の形態の半導体装置の製造方法によれば、導電性樹脂１２が形成されるときに、導電性樹脂１２の原材料である流動性を有する導電性樹脂が外部の領域に流れ出してしまうことが環状の溝１９によって防止される。

（実施の形態５）
次に、本発明の実施の形態５の半導体装置を説明する。本実施の形態の半導体装置は、図２１に示す実施の形態４の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、第１の半導体基板１が多結晶シリコンからなっている点が実施の形態４の半導体装置と異なっている。これによれば、入手が容易な多結晶シリコンを用いて半導体装置を形成することができる。

（実施の形態６）
次に、本発明の実施の形態６の半導体装置を説明する。本実施の形態の半導体装置は、図２１に示す実施の形態４の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、第１の半導体基板１が多孔質シリコンからなっている点が実施の形態４の半導体装置と異なっている。これによれば、第１の半導体基板１は、多孔質シリコンによって形成されているため、誘電体ではあるが、誘電率が低い。そのため、第１の半導体基板１は、高周波に対する抵抗値が高い。したがって、高周波素子を通過する高周波信号が第１の半導体基板１を介して外部へ漏れることが防止される。その結果、半導体装置の損失が低減される。

（実施の形態７）
次に、本発明の実施の形態７の半導体装置を説明する。本実施の形態の半導体装置は、図２３に示すように、実施の形態４の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、主基板として半導体基板１の代わりに誘電体結晶、ガラスまたは樹脂等からなる透明基板２５が用いられ、Ａｌ層２の代わりに、ＺｎＯ（酸化亜鉛）、ＩＴＯ（インジウム−錫酸化物）、またはＴａＯ（酸化タンタル）のような透明導電層２６が用いられ、かつ、半導体素子またはマイクロマシン９に受光素子９ａが内蔵されている点が実施の形態４の半導体装置と異なっている。なお、絶縁層３はシリコン酸化膜等の透明な材料からなっているものとする。

本実施の形態の半導体装置によれば、透明の絶縁層３、透明基板２５および透明導電層２６が用いられているため、光信号情報が電子デバイス２００または電子デバイス３００に到達することができる。そのため、半導体装置の外部の発光素子２０が発した光信号情報２１が受光素子９ａによって受け取られる。それにより、光信号情報２１が外部の発光素子２０から半導体素子またはマイクロマシン９へ入力される。なお、半導体装置が、受光素子９ａの代わりに、マイクロマシン９内に外部の受光素子に向かって光信号情報を出力し得る発光素子を有していれば、半導体装置から外部の電子デバイスへ光信号情報を出力することができる。

このような素子は主に光通信用デバイスに用いられるが、主基板の材料としては用いられる光に対して透明であればよい。最も高い頻度で用いられる光は、波長が０．８μｍ〜０．９μｍ程度の近赤外光であるが、本発明において用いられる光は、前述の波長を有する光に限定されず、可視光または赤外光であってもよい。主基板１００が半導体基板を用いて構成されている場合には、赤外光を透過させるためにはシリコン基板が用いられ、可視光を透過させるためにはＧａＮ基板またはＳｉＣ基板等が用いられ得る。また、透明基板の代わりに、シリコン基板の光を透過させたい部分にのみ孔を空けた基板が用いられてもよい。

（実施の形態８）
次に、本発明の実施の形態８の半導体装置を説明する。本実施の形態の半導体装置は、図２４に示すように、実施の形態４の半導体装置とほぼ同様である。しかしながら、本実施の形態の半導体装置は、半導体素子またはマイクロマシン９に発光素子２３が電気的に接続されている点が実施の形態４の半導体装置と異なっている。

本実施の形態の半導体装置は、図２４に示すように、発光素子２３を有するため、半導体装置の外部の受発光素子２２に対して、光信号情報２４を送り出すことができる。また、本実施の形態の半導体装置は、受光素子９ａを有するため、受発光素子２２から光信号情報２４を受け取ることができる。

（実施の形態９）
次に、図２５を用いて、本発明の実施の形態９の半導体装置を説明する。図９に示すように、本実施の形態の半導体装置は、主基板１００として、第１の半導体基板１と、半導体基板１の主表面上に設けられた電気配線パターンとしての配線５および配線１４とを備えている。また、本実施の形態の半導体装置は、電子デバイス３００として、第３の半導体基板８と、第３の半導体基板８と、第３の半導体基板８に設けられた半導体素子またはマイクロマシン９と、半導体素子またはマイクロマシン９に電気的に接続されたバンプ７ｃと、他のバンプ７ｂとを備えている。図２５に示す本実施の形態の半導体装置においても、電子デバイス３００が主基板１００にフリップチップ実装方式によって装着されている。また、主基板１００の主表面と電子デバイス３００の外周部との隙間が導電性樹脂１２によって塞がれている。したがって、本実施の形態の半導体装置によっても、上記各実施の形態の半導体装置と同様に、電子波の漏れが導電性樹脂によって防止されている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。

実施の形態１の電子デバイスの構造を示す図であって、図２および図３のそれぞれのＩ−Ｉ線断面図である。 電子デバイスの下面図である。 主基板の上面図である。 実施の形態１の他の例の電子デバイスの下面図である。 実施の形態１の主基板の製造過程を説明するための図である。 実施の形態１の主基板の製造過程を説明するための図である。 実施の形態１の主基板の製造過程を説明するための図である。 実施の形態１の一の電子デバイスの製造過程を説明するための図である。 実施の形態１の一の電子デバイスの製造過程を説明するための図である。 実施の形態１の一の電子デバイスの製造過程を説明するための図である。 実施の形態１の他の電子デバイスの製造過程を説明するための図である。 実施の形態１の他の電子デバイスの製造過程を説明するための図である。 実施の形態１の他の電子デバイスの製造過程を説明するための図である。 実施の形態１の主基板に対して一の電子デバイスおよび他の電子デバイスがフリップチップ実装された状態を示す図である。 実施の形態２の半導体装置の断面図である。 実施の形態３の主基板の断面図である。 実施の形態３の主基板の製造過程を説明するための図である。 実施の形態３の主基板の製造過程を説明するための図である。 実施の形態３の主基板の製造過程を説明するための図である。 実施の形態３の主基板の製造過程を説明するための図である。 実施の形態４の半導体装置の断面図である。 実施の形態４の主基板の製造過程を説明するための図である。 実施の形態７の半導体装置の断面図である。 実施の形態８の半導体装置の断面図である。 実施の形態９の半導体装置の断面図である。 従来の半導体装置を説明するための図である。 従来の半導体装置を説明するための図である。

符号の説明

１ 第１の半導体基板、２，１１ａ，１１ｂ Ａｌ層、３ 絶縁層、４ Ａｌ配線、５，１４，１６ａ，１６ｂ 配線、６ インダクタ、７ａ，７ｂ バンプ、８ 第３の半導体基板、９ 半導体素子またはマイクロマシン、１０ 第２の半導体基板、１２ 導電性樹脂、１３ 酸化膜カバー、１５ シールド電極、１７ 強磁性体、１８ 凹部、１９ 環状の溝、２０，２３ 発光素子、２１，２４ 光信号情報、２２ 受発光素子、２５ 透明基板、２６ 透明導電膜、７０ ダミーのバンプ。

Claims (11)

1. 主表面を有し、該主表面上に電気配線パターンが形成された主基板と、
   前記主基板の電気配線パターンに電気的に接続されるように、フリップチップ実装方式によって前記主表面に装着された電子デバイスと、
   前記主表面と前記電子デバイスとの隙間を塞ぐ導電性樹脂とを備えた、半導体装置。
2. 前記主基板は、前記主表面上の前記電子デバイスと対向する位置に電磁波を放出する高周波素子を有する、請求項１に記載の半導体装置。
3. 前記電子デバイスの主表面上に前記高周波素子に対向する磁性体をさらに備えた、請求項２に記載の半導体装置。
4. 前記主基板は、前記高周波素子の直下に凹部を有する、請求項１に記載の半導体装置。
5. 前記主基板は、
   半導体基板と、
   前記半導体基板上に形成された導電層と、
   前記導電層上に形成された絶縁膜とを含む、請求項１に記載の半導体装置。
6. 前記主基板は、前記主表面から所定の深さにかけて形成された環状の溝を有し、
   前記導電性樹脂の外周部は、前記環状の溝内まで延びている、請求項１に記載の半導体装置。
7. 前記主基板および前記電子デバイスのうちの少なくともいずれか一方の半導体基板が多結晶シリコンを用いて形成された、請求項１に記載の半導体装置。
8. 前記主基板および前記電子デバイスのうちの少なくともいずれか一方の半導体基板が多孔質シリコンを用いて形成された、請求項１に記載の半導体装置。
9. 前記主基板が透明部を含み、
   前記電子デバイスは、発光機能および／または受光機能を有する光素子を含み、
   光信号情報が、外部から前記透明部を介して前記光素子へ入力されるか、および／または、前記光素子から前記透明部を介して外部へ出力される、請求項１に記載の半導体装置。
10. 主表面上に電気配線パターンが形成された主基板を準備するステップと、
    電子デバイスを準備するステップと、
    前記電気配線パターンに電気的に接続されるように、フリップチップ実装方式によって前記主表面に前記電子デバイスを装着するステップと、
    前記主表面と前記電子デバイスとの隙間を塞ぐように導電性樹脂を形成するステップとを備えた、半導体装置の製造方法。
11. 前記導電性樹脂を形成するステップにおいては、前記電子デバイスを覆うように導電性樹脂が形成される、請求項１０に記載の半導体装置の製造方法。

Images