JP6215577B2 - 半導体パッケージ容器、半導体装置、電子機器 - Google Patents
半導体パッケージ容器、半導体装置、電子機器 Download PDFInfo
- Publication number
- JP6215577B2 JP6215577B2 JP2013115537A JP2013115537A JP6215577B2 JP 6215577 B2 JP6215577 B2 JP 6215577B2 JP 2013115537 A JP2013115537 A JP 2013115537A JP 2013115537 A JP2013115537 A JP 2013115537A JP 6215577 B2 JP6215577 B2 JP 6215577B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conductor
- dielectric
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 127
- 239000004020 conductor Substances 0.000 claims description 76
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 11
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 11
- 239000000919 ceramic Substances 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 38
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004593 Epoxy Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Waveguides (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
実装した部分に空隙があると、半導体チップの表面は、空気層で覆われることになるため、周辺の材料における影響を受けず、無損失の伝送線路を形成することになるが、半導体チップ上の導体は、周波数が高くなるとインダクタンスとして振舞うことになる。したがって、伝送線路としての特性インピーダンスが大きくなり、ある周波数以上になると良好な伝送特性が得られなくなる。
一方で、寄生容量低減のため、半導体チップ周辺の空隙は必要なものであり、空隙を保ったままインピーダンス変動を抑える必要がある。
本発明の他の課題は、高周波帯における信号の伝送特性に優れた半導体装置及びこのような半導体装置を用いた電子機器を提供することにある。
前記第1接地導体は、前記コプレーナ導波路の形成面上で、前記2つの第1信号導体の対向領域の方向に凸状又は台形状をなし、前記誘電筐体の底面部の背面には、前記2つの第1信号導体の一方と導通する第1の第2信号導体、前記2つの第1信号導体の他方と導通する第2の第2信号導体、前記第1接地導体と導通する第2接地導体が設けられており、前記第1の第2信号導体と前記第2の第2信号導体との間が誘電体で形成されている。
本発明が提供する電子機器は、上記の半導体装置を設けて成る電子機器であって、
前記半導体チップへの信号の供給と前記信号の取り出しを前記誘電筐体の底面部の背面に設けられた前記第2の第2信号導体又は前記第2接地導体を介して行うように構成されているものである。
これにより、基板等への実装が容易で広帯域にわたって良好な電気的特性を維持する半導体装置を実現することができる。
図1は、本実施形態による半導体パッケージ容器の内部構造例を示す上面図である。図2は、この半導体パッケージ容器の背面図である。図3は、この半導体パッケージ容器に形成されるヴィアホールの配置説明図である。
まず、図1に示すように、液晶ポリマーを主材料とする底基板11を用意する。そのサイズは、長辺サイズが1.6[mm],短辺サイズが1.2[mm]である。厚みは0.025[mm]である。この底基板11の表面の外周部分に、高耐熱接着剤12により、積層基板13を接合する。積層基板13もまた、液晶ポリマーを主材料として構成される。このようにして、底基板11と積層基板13とで誘電筐体を構成する。誘電筐体は、底基板11の表面のうち積層基板13が接合される外周以外の部分が底面部となる有底筒状をなす。「有底筒状」とは、底面部と側壁部とを有し、底面部に対向する部分が開口している矩形筒、円筒又はこれらに類似する形状である。この有底筒状の誘電筐体の内壁は、必ずしも矩形である必要はないが、図示のように矩形のものとする場合、その長辺サイズは1.3[mm]、短辺サイズは0.9[mm]である。
うち、内部SIGパッド201,202と対向する近接端部(図1のL2で表される端部)は、その対向する近接していない部分(図1のL1で表される端部)よりも短い形状に成形されている。その理由については後述する。
この内部SIGパッド201,202と一対の内部GNDパッド301,302により、コプレーナ導波路が形成される。
なお、内部SIGパッド201,202と内部GNDパッド(第1接地導体)301,302は、それぞれ同じ厚みのパッド状導体である。
内部SIGパッド201,202、内部GNDパッド301,302、外部SIGパッド203,204、外部GNDパッド303,304は、それぞれ銅(Cu)を主材料とする膜体である。
なお、ハンダによる接合に代えて、フリップチップ実装の接合方法を用いることもできる。フリップチップ実装の接合方法とは、アレイ状に並んだバンプと呼ばれる突起状の端子によって、一方の端子と他方の端子とを電気的に接合する接合方法である。
図4では、内部SIGパッド201と外部SIGパッド203、内部GNDパッド301と外部GNDパッド303、内部GNDパッド302と外部GNDパッド304が、それぞれ一体的に作成された例が示されている。また、図4及び図5では、底基板11の表面外周に、高耐熱接着剤12により、矩形枠状の積層基板13が接合され、この積層基板13以外の部分が底面部となる有底筒状の誘電筐体になっていることが示されている。また、内部SIGパッド201,202上に半導体チップ10がハンダ層401,402を通じて面接合されること、及び、積層基板13の上端面に高耐熱接着剤14で誘電蓋体15が接合されることが示されている。底基板11の背面から誘電蓋体15の上面までの高さは、0.5[mm]となる。
また、半導体チップ上の導体幅が狭い場合には、図8に示すように凸状部分の先端が、内部SIGパッド201、202の対向領域内にあっても良い。
Claims (10)
- セラミックを除く誘電体で構成される有底筒状の誘電筐体を有し、
前記誘電筐体の底面部に、それぞれ半導体チップの信号端子との直接接合が可能な対向する2つの第1信号導体と、前記2つの第1信号導体と共にコプレーナ導波路を形成する第1接地導体とが設けられ、
前記第1接地導体は、前記コプレーナ導波路の形成面上で、前記2つの第1信号導体の対向領域の方向に凸状又は台形状をなし、
前記誘電筐体の底面部の背面には、前記2つの第1信号導体の一方と導通する第1の第2信号導体、前記2つの第1信号導体の他方と導通する第2の第2信号導体、前記第1接地導体と導通する第2接地導体が設けられており、
前記第1の第2信号導体と前記第2の第2信号導体との間が誘電体で形成されている、
半導体パッケージ容器。 - 前記第1信号導体の一方と前記第1の第2信号導体、前記第1信号導体の他方と前記第2の第2信号導体、及び、前記第1接地導体と前記第2接地導体が、それぞれ、前記誘電筐体の底面部を貫通する孔を介して一体的に作成されている、
請求項1記載の半導体パッケージ容器。 - 前記第1接地導体は、前記第1信号導体の一方と対向する前記凸状又は台形状の突起部分の長さが、前記突起部分以外で前記第1信号導体の一方と対向する部分の長さよりも短い、請求項1又は2記載の半導体パッケージ容器。
- 前記2つの第1信号導体が前記コプレーナ導波路の導波方向に設けられている、
請求項1、2又は3記載の半導体パッケージ容器。 - 前記半導体チップが複数の信号端子を備えており、
前記2つの第1信号導体が、それぞれ前記半導体チップの各信号端子の位置との距離が最短となる部位にそれぞれ設けられている、
請求項4記載の半導体パッケージ容器。 - 前記誘電体が、ポリイミドまたは液晶ポリマーである、
請求項1ないし5のいずれかの項記載の半導体パッケージ容器。 - それぞれセラミックを除く誘電体で構成される有底筒状の誘電筐体と誘電蓋体とを有し、前記誘電筐体の底面部に、それぞれ半導体チップの信号端子に接合された対向する2つの第1信号導体と、前記2つの第1信号導体と共にコプレーナ導波路を形成する第1接地導体とが設けられ、
前記第1接地導体は、前記コプレーナ導波路の形成面上で、前記2つの第1信号導体の対向領域の方向に凸状又は台形状をなし、
前記誘電筐体の底面部の背面には、前記2つの第1信号導体の一方と導通する第1の第2信号導体、前記2つの第1信号導体の他方と導通する第2の第2信号導体、前記第1接地導体と導通する第2接地導体が設けられ、
前記第1の第2信号導体と前記第2の第2信号導体との間が誘電体で形成されており、
前記半導体チップの周辺空間が前記誘電蓋体で封止される、
半導体装置。 - 前記2つの第1信号導体と前記半導体チップの信号端子とがハンダ又はフリップチップを介して接合されている、
請求項7記載の半導体装置。 - 前記誘電体が、ポリイミドまたは液晶ポリマーである、
請求項7又は8記載の半導体装置。 - 請求項7ないし9のいずれかの項記載の半導体装置を設けて成る電子機器であって、
前記半導体チップへの信号の供給と前記信号の取り出しを前記誘電筐体の底面部の背面に設けられた前記第2の第2信号導体又は前記第2接地導体を介して行うように構成されている、電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013115537A JP6215577B2 (ja) | 2013-05-31 | 2013-05-31 | 半導体パッケージ容器、半導体装置、電子機器 |
US14/287,926 US9041169B2 (en) | 2013-05-31 | 2014-05-27 | Semiconductor packaging container, semiconductor device, electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013115537A JP6215577B2 (ja) | 2013-05-31 | 2013-05-31 | 半導体パッケージ容器、半導体装置、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236053A JP2014236053A (ja) | 2014-12-15 |
JP6215577B2 true JP6215577B2 (ja) | 2017-10-18 |
Family
ID=51984214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013115537A Expired - Fee Related JP6215577B2 (ja) | 2013-05-31 | 2013-05-31 | 半導体パッケージ容器、半導体装置、電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9041169B2 (ja) |
JP (1) | JP6215577B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4380718B2 (ja) | 2007-03-15 | 2009-12-09 | ソニー株式会社 | 半導体装置の製造方法 |
JP6627698B2 (ja) * | 2016-09-13 | 2020-01-08 | 三菱電機株式会社 | 半導体装置 |
US20190104612A1 (en) * | 2017-09-29 | 2019-04-04 | Iteq Corporation | Polymer matrix composite for eliminating skew and fiber weave effect |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63152156A (ja) | 1986-12-16 | 1988-06-24 | Nec Corp | 樹脂封止型パツケ−ジ |
JPH01215049A (ja) | 1988-02-24 | 1989-08-29 | Mitsubishi Electric Corp | 半導体装置 |
US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
US6207903B1 (en) * | 1998-12-10 | 2001-03-27 | Raytheon Company | Via transitions for use as micromachined circuit interconnects |
JP3346752B2 (ja) * | 1999-11-15 | 2002-11-18 | 日本電気株式会社 | 高周波パッケージ |
AU2001227912A1 (en) * | 2000-01-13 | 2001-07-24 | Alpha Industries, Inc. | Microwave ic package with dual mode wave guide |
US6507110B1 (en) * | 2000-03-08 | 2003-01-14 | Teledyne Technologies Incorporated | Microwave device and method for making same |
JP2002334944A (ja) | 2001-05-08 | 2002-11-22 | Nec Corp | 中空構造パッケージ |
JP3733913B2 (ja) * | 2002-02-04 | 2006-01-11 | 日本電気株式会社 | フィルタ |
WO2004006382A1 (de) * | 2002-07-02 | 2004-01-15 | Robert Bosch Gmbh | Elektrisches bauelement, insbesondere mikroelektronisches oder mikrroelektromechanisches hochfrequenzbauelement. |
JP2004063881A (ja) * | 2002-07-30 | 2004-02-26 | Shinko Electric Ind Co Ltd | 素子搭載用パッケージ及び電子装置 |
JP2004146404A (ja) * | 2002-10-21 | 2004-05-20 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置ならびに光半導体素子収納用パッケージおよび光半導体装置 |
AU2003289129A1 (en) * | 2002-12-05 | 2004-06-23 | Matsushita Electric Industrial Co., Ltd. | High-frequency circuit and high-frequency package |
US7432775B2 (en) * | 2003-03-05 | 2008-10-07 | Banpil Photonics, Inc. | High speed electronics interconnect having a dielectric system with cylindrical holes therein |
JP3782406B2 (ja) * | 2003-07-01 | 2006-06-07 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
US7479841B2 (en) * | 2005-02-15 | 2009-01-20 | Northrop Grumman Corporation | Transmission line to waveguide interconnect and method of forming same including a heat spreader |
JP2009252912A (ja) * | 2008-04-04 | 2009-10-29 | Hitachi Ltd | 高周波用半導体装置 |
JP2010199474A (ja) * | 2009-02-27 | 2010-09-09 | Kyocera Chemical Corp | 電子部品用中空パッケージ、電子部品用中空パッケージの接着シート、および蓋体、ならびに電子部品の製造方法 |
US9312591B2 (en) * | 2013-03-19 | 2016-04-12 | Texas Instruments Incorporated | Dielectric waveguide with corner shielding |
-
2013
- 2013-05-31 JP JP2013115537A patent/JP6215577B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-27 US US14/287,926 patent/US9041169B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20140353811A1 (en) | 2014-12-04 |
US9041169B2 (en) | 2015-05-26 |
JP2014236053A (ja) | 2014-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7649499B2 (en) | High-frequency module | |
US8592957B2 (en) | Semiconductor device having shield layer and chip-side power supply terminal capacitively coupled therein | |
US8653649B2 (en) | Device housing package and mounting structure | |
CN103650132B (zh) | 无线模块 | |
JP5909707B2 (ja) | 無線モジュール | |
JP6643714B2 (ja) | 電子装置及び電子機器 | |
JP4291164B2 (ja) | 弾性表面波装置 | |
JP7111514B2 (ja) | 電子部品モジュール | |
US8802496B2 (en) | Substrate for semiconductor package and method of manufacturing thereof | |
JP6973667B2 (ja) | 回路基板及び電子機器 | |
JP6215577B2 (ja) | 半導体パッケージ容器、半導体装置、電子機器 | |
JP6181777B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP4883010B2 (ja) | 電子部品パッケージ | |
TW201315316A (zh) | 配線基板及使用其之高頻模組 | |
US10297538B2 (en) | Signal transmission apparatus including semiconductor chips and signal isolator | |
CN108807657B (zh) | 封装结构及其制法 | |
JP6940286B2 (ja) | 配線基板、電子部品用パッケージおよび電子装置 | |
JP2011233846A (ja) | 半導体実装装置 | |
CN109037167B (zh) | 半导体装置封装及其制造方法 | |
US10388628B2 (en) | Electronic component package | |
JP2008263360A (ja) | 高周波基板装置 | |
JP2011171501A (ja) | フリップチップ実装装置 | |
JP3987659B2 (ja) | 高周波半導体装置 | |
JP2015002206A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2014160697A (ja) | 素子収納用パッケージ、並びに実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6215577 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |