JP2009252912A - 高周波用半導体装置 - Google Patents

Abstract

【課題】高周波用半導体装置において、半導体チップを外部基板に導電性のバンプにより接続する際、外部基板のグランド電極の影響を受けて半導体チップの電解が乱され、使用周波数帯において共振現象が生じ、これによる電波の減衰や損失が生じることのない接続構造を提供する。
【解決手段】基板５と半導体チップ１を備える半導体装置において、第１のグランド層９と第１のシグナル層８を基板の第１の面に設置し、第２のグランド層３，４と第２のシグナル層２を半導体チップの第２の面に設置し、第１及び第２の面を対向するように配置する。又、第２の面の反対側の面に、マイクロストリップ線路を形成する。第１及び第２の面を半導体部材により接続してもよい。又、第１のシグナル層を第１のグランド層で囲むように配置し、第２のシグナル層を第２のグランド層で囲むように配置してもよい。
【選択図】図１

Description

本発明は、高周波用半導体装置に関する。

半導体チップを回路基板にバンプと呼ばれる導電性の突起により接続する半導体装置の接続構造には、半導体チップのアクティブ面を外部基板に対向させて、半導体チップをフェイスダウンで外部基板に接続するフリップチップ接続構造（特許文献１参照）や、半導体チップのアクティブ面から裏面まで貫通ビアで配線し、裏面を外部基板に対向させてフェイスアップの状態でバンプにより外部基板の回路が形成されたアクティブ面に接続する構造（特許文献２参照）がある。

特開２００５−２２９３０５号公報 特開２００２−３１９５８９号公報

特許文献１や２などの半導体チップのバンプ接続構造を６０ＧＨｚ以上の高周波帯で使用すると、電波の４分の１波長と半導体装置の加工寸法とが同等のサイズとなる場合が多くある。このような場合、特許文献１のような構造では、半導体チップの回路面と外部基板との回路面が近いために半導体チップは外部基板のグランド電極によって電界分布を乱され、半導体装置の加工寸法によってはある周波数で電波の共振が生じ、電波の損失が生じてしまう。一方、特許文献２のような場合であっても、６０ＧＨｚ以上の高周波となると４分の１波長は半導体チップの回路面と外部基板の回路面の距離よりも小さい場合が多く、電波の共振により電波の損失が生じてしまい、６０ＧＨｚ以上の高周波製品における目標仕様の性能を得ることができない。例えば６０ＧＨｚ以上の車載ミリ波レーダでは、レーダの仕様の検知距離、又は検知角度を検知することができないという問題が生じる。
又、半導体チップを接続後に外部基板のグランドの影響を受けて電界分布が乱されてしまうため、それを考慮して半導体チップの設計を行う必要があり半導体チップの設計が非常に困難である。

そこで、本発明の目的は、６０ＧＨｚ以上の高周波帯において、半導体チップの電界分布が外部基板によって乱されるのを防ぐ半導体装置を提供することにある。

上記課題を解決するため、本発明の望ましい態様の一つは次の通りである。

基板と半導体チップを備える半導体装置において、第１のグランド層と第１のシグナル層を基板の第１の面に設置し、第２のグランド層と第２のシグナル層を半導体チップの第２の面に設置し、第１及び第２の面を対向するように配置する。又、第２の面の反対側の面に、マイクロストリップ線路を形成する。

本発明によれば、６０ＧＨｚ以上の高周波帯において、半導体チップの電界分布が外部基板によって乱されるのを防ぐ半導体装置を提供することができる。

以下、実施例について説明する。

図１はバンプ接続構造の全体構成を示す概略図、図２は図１のＸ−Ｘ′断面（コプレーナ線路接続部の断面）の概略図、図３は図１のＹ−Ｙ′断面の概略図を示す。

半導体チップ１が導電性のバンプによって外部基板の回路面に接続されている。半導体チップの表面（第２の面の反対側の面）には信号線の電極２とグランドの電極３によってコプレーナ線路が形成され、半導体チップ内を配線ビア１０によって半導体チップの裏面（第２の面）まで配線し、半導体チップ１はフェイスアップの状態で半導体チップ１の裏面で導電性のバンプ６，７，１６によって半導体チップの裏面が外部基板５の表面（第１の面）に接続されている。また、これら図１〜図３は例えばミリ波レーダにおける高周波モジュールの構造を示しており、半導体チップ１は高周波用半導体チップＭＭＩＣを示し、外部基板５はセラミック基板を示す。

図４は半導体チップ１の表面（第２の面の反対側の面）、図５は半導体チップ裏面（第２の面）、図６は外部基板の表面（第１の面）の概観図を示す。

半導体チップ１の表面（第２の面の反対側の面）には、マイクロストリップ線路４が形成され、その両端にマイクロストリップ線路４につながる信号線の電極２がグランドの電極３によって挟まれてコプレーナ配線されている。半導体チップ１の裏面（第２の面）には、半導体チップ１の表面から配線ビア１０によってつながる信号線の電極８（第２のシグナル層）が形成され、この信号線の電極８を囲むようにグランドの電極１１（第２のグランド層）が形成されている。このグランドの電極１１（第２のグランド層）の存在によって半導体チップ１が外部基板５に接続後に外部基板のグランドの電極によって半導体チップの電界分布が乱されることを回避することが可能であり、この結果、高周波信号の伝送損失を抑えることが可能となる。

又、半導体チップを外部基板に接続する前と後で、半導体チップの高周波特性が変化することを回避できるため、半導体チップの設計が容易となる。更に、図５のようにグランド電極１１（第２のグランド層）を両端でコプレーナ線路形成し、中央部はベタの面とすることで、半導体チップ１の表面のマイクロストリップラインとスムーズな結線が可能となる。

半導体チップ１の裏面（第２の面）の両端２つの信号線の電極１２（第２のシグナル層）の上面にはそれぞれに導電性のバンプ７（第１の半導体部材，第２の半導体部材）が配置されている。この時、バンプ７の接続端から一番近い電極１２の端までの距離は、当該半導体装置に使用される電波の波長の８分の１未満とする。これにより電波の共振を防ぐことができる。

又、グランドの電極１１（第２のグランド層）上には、導電性のバンプ６（第３乃至第６の半導体部材）が配置されてコプレーナ配線を形成している。更に、信号線の電極上のバンプ７（第１の半導体部材，第２の半導体部材）を囲むようにバンプ１６がグランドの電極上に形成されている。

一方、外部基板の表面（第１の面）には、半導体チップと同じパターンのグランド電極９（第１のグランド層）が信号線の電極８（第１のシグナル層）を囲むように形成されている。電極９（第１のグランド層）と半導体チップ裏面の電極１１（第２のグランド層）の二つの幅広いグランドの電極を形成することにより、シールド効果が向上する。

又、このように半導体チップ１の裏面（第２の面）と外部基板５の表面（第１の面）の向き合う接続面同士で同様のパターンが形成されていることにより、両者に発生する電場が等しく、電波の伝搬が不連続な点が発生することなくスムーズに行われ、電波の伝送損失を抑えることが可能である。そして、外部基板表面（第１の面）の電極上に形成したバンプ接続用のパッド１７，１８，１９に半導体チップ１のバンプが接続されることになる。図５のように信号線の電極上のバンプ７を囲む形でグランドの電極につながるバンプ６（第３乃至第６の半導体部材），バンプ１６（第７，第８の半導体部材）を配置することにより、バンプ６，１６がシールドの役目を果たし、高周波信号の空間放射による伝送損失を防ぐことが可能となる。

次に、半導体装置の製造方法について図７〜図１０を用いて説明する。当該製造方法は、例えば、高周波用半導体装置に広く用いられているＧａＡｓ製のＭＭＩＣに適用できる。まず、１００μｍ以上の厚みのあるウェハー状態のＧａＡｓ製ＭＭＩＣの表面に、Ａｕ導体１７により配線パターンを形成する。この時、Ａｕの配線とＧａＡｓの密着性を向上させるためにＡｕ導体の下層に、例えば、ＡｕＧｅ等の薄膜１８をスパッタリング等で形成する。

ここで、ウェハー表面の配線パターンの表面には樹脂を塗布すると、この樹脂により配線を保護することができ、ＭＭＩＣの耐湿性の向上とこれ以降の工程における作業性の向上を確保することができる。そして、ＭＭＩＣの裏面をグラインドにより１００μｍの厚さにし、ウェハーの裏面から例えばレーザ加工や電界めっきによって配線用のビアを形成する。その後、ウェハー裏面の表面及びビア内部の壁面にＡｕめっきにより配線を形成する。そして、表面の樹脂の上面に例えばサファイヤなどの保護用の板をＵＶ硬化型のシートにより貼付ける。

次に、ＭＭＩＣの裏面にバンプを形成していく。図７はバンプ接続部の断面についての概観図を示す。バンプ２５は、例えば、はんだにより形成する。図８ははんだバンプの下地となる金属層の概観図を示す。ウェハー状のＭＭＩＣ裏面の配線パターン上に、まず、配線を保護するためのバリア層としてＴｉの薄膜２７をスパッタリング等で形成する。その上層にＴｉ２７とはんだの密着性を上げるためにＣｕの薄膜２８をスパッタリング、又は電界めっきや無電解めっきにより形成する。その上層にはんだバンプを形成するための下地としてＮｉの層２９を電解めっき、又は無電解めっきにより形成する。そして、Ｎｉめっき２９の上層にはんだバンプ２５を電解めっきや無電解めっき等で形成する。

又、バンプ２２はＣｕとはんだによって形成することも可能である。図９はバンプがＣｕとはんだにより形成された場合のバンプ接続部の概観図を示す。この場合、前記Ｃｕの薄膜２９の上層に、Ｃｕの層３０を電解めっき、又は無電解めっきにより施し、この上層にはんだの層３１を電解めっき、又は無電解めっきにより施す。

これらのバンプは、接続部の高さが図１の高周波用半導体装置の使用周波数の１／４波長以下となるように高さを設計して形成する。はんだバンプの場合、例えば、Ｔｉ２８を０.３μｍ、Ｃｕ２９を０.３μｍ、Ｎｉ２９を３.０μｍ、はんだ２５を５０μｍなどとすればよい。又、Ｃｕとはんだによるバンプの場合、例えば、Ｔｉ２８を０.３μｍ、Ｃｕ２９を０.３μｍ、Ｃｕ３０を５０μｍ、はんだ３１を２０μｍなどとすればよい。こうしてバンプを形成したＭＭＩＣのウェハーから、ＵＶ照射によってＵＶ硬化型シートを剥し保護板を取り外す。その後、ウェハー表面にダイシングシートを貼付け、ダイシングによってＭＭＩＣを個片にカットし、ＵＶ照射によってダイシングシートを取り外す。

次にＭＭＩＣを外部基板に接続する工程である。外部基板は、例えば、セラミック基板を用いる。まず、セラミック基板表面のＭＭＩＣ搭載位置にフラックスを塗付する。この時、フラックスは無洗浄フラックスを用いれば、洗浄の工程を省くことができ、製造時間の短縮とコスト低減にもつながる。フラックス塗布後、図５に示すＭＭＩＣ裏面のパターンと図６に示すセラミックパターンが合わさるようにセラミック基板表面のバンプ接続用のパッド１７，１８，１９にＭＭＩＣのバンプ６，７，１６を搭載し、リフローによってＭＭＩＣのはんだバンプ、又はＣｕ−はんだバンプをセラミック基板に接続する。セラミック基板の導電性のパッドの構成は、例えば基板の配線導体２６の上にＮｉめっき３３、その上にＡｕの薄膜３２とする（図１０参照）。以上の工程によって高周波用半導体装置１を作製する。

実施例１の構造は、例えば、自動車に搭載するミリ波レーダの高周波モジュールで採用する。図１１にミリ波レーダのイメージ図を示す。

自動車３４に搭載するミリ波レーダ３５は、自動車３４と障害物（先行車３６等）との距離，相対速度，角度を検知して衝突を未然に防止するための装置である。このミリ波レーダの高い信頼性を得るためには、レーダの高精度のミリ波３７を送受信する必要がある。ミリ波レーダ３５には高周波信号の送受信を行う高周波モジュールが内蔵され、高周波モジュールには高周波用半導体チップＭＭＩＣが回路基板に接続されている。

図１２に現在主流となっているＭＭＩＣと基板の接続構造を示す。ＭＭＩＣ３８は導電性の樹脂３９によって回路基板４０に搭載され、ＭＭＩＣ３８の高周波信号伝送線路４１と回路基板４０の高周波信号伝送線路４２が金属のワイヤ４３によって繋がれ、高周波線路を形成している。

図１３は図１２のＸ−Ｘ′断面の概観図を示している。ＭＭＩＣに設けたグランド電極４４は回路基板４０の配線ビア４５を通して基板のグランド電極４６に繋がれている。この構造では、高周波の特性を得るためには金属ワイヤ４３の長さ制限が非常に厳しく、ワイヤ長さのばらつきが発生し易く、安定した高周波特性を得ることが容易ではない。また、製造歩留まりの向上によるコスト低減が難しい、等の問題がある。

そこで、安定した高周波特性を得るためにフリップチップ接続構造が採用されている。例えば、図１４に示すような一般的なフリップチップ接続構造をミリ波レーダ用高周波モジュールのＭＭＩＣと回路基板の接続構造を検討する。ＭＭＩＣ３８は回路面を回路基板４０の回路面に対向させたフェイスダウンの状態で、複数の金属バンプ４７によって基板に接続される。

図１５は図１４のＹ−Ｙ′断面の概観図を示す。ＭＭＩＣ３８がフェイスダウンの状態で金属バンプ４７によって回路基板４０の回路面に接続される。しかし、この構造では、ＭＭＩＣ３８の回路面が回路基板４０のグランド電極４８によって電解分布が乱され、ミリ波レーダの高周波特性は想定したいたものと異なってくることが懸念される。この状態では、ミリ波レーダに想定外の不具合が生じる可能性や、あるいはこれを回避するためにＭＭＩＣの設計が非常に困難となる可能性が考えられる。

一方、実施例１の構造をミリ波レーダの高周波モジュールに採用する。図１に示した高周波モジュール用のバンプ接続構造において、半導体チップ１をＭＭＩＣとしてミリ波レーダ用の高周波モジュールを製作する。当該構造ならば、フィスアップの状態で接続するＭＭＩＣの裏面、及び基板の表面に設けたグランド電極のシールド効果により高周波の放射損失を低減することができる。又、接続バンプには例えばはんだバンプを用いると、はんだのセルフアライメント性によってＭＭＩＣの基板搭載位置ズレを回避することができる。これによりミリ波レーダの安定した性能を得ることができ、製造歩留まり向上によるコスト低減を狙うことも可能となる。

本稿によれば、半導体チップ及び外部基板に電界分布を補正するためのグランド電極を設けることにより、共振周波数を意識的にシフトさせて電波の損失を低減することができる。又、半導体チップ及び外部基板に設けたグランド電極のシールド効果により、放射損失を低減することができる。更に、半導体チップを外部基板に接続後に外部基板のグランド電極によって電界分布が乱れることが無くなるため、半導体チップの設計段階でこの現象を考慮する必要が無くなり、設計が容易となる。

高周波用半導体装置の全体構成を示す図。 図１に示す全体構成のＸ−Ｘ′断面の概観図。 図１に示す全体構成のＹ−Ｙ′断面の概観図。 半導体チップ表面の配線パターン概観図。 半導体チップ裏面の配線パターン概観図。 外部基板表面の配線パターン概観図。 半導体チップの配線ビア及びはんだバンプによる接続部の断面概観図。 半導体チップ裏面に形成するバンプ下地の金属層２４の概観図。 バンプがＣｕ−はんだバンプの場合の、半導体チップの配線及びバンプ接続部の概観図。 外部基板表面のバンプ接続用の導電性のパッド１７，１８，１９の金属層の概観図。 ミリ波レーダのイメージ図。 現在主流のＭＭＩＣ接続構造（ワイヤボンディング接続）概観図。 図１２に示すＭＭＩＣ接続構造のＸ−Ｘ′断面の概観図。 一般的なフリップチップ構造を示す図。 図１４に示す一般的なフリップチップ構造のＹ−Ｙ′断面の概観図。

符号の説明

１ 半導体チップ
２ 半導体チップ表面のコプレーナ信号線の電極
３，４ 半導体チップ表面のグランド電極
５ 外部基板
６ 半導体チップ裏面のグランド電極上に形成した導電性のバンプ
７ 半導体チップ裏面のコプレーナ信号線上に形成した導電性のバンプ
８ 外部基板表面の信号線の電極
９ 外部基板表面のグランド電極
１０ 半導体チップ内の配線ビア
１１ 半導体チップの裏面のグランド電極
１２ 半導体チップ裏面のコプレーナ信号線の電極
１３ 外部基板内部のグランドの層
１４ 外部基板裏面のグランドの層
１５ 外部基板内部のグランド電極配線用のビア
１６ 半導体チップ裏面のコプレーナ配線の周囲にさらに配置したグランド電極上の導電性のバンプ
１７ 外部基板表面の信号線の電極をはさむようにグランド電極上に形成したバンプ接続用の導電性のパッド
１９ 外部基板表面のグランド電極上に形成したバンプ接続用の導電性のパッド
２０ 半導体チップ表面のＡｕ配線
２１ 半導体チップとＡｕ配線との間のＡｕＧｅの薄膜
２２ 半導体チップのビア内壁の表面のＡｕ配線
２３ 半導体チップ裏面のＡｕ配線
２４ 半導体チップ裏面のバンプ下地の金属層
２５ はんだめっき（導電性のバンプ）
２６ 外部基板表面の配線導体
２７ Ｔｉの薄膜
２８ Ｃｕの薄膜
２９ Ｎｉめっき
３０ Ｃｕめっき
３１ はんだめっき
３２ Ａｕの薄膜
３３ 外部基板表面の配線導体上に形成した、はんだバンプ接続用のＮｉめっき
３４ ミリ波レーダを搭載した自動車
３５ ミリ波レーダ
３６ ミリ波レーダを搭載した自動車の先行車
３７ 高周波（ミリ波）
３８ ＭＭＩＣ
３９ 導電性樹脂
４０ 回路基板
４１ ＭＭＩＣの高周波信号伝送線路
４２ 回路基板の高周波信号伝送線路
４３ 金属ワイヤ
４４ ＭＭＩＣのグランド電極
４５ 回路基板の配線ビア
４６ ＭＭＩＣの裏面のグランド電極
４７ 金属バンプ
４８ 回路基板のグランド電極

Claims (12)

1. 基板と半導体チップを備える半導体装置において、
   第１のグランド層と第１のシグナル層を前記基板の第１の面に設置し、
   第２のグランド層と第２のシグナル層を前記半導体チップの第２の面に設置し、
   前記第１及び第２の面を対向するように配置する、半導体装置。
2. 前記第２の面の反対側の面に、マイクロストリップ線路を形成する、請求項１記載の半導体装置。
3. 前記第１及び第２の面を半導体部材により接続する、請求項２記載の半導体装置。
4. 前記第１のシグナル層を前記第１のグランド層で囲むように配置し、
   前記第２のシグナル層を前記第２のグランド層で囲むように配置する、請求項２記載の半導体装置。
5. 前記第１及び第２のシグナル層を接続したシグナル用半導体部材と、前記第１及び第２のグランド層を接続した複数のグランド用半導体部材を備え、
   前記複数のグランド用半導体部材が前記シグナル用半導体部材を囲むように配置する、請求項３記載の半導体装置。
6. シグナル用の第１及び第２の半導体部材と、グランド用の第３乃至第６の半導体部材を備え、
   前記第１の半導体部材を前記第３及び第４の半導体部材で挟んで配置し、
   前記第２の半導体部材を前記第５及び第６の半導体部材で挟んで配置する、請求項３記載の半導体装置。
7. 前記第１及び第３の半導体部材を第１の直線上に配置し、
   前記第２及び第５の半導体部材を第２の直線上に配置し、
   前記第１及び第２の直線を対向して配置し、
   前記第１及び第２の直線の間に第７及び第８の半導体部材を配置し、
   前記第１及び第７の半導体部材間の距離は、前記第１及び第３の半導体部材間の距離よりも小さく、
   前記第２及び第８の半導体部材間の距離は、前記第２及び第５の半導体部材間の距離よりも小さい、請求項６記載の半導体装置。
8. 前記半導体部材とは、バンプを示す、請求項３記載の半導体装置。
9. 前記半導体チップの前記第２の面の反対側の面に、高周波回路を配置する、請求項２記載の半導体装置。
10. 前記第１のシグナル層内に、前記第１の面と前記シグナル用半導体部材との第１の接続部分を収め、
    前記第２のシグナル層内に、前記第２の面と前記シグナル用半導体部材との第２の接続部分を収める、請求項５記載の半導体装置。
11. 前記第１の接続部分は、前記第１のシグナル層内に、左右対称となるように収められ、 前記第２の接続部分は、前記第２のシグナル層内に、左右対称となるように収められる、請求項１０記載の半導体装置。
12. 前記第１の接続部分の右端から前記第１のシグナル層の右端までの距離は、当該半導体装置に使用される電波の波長の８分の１未満であり、
    前記第２の接続部分の右端から前記第２のシグナル層の右端までの距離は、当該半導体装置に使用される電波の波長の８分の１未満である、請求項１１記載の半導体装置。

Images