CN109727933B - 一种半导体封装方法及半导体封装器件 - Google Patents

一种半导体封装方法及半导体封装器件 Download PDF

Info

Publication number
CN109727933B
CN109727933B CN201811583338.9A CN201811583338A CN109727933B CN 109727933 B CN109727933 B CN 109727933B CN 201811583338 A CN201811583338 A CN 201811583338A CN 109727933 B CN109727933 B CN 109727933B
Authority
CN
China
Prior art keywords
substrate
substrate unit
layer
pad
ground pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811583338.9A
Other languages
English (en)
Other versions
CN109727933A (zh
Inventor
张志龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201811583338.9A priority Critical patent/CN109727933B/zh
Publication of CN109727933A publication Critical patent/CN109727933A/zh
Application granted granted Critical
Publication of CN109727933B publication Critical patent/CN109727933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本申请公开了一种半导体封装方法及半导体封装器件，所述半导体封装方法包括：提供基板单元，所述基板单元包括相背设置的第一表面和第二表面、以及与所述第一表面和所述第二表面相邻的第一侧面，所述第一表面设置有接地焊盘，所述接地焊盘的第二侧面从所述第一侧面中露出；所述第二表面设置有芯片和塑封层，且所述塑封层覆盖所述芯片；在所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面形成电磁屏蔽层。通过上述方式，本申请能够降低制作成本且提高电磁屏蔽层与接地回路的接触面积。

Description

一种半导体封装方法及半导体封装器件
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体封装方法及半导体封装器件。
背景技术
随着电子元件的运算速度越来越快、或是资讯传递的讯号频率越来越高，半导体封装器件中的芯片容易与其他内部或外部电子元件相互产生电磁干扰，例如串扰、传输损耗、讯号反射等等，这会使得芯片的运作效能受到削减，所以在半导体封装器件中对芯片进行电磁干扰的防护显得尤为重要。
现有的对芯片进行电磁干扰防护的方式包括：在基板内部预先形成接地层以及与接地层连接的接地线路，接地线路延伸至基板上表面的侧边；在将芯片与基板固定，且形成塑封层后，在塑封层外表面形成电磁屏蔽层，并将该电磁屏蔽层连接至该接地线路，以将电磁波或静电导引至接地层予以释放，以保护芯片不受电磁干扰的影响。
本申请的发明人在长期研究过程中发现，上述方法中基板需要额外增设接地线路，制作成本较高；且接地线路的端面面积较小，其与电磁屏蔽层的接触为点状接触，容易造成电磁屏蔽层与接地线路接触不良而造成电磁屏蔽失效。
发明内容
本申请主要解决的技术问题是提供一种半导体封装方法及半导体封装器件，能够降低制作成本且提高电磁屏蔽层与接地回路的接触面积。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体封装方法，所述半导体封装方法包括：提供基板单元，所述基板单元包括相背设置的第一表面和第二表面、以及与所述第一表面和所述第二表面相邻的第一侧面，所述第一表面设置有接地焊盘，所述接地焊盘的第二侧面从所述第一侧面中露出；所述第二表面设置有芯片和塑封层，且所述塑封层覆盖所述芯片；在所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面形成电磁屏蔽层。
其中，所述提供基板单元包括：提供基板，在所述基板上定义多个所述基板单元以及位于多个所述基板单元之间的切割道，所述基板单元包括相背设置的所述第一表面和所述第二表面，所述第一表面设置有接地焊盘；在多个所述基板单元的所述第二表面分别设置所述芯片，且将所述芯片与所述基板单元电连接；在多个所述基板单元的所述第二表面形成所述塑封层，且所述塑封层覆盖所述芯片；沿所述切割道切割所述基板，以使得所述基板单元的所述第一侧面露出，所述接地焊盘的所述第二侧面从所述第一侧面露出。
其中，所述提供基板包括：在所述基板单元的所述第一表面蚀刻出多个所述接地焊盘；继续蚀刻所述接地焊盘，以在所述接地焊盘的所述第二侧面形成缺口，所述接地焊盘包括与所述第二侧面相邻的第三表面和第四表面，所述第三表面相对所述第四表面靠近所述第二表面，所述缺口自所述第四表面向所述第三表面延伸。
其中，所述继续蚀刻所述接地焊盘，以在所述接地焊盘的所述第二侧面形成缺口包括：继续蚀刻所述接地焊盘，以在所述接地焊盘的所述第二侧面形成至少一个台阶部。
其中，所述在所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面形成电磁屏蔽层，包括：利用喷涂法、电镀法、溅射法中任一种在所述塑封层的外表面、所述基板单元的所述第一侧面、所述接地焊盘的所述第二侧面、所述接地焊盘的所述缺口内形成所述电磁屏蔽层。
其中，所述在所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面形成电磁屏蔽层之前，本申请所提供的半导体封装方法还包括：去除并清洁所述塑封层的外表面、所述基板单元的所述第一侧面、所述接地焊盘的所述第二侧面的介质，以使得所述外表面、所述第一侧面、所述第二侧面平整。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种半导体封装器件，所述半导体封装器件包括：基板单元，包括相背设置的第一表面和第二表面、以及与所述第一表面和所述第二表面相邻的第一侧面，所述第一表面设置有接地焊盘，所述接地焊盘包括从所述第一侧面露出的第二侧面；芯片，位于所述基板单元的所述第二表面，且与所述基板单元电连接；塑封层，覆盖所述基板单元的所述第二表面以及所述芯片；电磁屏蔽层，覆盖所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面。
其中，所述接地焊盘的所述第二侧面包括缺口，所述接地焊盘包括与所述第二侧面相邻的第三表面和第四表面，所述第三表面相对所述第四表面靠近所述第二表面，所述缺口自所述第四表面向所述第三表面延伸，所述电磁屏蔽层延伸入所述缺口内。
其中，所述缺口在所述第二侧面形成至少一个台阶部。
其中，所述电磁屏蔽层的材质为金属，所述金属包括铝、铜、铬、金、银、镍、锡中至少一种。
本申请的有益效果是：区别于现有技术的情况，本申请所提供的半导体封装方法中基板单元包括相背设置的第一表面和第二表面、以及与第一表面和所述第二表面相邻的第一侧面，第一表面设置有接地焊盘，接地焊盘的第二侧面从第一侧面中露出；电磁屏蔽层与接地焊盘的第二侧面连接，以将电磁波或静电导走，保护芯片不受电磁干扰的影响；本申请所提供的半导体封装方法中无需形成接地线路，其工艺简单，制作成本和时间降低；且接地焊盘露出的第二侧面的面积大于传统的接地线路的端面面积，电磁屏蔽层与接地焊盘之间的结合力增强，有效降低了电磁屏蔽层因接触不良而造成电磁屏蔽失效的概率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请半导体封装方法一实施方式的流程示意图；
图2为图1中步骤S101一实施方式的流程示意图；
图3为图2中步骤S201-步骤S204一实施方式的结构示意图；
图4为图3a中基板一实施方式的俯视示意图；
图5为图2中步骤S202另一实施方式的结构示意图；
图6为本申请半导体封装器件一实施方式的结构示意图；
图7为本申请半导体封装器件另一实施方式的结构示意图；
图8为本申请半导体封装器件另一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1，图1为本申请半导体封装方法一实施方式的流程示意图，该半导体封装方法包括：
S101：提供基板单元，基板单元包括相背设置的第一表面和第二表面、以及与第一表面和第二表面相邻的第一侧面，第一表面设置有接地焊盘，接地焊盘的第二侧面从第一侧面中露出；第二表面设置有芯片和塑封层，且塑封层覆盖芯片。
具体地，在一个应用场景中，请参阅图2-图3，图2为图1中步骤S101一实施方式的流程示意图，图3为图2中步骤S201-步骤S204一实施方式的结构示意图，上述步骤S101具体包括：
S201：提供基板10，在基板10上定义多个基板单元100以及位于多个基板单元100之间的切割道102，基板单元100包括相背设置的第一表面104和第二表面106，第一表面104设置有接地焊盘108。
具体地，如图3a和图4所示，图4为图3a中基板一实施方式的俯视示意图，在本实施例中，基板10可以是栅格阵列封装LGA基板等。基板单元100包含四边，每边可以设置一个接地焊盘108(如图4所示)，接地焊盘108在基板10的第一表面104上的投影可以是方形、长方形、或者其他任意形状，接地焊盘108用于与接地回路连接，接地回路可以位于基板10内部，也可位于基板10外部；当然，在其他实施例中，基板单元100上接地焊盘108的设置方式也可为其他，且除了接地焊盘108外，也可包括其他焊盘，本申请对此不作限定。
一般而言，基板10购买过来时其第一表面104设置有金属层，需要进行蚀刻以形成接地焊盘108，在一个实施方式中，上述步骤S201中提供基板10包括：在基板10的多个基板单元100的第一表面104蚀刻出多个接地焊盘108。例如，可以利用掩膜进行蚀刻，且在蚀刻形成接地焊盘108的同时也可蚀刻出其他焊盘、以及最底层电路等。
在另一个实施方式中，为进一步加强电磁屏蔽层与接地焊盘108之间的结合力，请参阅图3b，上述步骤S201中在形成接地焊盘108之后还包括：继续蚀刻接地焊盘108，以在接地焊盘108的第二侧面1080形成缺口1082，在本实施例中，接地焊盘108的第二侧面1080是与切割道102邻近的侧面。例如，可以利用另一张掩膜将接地焊盘108靠近切割道102的部分蚀刻掉，进而在接地焊盘108的第二侧面1080形成缺口1082。其中，接地焊盘108包括与第二侧面1080相邻的第三表面1084和第四表面1086，第三表面1084相对第四表面1086靠近第二表面106，缺口1082自第四表面1086向第三表面1084延伸。上述缺口1082的形成除了可以提高后期电磁屏蔽层与接地焊盘108之间的结合力外，还可以降低后期切割切割道102时产生毛刺的风险。
在一个应用场景中，如图3b所示，缺口1082可以为台阶部，上述继续蚀刻接地焊盘108，以在接地焊盘108的第二侧面1080形成缺口1082包括：继续蚀刻接地焊盘108，以在接地焊盘108的第二侧面1080形成至少一个台阶部，至少一个台阶部自第三表面1084向第四表面1086延伸。当然，在其他应用场景中，缺口1082的形状也可为其他，例如，梯形等。
S202：在多个基板单元100的第二表面106分别设置芯片12，且将芯片12与基板单元100电连接。
具体地，如图3c所示，芯片12包括正面120和背面122，芯片正面120设置有焊盘(图未示)。当芯片12采用正装的形式与基板单元100连接时，上述步骤S202具体包括：将芯片12的背面122放置于基板单元100的第二表面106，而为了降低芯片12与基板单元100发生位移的概率，还可在芯片12的背面122与基板单元100之间设置双面胶类的胶膜，以初步固定芯片12与基板单元100的位置；利用导线14电性连接芯片12和对应的基板单元100。芯片12可通过导线14将信号传输给基板单元100，或，芯片12通过导线14接收基板单元100传输的信号。其中，导线14的材质可以为金、铝、铜以及铜-铁系、铜-镍-硅系、铜-铬系、铜-镍-锡系合金中的任一种或多种的组合物，只需该导线14具有导电功能且较好的机械强度，抗应力松弛特性即可。
当然，在其他实施例中，如图5所示，图5为图2中步骤S202另一实施方式的结构示意图。芯片12a也可采用倒装的形式与基板单元100a连接时，在上述步骤S202之前，本申请所提供的方法还包括：在芯片12a的正面120a的焊盘(图未示)上形成金属凸点/金属凸柱124a，金属凸点/金属凸柱124a与基板单元100a的对应位置进行电连接。芯片12a可通过金属凸点/金属凸柱124a将信号传输给基板单元100a，或，芯片12a通过金属凸点/金属凸柱124a接收基板单元100a传输的信号。
S203：在多个基板单元100的第二表面106形成塑封层16，且塑封层16覆盖芯片12。
具体地，如图3d所示，塑封层16的材质可以为绝缘材料，例如环氧树脂等，形成塑封层16的方法可以为现有技术中任一种，在此不再详述。
S204：沿切割道102切割基板10，以使得基板单元100的第一侧面101露出，接地焊盘108的第二侧面1080从第一侧面101露出。
具体地，如图3e所示，可以采用切割刀一次或者多次沿切割道102进行切割，以使得接地焊盘108的第二侧面1080外露。在本实施例中，切割道102的边缘距离接地焊盘108的第二侧面1080可能还有一段距离，若仅将切割道102部分切除，第二侧面1080并不能露出；因此，此时可以进行二次切割，以使得第二侧面1080露出；或者，可以采用比切割道102宽的切割刀进行切割，以使得一次切割即可使第二侧面1080露出。
当然，在其他实施例中，实现上述步骤S101的方式也可为其他，本申请对此不作限定。例如，可以先将基板10切割为单个基板单元100，然后再对单个基板单元100进行后续处理。
S102：在塑封层16的外表面、基板单元100的第一侧面101、以及接地焊盘108的第二侧面1080形成电磁屏蔽层18。
具体地，如图6所示，图6为本申请半导体封装器件一实施方式的结构示意图。在上述步骤S102之前，本申请所提供的半导体封装方法还包括：去除并清洁塑封层16的外表面、基板单元100的第一侧面101、接地焊盘108的第二侧面1080的介质，以使得外表面、第一侧面101、第二侧面1080平整。例如，可以利用激光或者等离子等方式去除多余的介质，从而可以增强电磁屏蔽层18与塑封层16的外表面、基板单元100的第一侧面101、接地焊盘108的第二侧面1080的结合力。
在本实施例中，电磁屏蔽层18的材质可以为金属，例如，铝、铜、金、银、镍、锡、焊料中至少一种，形成上述电磁屏蔽层18的方式可以是喷涂法、电镀法、溅射法中任一种。
在一个实施方式中，如图7所示，图7为本申请半导体封装器件另一实施方式的结构示意图。当接地焊盘108b的第二侧面1080b形成有缺口(未标示)时，上述步骤S102具体包括：利用喷涂法、电镀法、溅射法中任一种在塑封层16b的外表面、基板单元100b的第一侧面101b、接地焊盘108b的第二侧面1080b、接地焊盘108b的缺口(未标示)内形成电磁屏蔽层18b。
下面从结构方面对本申请所提供的半导体封装器件作进一步说明。请再次参阅图6，本申请所提供的半导体封装器件包括：
基板单元100，包括相背设置的第一表面104和第二表面106、以及与第一表面104和第二表面106相邻的第一侧面101，第一表面104设置有接地焊盘108，接地焊盘108包括从第一侧面101露出的第二侧面1080。
芯片12，位于基板单元100的第二表面106，且与基板单元100电连接。在本实施例中，如图6所示，芯片12包括正面120和背面122，芯片12的正面120的焊盘(图未示)通过导线14与基板单元100电连接。
塑封层16，覆盖基板单元100的第二表面106以及芯片12。塑封层16的材质可以为绝缘材料，例如，环氧树脂等。
电磁屏蔽层18，覆盖塑封层16的外表面、基板单元100的第一侧面101、以及接地焊盘108的第二侧面1080。在本实施例中，电磁屏蔽层18的材质为金属，金属包括铝、铜、铬、金、银、镍、锡中至少一种。此外，本实施例中，接地焊盘108未被电磁屏蔽层18覆盖的表面可以与外部电路电连接。
在本实施例中，接地焊盘108的第二侧面1080包括缺口1082，接地焊盘108包括与第二侧面1080相邻的第三表面1084和第四表面1086，第三表面1084相对第四表面1086靠近第二表面106，缺口1082自第四表面1086向第三表面1084延伸。缺口1082可以在第二侧面1080形成至少一个台阶部。在本实施例中，电磁屏蔽层18可以仅覆盖至接地焊盘108的第二侧面1080。
在另一个实施例中，如图7所示，电磁屏蔽层18b还可进一步延伸入缺口(未标示)内。延伸入缺口内的电磁屏蔽层18b相当于钩部，不仅可以增大电磁屏蔽层18b与接地焊盘108b的接触面积，还可降低因外部作用力使电磁屏蔽层18b与接地焊盘108b脱落的概率。
在又一个实施例中，请参阅图8，图8为本申请半导体封装器件另一实施方式的结构示意图，该半导体封装器件与上述实施例的区别在于，芯片12a与基板单元100a采用倒装的方式电连接。具体而言，芯片12a的正面120a设置有金属凸点/金属凸柱124a，芯片12a的金属凸点/金属凸柱124a与基板单元100a电连接。
总而言之，区别于现有技术的情况，本申请所提供的半导体封装方法中基板单元包括相背设置的第一表面和第二表面、以及与第一表面和第二表面相邻的第一侧面，第一表面设置有接地焊盘，接地焊盘的第二侧面从第一侧面中露出；电磁屏蔽层与接地焊盘的第二侧面连接，以将电磁波或静电导走，以保护芯片不受电磁干扰的影响；本申请所提供的半导体封装方法中无需形成接地线路，其工艺简单，制作成本和时间降低；且接地焊盘露出的第二侧面的面积大于传统的接地线路的端面面积，电磁屏蔽层与接地焊盘之间的结合力增强，有效降低了电磁屏蔽层因接触不良而造成电磁屏蔽失效的概率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (7)

1.一种半导体封装方法，其特征在于，所述半导体封装方法包括：
提供基板单元，所述基板单元包括相背设置的第一表面和第二表面、以及与所述第一表面和所述第二表面相邻的第一侧面，所述第一表面设置有接地焊盘，所述接地焊盘的第二侧面从所述第一侧面中露出；所述第二表面设置有芯片和塑封层，且所述塑封层覆盖所述芯片；
所述提供基板单元包括：提供基板，在所述基板上定义多个所述基板单元以及位于多个所述基板单元之间的切割道，所述基板单元包括相背设置的所述第一表面和所述第二表面，所述第一表面设置有接地焊盘；在多个所述基板单元的所述第二表面分别设置所述芯片，且将所述芯片与所述基板单元电连接；在多个所述基板单元的所述第二表面形成所述塑封层，且所述塑封层覆盖所述芯片；沿所述切割道切割所述基板，以使得所述基板单元的所述第一侧面露出，所述接地焊盘的所述第二侧面从所述第一侧面露出；
所述提供基板包括：在所述基板单元的所述第一表面蚀刻出多个所述接地焊盘；继续蚀刻所述接地焊盘，以在所述接地焊盘的所述第二侧面形成缺口，所述接地焊盘包括与所述第二侧面相邻的第三表面和第四表面，所述第三表面相对所述第四表面靠近所述第二表面，所述缺口自所述第四表面向所述第三表面延伸；在所述塑封层的外表面、所述基板单元的所述第一侧面、所述接地焊盘的所述第二侧面、所述接地焊盘的所述缺口内形成电磁屏蔽层。
2.根据权利要求1所述的半导体封装方法，其特征在于，所述继续蚀刻所述接地焊盘，以在所述接地焊盘的所述第二侧面形成缺口包括：
继续蚀刻所述接地焊盘，以在所述接地焊盘的所述第二侧面形成至少一个台阶部。
3.根据权利要求1或2所述的半导体封装方法，其特征在于，所述在所述塑封层的外表面、所述基板单元的所述第一侧面、所述接地焊盘的所述第二侧面、所述接地焊盘的所述缺口内形成电磁屏蔽层，包括：
利用喷涂法、电镀法、溅射法中任一种在所述塑封层的外表面、所述基板单元的所述第一侧面、所述接地焊盘的所述第二侧面、所述接地焊盘的所述缺口内形成所述电磁屏蔽层。
4.根据权利要求1所述的半导体封装方法，其特征在于，所述在所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面形成电磁屏蔽层之前，本申请所提供的半导体封装方法还包括：
去除并清洁所述塑封层的外表面、所述基板单元的所述第一侧面、所述接地焊盘的所述第二侧面的介质，以使得所述外表面、所述第一侧面、所述第二侧面平整。
5.一种半导体封装器件，其特征在于，所述半导体封装器件包括：
基板单元，包括相背设置的第一表面和第二表面、以及与所述第一表面和所述第二表面相邻的第一侧面，所述第一表面设置有接地焊盘，所述接地焊盘包括从所述第一侧面露出的第二侧面；所述接地焊盘的所述第二侧面包括缺口，所述接地焊盘包括与所述第二侧面相邻的第三表面和第四表面，所述第三表面相对所述第四表面靠近所述第二表面，所述缺口自所述第四表面向所述第三表面延伸；
芯片，位于所述基板单元的所述第二表面，且与所述基板单元电连接；
塑封层，覆盖所述基板单元的所述第二表面以及所述芯片；
电磁屏蔽层，覆盖所述塑封层的外表面、所述基板单元的所述第一侧面、以及所述接地焊盘的所述第二侧面；所述电磁屏蔽层延伸入所述缺口内。
6.根据权利要求5所述的半导体封装器件，其特征在于，
所述缺口在所述第二侧面形成至少一个台阶部。
7.根据权利要求5所述的半导体封装器件，其特征在于，
所述电磁屏蔽层的材质为金属，所述金属包括铝、铜、铬、金、银、镍、锡中至少一种。
CN201811583338.9A 2018-12-24 2018-12-24 一种半导体封装方法及半导体封装器件 Active CN109727933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811583338.9A CN109727933B (zh) 2018-12-24 2018-12-24 一种半导体封装方法及半导体封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811583338.9A CN109727933B (zh) 2018-12-24 2018-12-24 一种半导体封装方法及半导体封装器件

Publications (2)

Publication Number Publication Date
CN109727933A CN109727933A (zh) 2019-05-07
CN109727933B true CN109727933B (zh) 2021-07-13

Family

ID=66297729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811583338.9A Active CN109727933B (zh) 2018-12-24 2018-12-24 一种半导体封装方法及半导体封装器件

Country Status (1)

Country Link
CN (1) CN109727933B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112885743A (zh) * 2021-01-14 2021-06-01 江苏和睿半导体科技有限公司 一种芯片封测用塑封装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101288284B1 (ko) * 2010-10-27 2013-07-26 삼성전기주식회사 반도체 패키지 제조 방법
CN102760667B (zh) * 2011-04-29 2014-10-29 力成科技股份有限公司 形成双面电磁屏蔽层的半导体封装方法及构造
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
JP2015154032A (ja) * 2014-02-19 2015-08-24 株式会社東芝 配線基板とそれを用いた半導体装置
CN105321933B (zh) * 2014-08-01 2019-08-09 乾坤科技股份有限公司 具有顺形电磁屏蔽结构的半导体封装件及其制造方法
US20170062352A1 (en) * 2015-08-26 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor chip module
JP6679162B2 (ja) * 2016-02-17 2020-04-15 株式会社ディスコ 半導体パッケージの製造方法
CN207097810U (zh) * 2017-08-25 2018-03-13 恒劲科技股份有限公司 封装装置及其载板结构

Also Published As

Publication number Publication date
CN109727933A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
KR100543481B1 (ko) 반도체 장치 및 그 제조 방법
US8704341B2 (en) Semiconductor packages with thermal dissipation structures and EMI shielding
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US8012868B1 (en) Semiconductor device having EMI shielding and method therefor
TWI358117B (en) Packaging structure and packaging method thereof
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
CN103400825A (zh) 半导体封装件及其制造方法
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
US10714431B2 (en) Semiconductor packages with electromagnetic interference shielding
US11908805B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
CN110098130B (zh) 一种系统级封装方法及封装器件
TW200935576A (en) Packaging structure and packaging method thereof
CN104716105A (zh) 半导体装置及其制造方法
CN102543907A (zh) 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
KR20160001117A (ko) 반도체 패키지
US9576873B2 (en) Integrated circuit packaging system with routable trace and method of manufacture thereof
CN109727933B (zh) 一种半导体封装方法及半导体封装器件
US10629544B2 (en) Semiconductor packages
US20120170162A1 (en) Semiconductor package and fabrication method thereof
JP2017220654A (ja) 電磁シールドを備えた半導体装置及びその製造方法
KR100805503B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판, 및 전자기기
JP2021535606A (ja) ウェハレベルシステムパッケージング方法及びパッケージング構造
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR20210038956A (ko) 웨이퍼 레벨 시스템 패키지 방법 및 패키지 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant