TWI459521B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI459521B
TWI459521B TW101107849A TW101107849A TWI459521B TW I459521 B TWI459521 B TW I459521B TW 101107849 A TW101107849 A TW 101107849A TW 101107849 A TW101107849 A TW 101107849A TW I459521 B TWI459521 B TW I459521B
Authority
TW
Taiwan
Prior art keywords
substrate
recess
semiconductor package
ground layer
semiconductor
Prior art date
Application number
TW101107849A
Other languages
English (en)
Other versions
TW201338108A (zh
Inventor
許聰賢
方顥儒
鍾興隆
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW101107849A priority Critical patent/TWI459521B/zh
Priority to CN2012100745778A priority patent/CN103311225A/zh
Priority to US13/457,995 priority patent/US8766416B2/en
Publication of TW201338108A publication Critical patent/TW201338108A/zh
Application granted granted Critical
Publication of TWI459521B publication Critical patent/TWI459521B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

半導體封裝件及其製法
本發明係有關於一種半導體封裝件及其製法，尤指一種具有電磁屏蔽功能之半導體封裝件及其製法。
隨著半導體技術的演進，電子產品已開發出各種不同封裝產品型態，而為提升整體電性品質，許多電子產品已具有電磁屏蔽之功能，以防止電磁干擾(Electromagnetic Interference，簡稱EMI)產生。
如第1A與1B圖所示者係第5,166,772號美國專利之具有電磁屏蔽功能之半導體封裝件的剖視圖。如圖所示，其係先於基板10上接置並電性連接半導體晶片11，接著，於該基板10上設置罩蓋該半導體晶片11的網狀金屬罩蓋12，再以封裝膠體13將該網狀金屬罩蓋12及半導體晶片11完全包覆，該網狀金屬罩蓋12係藉由電鍍通孔(plated through hole，簡稱PTH)14以進行接地。
惟，該電鍍通孔14係佔用許多基板10空間，使得該基板10的線路佈局範圍減少並受到限制，進而降低整體線路佈局的彈性。
因此，如何避免上述習知技術中之種種問題，俾有效節省基板空間，並增進整體線路佈局的彈性，實已成為目前亟欲解決的課題。
有鑒於上述習知技術之缺失，本發明提供一種半導體 封裝件，係包括：具有相對之第一表面與第二表面的基板，該基板內部並具有接地層，且該第二表面具有外露該接地層之凹部；設於該基板之第一表面上的半導體晶片；形成於該基板之第一表面上的封裝膠體，用以包覆該半導體晶片；以及包覆該封裝膠體與基板的金屬層，且其延伸至該凹部對應該基板之第二表面之側，以電性連接該接地層。
所述之半導體封裝件之凹部係位於該第二表面的角落或邊緣。
於本發明之半導體封裝件中，該半導體晶片係以打線或覆晶方式電性連接該基板。
本發明復提供一種半導體封裝件之製法，係包括以下步驟：(A)提供一基板，係具有相對之第一表面與第二表面，該基板內部並具有接地層，於該基板之第一表面上設置有半導體晶片，於該基板之第一表面上形成有包覆該半導體晶片的封裝膠體，且該基板之第二表面形成有外露該接地層之凹部；以及(B)形成包覆該封裝膠體與基板的金屬層，該金屬層並延伸至該凹部對應該基板之第二表面之側，以電性連接該接地層。
於前述之半導體封裝件之製法中，該步驟(A)係包括：提供一基板，係具有相對之第一表面與第二表面，該基板內部並具有接地層；於該基板之第二表面形成外露該接地層之凹部；於該基板之第一表面上接置半導體晶片；以及於該基板之第一表面上形成包覆該半導體晶片的封裝膠體。
依上述之半導體封裝件之製法，該凹部係位於該第二表面的角落或邊緣。
所述之半導體封裝件之製法中，形成該凹部的方式係為機械或雷射鑽孔。
於本發明之半導體封裝件之製法中，該半導體晶片係以打線或覆晶方式電性連接該基板。
又於上述之半導體封裝件之製法中，形成該金屬層的方式係為濺鍍。
於前述之半導體封裝件中，該基板係為封裝基板或電路板。
由上可知，因為本發明係於基板的下表面形成有凹槽，以使該基板內部的接地層外露，再使後續形成之用以電磁屏蔽的金屬層經由該凹槽直接連接該接地層，以達成接地之目的，所以本發明無須設置接地專用之電鍍通孔，故可有效節省基板空間，並使整體線路佈局更具有彈性。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功 效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「內部」、「角落」、「邊緣」、「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2E圖，係本發明之半導體封裝件及其製法的剖視圖。
如第2A圖所示，提供一基板20，係具有相對之第一表面20a與第二表面20b，該基板20內部並具有接地層(ground layer)201；其中，該基板20係可藉由壓合複數介電層與線路層而形成、或者可藉由堆疊形成介電層與線路層方式而形成，惟此為所屬技術領域之通常知識者所能瞭解，故不在此加以贅述與圖示；此外，該基板20可為封裝基板或電路板。
如第2B至2C圖所示，利用機械鑽頭21於該基板20之第二表面20b形成外露該接地層201之凹部200；其中，該凹部200係位於該第二表面20b的角落或邊緣，且形成該凹部200的方式亦可為雷射鑽孔，但不以此為限。
如第2D圖所示，於該基板20之第一表面20a上接置半導體晶片22，並於該基板20之第一表面20a上形成包覆該半導體晶片22的封裝膠體23；其中，該半導體晶片22除了以打線方式電性連接該基板20之外，亦可採用覆晶(flip chip)方式，但不以此為限。
如第2E圖所示，形成包覆該封裝膠體23與基板20的金屬層24，且該金屬層24延伸至該凹部200對應該基板20之第二表面20b之側，並電性連接該接地層201；其中，形成該金屬層24的方式係為濺鍍，但不以此為限。
要補充說明的是，本發明之實施亦可先接置該半導體晶片22並形成該封裝膠體23之後，再形成該凹部200。
本發明復提供一種半導體封裝件，係包括：基板20，係具有相對之第一表面20a與第二表面20b，該基板20內部並具有接地層201，且該第二表面20b具有外露該接地層201之凹部200；半導體晶片22，係設於該基板20之第一表面20a上；封裝膠體23，係形成於該基板20之第一表面20a上，且包覆該半導體晶片22；以及金屬層24，係包覆該封裝膠體23與基板20，且延伸至該凹部200對應該基板20之第二表面20b之側，並電性連接該接地層201。
於本發明之半導體封裝件中，該凹部200係位於該第二表面20b的角落或邊緣。
所述之半導體封裝件中，該半導體晶片22係以打線或覆晶方式電性連接該基板20。
又於前述之半導體封裝件中，該基板20係為封裝基板或電路板。
綜上所述，由於本發明係於基板的下表面形成有凹槽，以使該基板內部的接地層外露，再使後續形成之用以電磁屏蔽的金屬層經由該凹槽直接連接該接地層，以達成接地之目的，因此本發明無須設置接地專用之電鍍通孔， 故可有效節省基板空間，並使整體線路佈局更具有彈性。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
10,20‧‧‧基板
11,22‧‧‧半導體晶片
12‧‧‧網狀金屬罩蓋
13,23‧‧‧封裝膠體
14‧‧‧電鍍通孔
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧凹部
201‧‧‧接地層
21‧‧‧機械鑽頭
24‧‧‧金屬層
第1A與1B圖係第5,166,772號美國專利之具有電磁屏蔽功能之半導體封裝件的剖視圖；以及第2A至2E圖係本發明之半導體封裝件及其製法的剖視圖。
20‧‧‧基板
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧凹部
201‧‧‧接地層
22‧‧‧半導體晶片
23‧‧‧封裝膠體
24‧‧‧金屬層

Claims (9)

  1. 一種半導體封裝件，係包括：基板，係具有相對之第一表面與第二表面，該基板內部並具有接地層，且該第二表面具有外露該接地層之凹部；半導體晶片，係設於該基板之第一表面上；封裝膠體，係形成於該基板之第一表面上，且包覆該半導體晶片；以及金屬層，係包覆該封裝膠體與基板，且延伸至該凹部對應該基板之第二表面之側，以電性連接該接地層。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，該凹部係位於該第二表面的角落或邊緣。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該基板係為封裝基板或電路板。
  4. 一種半導體封裝件之製法，係包括以下步驟：(A)提供一基板，係具有相對之第一表面與第二表面，該基板內部並具有接地層，於該基板之第一表面上設置有半導體晶片，於該基板之第一表面上形成有包覆該半導體晶片的封裝膠體，且該基板之第二表面形成有外露該接地層之凹部；以及(B)形成包覆該封裝膠體與基板的金屬層，且該金屬層延伸至該凹部對應該基板之第二表面之側，以電性連接該接地層。
  5. 如申請專利範圍第4項所述之半導體封裝件之製法，其中，該步驟(A)係包括：提供一基板，係具有相對之第一表面與第二表面，該基板內部並具有接地層；於該基板之第二表面形成外露該接地層之凹部；於該基板之第一表面上接置半導體晶片；以及於該基板之第一表面上形成包覆該半導體晶片的封裝膠體。
  6. 如申請專利範圍第4項所述之半導體封裝件之製法，其中，該凹部係位於該第二表面的角落或邊緣。
  7. 如申請專利範圍第4項所述之半導體封裝件之製法，其中，形成該凹部的方式係為機械或雷射鑽孔。
  8. 如申請專利範圍第4項所述之半導體封裝件之製法，其中，形成該金屬層的方式係為濺鍍。
  9. 如申請專利範圍第4項所述之半導體封裝件之製法，其中，該基板係為封裝基板或電路板。
TW101107849A 2012-03-08 2012-03-08 半導體封裝件及其製法 TWI459521B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101107849A TWI459521B (zh) 2012-03-08 2012-03-08 半導體封裝件及其製法
CN2012100745778A CN103311225A (zh) 2012-03-08 2012-03-20 半导体封装件及其制法
US13/457,995 US8766416B2 (en) 2012-03-08 2012-04-27 Semiconductor package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101107849A TWI459521B (zh) 2012-03-08 2012-03-08 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201338108A TW201338108A (zh) 2013-09-16
TWI459521B true TWI459521B (zh) 2014-11-01

Family

ID=49113378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107849A TWI459521B (zh) 2012-03-08 2012-03-08 半導體封裝件及其製法

Country Status (3)

Country Link
US (1) US8766416B2 (zh)
CN (1) CN103311225A (zh)
TW (1) TWI459521B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560835B (en) 2011-11-07 2016-12-01 Siliconware Precision Industries Co Ltd Package substrate and fabrication method thereof
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
CN103579202B (zh) * 2013-11-20 2016-06-01 华进半导体封装先导技术研发中心有限公司 有机基板半导体器件电磁屏蔽结构及制作方法
WO2016111512A1 (en) 2015-01-09 2016-07-14 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR102474242B1 (ko) * 2015-01-09 2022-12-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9997468B2 (en) 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
TWI590392B (zh) * 2015-08-03 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
KR101858952B1 (ko) * 2016-05-13 2018-05-18 주식회사 네패스 반도체 패키지 및 이의 제조 방법
US10535612B2 (en) 2017-12-15 2020-01-14 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN109727933B (zh) * 2018-12-24 2021-07-13 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
CN109890188B (zh) * 2019-02-15 2021-03-23 华为技术有限公司 封装组件及电子设备
KR20220014685A (ko) * 2020-07-29 2022-02-07 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM291175U (en) * 2005-12-16 2006-05-21 Universal Scient Ind Co Ltd Module construction structure with anti-EMI features
TW201138050A (en) * 2010-04-29 2011-11-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63144550A (ja) * 1986-12-09 1988-06-16 Mitsubishi Electric Corp 光デジタルリンクモジユ−ル
US5166772A (en) 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
CN201153120Y (zh) * 2007-12-27 2008-11-19 环隆电气股份有限公司 无线通讯模块封装结构
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8105872B2 (en) * 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
KR20110133821A (ko) * 2010-06-07 2011-12-14 삼성전기주식회사 고주파 패키지
TWI456728B (zh) * 2010-12-17 2014-10-11 Advanced Semiconductor Eng 具有防電磁干擾結構的半導體結構與其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM291175U (en) * 2005-12-16 2006-05-21 Universal Scient Ind Co Ltd Module construction structure with anti-EMI features
TW201138050A (en) * 2010-04-29 2011-11-01 Advanced Semiconductor Eng Semiconductor device packages with electromagnetic interference shielding

Also Published As

Publication number Publication date
TW201338108A (zh) 2013-09-16
US20130234337A1 (en) 2013-09-12
CN103311225A (zh) 2013-09-18
US8766416B2 (en) 2014-07-01

Similar Documents

Publication Publication Date Title
TWI459521B (zh) 半導體封裝件及其製法
TWI603456B (zh) 電子封裝結構及其製法
JP6760397B2 (ja) モジュール
TWI611533B (zh) 半導體封裝件及其製法
TWI438885B (zh) 半導體封裝件及其製法
TWI471985B (zh) 晶片封裝體及其製作方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
TWI469283B (zh) 封裝結構以及封裝製程
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
US8420437B1 (en) Method for forming an EMI shielding layer on all surfaces of a semiconductor package
TWI594390B (zh) 半導體封裝件及其製法
TW201405758A (zh) 具有防電磁波干擾之半導體元件
TW201533860A (zh) 配線基板及使用其之半導體裝置
TWI525769B (zh) 封裝基板及其製法
TW201351599A (zh) 半導體封裝件及其製法
TWI594382B (zh) 電子封裝件及其製法
TW201312662A (zh) 半導體封裝件及其製法
TWI503944B (zh) 屏蔽罩、半導體封裝件及其製法暨具有該屏蔽罩之封裝結構
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
TW201628145A (zh) 電子封裝結構及其製法
JPWO2020071493A1 (ja) モジュール
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
TWI525782B (zh) 半導體封裝件及其製法
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
KR101070799B1 (ko) 반도체패키지 및 그 제조방법