TWI590392B - 電子封裝件及其製法 - Google Patents

電子封裝件及其製法 Download PDF

Info

Publication number
TWI590392B
TWI590392B TW104125072A TW104125072A TWI590392B TW I590392 B TWI590392 B TW I590392B TW 104125072 A TW104125072 A TW 104125072A TW 104125072 A TW104125072 A TW 104125072A TW I590392 B TWI590392 B TW I590392B
Authority
TW
Taiwan
Prior art keywords
package
electronic
substrate
electronic component
frame
Prior art date
Application number
TW104125072A
Other languages
English (en)
Other versions
TW201707155A (zh
Inventor
石啓良
簡俊忠
鍾興隆
朱德芳
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW104125072A priority Critical patent/TWI590392B/zh
Priority to CN201510494684.XA priority patent/CN106409780A/zh
Priority to US14/981,479 priority patent/US10181458B2/en
Publication of TW201707155A publication Critical patent/TW201707155A/zh
Application granted granted Critical
Publication of TWI590392B publication Critical patent/TWI590392B/zh
Priority to US16/211,714 priority patent/US10566320B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

電子封裝件及其製法
本發明係有關一種電子封裝件，尤指一種具輕薄短小化之電子封裝件及其製法。
由於電子產業的蓬勃發展，大部份的電子產品均朝向小型化及高速化的目標發展，尤其是通訊產業的發展已普遍運用整合於各類電子產品，例如行動電話(Cell phone)、膝上型電腦(laptop)等。
目前，因電子產品之微小化以及高運作速度需求的增加，而為了提高單一半導體封裝件之性能與容量以符合電子產品微型化之需求，故半導體封裝件採多晶片模組化(Multichip Module)乃成一趨勢，俾藉此將兩個或兩個以上之晶片組合在單一封裝件中，以縮減電子產品整體電路結構體積，並提昇電性功能。
如第1圖所示，習知半導體封裝件1係包括一基板10、設於該基板10上之複數半導體晶片11與被動元件12、及包覆該些半導體晶片11與被動元件12之封裝膠體(圖略)。
惟，習知半導體封裝件1中，該基板10的表面需同時容納許多半導體晶片11及許多被動元件12，造成該基板10的表面積加大，進而迫使該半導體封裝件1的體積增大，亦不符合半導體封裝件輕薄短小之發展潮流。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：基板，係具有相對之第一表面及第二表面；第一電子元件，係設於該基板之第一表面上；封裝層，係形成於該基板之第一表面上，以包覆該第一電子元件；第二電子元件，係設於該基板之第二表面上；架體，係設於該基板之第二表面上；以及封裝體，係形成於該基板之第二表面上，以包覆該第二電子元件。
本發明復提供一種電子封裝件之製法，係包括：提供一具有相對之第一表面及第二表面之基板；設置第一電子元件於該基板之第一表面上，且形成封裝層於該基板之第一表面上，以包覆該第一電子元件；設置第二電子元件於該基板之第二表面上；結合架體於該基板之第二表面上；以及形成封裝體於該基板之第二表面上，以令該封裝體包覆該第二電子元件。
前述之電子封裝件及其製法中，該架體係具有開口，使該第二電子元件外露於該開口。
前述之電子封裝件及其製法中，該架體係為金屬架或 線路板。
前述之電子封裝件及其製法中，該架體係藉由複數導電體設於該基板之第二表面上。
前述之電子封裝件及其製法中，該第二電子元件之表面外露於該封裝體之表面。
前述之電子封裝件及其製法中，形成屏蔽層於該封裝體上。
另外，前述之電子封裝件及其製法中，復包括形成複數導電元件於該架體上。
由上可知，本發明之電子封裝件及其製法，主要藉由將該第一與第二電子元件分別設於該基板之第一與第二表面上，使該基板的表面積無需加大即可佈設所需之電子元件之數量，因而該電子封裝件的體積不會增大，故相較於習知技術，本發明之製法能達到使該電子封裝件輕薄短小之目的。
再者，藉由該封裝層與封裝體之雙層結構保護該些電子元件，以避免該些電子元件與外界大氣接觸而受潮，進而避免受到水氣或汙染物之侵害。
又，藉由該封裝體與該封裝層之設計，使該電子封裝件之耐撞度提高，且降低碎裂機率，並於高溫高濕的環境下運作時，可增加該電子封裝件之使用壽命。
另外，藉由該屏蔽層保護該些第一與第二電子元件，使該些電子元件免受外界之電磁干擾，因而不會影響整體該電子封裝件的電性效能，故該電子封裝件的電性運作功 能得以正常。
1‧‧‧半導體封裝件
10,20‧‧‧基板
11‧‧‧半導體晶片
12‧‧‧被動元件
2,2’‧‧‧電子封裝件
20a‧‧‧第一表面
20b‧‧‧第二表面
20c,22c,25c‧‧‧側面
200,250’‧‧‧介電層
201,251’‧‧‧線路層
21‧‧‧第一電子元件
210‧‧‧銲線
210’‧‧‧銲錫凸塊
22‧‧‧封裝層
23‧‧‧導電體
24‧‧‧第二電子元件
24a,26a,26a’‧‧‧表面
240‧‧‧散熱層
25,25’‧‧‧架體
250‧‧‧開口
251‧‧‧接點
26‧‧‧封裝體
260‧‧‧開孔
27‧‧‧屏蔽層
28‧‧‧導電元件
28a‧‧‧點狀
28b‧‧‧條狀
40‧‧‧導電通孔
40’‧‧‧電性接觸墊
41‧‧‧導電盲孔
41’‧‧‧線路
42‧‧‧金屬芯層
S‧‧‧切割路徑
第1圖係為習知電子裝置之立體示意圖；第2A至2E圖係為本發明之電子封裝件之製法的剖面示意圖；其中，第2C’圖係為第2C圖之局部立體圖，第2D’及2D”圖係為第2D圖之其它態樣，第2E’圖係為第2E圖之另一態樣，第2E”圖係為第2E’圖之局部立體圖；第3A至3E圖係為本發明之電子封裝件之架體之其它態樣的立體示意圖；第3A’至3D’圖係為本發明之電子封裝件之導電元件之佈設平面圖；以及第4A至4C圖係為本發明之電子封裝件之架體之另一實施例之各種態樣之剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如 “上”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2E圖係為本發明之電子封裝件2之製法之剖面示意圖。
如第2A圖所示，提供一具有相對之第一表面20a及第二表面20b之基板20，且設置複數第一電子元件21於該基板20之第一表面20a上，再形成一封裝層22於該基板20之第一表面20a上，以包覆該些第一電子元件21。
於本實施例中，該基板20係為線路板，例如，其包含至少一介電層200及形成於該介電層200上之線路層201。
再者，該第一電子元件21係為主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。
又，該第一電子元件21係電性連接該基板20之線路層201。例如，該第一電子元件21以打線方式(即藉由複數銲線210)電性連接該線路層201；或者，該第一電子元件21亦可以覆晶方式(即藉由複數銲錫凸塊210’)電性結合至該線路層201上。
另外，形成該封裝層22之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材。
如第2B圖所示，形成複數導電體23及設置複數第二 電子元件24於該基板20之第二表面20b上。
於本實施例中，該導電體23係為銲錫凸塊或如銅柱之導電柱，且該些導電體23電性連接該基板20之線路層201。
再者，該第二電子元件24係為主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。
又，該第二電子元件24係電性連接該基板20之線路層201。例如，該第二電子元件24以覆晶方式電性結合至該線路層201上；或者，該第二電子元件24亦可以打線方式(圖略)電性連接該線路層201。
如第2C圖所示，結合一架體25於該些導電體23上，且該架體25電性連接該些導電體23。
於本實施例中，依封裝產品之需求，該架體25係為金屬架或線路板。
再者，該第二電子元件24外露於該架體25。例如，該架體25係具有至少一開口250(如第2C’圖所示)與複數接點251，使該第二電子元件24外露於該開口250，且該些接點251對應結合該些導電體23。然而，該架體之形狀可依需求製作，如第3A至3E圖所示，並無特別限制，其中，第3E圖所示之雙桿狀架體之方位可相對該基板20呈縱向或橫向。
如第2D圖所示，形成一封裝體26於該基板20之第二表面20b上，以包覆該第二電子元件24、該封裝層22與該些導電體23。
於本實施例中，該封裝體26之材質與該封裝層22之材質係相同或不相同，且形成該封裝體26之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材。
再者，該封裝體26復形成於該架體25之開口250中，以覆蓋該第二電子元件24。或者，如第2D’及2D”圖所示，該第二電子元件24之表面24a可外露於該封裝體26之表面26a,26a’，例如，該封裝體26形成有用以外露該第二電子元件24之開孔260(如第2D’圖所示)、或該封裝體26之表面26a’齊平該第二電子元件24之表面24a(如第2D”圖所示)。
又，於第2D”圖中，當該封裝體26之表面26a’齊平該第二電子元件24之表面24a時，該架體25之表面可選擇性齊平(圖略)或不齊平(如第2D”圖所示)該封裝體26之表面26a’。
另外，若該第二電子元件24之表面24a外露於該封裝體26之表面26a,26a’，可於該第二電子元件24之外露表面24a上形成散熱結構，如金屬製之散熱層240(如第2D’圖所示)或各種習知散熱片等。
如第2E圖所示，形成一屏蔽層27於該封裝體26上，且該屏蔽層27係為金屬層，如銅層。
於本實施例中，於形成該屏蔽層27之前，可先沿第2D圖所示之切割路徑S進行切單製程，使該屏蔽層27延伸形成至該封裝層22之側面22c、該基板20之側面20c 及該架體25之側面25c。
再者，當該電子封裝件2為柵格陣列(land grid array，簡稱LGA)型，如第2E圖所示，該架體25係採用金屬架，以作為導腳(lead)。
又，當該電子封裝件2’為球狀陣列(ball grid array，簡稱BGA)型，如第2E’圖所示，該架體25’係採用線路板，以供電性結合複數導電元件28，例如，該架體25’包含至少一介電層250’及形成於該介電層250’上之線路層251’。具體地，該線路層251’之佈設方式係例如，包含導電通孔40與電性接觸墊40’之雙層式(如第4A圖所示)、包含導電盲孔41與線路41’之增層式(如第4B圖所示)、包含金屬芯層42之增層式(如第4C圖所示)，以藉由該線路層251’之佈設，使該屏蔽層27有利於接觸該架體25之側面25c之線路層251’，而強化屏蔽之效果。
另外，形成該些導電元件28之製程係例如於形成該屏蔽層27之前，先形成複數導電元件28於該架體25’上，其中，該導電元件28係為銲錫凸塊、導針(pin)或如銅柱之導電柱。具體地，該些導電元件28之佈設係配合該架體25’之形狀，如第2E”、3A’至3D’及3E圖所示，其中，該些導電元件28可為點狀28a、條狀28b或其組合，並無任何限制。
本發明之製法中，藉由將該第一電子元件21與第二電子元件24分別設於該基板20之第一表面20a與第二表面20b上，使該基板20的表面積無需加大即可佈設所需之電 子元件之數量，因而該電子封裝件2,2’的體積不會增大，故相較於習知技術，本發明之製法能達到使該電子封裝件2,2’輕薄短小之目的。
再者，藉由該封裝層22與封裝體26之雙層結構保護該些第一與第二電子元件21,24，以避免該些第一與第二電子元件21,24與外界大氣接觸而受潮，進而避免受到水氣或汙染物之侵害。
又，藉由該封裝體26與該封裝層22之雙層結構，使該電子封裝件2,2’之耐撞度提高，且降低碎裂(Crack)機率，並於高溫高濕的環境下運作時，可增加該電子封裝件2,2’之使用壽命。
另外，藉由該屏蔽層27保護該些第一電子元件21與第二電子元件24，使該些第一電子元件21與第二電子元件24免受外界之電磁干擾(Electromagnetic interference，簡稱EMI)，因而不會影響整體該電子封裝件2,2’的電性效能，故該電子封裝件2,2’的電性運作功能得以正常。
本發明提供一種電子封裝件2,2’，係包括：一基板20、複數第一電子元件21、一封裝層22、複數第二電子元件24、一架體25,25’以及封裝體26。
所述之基板20係具有相對之第一表面20a及第二表面20b。
所述之第一電子元件21係設於該基板20之第一表面20a上。
所述之封裝層22係形成於該基板20之第一表面20a 上，以包覆該第一電子元件21。
所述之第二電子元件24係設於該基板20之第二表面20b上。
所述之導電體23係設於該基板20之第二表面20b上。
所述之架體25,25’係結合於該基板20之第二表面20b上。
所述之封裝體26係形成於該基板20之第二表面20b上，以包覆該第二電子元件24。
於一實施例中，該架體25,25’係具有至少一開口250，使該些第二電子元件24外露於該開口250。
於一實施例中，該架體25係為金屬架。
於一實施例中，該架體25’係為線路板。
於一實施例中，該架體25,25’係藉由複數導電體23結合於該基板20之第二表面20b上。
於一實施例中，該第二電子元件24之表面24a可外露於該封裝體26之表面26a,26a’。
於一實施例中，該電子封裝件2,2’復包括形成於該封裝體26上之一屏蔽層27。
於一實施例中，該電子封裝件2’復包括形成於該架體25’上之複數導電元件28。
綜上所述，本發明之電子封裝件及其製法，係藉由將該第一與第二電子元件分別設於該基板之第一與第二表面上，使該基板的表面積無需加大即可佈設所需之電子元件之數量，故該電子封裝件的體積不會增大，因而能使該電 子封裝件符合輕薄短小之需求。
再者，藉由該封裝層與封裝體之雙層結構保護該些第一與第二電子元件，以避免該些第一與第二電子元件與外界大氣接觸而受潮，進而避免受到水氣或汙染物之侵害。
又，藉由該封裝體與該封裝層之設計，使該電子封裝件之耐撞度提高，且降低碎裂機率，並於高溫高濕的環境下運作時，可增加該電子封裝件之使用壽命。
另外，藉由該屏蔽層保護該些第一與第二電子元件，使該些第一與第二電子元件免受外界之電磁干擾，故該電子封裝件的電性運作功能得以正常。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧電子封裝件
20‧‧‧基板
20a‧‧‧第一表面
20b‧‧‧第二表面
20c,22c,25c‧‧‧側面
21‧‧‧第一電子元件
22‧‧‧封裝層
23‧‧‧導電體
24‧‧‧第二電子元件
25‧‧‧架體
26‧‧‧封裝體
27‧‧‧屏蔽層

Claims (14)

  1. 一種電子封裝件，係包括：基板，係具有相對之第一表面及第二表面；第一電子元件，係設於該基板之第一表面上；封裝層，係形成於該基板之第一表面上，以包覆該第一電子元件；第二電子元件，係設於該基板之第二表面上；架體，係設於該基板之第二表面上；以及封裝體，係形成於該基板之第二表面上，以包覆該第二電子元件及該封裝層。
  2. 如申請專利範圍第1項所述之電子封裝件，其中，該架體係具有開口，使該第二電子元件外露於該開口。
  3. 如申請專利範圍第1項所述之電子封裝件，其中，該架體係為金屬架或線路板。
  4. 如申請專利範圍第1項所述之電子封裝件，其中，該架體係藉由複數導電體設於該基板之第二表面上。
  5. 如申請專利範圍第1項所述之電子封裝件，其中，該第二電子元件之表面外露於該封裝體之表面。
  6. 如申請專利範圍第1項所述之電子封裝件，復包括形成於該封裝層上之該封裝體上之屏蔽層。
  7. 如申請專利範圍第1項所述之電子封裝件，復包括形成於該架體上之複數導電元件。
  8. 一種電子封裝件之製法，係包括：提供一具有相對之第一表面及第二表面之基板； 設置第一電子元件於該基板之第一表面上，且形成封裝層於該基板之第一表面上，以包覆該第一電子元件；設置第二電子元件於該基板之第二表面上；結合架體於該基板之第二表面上；以及於結合該架體後，形成封裝體於該基板之第二表面上，以令該封裝體包覆該第二電子元件及該封裝層。
  9. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該架體係具有開口，使該第二電子元件外露於該開口。
  10. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該架體係為金屬架或線路板。
  11. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該架體係藉由複數導電體設於該基板之第二表面上。
  12. 如申請專利範圍第8項所述之電子封裝件之製法，其中，該第二電子元件之表面外露於該封裝體之表面。
  13. 如申請專利範圍第8項所述之電子封裝件之製法，復包括形成屏蔽層於該封裝層上之該封裝體上。
  14. 如申請專利範圍第8項所述之電子封裝件之製法，復包括形成複數導電元件於該架體上。
TW104125072A 2015-08-03 2015-08-03 電子封裝件及其製法 TWI590392B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW104125072A TWI590392B (zh) 2015-08-03 2015-08-03 電子封裝件及其製法
CN201510494684.XA CN106409780A (zh) 2015-08-03 2015-08-13 电子封装件及其制法
US14/981,479 US10181458B2 (en) 2015-08-03 2015-12-28 Electronic package and fabrication method thereof
US16/211,714 US10566320B2 (en) 2015-08-03 2018-12-06 Method for fabricating electronic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104125072A TWI590392B (zh) 2015-08-03 2015-08-03 電子封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201707155A TW201707155A (zh) 2017-02-16
TWI590392B true TWI590392B (zh) 2017-07-01

Family

ID=58008350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104125072A TWI590392B (zh) 2015-08-03 2015-08-03 電子封裝件及其製法

Country Status (3)

Country Link
US (2) US10181458B2 (zh)
CN (1) CN106409780A (zh)
TW (1) TWI590392B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10468384B2 (en) 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
CN107622957B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构的制造方法
CN107749411B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
TWI736736B (zh) * 2018-01-22 2021-08-21 矽品精密工業股份有限公司 電子封裝件及其製法
US10636756B2 (en) * 2018-07-05 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protrusion E-bar for 3D SIP
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法
US11296002B2 (en) * 2020-01-03 2022-04-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN111816629B (zh) * 2020-09-14 2020-12-15 甬矽电子(宁波)股份有限公司 电磁屏蔽封装结构和电磁屏蔽封装结构制作方法
US11462484B2 (en) * 2020-10-08 2022-10-04 Advanced Semiconductor Engineering, Inc. Electronic package with wettable flank and shielding layer and manufacturing method thereof
US20220285286A1 (en) * 2021-03-03 2022-09-08 Qualcomm Technologies Inc. Package comprising metal layer configured for electromagnetic interference shield and heat dissipation
US20230230854A1 (en) * 2022-01-18 2023-07-20 Wenkai Wu Power module packaging systems and fabrication methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
US8178982B2 (en) * 2006-12-30 2012-05-15 Stats Chippac Ltd. Dual molded multi-chip package system
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
TW201023308A (en) * 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN102709260B (zh) * 2012-05-08 2015-05-20 日月光半导体制造股份有限公司 半导体封装构造
CN102832182B (zh) * 2012-09-10 2015-01-14 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Also Published As

Publication number Publication date
US20170040304A1 (en) 2017-02-09
TW201707155A (zh) 2017-02-16
US10181458B2 (en) 2019-01-15
US10566320B2 (en) 2020-02-18
US20190115330A1 (en) 2019-04-18
CN106409780A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
TWI590392B (zh) 電子封裝件及其製法
US10211190B2 (en) Semiconductor packages having reduced stress
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI611542B (zh) 電子封裝結構及其製法
TW201707159A (zh) 電子模組
TW201537719A (zh) 堆疊型半導體封裝
KR20140057982A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TW201405758A (zh) 具有防電磁波干擾之半導體元件
TWI652787B (zh) 電子封裝件及其製法
TW201517240A (zh) 封裝結構及其製法
CN105990268B (zh) 电子封装结构及其制法
TWI587465B (zh) 電子封裝件及其製法
TWI732509B (zh) 電子封裝件
CN111725146A (zh) 电子封装件及其制法
TWI468088B (zh) 半導體封裝件及其製法
TWI492335B (zh) 電子裝置及其封裝結構
TWI645518B (zh) 封裝結構及其製法
TW201508877A (zh) 半導體封裝件及其製法
TW201810546A (zh) 電子封裝結構及其製法
TW201214650A (en) Chip package having fully covering shield connected to GND ball
TW201725656A (zh) 晶片封裝結構及其製作方法
TWI634629B (zh) 電子封裝件及其製法
TWI573230B (zh) 封裝件及其封裝基板
TWI558286B (zh) 封裝結構及其製法
TWI585923B (zh) 封裝基板、封裝結構及其製法