CN102709260B - 半导体封装构造 - Google Patents

半导体封装构造 Download PDF

Info

Publication number
CN102709260B
CN102709260B CN201210140981.0A CN201210140981A CN102709260B CN 102709260 B CN102709260 B CN 102709260B CN 201210140981 A CN201210140981 A CN 201210140981A CN 102709260 B CN102709260 B CN 102709260B
Authority
CN
China
Prior art keywords
chip
packaging structure
semiconductor packaging
conductive pole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210140981.0A
Other languages
English (en)
Other versions
CN102709260A (zh
Inventor
廖国宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210140981.0A priority Critical patent/CN102709260B/zh
Publication of CN102709260A publication Critical patent/CN102709260A/zh
Application granted granted Critical
Publication of CN102709260B publication Critical patent/CN102709260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种半导体封装构造，其包含：一基板、一第一芯片、数个导电柱、一封胶层及至少一电子组件。所述基板具有一第一表面及一第二表面；所述第一芯片固设于所述第一表面上；所述导电柱电性连接于所述第一表面；所述封胶层包覆所述第一芯片、第一表面及导电柱，并裸露所述导电柱的一端部。所述至少一电子组件设于所述基板的第二表面。所述半导体封装构造以所述导电柱作为电性输出端子，可有效强化结构、提高制作良率及延长使用寿命，进而提高半导体封装构造的稳定性。

Description

半导体封装构造
技术领域
本发明涉及一种半导体封装构造，特别是有关于一种可有效强化结构、提高制作良率及延长使用寿命的半导体封装构造。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装设计，其中各种不同的系统封装(system in package，SIP)设计概念常用于架构高密度封装产品。一般而言，系统封装可分为多芯片模块(multi chip module，MCM)、封装体上堆叠封装体(package on package，POP)及封装体内堆叠封装体(package in package，PIP)等。所述多芯片模块(MCM)是指在同一基板上布设数个芯片，在设置芯片后，再利用同一封装胶体包埋所有芯片，且依芯片排列方式又可细分为堆叠芯片(stacked die)封装或并列芯片(side-by-side)封装。再者，所述封装体上堆叠封装体(POP)的构造是指先完成一具有基板的第一封装体，接着再于第一封装体的封装胶体上表面堆叠另一完整的第二封装体，第二封装体透过适当转接组件电性连接至第一封装体的基板上，因而成为一复合封装构造。相较之下，所述封装体内堆叠封装体(PIP)的构造则是利用另一封装胶体将第二封装体、转接组件及第一封装体的原封装胶体等一起包埋固定在第一封装体的基板上，因而成为一复合封装构造。
举例来说，现有半导体封装构造常使用锡球与基板电性连接，以作为半导体封装构造对外的电讯号输入/输出端。但锡球是以点接触的方式与基板上的接垫接合，容易在进行回流焊(reflow)结合期间，发生脱落或塌陷等问题，易导致半导体封装构造发生缺球或球高不一致等缺陷，因此使得整体的制作过程良率及产品稳定性偏低、相对使得制作成本升高。此外，由于锡球是以圆形的形式设置在基板上，因而会在基板上占用较大的面积，使锡球无法被高密度地设置于基板上，或是无法减小半导体封装构造的整体体积。另外，锡球通常布设在基板下表面的周围，若基板下表面同时设置两个或以上的邻接芯片时，这些布设在周围的锡球也无法有效地隔绝基板下表面的数个芯片之间的电磁干扰(electromagnetic interference，EMI)问题。
故，有必要提供一种半导体封装构造，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明的目的即在于提供一种半导体封装构造，以解决现有锡球技术所存在的高成本、体积大、结构不稳定、使用寿命短、低良率及数个芯片之间的电磁干扰等技术问题。相较于现有技术，本发明确实可以有效降低电磁干扰，进而提高半导体封装构造的稳定性。
为达成本发明的前述目的，本发明的一实施例提供一种半导体封装构造，其中所述半导体封装构造包含：一基板、一第一芯片、数个导电柱、一封胶层及至少一电子组件。所述基板具有一第一表面及一第二表面。所述第一芯片固设于所述第一表面上。所述数个导电柱电性连接于所述第一表面。所述封胶层包覆所述第一芯片、所述第一表面及所述导电柱，并裸露所述导电柱的一端部。所述至少一电子组件设于所述基板的第二表面。所述半导体封装构造以所述导电柱作为数个电性输出端子。
再者，本发明的一实施例提供另一种半导体封装构造，其中所述半导体封装构造包含：一基板、一第一芯片、一第二芯片、数个导电柱及一封胶层。所述基板具有一第一表面及一第二表面。所述第一芯片固设于所述第一表面上。所述第二芯片固设于所述第一表面上，并邻接于所述第一芯片。所述数个导电柱电性连接于所述第一表面，所述导电柱设置于所述第一及第二芯片的周围以及所述第一及第二芯片之间的一间隙处。所述封胶层包覆保护所述第一芯片、所述第二芯片、所述第一表面及所述导电柱，并裸露所述导电柱的一端部。所述半导体封装构造以所述导电柱作为数个电性输出端子。
与现有技术相比较，本发明的半导体封装构造，不但可利用封胶层中的导电柱来降低成本、薄化体积、强化结构、提高制作良率、延长使用寿命以及限定焊接高度，还可以解决芯片之间的电磁干扰及环境测试不良的问题，进而提高半导体封装构造的稳定性及焊接质量。
附图说明
图1是本发明一实施例半导体封装构造的示意图。
图2A是本发明另一实施例半导体封装构造的示意图。
图2B是图2A的半导体封装构造的上视图，且图2A是图2B沿A-A线所作的纵向截面。
图3是本发明再一实施例半导体封装构造的示意图。
图4A至4D是图1的半导体封装构造的一制造方法各步骤的示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，其是本发明一实施例半导体封装构造100的示意图。本实施例的半导体封装构造100主要包含一基板10、一第一芯片20、数个导电柱30及一封胶层40。
请再参照图1所示，所述基板10具有一第一表面11(下表面)及一第二表面12(上表面)，所述第一芯片20固设于所述第一表面11上，所述导电柱30电性连接于所述第一表面11，且设置于所述基板10的四周而环绕所述第一芯片20，所述封胶层40披覆于所述第一表面11上，用以完全包覆所述第一芯片20、覆盖裸露出的所述第一表面11，并包覆所述导电柱30，以防止所述第一芯片20被腐蚀或氧化，仅使所述导电柱30的一端部(底端)自所述封胶层40的一表面裸露出来并突出一小段长度，其中所述半导体封装构造100以所述导电柱30作为数个电性输出端子。具体而言，所述导电柱30是略高于所述封胶层40，以使所述导电柱30的端部能突出于所述封胶层40的表面(下表面)。其中，所述基板10可选自一多层印刷电路板(PCB)；所述第一芯片20是选自一类比芯片、一数字芯片、低频芯片或一基频芯片；所述导电柱30为一金属柱，例如可以是一锡柱，其高度可介于500微米(um)至1000微米之间，例如500、600、750、800、900或1000微米；所述封胶层40可选自一用以封装芯片的胶体，其可以包含环氧树脂及填充颗粒(如二氧化硅或氧化铝)，或也可以包含激光激活材料的介电质，但并不限于此。
如图1所示，所述半导体封装构造100还包含一第三芯片60、至少一第一无源组件80及至少一第二无源组件90。所述第一无源组件80固设于所述基板10的所述第一表面11(下表面)，且所述封胶层40也同时完全包覆保护所述第一无源组件80。所述第三芯片60及所述第二无源组件90固设于所述基板10的所述第二表面12(上表面)，所述第三芯片60及所述第二无源组件90亦可统称为至少一电子组件。其中，所述第一、第三芯片20、60可借助数个凸块或数条金属线(未绘示)分别与所述基板10电性连接，且所述第一、第三芯片20、60可选自一打线芯片或一倒装芯片，例如所述第一、第三芯片20、60分别为一打线芯片及一倒装芯片。所述第一、第二无源组件80、90可分别借助数个电性接点与所述基板10电性连接，且所述第一、第二无源组件80、90可分别选自一电阻、一电容及一电感，或为上述三者之组合，而不限于此。
再如图1所示，所述基板10还包含至少一接垫13，且于所述基板10上的所述接垫13上可再形成一预焊层14，以强化所述基板10与所述导电柱30之间的接合强度。所述接垫13是设置于所述导电柱30及所述第一表面11之间，而所述预焊层14是设置于所述导电柱30及所述接垫13之间。其中，所述接垫13的厚度可以是介于12微米至18微米之间，例如12、14、15、16或18微米。所述预焊层14的厚度可以是介于20微米至40微米之间，例如20、25、30、35或40微米。
如图1所示，半导体封装构造100改采用所述导电柱30以取代现有的锡球，使所述导电柱30以面接触(即圆形横截面)的方式紧密地与所述基板10上的接垫13接合。再者，所述封胶层40有助于强化所述导电柱30的结构及使用寿命，同时所述封胶层40的表面(外表面)也可用以限定所述导电柱30的焊接后高度不小于所述封胶层40的厚度。因此，本发明确实可以有效强化结构、提高制作良率及延长使用寿命，进而提高半导体封装构造的稳定性及焊接质量。此外，本发明所采用的所述导电柱30，其占用所述基板10上的面积较小，而可以较高的密度设置于所述基板10上。
请参照图2A所示，本发明另一实施例的一半导体封装构造200相似于所述半导体封装构造100，并大致沿用相同于图1的组件名称及图号，但所述半导体封装构造100、200的差异特征在于：所述半导体封装构造200另包含一第二芯片50。所述第二芯片50固设于所述基板10的所述第一表面11上，且所述第一芯片20与第二芯片50之间留有间隙，而部分所述导电柱30则设置于所述第一芯片20与第二芯片50之间的所述间隙处，用以隔绝所述第一、第二芯片20、50之间的电磁干扰。其中，所述第一芯片20与所述第二芯片50可以是不同频率的芯片，其可分别选自一类比芯片、一数字芯片、低频芯片或一基频芯片，所述第二芯片50可借助数个凸块或数条金属线(未绘示)与所述基板10电性连接，且所述第二芯片50可选自一打线芯片或一倒装芯片，但不以此为限。
请参照图2B所示，绘示半导体封装构造200上视图，且图2A是图2B沿A-A线所作的纵向截面。所述导电柱30除了设置于基板10四周而环绕第一芯片20与第二芯片50，并且所述导电柱30同时设置于第一芯片20与第二芯片50之间，而有助于强化所述第一、第二芯片20、50之间的电磁干扰隔绝效果，以避免各芯片之间的高电磁干扰现象。
请参照图3所示，本发明再一实施例的一半导体封装构造300相似于所述半导体封装构造100，并大致沿用相同于图1的组件名称及图号，但所述半导体封装构造300不同于所述半导体封装构造100的差异特征在于：所述半导体封装构造300是在所述基板10的所述第二表面12以图案化表面电路来形成一通讯天线70，所述通讯天线70亦属于一种电子组件。再者，所述第一芯片20亦可以是一倒装芯片，其借助数个凸块与所述基板10的第一表面11电性连接，但不限于此。所述通讯天线70通过所述基板10的内层线路间接的与所述第一芯片20电性连接。
如图3所示，半导体封装构造300除了有效强化结构、提高制作良率、延长使用寿命、提高半导体封装构造的稳定性及焊接质量，半导体封装构造300同时整合所述通讯天线70，如此通讯天线70接收的高频讯号可以直接馈入所述基板的内层线路而传送至半导体封装构造300中的第一芯片20、所述第一无源组件80或第二无源组件90，有效减少系统面积与高频讯号传输时的讯号衰减与干扰现象。
请参照图4A至4D，绘示图1半导体封装构造100的制造方法。
请参照图4A所示，所述半导体封装构造100的所述制造方法是：备置所述基板10，并于所述基板10的所述第一表面11上形成所述接垫13。
请参照图4B所示，所述半导体封装构造100的所述制造方法其次是：将所述第一无源组件80固设于部分所述第一表面11的接垫13上，且在其余的所述接垫13上形成所述预焊层14。在另一实施方式中，所述接垫13若具足够厚度，则可省略所述预焊层14。
请参照图4C所示，所述半导体封装构造100的所述制造方法接着是：将所述第一芯片20固设于所述基板10的所述第一表面11上，且使所述第一芯片20与所述基板10电性连接，并于其后以所述封胶层40完全包覆保护所述第一芯片20、所述第一无源组件80及所述接垫13上的预焊层14，并使所述封胶层40覆盖住所述第一表面11至少一部份的区域。
请参照图4D所示，所述半导体封装构造100的所述制造方法接着是：利用激光激活的方式，在没有结合所述第一无源组件80的所述接垫13上形成一对应的烧蚀孔41，使所述接垫13上的所述预焊层14裸露。此外，将所述第三芯片60及所述第二无源组件90固设于所述基板10的所述第二表面12上。其中，所述预焊层14具有保护所述接垫13的作用，可使所述接垫13在激光激活的最后阶段不至于被激光所击穿；所述封胶层40可以包含环氧树脂及填充颗粒(如二氧化硅或氧化铝)，或也可以包含激光激活材料的介电质，通过激光的激活可挥发所述封胶层40，进而使所述封胶层40因激光的烧蚀而形成所述烧蚀孔41。
请参照图4D所示，所述半导体封装构造100的所述制造方法最后是：于烧蚀孔41内以印刷方式填充一焊料，并借助流焊工艺使所述焊料熔融固化以形成所述导电柱30。其中，如图1所示，所述导电柱30略高于所述封胶层40，所述导电柱30的一端部(底端)突出于所述封胶层40的表面(下表面)外。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (9)

1.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板，具有一第一表面及一第二表面；
一第一芯片，固设于所述第一表面上；
数个导电柱，电性连接于所述第一表面；
一封胶层，包覆所述第一芯片、第一表面及导电柱，并裸露所述导电柱的一端部；
至少一电子组件，设于所述基板的第二表面；以及
一第二芯片，所述第二芯片固设于所述第一表面上并邻接于所述第一芯片，
且所述第一、第二芯片之间具有一间隙，所述间隙处设有所述导电柱；
其中所述半导体封装构造以所述导电柱作为数个电性输出端子。
2.如权利要求1所述的半导体封装构造，其特征在于：所述第一芯片及所述第二芯片分别是一类比芯片、一数字芯片、低频芯片或一基频芯片。
3.如权利要求1所述的半导体封装构造，其特征在于：所述导电柱的高度是介于500微米至1000微米之间。
4.如权利要求1所述的半导体封装构造，其特征在于：所述半导体封装构造还包含至少一第一无源组件，所述第一无源组件设置于所述第一表面，且所述封胶层包覆所述第一无源组件。
5.如权利要求1所述的半导体封装构造，其特征在于：所述基板的第一表面还包含至少一接垫及至少一预焊层，且所述预焊层设置于所述导电柱及所述接垫之间。
6.如权利要求5所述的半导体封装构造，其特征在于：所述接垫的厚度是介于12微米至18微米之间，所述预焊层的厚度是介于20微米至40微米之间。
7.如权利要求1所述的半导体封装构造，其特征在于：所述至少一电子组件包含一第三芯片、一通讯天线或至少一第二无源组件，并设置于所述第二表面上。
8.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板，具有一第一表面及一第二表面；
一第一芯片，固设于所述第一表面上；
一第二芯片，固设于所述第一表面上，并邻接于所述第一芯片；
数个导电柱，电性连接于所述第一表面，所述导电柱设置于所述第一及第二芯片的周围以及所述第一及第二芯片之间的一间隙处；
一封胶层，包覆保护所述第一芯片、第二芯片、第一表面及导电柱，并裸露所述导电柱的一端部；
其中所述半导体封装构造以所述导电柱作为数个电性输出端子。
9.如权利要求8所述的半导体封装构造，其特征在于：至少一电子组件设置于所述第二表面上，且所述电子组件包含一第三芯片、一通讯天线或至少一无源组件。
CN201210140981.0A 2012-05-08 2012-05-08 半导体封装构造 Active CN102709260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210140981.0A CN102709260B (zh) 2012-05-08 2012-05-08 半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210140981.0A CN102709260B (zh) 2012-05-08 2012-05-08 半导体封装构造

Publications (2)

Publication Number Publication Date
CN102709260A CN102709260A (zh) 2012-10-03
CN102709260B true CN102709260B (zh) 2015-05-20

Family

ID=46901919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210140981.0A Active CN102709260B (zh) 2012-05-08 2012-05-08 半导体封装构造

Country Status (1)

Country Link
CN (1) CN102709260B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5862584B2 (ja) * 2013-03-08 2016-02-16 株式会社村田製作所 モジュールおよびこのモジュールの製造方法ならびにこのモジュールを備える電子装置
CN104597574A (zh) * 2013-10-31 2015-05-06 深圳新飞通光电子技术有限公司 一种光收发模块
TWI590392B (zh) * 2015-08-03 2017-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
CN105720021B (zh) * 2016-01-25 2020-02-11 苏州日月新半导体有限公司 集成电路封装件及其制造方法
US10483211B2 (en) 2016-02-22 2019-11-19 Mediatek Inc. Fan-out package structure and method for forming the same
CN106328620B (zh) * 2016-08-26 2021-03-09 苏州日月新半导体有限公司 集成电路封装体及其制造方法
US10381300B2 (en) * 2016-11-28 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package including filling mold via
CN107017212A (zh) * 2017-05-22 2017-08-04 华进半导体封装先导技术研发中心有限公司 高密度系统级封装结构及其制造方法
CN107749411B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
CN107622957B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构的制造方法
CN107910314A (zh) * 2017-12-12 2018-04-13 苏州日月新半导体有限公司 集成电路封装体及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507353A (en) * 2003-08-07 2005-02-16 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
TW201133666A (en) * 2009-09-10 2011-10-01 Stats Chippac Ltd Integrated circuit packaging system with conductive pillars and method of manufacture thereof
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699609B2 (ja) * 1999-04-28 2005-09-28 京セラ株式会社 電子部品搭載用基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200507353A (en) * 2003-08-07 2005-02-16 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
TW201133666A (en) * 2009-09-10 2011-10-01 Stats Chippac Ltd Integrated circuit packaging system with conductive pillars and method of manufacture thereof
CN102315199A (zh) * 2010-07-08 2012-01-11 索尼公司 模块和便携式终端

Also Published As

Publication number Publication date
CN102709260A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
CN102709260B (zh) 半导体封装构造
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
CN102543937B (zh) 一种芯片上倒装芯片封装及制造方法
US8039930B2 (en) Package structure for wireless communication module
KR20090021452A (ko) 반도체 패키지
CN100511614C (zh) 多芯片堆叠的封装方法及其封装结构
US20100102430A1 (en) Semiconductor multi-chip package
CN202443968U (zh) 半导体封装构造
CN102832139B (zh) 四侧无引脚扁平封装体的封装方法及封装体
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
CN102176450B (zh) 高密度系统级封装结构
CN103227164A (zh) 半导体封装构造及其制造方法
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP2020519028A (ja) Ｐｃｂ、パッケージ構造、端末及びｐｃｂ加工方法
KR20080005735A (ko) 적층형 반도체 패키지 및 그 제조방법
CN113766818A (zh) 多层堆叠封装组件及多层组件的封装方法
WO2020224480A1 (zh) 一种防止分层窜锡的封装及制造方法
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
US20070228542A1 (en) Stacked integrated circuit
CN104183555A (zh) 半导体封装件及其制法
CN103354228A (zh) 半导体封装件及其制造方法
CN102176448B (zh) 扇出系统级封装结构
KR20110138788A (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant