CN102110672B - 芯片堆叠封装结构及其制造方法 - Google Patents

芯片堆叠封装结构及其制造方法 Download PDF

Info

Publication number
CN102110672B
CN102110672B CN2010101516669A CN201010151666A CN102110672B CN 102110672 B CN102110672 B CN 102110672B CN 2010101516669 A CN2010101516669 A CN 2010101516669A CN 201010151666 A CN201010151666 A CN 201010151666A CN 102110672 B CN102110672 B CN 102110672B
Authority
CN
China
Prior art keywords
chip
substrate
relaying
substrate module
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101516669A
Other languages
English (en)
Other versions
CN102110672A (zh
Inventor
潘玉堂
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/648,655 external-priority patent/US7884486B2/en
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN102110672A publication Critical patent/CN102110672A/zh
Application granted granted Critical
Publication of CN102110672B publication Critical patent/CN102110672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

本发明提供一种芯片堆叠封装结构及其方法。芯片堆叠封装结构包含一主要基板模块、一第一中继基板模块以及一封胶树脂。主要基板模块具有一基板及一第一芯片。基板具有一第一表面与相对的第二表面。第一芯片设置于第一表面上且通过第一凸块电性连接至基板。第一中继基板模块包含一第一中继基板及第二芯片，该第一中继基板具有多个第一开孔的核心层及容置第一芯片的第一容置空间。第二芯片设置于第一中继基板上。封胶树脂用以封装主要基板模块与第一中继基板模块。

Description

芯片堆叠封装结构及其制造方法
技术领域
本发明是有关于一种半导体封装结构，且特别是有关于一种堆叠封装结构。
背景技术
随着电子产品功能与应用的需求的急遽增加，封装技术亦朝着高密度微小化、单芯片封装到多芯片封装、二维尺度到三维尺度的方向发展。其中系统化封装技术(System In Package)是一种可整合不同电路功能芯片的较佳方法，其利用表面粘着(Surface Mount Technology；SMT)制程将不同的芯片堆叠整合于同一基板上，借以有效缩减封装面积，具有体积小、高频、高速、生产周期短与低成本的优点。
请参照图4，图4是根据一已知的芯片堆叠封装结构700所绘示的结构剖面图。芯片堆叠封装结构700包括基板510、第一芯片520、第二芯片530以及多条打线540和550。其中第一芯片520固设于基材510之上，并通过打线540与基材510电性连接。第二芯片530堆叠于第一芯片520之上，且通过打线550与基板510电性连接。
然而，由于叠设于上层的芯片，例如第二芯片530，必须迁就下层芯片(第一芯片520)的打线(打线540)配置，因此上层芯片(第二芯片530)尺寸必须小于下层芯片。同时也限制了芯片堆叠的数量与整体厚度的弹性。又因为上层芯片的尺寸较小，必须延长打线550的配线长度并扩大其线弧，方能使其与基材510电性连接。当后续进行压模制程时，该些被延长的打线容易受到冲移，而出现短路的现象，影响制程良率。
请参照图5，图5是根据另一种芯片堆叠封装结构800所绘示的结构剖面图。芯片堆叠封装结构800包括基板610、第一芯片620、第二芯片630、多条打线640和650以及位于第一芯片620和第二芯片630之间的虚拟芯片660。其中第一芯片620叠设于基板610上，并通过打线640使第一焊垫670与基材610电性连接。虚拟芯片660叠设于第一芯片620之上。第二芯片则叠设于虚拟芯片660之上，并通过打线650使第二焊垫680与基材610电性连接。通过尺寸小于第一芯片620的虚拟芯片660的设置，不仅可在第一芯片620和第二芯片630之间，提供足够的布线空间与线弧高度，以容纳打线640，而且不会限制上层芯片(第二芯片630)的堆叠尺寸。因此第二芯片630的尺寸实质等于第一芯片620的尺寸。
然而虚拟芯片的设置，不仅会增加芯片堆叠的厚度，且徒增制程成本，更限制了结构微小化与高密度的趋势。
因此有需要提供一种良率高、制程低廉且不会限制封装密度的芯片堆叠封装结构。
发明内容
本发明的一目的在提供一种芯片堆叠封装结构(chip-stacked packagestructure)。该芯片堆叠封装结构包含一主要基板模块、一第一中继基板模块以及一封胶树脂。主要基板模块包含一基板以及一第一芯片。基板具有一第一表面与相对的第二表面，第一表面上设置有一第一芯片接合区以及多个第一焊垫。第一芯片具有一第一有源面与一第一晶背，第一有源面上系具有多个第一凸块，并以其第一凸块覆晶接合于基板之第一芯片接合区。第一中继基板模块包含一第一中继基板以及一第二芯片，第一中继基板还包含一核心层、一图案化线路层以及一焊罩层。核心层具有多个第一开孔(through hole)与一第一容置空间，第一容置空间容置第一芯片，而多个第一开孔内设置有至少一第一介层导通材(via plug)以与基板的第一焊垫接合。图案化线路层形成于核心层上且与至少一介层导通材电性连接。焊罩层覆盖设置于该少一图案化线路层上，且第一焊罩层具有至少一开口以暴露部分至少一图案化线路层以形成一第二芯片接合区。第二芯片具有一第二有源面与一第二晶背，第二有源面上设置有多个第二凸块，并以第二凸块覆晶接合于该第一中继基板上焊罩层的第二芯片接合区中。封胶树脂包覆主要基板模块以及第一中继基板模块。
在本发明的一实施例中，该第一中继基板的焊罩层上设有多个第二开孔，以暴露出部分的图案化线路层形成有至少一第二焊垫。
在本发明的一实施例中，还包含一第二中继基板模块，其具有与第一中继基板相同的构件，第二中继基板垂向堆叠于第一中继基板模块的第一中继基板上以形成上下层堆叠结构，且该第二中继基板模块的该些第二焊垫电性连接至该第一中继基板。在本发明的一实施例中，该第一中继基板的第一介层导通材与基板的第一焊垫之间设有第一焊锡，以提供较佳的结合性，其中该第一焊锡的材质较佳的可为锡铅或无铅等焊料材质。
在本发明的一实施例中，还包含该多个焊球(solder bump)设置于该基板的该第二表面。
在本发明的一实施例中，还包含一粘着层(adhesive)设置于至少一图案化线路层与第一芯片的第一晶背之间。
在本发明的一实施例中，还包括一充填胶(underfill material)，包覆该些第一凸块与第二凸块。
本发明的再一目的在提供一种芯片堆叠封装结构的制造方法。此方法包含下列步骤，首先，先提供一主要基板模块，该主要基板模块包含一基板与一第一芯片。基板具有一第一表面与相对的第二表面，基板的第一表面上具有一第一芯片接合区及至少一第一焊垫。第一芯片具有一第一有源面与一第一晶背，其中第一有源面上设置有多个第一凸块，并覆晶接合且电性连接于该基板的第一芯片接合区上。接着，提供一第一中继基板模块叠设于该主要基板模块的基板上，该第一中继基板模块包含一第一中继基板及一第二芯片。第一中继基板还包含一核心层、一图案化线路层以及一焊罩层。核心层具有多个第一开孔以及一第一容置空间容置该第一芯片。而多个第一开孔内设置有至少一第一介层导通材(via plug)以与主要基板的第一焊垫接合。图案化线路层形成于核心层上且与至少一第一介层导通材电性连接。焊罩层(solder mask)覆盖设置于至少一图案化线路层上，且焊罩层具有至少一开口以暴露部分至少一图案化线路层，以形成一第二芯片接合区。第二芯片具有一第二有源面与一第二晶背，第二有源面上设置有多个第二凸块，并通过第二凸块覆晶接合且电性连接于该第一中继基板的焊罩层的第二芯片接合区中。最后，使用一封胶树脂以封装该主要基板模块与该第一中继基板模块。
在本发明的一实施例中，在该提供主要基板模块的步骤还包含提供多个焊球设置于该基板的该第二表面。
在本发明的一实施例中，在使用该封胶树脂以封装该主要基板模块与该中继基板模块的步骤之前，还包含提供另一与构件与第一中继基板模块相同的第二中继基板模块垂向堆叠且电性连接于该第一中继基板模块的第一中继基板上，以形成上下堆叠型态。
根据以上所述的实施例，本发明的技术特征是在覆晶堆叠的下层芯片的晶背上，设置一具图案化线路层的中继基板模块，通过图案化线路层的布线(或开孔)和后续堆叠于其上的上层芯片的焊垫(或焊锡)电性匹配。借此，在连接上层芯片与基板时不需要延长打线长度或加大打线弧度，以解决已知技术中，线弧过大的缺点。
在堆叠芯片至封装结构上时，介层导通材及芯片覆晶方式取代打线以电性连接芯片堆叠封装结构中的芯片与基板。本发明的实施例具有增加散热、改善基板与芯片的电性连接，以及降低芯片堆叠封装结构整体厚度的优点。
可以了解的是上述内容和后附的说明书内容，将通过实施例以更明显易懂并作进一步的说明。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1是根据本发明的第一实施例所绘示的芯片堆叠封装结构400的剖面示意图；
图2是根据本发明的第二实施例所绘示的芯片堆叠封装结构500的剖面示意图；
图3A-3E是根据本发明第二实施例的芯片堆叠封装结构500的制造流程图；
图4是根据一已知的芯片堆叠封装结构700所绘示的结构剖面图；
图5是根据另一种芯片堆叠封装结构800所绘示的结构剖面图。
【主要组件符号说明】
400：芯片堆叠封装结构          400a：主要基板
400b：第一中继基板模块         400c：第二中继基板模块
401：基板                      402：第一芯片
403：第一有源面                404：第一晶背
405：图案化线路层            406：第一介层导通材
407：第二芯片                408：第二有源面
409a：第一凸块               409b：第二凸块
411：焊球                    412：焊罩层
413：核心层                  414：充填胶
416：第一表面                416a：第三表面
417：第二表面                417a：第四表面
419：粘着层                  420a：第一焊锡
420c：第一焊垫               421：封胶树脂
422：焊罩层                  424a：第二焊垫
425：第二开孔                426：第一开孔
430：第三芯片                431：第二晶背
437：第一容置空间            438：图案化线路层
439：第三凸块                440：第二容置空间
441：核心层                  442：焊罩层
450：第一中继基板            451：芯片接合区
452：芯片接合区              460：第二中继基板
500：芯片堆叠封装结构
700：芯片堆叠封装结构
510：基板                    520：第一芯片
530：第二芯片                540：打线
550：打线
800：芯片堆叠封装结构
610：基板                    620：第一芯片
630：第二芯片                640：打线
650：打线                    660：虚拟芯片
670：焊垫                    680：焊垫
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及实施例，对依据本发明提出的具体实施方式、结构、特征及其功效，详细说明如后，其中：
请参照图1，图1是根据本发明的第一实施例所绘示的芯片堆叠封装结构400的剖面示意图。芯片堆叠封装结构400包含一主要基板模块400a、一第一中继基板模块400b以及一封胶树脂421。该主要基板模块400a包含一基板401以及一第一芯片402，其中：基板401具有一第一表面416及相对于第一表面416的第二表面417。基板401的第一表面416上设置有一内具导电线路的芯片接合区452及多个设置于芯片接合区452周围的第一焊垫420c，在一实施例中，该第一焊垫420c上亦可设置有一第一焊锡420a，借以提供一较佳的粘合性，其中，该第一焊锡420a的材质较佳的可为锡铅或无铅等焊料材质。在本发明一些实施例中，基板401可由导线架、印刷电路板或晶粒承载器所构成。而在本实施例之中，基板401是一晶粒承载器，其材质例如是BT或者是FR4、FR5电路板或者是其它软性电路板。
第一芯片402具有一第一有源面403、一第一晶背404以及多个凸块409a设置于第一有源面403上。并以该多个凸块409a面对基板401的芯片接合区452覆晶接合，通过第一凸块409a电性连接至基板401，并利用一充填胶414包覆第一凸块409a，以密封该第一芯片402与基板401的间隙。
第一中继基板模块400b包含一第一中继基板450及第二芯片407。该第一中继基板450还进一步的包含下列构件：一第一核心层413、一图案化线路层405以及一焊罩层422。第一核心层413上具有多个第一开孔426及一第一容置空间437，且该第一开孔426内设置有第一介层导通材406，该第一介层导通材406为一种导电材料，例如为铜、铝或银等导电材质形成于第一开孔426的内孔壁或填充于第一开孔426内，并以其二端部显露于该第一核心层413的上、下表面。图案化线路层405为导电材料而设置于第一核心层413上，且与该第一介层导通材406电性连接。焊罩层422是覆盖设置在图案化线路层405上，并具有一开口以暴露出部分的图案化线路层405(同时参照图3B)，并形成中继基板450上供第二芯片407接合的芯片接合区451，在一实施例中，该焊罩层422上还设置有第二开孔425以暴露出部分的图案化线路层405，并于对应第二开孔425内的图案化线路层405形成一第二焊垫424a。
借此，第一核心层413、一图案化线路层405、一焊罩层422予以构成一第一中继基板450，而以第一核心层413暴露出第一介层导通材406的下表面为整个第一中继基板450的第四表面417a，而焊罩层422的上表面为整个第一中继基板450的第三表面416a，并以该第一中继基板450的第四表面417a面对该基板401，且该第一核心层403上所显露的第一介层导通材406端部与基板401的第一焊垫420c接合；在另一较佳的实施例中，第一中继基板400b的图案化线路层405与第一芯片402的第一晶背404之间还设置有一粘着层419，以提供第一中继基板450粘结于主要基板模块400a上形成上下堆叠型态，其中，该粘着层419的材质可为B-Stage、银胶、散热胶等胶材。
第二芯片407具有一第二有源面408、第二晶背431与多个设置于第二有源面408上的第二凸块409b。第二芯片407以其第二凸块409b覆晶接合于中继基板450的芯片接合区451，且通过第二凸块409b电性连接至图案化线路层405。最后再利用一充填胶414包覆密封该些第二凸块409b。
封胶树脂421是用来封装主要基板模块400a以及第一中继模块400b，以密封形成一堆叠封装体400。
最后，在基板401的第二表面417上形成多个外部端子，例如多个焊球411，以使基板401与至少一外部电子装置(未绘示)电性连接。在一实施例中，基板401与第一中继基板450的底部均设置有焊罩层412。其中，第一中继基板450在第三表面417a的焊罩层412具有多个开口以暴露出部份的第一介层导通材406。而基板401底部的焊罩层412具有多个开口以提供多个焊球411电性连接至基板401。
虽然图1所示只述及特定数目及类型的组件，例如图案化线路层、介层导通材或焊垫，这些数目及类型仅仅只是作为举例而并非是用以限制本发明，也就是其它实施例可能包含其它附图未绘示的组件，以及可能包含超过所绘示的一种以上的组件。此技术领域中熟悉此技艺者应可知道的是图案化线路层405可具有多个电路(未绘示)以及电性连接端子(未绘示)。
请参照图2，图2是根据本发明的第二实施例所绘示的芯片堆叠封装结构500的剖面示意图。芯片堆叠封装结构500与芯片堆叠封装结构400大致上相同，相异之处在于芯片堆叠封装结构500还包含一第二中继基板模块400c，该第二中继基板模块400c包含一第二中继基板460及第三芯片430，该二中继基板模块400c垂向堆叠于第一中继基板模块400b的第一中继基板450上，透过该第一中继基板450上第一开孔426内的第一焊垫420c电性连接。值得注意的是，该第二中继基板460具有与第一中继基板450相同的结构，亦包含核心层441、一图案化线路层438以及一焊罩层442等构件，且该第三芯片430电性连接于第二中继基板400c的方式亦与前述实施例相同，因此，在此不再赘述其构件型态及接合方式。
虽然图2所示只述及特定数目及类型的组件，例如图案化线路层、介层导通材或焊垫，这些数目及类型仅仅只是作为举例而并非是用以限制本发明，也就是其它实施例可能包含其它附图未绘示的组件，以及可能包含超过所绘示的一种以上的组件；然而，具有三个或更多芯片的封装结构也应在本发明实施例的范围与精神内。此技术领域中熟悉此技艺者应可知道的是图案化线路层438可具有多个电路(未绘示)以及电性连接端子(未绘示)。
请参照图3A至3E，图3A至3E是绘示依据本发明第二实施例的芯片堆叠封装结构500的制造流程，其结构构件型态均与前述实施例相同，因此不再赘述。
参照图3A，首先，提供一主要基板模块400a。该基板401的芯片接合区452上是以覆晶方式设置一第一芯片402，使该第一芯片402的第一凸块409a与基板401电性连接后，再以充填胶414密封该些第一凸块409a，如此一来，即形成一主要基板模块400a；参照图3B，提供一第一中继基板模块400b。第一中继基板模块400b包含如前所述的第一中继基板450以及第二芯片407，其中第一中继基板450包含了第一核心层413、图案化线路层405、焊罩层422、第一介层导通材406；并于该第一中继基板400b的芯片接合区451上覆晶设置一第二芯片407，并透过第二凸块409b与第一中继基板400a电性导通，再以充填胶414密封该些第二凸块409b。在一实施例中，可在第一核心层413下方形成一层焊罩层412，并暴露出至少二开口以暴露出第一介层导通材406。
参照图3C，接着将第一中继基板400b以其第四表面408面对该主要基板模块400a的基板401堆叠接合，而该第一介层导通材406是相对位于基板401上的第一焊垫420c接合。并利用一粘着层419涂布于第一中继基板450的图案化线路层405与第一芯片402的第一晶背404之间，以将主要基板模块400a与第一中继基板450结合一起。通过第一介层导通材406将第二芯片407经由第一中继基板400b上的图案化线路层405与主要基板模块400a电性连接。在另一较佳的实施例中，该第一焊垫420c上可设置一第一焊钖420a，借以提供第一中继基板模块400b与主要基板模块400a间较佳的粘合性。
请参照图3D，在堆叠接合上，是使用与前述相同的制程进一步将第二中继基板模块400c以相同的方式堆叠至第一中继基板模块400b的第一中继基板450上，借以制造一具有三芯片堆叠的封装结构。值得一提的是，该第二中继基板460与第一中继基板450具有相同的结构，且该第三芯片430电性接合于第二中继基板460的方式亦与前述实施相同。
参照图3E，在堆叠完成后，再利用一封胶树脂421予以封装主要基板模块400a、第一中继基板模块400b以及第二中继基板模块400c。接着，将多个外部端子，例如多个焊球411，形成在基板401的第二表面417上，以将基板401电性连接至至少一个外部电子装置(未绘示)。在一实施例中，可在形成外部端子前，例如多个焊球411，在基板401底部形成一焊罩层412并暴露出多个开口以提供多个焊球411电性连接至基板401。
值得注意的是，这里的芯片堆叠封装结构利用芯片覆晶及介层导通材(via)电性连接方式取代传统打线接合以电性连接芯片至基板，借此缩短第一芯片与第二芯片之间的距离，也就是说可以大幅度的降低芯片堆叠封装结构的厚度。本发明的实施例具有增加散热、改善基板与芯片的电性连接，以及降低芯片堆叠封装结构整体体积的优点。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定的范围为准。

Claims (10)

1.一种芯片堆叠封装结构，其特征在于，包括：
一主要基板模块，其包含：
一基板，该基板具有一第一表面与相对的第二表面，该第一表面上设置有一第一芯片接合区以及多个第一焊垫；以及
一第一芯片，具有一第一有源面与一第一晶背，该第一有源面上具有多个第一凸块，并以该些第一凸块覆晶接合于且电性连接于该基板的该第一芯片接合区；
一第一中继基板模块，其包含：
一第一中继基板，其包含：
一核心层，具有多个第一开孔与一第一容置空间，该第一容置空间容置该第一芯片，而多个第一开孔内设置有至少一第一介层导通材以与该基板的该些第一焊垫接合，以及；
一图案化线路层，形成于该核心层上且与该至少一介层导通材电性连接，其中该第一容置空间暴露部分的该图案化线路层；以及
一焊罩层，覆盖设置于该图案化线路层上，且该焊罩层具有一开口以暴露另一部分的该图案化线路层形成一第二芯片接合区；以及
一第二芯片，具有一第二有源面与一第二晶背，该第二有源面上设置有多个第二凸块，并以该些第二凸块覆晶接合于该第一中继基板上该焊罩层的该开口中的该第二芯片接合区中；以及
一封胶树脂，封装该主要基板模块以及该第一中继基板模块。
2.根据权利要求1所述的芯片堆叠封装结构，其特征在于，该第一中继基板的该焊罩层上形有多个第二开孔，以暴露又一部分的该图案化线路层以形成一第二焊垫。
3.根据权利要求2所述的芯片堆叠封装结构，其特征在于，还包含：
一第二中继基板模块，其具有与该第一中继基板模块相同的构件，该第二中继基板模块垂向堆叠于该第一中继基板模块的该第一中继基板上，且该第二中继基板模块的该些第二焊垫电性连接至该第一中继基板。
4.根据权利要求1所述的芯片堆叠封装结构，其特征在于，该第一中继基板的该第一介层导通材与该基板的该些第一焊垫之间设有至少一第一焊锡。
5.根据权利要求1所述的芯片堆叠封装结构，其特征在于，还包含：
多个焊球，设置于该基板的该第二表面。
6.根据权利要求1所述的芯片堆叠封装结构，其特征在于，还包含：
一粘着层，设置于该至少一图案化线路层与该第一芯片的该第一晶背之间。
7.根据权利要求1所述的芯片堆叠封装结构，其特征在于，还包含：
一充填胶，包覆该些第一与第二凸块。
8.一种芯片堆叠封装结构的制造方法，其特征在于，该方法包括：
提供一主要基板模块，该主要基板模块包含：
一基板，具有一第一表面与相对的第二表面，该基板的第一表面上具有一第一芯片接合区及至少一第一焊垫；以及
一第一芯片，具有一第一有源面与一第一晶背，其中该第一有源面上设置有多个第一凸块，并覆晶且电性连接于该基板的该第一芯片接合区上；
提供一第一中继基板模块叠设于该主要基板模块的该基板上，该第一中继基板模块包含：
一第一中继基板，其包含：
一核心层，具有多个第一开孔以及一第一容置空间容置该第一芯片；而多个第一开孔内设置有至少一第一介层导通材以与该主要基板模块的该些第一焊垫接合；
一图案化线路层，形成于该核心层上且与该至少一第一介层导通材电性连接，其中该第一容置空间暴露部分的该图案化线路层；以及
一焊罩层，覆盖设置于该图案化线路层上，且该焊罩层具有至少一开口以暴露另一部分该图案化线路层形成一第二芯片接合区；以及
一第二芯片，具有一第二有源面与一第二晶背，该第二有源面上设置有多个第二凸块，并以该第二凸块覆晶接合于该第一中继基板上该焊罩层的该开口中并与该图案化线路层暴露出的该图案化线路层的该另一部分电性连接；以及
使用一封胶树脂以封装该主要基板模块与该第一中继基板模块。
9.根据权利要求8所述的芯片堆叠封装结构的制造方法，其特征在于，该提供主要基板模块的步骤还包含：
提供多个焊球设置于该基板的该第二表面。
10.根据权利要求8所述的芯片堆叠封装结构的制造方法，其特征在于，在使用该封胶树脂封装该主要基板模块与该第一中继基板模块的步骤之前，还包含：
提供一第二中继基板模块，其中该第二中继基板模块具有与该第一中继基板模块相同构件，该第二中继基板垂向堆叠且彼此电性连接于该第一中继基板模块的该第一中继基板上。
CN2010101516669A 2009-12-29 2010-04-14 芯片堆叠封装结构及其制造方法 Active CN102110672B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/648,655 2009-12-29
US12/648,655 US7884486B2 (en) 2007-04-30 2009-12-29 Chip-stacked package structure and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN102110672A CN102110672A (zh) 2011-06-29
CN102110672B true CN102110672B (zh) 2012-12-12

Family

ID=44185653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101516669A Active CN102110672B (zh) 2009-12-29 2010-04-14 芯片堆叠封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN102110672B (zh)
TW (1) TWI416700B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222474B1 (ko) * 2011-07-01 2013-01-15 (주)에프씨아이 반도체 패키지 및 그 반도체 패키지 제조방법
US8704354B2 (en) * 2012-03-28 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package structures and methods for forming the same
CN102856306B (zh) * 2012-09-29 2015-09-23 苏州晶方半导体科技股份有限公司 半导体器件系统级封装结构及封装模组
US9875997B2 (en) * 2014-12-16 2018-01-23 Qualcomm Incorporated Low profile reinforced package-on-package semiconductor device
US9449953B1 (en) * 2015-10-08 2016-09-20 Inotera Memories, Inc. Package-on-package assembly and method for manufacturing the same
TWI717896B (zh) * 2019-11-12 2021-02-01 力成科技股份有限公司 高散熱之堆疊式半導體封裝結構及其封裝方法
CN116745913A (zh) * 2021-05-24 2023-09-12 华为技术有限公司 芯片堆叠结构及其制作方法、芯片封装结构及电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287892B1 (en) * 1997-04-17 2001-09-11 Nec Corporation Shock-resistant semiconductor device and method for producing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762487B2 (en) * 2001-04-19 2004-07-13 Simpletech, Inc. Stack arrangements of chips and interconnecting members
JP2003318361A (ja) * 2002-04-19 2003-11-07 Fujitsu Ltd 半導体装置及びその製造方法
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
TWI241720B (en) * 2004-01-16 2005-10-11 Super Nova Optoelectronics Cor Replaceable light emitting diode packaging structure
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287892B1 (en) * 1997-04-17 2001-09-11 Nec Corporation Shock-resistant semiconductor device and method for producing same

Also Published As

Publication number Publication date
CN102110672A (zh) 2011-06-29
TW201123402A (en) 2011-07-01
TWI416700B (zh) 2013-11-21

Similar Documents

Publication Publication Date Title
US7514297B2 (en) Methods for a multiple die integrated circuit package
US8030135B2 (en) Methods for a multiple die integrated circuit package
US6274930B1 (en) Multi-chip module with stacked dice
CN102456677B (zh) 球栅阵列封装结构及其制造方法
CN102110672B (zh) 芯片堆叠封装结构及其制造方法
TWI469309B (zh) 積體電路封裝系統
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20210057388A1 (en) Substrate assembly semiconductor package including the same and method of manufacturing the semiconductor package
US20100096741A1 (en) Chip-Stacked Package Structure and Method for Manufacturing the Same
US10741499B2 (en) System-level packaging structures
TW201431026A (zh) 用於半導體元件之線尾連接器
US10515883B2 (en) 3D system-level packaging methods and structures
CN100392849C (zh) 封装体及封装体模块
CN100559582C (zh) 芯片堆栈封装结构及其制造方法
JP4119146B2 (ja) 電子部品パッケージ
CN112614830A (zh) 一种封装模组及电子设备
CN101315921B (zh) 芯片堆栈封装结构及其制造方法
CN220474621U (zh) 线路载板及电子封装体
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법
KR100996982B1 (ko) 다중 다이 집적회로 패키지
KR100480908B1 (ko) 적층 칩 패키지의 제조 방법
US9543269B2 (en) System-level packaging methods and structures
KR20140045248A (ko) 집적회로 패키지 제조방법
KR20080058013A (ko) 멀티칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant