CN107017212A - 高密度系统级封装结构及其制造方法 - Google Patents

高密度系统级封装结构及其制造方法 Download PDF

Info

Publication number
CN107017212A
CN107017212A CN201710364462.5A CN201710364462A CN107017212A CN 107017212 A CN107017212 A CN 107017212A CN 201710364462 A CN201710364462 A CN 201710364462A CN 107017212 A CN107017212 A CN 107017212A
Authority
CN
China
Prior art keywords
sip
adapter unit
substrates
sip substrates
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710364462.5A
Other languages
English (en)
Inventor
孙鹏
陈波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201710364462.5A priority Critical patent/CN107017212A/zh
Publication of CN107017212A publication Critical patent/CN107017212A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明公开了一种系统级封装结构，包括：系统级封装SiP基板；安装在所述SiP基板上的一个或多个元件；以及安装在所述SiP基板上的转接单元，所述转接单元上具有导电线路，所述转接单元的第一面具有与所述SiP基板电连接的结构，所述转接单元的第二面上具有焊盘。本发明公开的系统级封装结构可有效利用或降低封装基板的面积，实现更高的集成度，同时获得更加可靠的互连。

Description

高密度系统级封装结构及其制造方法
技术领域
本发明涉及半导体封装领域，尤其涉及高密度系统级封装结构及其制造方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子系统的小型化、低成本化和可靠性。在集成电路芯片关键尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求，并由此促进了系统级封装SiP(System In a Package)的产生和发展。
根据国际半导体路线组织(ITRS)的定义：系统级封装SiP指的是，将多个具有不同功能的有源电子元件与可选无源器件组装到一起，实现一定功能的单个标准封装件，形成一个系统或者子系统。一般情况下，SiP技术中与有源器件匹配的无源被动器件(外围电路、分立器件)占据了约80％的封装基板面积。为适应电子产品“轻、薄、短、小”的发展趋势，有必要开发高密度集成SiP封装模块，进一步减少封装占用的PCB主板面积。
现有的SiP技术不仅可以将微处理器、存储器(如EPROM和DRAM)、FPGA、电阻、电容和电感合并在一个封装中形成一定功能的封装件，还可以将微机电系统MEMS器件、光学元件、各类传感器等组合在同一封装中形成一定功能的封装件。
通过垂直集成，SiP封装技术还可以缩短互连距离，这样可以缩短信号延迟时间、降低噪音并减少寄生电容、寄生电阻效应，使信号传输速度更快，功率消耗更低。
然而，现有SiP封装芯片集成度仍需提升，封装尺寸仍待缩小。因此需要一种新型的SiP封装结构，有效利用或降低封装基板的面积，实现更高的集成度，同时获得更加可靠的互连。
发明内容
现有SiP封装芯片集成度仍需提升，封装尺寸仍待缩小。
针对现有技术中存在的问题，本发明的实施例提供一种系统级封装结构，包括：系统级封装SiP基板；安装在所述SiP基板上的一个或多个元件；以及安装在所述SiP基板上的转接单元，所述转接单元上具有导电线路，所述转接单元的第一面具有与所述SiP基板电连接的结构，所述转接单元的第二面上具有焊盘。
在本发明的实施例中，该转接单元是中间部分镂空的开槽基板，该一个或多个元件通过镂空部分安装在所述SiP基板上。
在本发明的实施例中，转接单元是部分镂空的网格转接板，该一个或多个元件通过镂空的网格安装在所述SiP基板上。
在本发明的实施例中，转接单元是块状转接板。
在本发明的实施例中，转接单元的外围尺寸不大于所述SiP基板的外围尺寸，所述转接单元的高度不低于所述一个或多个元件的高度。
在本发明的实施例中，一个或多个元件包括裸芯片、芯片封装件、无源元件、微机电系统MEMS器件、光学元件、通信元件、传感器中的一个或多个。
在本发明的实施例中，一个或多个元件包括：安装在所述SiP基板的第一表面上的一个或多个第一元件；以及安装在所述SiP基板的与所述第一表面相对的第二表面上的一个或多个第二元件。
在本发明的实施例中，转接单元安装在所述SiP基板的所述第一表面和/或所述第二表面上。
在本发明的实施例中，该系统级封装结构还包括包封在所述SiP基板、所述一个或多个元件以及所述转接单元外部的塑封结构，其中所述焊盘露在所述塑封结构的外部。
在本发明的实施例中，该系统级封装结构还包括设置在所述焊盘上的焊球。
本发明的另一个实施例提供一种制造系统级封装结构的方法，包括：提供系统级封装SiP基板；在所述SiP基板的表面上安装一个或多个元件；在所述SiP基板的表面上安装转接单元，所述转接单元上具有导电线路，所述转接单元的第一面具有与所述SiP基板电连接的结构，所述转接单元的第二面上具有焊盘。
在本发明的另一个实施例中，在SiP基板的表面上安装一个或多个元件包括：在所述SiP基板的第一表面上安装一个或多个元件；在所述SiP基板的第二表面上安装一个或多个元件。
在本发明的另一个实施例中，该方法还包括将在SiP基板连同安装在其表面上的元件以及转接单元封装起来，其中所述焊盘露在封装的外部。
在本发明的另一个实施例中，该方法还包括：在所述焊盘上植球。
通过本发明的实施例提供的高密度系统级封装结构具有如下优点：
1.本发明公开的系统级封装结构可在同一封装体内封装多个芯片，采用双面贴装工艺，重复利用封装基板面积，封装效率大大提高，从而大大减少了封装体积。
2.本发明公开的系统级封装结构可将由不同工艺、材料制作的芯片封装形成一个系统，例如，可将基于Si、GaAs、InP的芯片进行一体化封装，具有很好的兼容性，另外，本发明公开的系统级封装结构不仅可以用于模拟和数字系统芯片封装，还可以用于光通信、传感器、以及微机电系统MEMS封装。
3.本发明公开的系统级封装结构可以使多个封装合而为一，从而使总的焊点数量大为减少，显著减少封装体积、重量，缩短元件的连接路线，从而使电性能得以提高，具有良好的抗机械和化学腐蚀的能力以及高的可靠性。
4.本发明公开的系统级封装结构可以采用一个封装体来完成一个系统目标产权的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连及其它IC芯片直接内连技术。
5.本发明公开的系统级封装结构可以提供低功耗和低噪声的系统级连接，在较高的频率下工作可以获得几乎与SOC相等的总线宽度。
6.本发明公开的系统级封装结构所使用的相关工艺技术均较成熟，集成失败风险较低，并且与现有组装工艺兼容，无需增加产线硬件投入，大大缩短产品投放市场的周期。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的系统级封装SiP结构100的剖面示意图。
图2示出图1所示的系统级封装SiP结构100的俯视图。
图3A至图3C示出多种转接单元的可选示例的俯视图。
图4示出根据本发明的另一个实施例的系统级封装SiP结构400剖面示意图。
图5A至图5G示出根据本发明的一个实施例形成高密度系统级封装SiP结构的过程的剖面示意图。
图6示出根据本发明的一个实施例形成高密度系统级封装SiP结构的过程的流程图600。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下实施各实施例或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
为了提高SiP封装芯片集成度，并且获得更加可靠的互连，本发明的一个实施例提供一种SiP封装结构，如图1所示。
图1示出根据本发明的一个实施例的系统级封装SiP结构100的剖面示意图。SiP结构100包括系统级封装SiP基板110、安装在SiP基板110上的一个或多个元件120以及安装在SiP基板110上的转接单元130。
在本发明的实施例中，SiP基板110可提供机械支撑和电互连。在本发明的具体实施例中，SiP基板110还可以埋置无源元件以提高系统的封装效率，无源元件可以是电感、电容、电阻、滤波器、天线等。
SiP基板110的材料可选自以下材料：有机高分子材料、液晶聚合物LCP、低温共烧多层陶瓷LTCC、颗粒增强金属基复合材料等。这些材料具有较高的布线层数和密度，适合各种元器件的高密度集成。
在图1所示的示例中，在SiP基板110的表面111上安装有一个或多个元件120。
例如，元件120可以是裸芯片或芯片封装件。该裸芯片或芯片封装件可以是模拟集成电路芯片或数字集成电路芯片。模拟集成电路芯片可包括运算放大器、乘法器、集成稳压器、定时器、信号发生器等。数字集成电路芯片可包括多种门电路(即与非门、非门、或门等)、数据选择器、编码译码器、触发器、计数器、寄存器、存储器、PLD(可编程逻辑器件)、ASIC(专用集成电路)等。
元件120还可以是无源元件，例如电阻、电感、电容等。元件120还可以是微机电系统MEMS器件、光学元件、通信元件、各类传感器等。
在本发明的实施例中，可通过各种芯片和组件的互连技术将元件120安装在SiP基板110的表面111上。例如，可通过BGA倒装焊、引线键合、载带自动键合、倒装芯片键合、压接倒装互连、穿透硅片互连等技术将元件120安装在SiP基板110的表面111上，但本发明可用的互连技术不限于以上列出的技术。本领域的技术人员可根据实际需要，选择适当的互连技术将具体芯片和或组件安装在SiP基板的表面上。因此，为了简化和清楚起见，本文省略芯片和组件的互连技术的详细描述。
在图1所示的示例中，在SiP基板110的表面111上安装有转接单元130。可在转接单元130上设置有导电线路，其底面131具有与SiP基板110电、信号连接的结构，其顶面132上具有外接焊盘133，从而实现SiP基板与外部的电、信号互连。虽然在图1所示的具体示例中，转接单元130与元件120安装在SiP基板110的同一表面111上，然而本领域的技术人员应该意识到，本发明的保护范围不限于此。例如，可将转接单元130安装在SiP基板110的第二表面112上。
在本发明的实施例中，转接单元130可以是一片中间部分镂空的开槽基板。图2示出图1所示的系统级封装SiP结构100的俯视图。
然而，转接单元不限于图2所示的回型基板，转接单元还可以是其它的形状。例如，图3A至图3C示出多种转接单元的可选示例的俯视图。如图3A所示，转接单元130可以是多段分立的带状转接板，其顶面上具有外接焊盘133。如图3B所示，转接单元130可以是部分镂空的类网格状转接板，其顶面上具有外接焊盘133，可将多个元件120通过每个网格镂空处封装至SiP基板110上。如图3C所示，转接单元130可以是离散分布的块状转接板，其顶面上具有外接焊盘133。本领域的技术人员应该理解，转接单元130的形状不限于以上列出的具体形状，能够实现SiP基板与外部的电、信号互连的任何转接单元均落入本发明的保护范围。转接单元的外围尺寸不大于SiP基板110的外围尺寸，或者略小于SiP基板110的外围尺寸。转接单元的高度不低于元件120的高度。在本发明的一个示例中，转接基板的厚度在0.2mm至1.2mm之间。
为了进一步提升系统级封装SiP芯片的集成度，本发明的另一个实施例提供另一种SiP封装结构，通过在封装基板的双面安装有源电子元件和/或无源器件，双面重复利用封装基板面积，实现更高的集成度，同时获得更加可靠的互连。图4示出根据本发明的另一个实施例的系统级封装SiP结构400剖面示意图。
SiP结构400包括系统级封装SiP基板410、安装在SiP基板410的第一表面411上的第一元件420和第二元件430、安装在SiP基板410的第二表面412上的第三元件440和第四元件450以及安装在SiP基板410的第二表面412上的转接单元460。
SiP基板410与图1所示的SiP基板110类似，因此省略其具体描述。
第一元件420可以是裸芯片或芯片封装件。第二元件430可以是无源元件，例如电阻、电感、电容等。第二元件430还可以是微机电系统MEMS器件、光学元件、通信元件、各类传感器等。
虽然在图4所示的具体示例中，在SiP基板410的第一表面411上安装两种类型的元件，然而本领域的技术人员应该意识到，本发明的保护范围不限于此，例如，在SiP基板410的第一表面411上可仅安装一种类型的元件或者三种或三种以上类型的元件。
第三元件440可以是裸芯片或芯片封装件。第四元件450可以是无源元件，例如电阻、电感、电容等。第四元件450还可以是微机电系统MEMS器件、光学元件、通信元件、各类传感器等。
与第一表面411类似，在SiP基板410的第二表面412上可仅安装一种类型的元件或者三种或三种以上类型的元件。
第一元件420至第四元件450可通过各种芯片和组件的互连技术安装在SiP基板410的表面上。
在图4所示的示例中，在SiP基板410的第二表面412上安装有转接单元460。转接单元460与图1至图3所示的转接单元130类似，因此，不再详细描述。值得指出的是，可根据具体的需要，将转接单元460安装在SiP基板410任一个或两个表面上。
下面结合图5A至图5G，介绍根据本发明的一个实施例形成高密度系统级封装SiP结构400的过程。图5A至图5G示出根据本发明的一个实施例形成高密度系统级封装SiP结构400的过程的剖面示意图。
如图5A所示，首先，提供系统级封装SiP基板510。SiP基板510是系统的重要组成部分。在本发明的实施例中，SiP基板510可提供机械支撑和电互连。在本发明的具体实施例中，SiP基板510还可以埋置无源元件以提高系统的封装效率，无源元件可以是电感、电容、电阻、滤波器、天线等。
接下来，在SiP基板510的第一表面511上安装一个或多个元件。在图5B所示的示例中，在SiP基板510的第一表面511上安装有第一元件520和第二元件530。
例如，第一元件520可以是裸芯片或芯片封装件。第二元件530可以是无源元件，例如电阻、电感、电容等。第二元件530还可以是微机电系统MEMS器件、光学元件、通信元件、各类传感器等。
虽然在图5B所示的具体示例中，在SiP基板510的第一表面511上安装两种类型的元件，然而本领域的技术人员应该意识到，本发明的保护范围不限于此，例如，在SiP基板510的第一表面511上可仅安装一种类型的元件或者三种或三种以上类型的元件。
在本发明的实施例中，可通过各种芯片和组件的互连技术将第一元件520和第二元件530安装在SiP基板510的第一表面511上，包括但不限于BGA倒装焊、引线键合、载带自动键合、倒装芯片键合、压接倒装互连、穿透硅片互连等。
然后，如图5C所示，将SiP基板510翻转，使得第二表面512朝上。
接下来，在SiP基板510的第二表面512上安装一个或多个元件。在图5D所示的示例中，在SiP基板510的第二表面512上安装有第三元件540和第四元件550。
例如，第三元件540可以是裸芯片或芯片封装件。第四元件550可以是无源元件，例如电阻、电感、电容等。第四元件550还可以是微机电系统MEMS器件、光学元件、通信元件、各类传感器等。
虽然在图5D所示的具体示例中，在SiP基板510的第二表面512上安装两种类型的元件，然而本领域的技术人员应该意识到，本发明的保护范围不限于此，例如，在SiP基板510的第二表面512上可仅安装一种类型的元件或者三种或三种以上类型的元件。
接下来，如图5E所示，在SiP基板510的第二表面512上安装转接单元560。转接单元560的第一面上设置有接触盘，可通过焊球或其他电连接结构561实现接触盘与SiP基板510的电、信号互连。在转接单元560第二面上设置有外接焊盘562。
接下来，进行可选的塑封过程，如图5F所示，将在SiP基板510连同安装在其表面上的第一至第四元件以及转接单元560塑封起来。为了实现SiP封装与外界的互连，外接焊盘562露在塑封的外部。本领域的技术人员可根据实际需要，采用特定的注塑成型工艺技术和设备，完成上述塑封过程。在本发明的其他实施例中，可采用模压成型工艺，将在SiP基板510连同安装在其表面上的第一至第四元件以及转接单元560进行包封。
接下来，如图5G所示，可进行可选的在预留的外接焊盘562上植球570的过程，实现SiP封装结构与外界的电、信号互连。
图6示出根据本发明的一个实施例形成高密度系统级封装SiP结构的过程的流程图600。
在步骤610，提供系统级封装SiP基板。
在步骤620，在SiP基板的第一表面上安装一个或多个元件。在本发明的实施例中，该元件可以是裸芯片、芯片封装件、无源元件，例如电阻、电感、电容等、微机电系统MEMS器件、光学元件、通信元件、各类传感器等中的一个或多个。
可选地，在步骤630，在SiP基板的第二表面上安装一个或多个元件。在本发明的实施例中，该元件可以是裸芯片、芯片封装件、无源元件，例如电阻、电感、电容等、微机电系统MEMS器件、光学元件、通信元件、各类传感器等中的一个或多个。
在步骤640，在SiP基板的表面上安装转接单元。转接单元可通过焊球或其他电连接结构实现与SiP基板的电、信号互连。在转接单元与焊球或其他电连接结构相对的表面上设置有外接焊盘。
可选地，在步骤650，将在SiP基板连同安装在其表面上的元件以及转接单元封装起来。为了实现SiP封装与外界的互连，转接单元的外接焊盘露在塑封的外部。本领域的技术人员可根据实际需要，采用特定的注塑成型工艺技术和设备完成上述塑封过程，也可采用模压成型工艺，将在SiP基板连同安装在其表面上的元件以及转接单元进行包封。
可选地，在步骤660，在预留的转接单元的外接焊盘上植球，实现SiP封装与外界的电、信号互连。
通过本发明的实施例提供的高密度系统级封装结构具有如下优点：
1.本发明公开的系统级封装结构可在同一封装体内封装多个芯片，采用双面贴装工艺，重复利用封装基板面积，封装效率大大提高，从而大大减少了封装体积。
2.本发明公开的系统级封装结构可将由不同工艺、材料制作的芯片封装形成一个系统，例如，可将基于Si、GaAs、InP的芯片进行一体化封装，具有很好的兼容性，另外，本发明公开的系统级封装结构不仅可以用于模拟和数字系统芯片封装，还可以用于光通信、传感器、以及微机电系统MEMS封装。
3.本发明公开的系统级封装结构可以使多个封装合而为一，从而使总的焊点数量大为减少，显著减少封装体积、重量，缩短元件的连接路线，从而使电性能得以提高，具有良好的抗机械和化学腐蚀的能力以及高的可靠性。
4.本发明公开的系统级封装结构可以采用一个封装体来完成一个系统目标产权的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连及其它IC芯片直接内连技术。
5.本发明公开的系统级封装结构可以提供低功耗和低噪声的系统级连接，在较高的频率下工作可以获得几乎与SOC相等的总线宽度。
6.本发明公开的系统级封装结构所使用的相关工艺技术均较成熟，集成失败风险较低，并且与现有组装工艺兼容，无需增加产线硬件投入，大大缩短产品投放市场的周期。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (14)

1.一种系统级封装结构，包括：
系统级封装SiP基板；
安装在所述SiP基板上的一个或多个元件；以及
安装在所述SiP基板上的转接单元，所述转接单元上具有导电线路，所述转接单元的第一面具有与所述SiP基板电连接的结构，所述转接单元的第二面上具有焊盘。
2.如权利要求1所述的系统级封装结构，其特征在于，所述转接单元是中间部分镂空的开槽基板，所述一个或多个元件通过镂空部分安装在所述SiP基板上。
3.如权利要求1所述的系统级封装结构，其特征在于，所述转接单元是部分镂空的网格转接板，所述一个或多个元件通过镂空的网格安装在所述SiP基板上。
4.如权利要求1所述的系统级封装结构，其特征在于，所述转接单元是块状转接板。
5.如权利要求1所述的系统级封装结构，其特征在于，所述转接单元的外围尺寸不大于所述SiP基板的外围尺寸，所述转接单元的高度不低于所述一个或多个元件的高度。
6.如权利要求1所述的系统级封装结构，其特征在于，所述一个或多个元件包括裸芯片、芯片封装件、无源元件、微机电系统MEMS器件、光学元件、通信元件、传感器中的一个或多个。
7.如权利要求1所述的系统级封装结构，其特征在于，所述一个或多个元件包括：
安装在所述SiP基板的第一表面上的一个或多个第一元件；以及
安装在所述SiP基板的与所述第一表面相对的第二表面上的一个或多个第二元件。
8.如权利要求7所述的系统级封装结构，其特征在于，所述转接单元安装在所述SiP基板的所述第一表面和/或所述第二表面上。
9.如权利要求1所述的系统级封装结构，其特征在于，还包括包封在所述SiP基板、所述一个或多个元件以及所述转接单元外部的塑封结构，其中所述焊盘露在所述塑封结构的外部。
10.如权利要求9所述的系统级封装结构，其特征在于，还包括设置在所述焊盘上的焊球。
11.一种制造系统级封装结构的方法，包括：
提供系统级封装SiP基板；
在所述SiP基板的表面上安装一个或多个元件；
在所述SiP基板的表面上安装转接单元，所述转接单元上具有导电线路，所述转接单元的第一面具有与所述SiP基板电连接的结构，所述转接单元的第二面上具有焊盘。
12.如权利要求11所述的方法，其特征在于，在所述SiP基板的表面上安装一个或多个元件包括：
在所述SiP基板的第一表面上安装一个或多个元件；
在所述SiP基板的第二表面上安装一个或多个元件。
13.如权利要求11所述的方法，其特征在于，还包括将在SiP基板连同安装在其表面上的元件以及转接单元封装起来，其中所述焊盘露在封装的外部。
14.如权利要求11所述的方法，其特征在于，还包括：在所述焊盘上植球。
CN201710364462.5A 2017-05-22 2017-05-22 高密度系统级封装结构及其制造方法 Pending CN107017212A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710364462.5A CN107017212A (zh) 2017-05-22 2017-05-22 高密度系统级封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710364462.5A CN107017212A (zh) 2017-05-22 2017-05-22 高密度系统级封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN107017212A true CN107017212A (zh) 2017-08-04

Family

ID=59449796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710364462.5A Pending CN107017212A (zh) 2017-05-22 2017-05-22 高密度系统级封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107017212A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473363A (zh) * 2018-11-12 2019-03-15 深圳市江波龙电子股份有限公司 系统级封装结构及生产方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709260A (zh) * 2012-05-08 2012-10-03 日月光半导体制造股份有限公司 半导体封装构造
CN102738101A (zh) * 2011-04-13 2012-10-17 华东科技股份有限公司 半导体立体封装构造
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
CN206893608U (zh) * 2017-05-22 2018-01-16 华进半导体封装先导技术研发中心有限公司 高密度系统级封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738101A (zh) * 2011-04-13 2012-10-17 华东科技股份有限公司 半导体立体封装构造
CN102709260A (zh) * 2012-05-08 2012-10-03 日月光半导体制造股份有限公司 半导体封装构造
CN102738094A (zh) * 2012-05-25 2012-10-17 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造及其制造方法
CN206893608U (zh) * 2017-05-22 2018-01-16 华进半导体封装先导技术研发中心有限公司 高密度系统级封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473363A (zh) * 2018-11-12 2019-03-15 深圳市江波龙电子股份有限公司 系统级封装结构及生产方法

Similar Documents

Publication Publication Date Title
CN208256644U (zh) 用于高数据速率的硅光子ic的集成
CN100413065C (zh) 至少具有部分封装的电路器件及其形成方法
US6492726B1 (en) Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
EP3168864B1 (en) Packaged devices with multiple planes of embedded electronic devices
US20130075917A1 (en) Multi-Chip and Multi-Substrate Reconstitution Based Packaging
US9006872B2 (en) Semiconductor chip package having via hole and semiconductor module thereof
CN101587847B (zh) 利用pcb基板进行垂直互连的多芯片组件封装方法
CN101359659A (zh) 半导体封装及制造方法、半导体模块和包括该模块的装置
CN104779221A (zh) 指纹识别模组封装结构、制备指纹识别模组封装结构的方法以及电子设备
CN105552065A (zh) 一种t/r组件控制模块的系统级封装结构及其封装方法
CN107768349A (zh) 双面SiP三维封装结构
CN101789420A (zh) 一种半导体器件的系统级封装结构及其制造方法
CN106744646A (zh) Mems芯片封装结构以及封装方法
CN209396878U (zh) 传感器及其封装组件
CN206893608U (zh) 高密度系统级封装结构
CN201655787U (zh) 半导体封装结构
CN105047657A (zh) Aio封装结构及封装方法
CN107017212A (zh) 高密度系统级封装结构及其制造方法
CN205122559U (zh) Aio封装结构
CN102937663B (zh) 智能电表核心模块的封装结构及封装方法
CN106744647A (zh) Mems芯片封装结构以及封装方法
CN102944709A (zh) 多芯片系统级封装技术实现的电表模块结构及其封装方法
CN103208467B (zh) 内嵌封装体的封装模块及其制造方法
CN102176448B (zh) 扇出系统级封装结构
CN205211727U (zh) 一种指纹识别多芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination