CN103208467B - 内嵌封装体的封装模块及其制造方法 - Google Patents
内嵌封装体的封装模块及其制造方法 Download PDFInfo
- Publication number
- CN103208467B CN103208467B CN201310001354.3A CN201310001354A CN103208467B CN 103208467 B CN103208467 B CN 103208467B CN 201310001354 A CN201310001354 A CN 201310001354A CN 103208467 B CN103208467 B CN 103208467B
- Authority
- CN
- China
- Prior art keywords
- electric connection
- connection pad
- semiconductor chip
- packaging
- encapsulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 36
- 238000004806 packaging method and process Methods 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims description 50
- 238000000059 patterning Methods 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 16
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明是有关于一种封装模块与封装体及其两者的制造方法，该封装体包括第一半导体芯片、第一电性连接垫、以及第一封装材料，且该封装模块主要包括该封装体以及第二半导体芯片，其封装体于封装完成后可先行测试以确保其是以良品的状态进行后续模块化封装，如此便可保持封装模块的良率，减少封装模块因封装体完成的质量不良而降低生产良率的可能。
Description
技术领域
本发明是关于一种封装模块与封装体及其两者的制造方法，尤指一种不具有核心板的封装体、内嵌该封装体的封装模块、以及其两者的制造方法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，在功能上则逐渐迈入高功能、高性能、高速度化的研发方向。为了满足半导体装置的高积集度(Integration)以及微型化(Miniaturization)需求，其中所埋设的半导体芯片体积也随之微型化，因此半导体芯片上用于与外部电性连接的电极垫面积也同样缩小，此状况便增加半导体芯片电性连接与封装时的困难度。
上述半导体芯片电性连接与封装，通常是芯片载板制造业者将适用于半导体芯片的载板(如基板或导线架)交给半导体封装业者后，半导体封装业者将半导体芯片背面黏贴于封装基板顶面进行打线接合(wirebonding)，或者将半导体芯片主动面以覆晶接合(Flipchip)方式与封装基板接合，再于基板的背面植上焊料球与其他电子装置或被动元件进行电性连接。
然而，若上述封装过程中，欲将数个尺寸大小差距很大的半导体芯片进行封装时，则会因工艺上难以一致控制而造成封装良率降低；抑或，因微型半导体芯片的封装不良或者半导体芯片所使用的载板内线路因尺寸过小发生断路或短路，而造成整体封装模块电性失效。
据此，若可以发展出一种封装技术，能够挑选出测试后具有良好功能的良品晶粒(Knowngooddie)，而后再行封装此微型半导体芯片，且过程中无需使用芯片载板，将可确保所制得的封装模块的良率与效能，同时亦可避免载板内线路短路或断路所造成的线性失效。
发明内容
本发明的主要目的是在提供一种封装体及其制造方法，其主要是先将欲封装的元件依尺寸大小进行分类并分段执行封装工艺，以确保其封装良率，意即先将小尺寸元件先行整合封装成一封装体后，再将其与较大尺寸元件进行后续模块封装，且其中的封装体乃是使用经测试后功能良好的封装体进行封装，而在封装过程中使用金属箔做为电镀或无电电镀过程中的导电晶种层，同时利用离型膜与载板，因此便无需使用如同已知技术中的芯片载板，而可通过简单且低成本的工艺，制出不需使用芯片载板的封装体。
为达成上述目的，本发明的一态样提供一种封装体，具有一第一表面与一相对的该第二表面，且包括：至少一第一半导体芯片，具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一被动面面向该第一表面；一第一电性连接垫，设置于该第一表面并电性连接该第一电极垫；以及一第一封装材料，模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接，其中，该第一电性连接垫嵌埋于该第一封装材料，该第一封装材料于该第一表面显露该第一电性连接垫。
本发明上述封装体，可以使用下述方法进行制造，该方法可以包括一以下步骤：提供一载板，其中，该载板表面具有一离型膜；于该离型膜上形成一图案化的阻层，其中，该阻层具有多个开孔；于该阻层的所述开孔内形成一第一电性连接垫；移除该阻层，以显露一芯片设置区；于该芯片设置区上放置至少一第一半导体芯片，其中，该第一半导体芯片具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一半导体芯片是以该第一被动面设置于该芯片设置区；电性连接该第一半导体芯片的第一电极垫与该第一电性连接垫；以一第一封装材料模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接；以及移除该载板以及该离型膜，以显露该第一电性连接垫并形成一封装体，其中，该封装体具有一第一表面与一相对的该第二表面，该第一表面具有该第一电性连接垫。利用上述方法形成的封装体中，该第一电性连接垫的表面是与该第一表面形成一共平面。
此外，于上述封装体的制造方法中，在该阻层形成于该离型膜上之前，可还包括一以下步骤：于该离型膜上形成一导电层，且可于移除该载板以及该离型膜的时移除该导电层。
相较于已知技术，本发明于载板表面依次贴覆离型膜与导电层，做为临时性的支持板，以方便封装过程中的线路制作等。此临时性的支持板，除了达到支持效果外，同时也可以做为导电性晶种层，因此结合黄光工艺与电镀便可形成电性连接垫，封装体内的半导体芯片，则可以通过此电性连接垫与其他元件电性连接。
于本发明一较佳具体实例中，上述封装体的制造方法还包括一以下步骤：在该阻层形成于该离型膜上之前，于该离型膜上形成一导电层，且可于移除该载板以及该离型膜的时移除该导电层。此导电层可以直接做为电镀工艺中的晶种层，故可以直接形成电性连接垫。此外，亦方便电性连接垫构成多层金属结构，例如金/镍/金的三层金属结构，此多层金属结构除了具有较高的强度之外，也有利于与半导体芯片以及其他元件电性连接。虽然本发明上述形成电性连接垫，但事实上若有需要亦可形成包含有电性连接垫的线路层，此时线路层即成为一重新分配层(redistributionlayer)，如此可将封装体的电性连接垫集中于单侧，而方便封装体与其他元件电性连接。
另外，在第一半导体芯片放置于该芯片设置区上之前，还包括一以下步骤：于该第一被动面形成一黏着膜，使该黏着膜设置于该第一半导体芯片与该第一表面之间，其中，该黏着膜嵌埋于该第一封装材料且其表面与该第一表面形成一共平面。
此外，于本发明另一较佳具体实例中，上述封装体的制造方法还包括一以下步骤：形成一导电通孔，该导电通孔贯穿该第一封装材料并连接该第一电性连接垫，其中，该第一封装材料于该第二表面显露该导电通孔。
本发明的另一目的是在提供一种封装模块及其制造方法，其中利用经测试且功能良好的半导体芯片封装体续行封装，通过堆叠封装体与芯片的方式制出良率佳且效能高的封装模块，其亦即成为内嵌有封装体的封装模块(packageinpackage)。
为达成上述目的，本发明的另一态样提供一种封装模块，包括：一封装体，具有一第一表面与一相对的该第二表面，且包括：一第一半导体芯片，具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一被动面面向该第一表面；一第一电性连接垫，设置于该第一表面并电性连接该第一电极垫；以及一第一封装材料，模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接，其中，该第一电性连接垫嵌埋于该第一封装材料，该第一封装材料于该第一表面显露该第一电性连接垫；以及一第二半导体芯片，具有一第二主动面、一第二被动面、以及一位于该第二主动面的第二电极垫，其中，该第二主动面是面向该第二表面，且该第二电极垫电性连接该第一电性连接垫。
于本发明一较佳具体实例中，上述封装模块还包括：一封装基板，具有一第二电性连接垫，其中，该第二电性连接垫电性连接该第一电性连接垫；以及一第二封装材料，模封该封装体、该第一电性连接垫、该第二半导体芯片、该第二电极垫、该第二电性连接垫、该第一电性连接垫与该第二电性连接垫两者之间的电性连接以及该第一电性连接垫与该第二电极垫两者之间的电性连接。
本发明上述封装模块，可以使用下述方法进行制造，该方法可以包括一以下步骤：提供一封装基板，其中，该封装基板具有一第二电性连接垫；于该封装基板具有该第二电性连接垫的表面，堆叠设置一第二半导体芯片，其中，该第二半导体芯片具有一第二主动面、一第二被动面、以及一位于该第二主动面的第二电极垫，且该第二被动面是面向该封装基板；于该第二主动面上堆叠设置一封装体，其中，该封装体具有一第一表面与一相对该第一表面且面对该第二主动面的该第二表面，且包括：一第一半导体芯片，具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一被动面面向该第一表面；一第一电性连接垫，设置于该第一表面并电性连接该第一电极垫；以及一第一封装材料，模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接，其中，该第一电性连接垫嵌埋于该第一封装材料，该第一封装材料于该第一表面显露该第一电性连接垫；电性连接该第一电性连接垫与该第二电性连接垫以及该第一电性连接垫与该第二电极垫；以及以一第二封装材料模封该封装体、该第一电性连接垫、该第二半导体芯片、该第二电极垫、该第二电性连接垫、该第一电性连接垫与该第二电性连接垫两者之间的电性连接以及该第一电性连接垫与该第二电极垫两者之间的电性连接。
于本发明上述的封装模块与其制造方法中，所使用的封装体是前文所述的本发明封装体，因此亦具有类似的优势与功效。除此之外，本发明封装模块可保护仅由第一封装材料膜封的第一半导体芯片，避免空气湿度等外界因素造成芯片或者电性连接腐蚀失效，也可以提升封装体的结构强度，避免封装体因第一封装材料强度不足而造成其中电性连接受损。
于上述封装模块的制造方法中，在该第二半导体芯片堆叠设置于该封装基板具有该第二电性连接垫的表面之前，以及在该封装体堆叠设置于该第二主动面上之前，可还包括一以下步骤：分别于该第二被动面以及该第二表面，形成一第三黏着膜以及一第二黏着膜。换言之，亦将该第三黏着膜与该第二黏着膜分别设置于该第二半导体芯片与该封装基板之间以及于该封装体与该第二半导体芯片之间。
此外，上述的电性连接没有特别限制，可为打线接合或覆晶接合。于本发明一较佳具体实例中，该第一电性连接垫与该第二电性连接垫两者之间的电性连接以及该第一电性连接垫与该第二电极垫两者之间的电性连接是为打线接合。
于本发明一具体实例中，该封装模块中是采用具有导电通孔的封装体，因此该封装体与该第二半导体芯片之间的电性连接则由该导电通孔达成，亦即该第一电性连接垫经由该导电通孔连接第二电极垫。
附图说明
为了详细说明本发明的结构、特征以及功效的所在，以下结合较佳实施例并配合附图说明如后，其中：
图1A至图1I是本发明实施例一及实施例二制造封装体的流程示意图。
图2A至图2C是本发明实施例三制造封装模块的流程示意图。
图3是本发明实施例四封装模块的示意图。
具体实施方式
以下是通过特定的具体实施例说明本发明的实施方式，熟习此技术的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。本发明亦可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不悖离本发明的精神下进行各种修饰与变更。
本发明的实施例中所述附图均为简化的示意图。惟所述附图中的图标仅显示与本发明有关的元件，其所显示的元件非为实际实施时的态样，其实际实施时的元件数目、形状等比例为一选择性的设计，且其元件布局型态可能更复杂。
实施例一
参考图1A至图1H，其是本实施例制造封装体的流程示意图。
首先，如图1A所示，提供一载板9，且于该载板9表面贴附一离型膜10。此离型膜10与该载板9的材料没有特别限制，可以使用本发明常用的材料。接着，如图1B所示，于该离型膜10表面贴附一导电层11，并于该导电层11表面利用黄光工艺(photolithography)形成一图案化的阻层12，其中，该阻层12具有多个开孔121。于本实施例中，使用厚度约为18μm的金属铜箔做为该导电层11，且该阻层12所使用的材料是本领域常用的光阻材料。
如图1C所示，以该导电层11做为导电性晶种层，于该阻层12的所述开孔121内，电镀形成一第一电性连接垫13，其中，该第一电性连接垫13可以利用多次电镀，形成多层金属层结构的连接垫，且各层的金属材料可不同。于本实施例中，该第一电性连接垫13是一具有金层/镍层/金层的三层结构的连接垫，如此可以方便后续进行打线接合或其他类似方式的电性连接。接着，如图1D所示，移除该阻层12，因此显露出一芯片设置区Z。
然后，如图1F所示，准备至少一第一半导体芯片15，该第一半导体芯片15具有一第一主动面15a、一第一被动面15b、以及一位于该第一主动面15a的第一电极垫151。于第一半导体芯片15的第一被动面15b贴附一黏着膜14，再通过此黏着膜14，使该第一半导体芯片15放置于该芯片设置区Z。此亦表示该第一半导体芯片15是以该第一被动面15b设置于该芯片设置区Z。此外，该黏着膜14的材料没有特别限制，只要能够将该第一半导体芯片15设置于该芯片设置区Z即可。
如图1F所示，使用线路16打线接合该第一半导体芯片15的第一电极垫151与该第一电性连接垫13。接着，如图1G所示，以一第一封装材料17模封该第一半导体芯片15、该第一电性连接垫13以及其两者之间的电性连接。最后，如图1H所示，移除该载板9、该离型膜10、以及该导电层11，以显露该第一电性连接垫13并形成一封装体1，其中可以简单用机械性外力撕除该载板9与该离型膜10，但对于该导电层11则需利用蚀刻或研磨去除。
如此，所制得的封装体1，具有一第一表面1a与一相对的该第二表面1b，且包括：一第一半导体芯片15，具有一第一主动面15a、一第一被动面15b、以及一位于该第一主动面15a的第一电极垫151，且该第一被动面15b面向该第一表面1a；一第一电性连接垫13，设置于该第一表面1a并电性连接该第一电极垫151；一第一封装材料17，模封该第一半导体芯片15、该第一电性连接垫13以及其两者之间的电性连接，其中，该第一电性连接垫13嵌埋于该第一封装材料17，该第一封装材料17于该第一表面1a显露该第一电性连接垫13；以及一黏着膜14，设置于该第一半导体芯片15与该第一表面1a之间，其中，该黏着膜14嵌埋于该第一封装材料17，且该黏着膜14表面、该第一表面1a、与该第一电性连接垫13的表面形成一共平面。
实施例二
参考图1A至图1I，其是本实施例制造封装体的流程示意图。
本实施例制造本发明封装体1’的方法，大致上类似上述实施例一，不同点在于图1F的步骤是将该黏着膜14先放置于该芯片设置区Z后，再将该第一半导体芯片15以第一被动面15b面向该黏着膜14的方式，使该第一半导体芯片15设置于该芯片设置区Z；以及，最后如图1I所示，于该第一封装材料17上对应该第一电性连接垫13的位置，开设一导电通孔18，贯穿该第一封装材料17并连接该第一电性连接垫13，其中，该第一封装材料17于该第二表面1b显露该导电通孔18。此导电通孔18的形成方式没有特别限制，可以使用金属胶如银胶填充而成，或者以电镀方式形成。
实施例三
参考图2A至图2C，其是本实施例制造封装模块的流程示意图。
首先，如图2A所示，提供一封装基板30以及一第二半导体芯片20，其中，该封装基板30具有一第二电性连接垫301，该第二半导体芯片20具有一第二主动面20a、一第二被动面20b、以及一位于该第二主动面20a的第二电极垫201。于该第二半导体芯片20的第二被动面20b，贴附一第三黏着膜21。
接着，如图2B所示，通过该第三黏着膜21将该第二半导体芯片20设置于该封装基板30具有该第二电性连接垫301的表面。此外，再使用一第二黏着膜22贴附于实施例一制得的封装体1的第二表面1b以及该第二半导体芯片20的该第二主动面20a之间。
最后，如图2C所示，以线路31与32分别打线接合该第一电性连接垫13与该第二电性连接垫301以及该第一电性连接垫13与该第二电极垫201，并以一第二封装材料33模封该封装体1、该第一电性连接垫13、该第二半导体芯片20、该第二电极垫201、该第二电性连接垫301、该第一电性连接垫13与该第二电性连接垫301两者之间的电性连接以及该第一电性连接垫13与该第二电极垫201两者之间的电性连接。
据此，所制得的封装模块包括：封装体1，具有一第一表面1a与一相对的该第二表面1b，且包括：一第一半导体芯片15，具有一第一主动面15a、一第一被动面15b、以及一位于该第一主动面15a的第一电极垫151，且该第一被动面15b面向该第一表面1a；一第一电性连接垫13，设置于该第一表面1a并电性连接该第一电极垫151；一第一封装材料17，模封该第一半导体芯片15、该第一电性连接垫13以及其两者之间的电性连接，其中，该第一电性连接垫13嵌埋于该第一封装材料17，该第一封装材料17于该第一表面1a显露该第一电性连接垫13；一第二半导体芯片20，具有一第二主动面20a、一第二被动面20b、以及一位于该第二主动面20a的第二电极垫201，其中，该第二主动面20a是面向该第二表面1b，且该第二电极垫201电性连接该第一电性连接垫13；一封装基板30，具有一第二电性连接垫301，其中，该第二电性连接垫301电性连接该第一电性连接垫13；一第二封装材料33，模封该封装体1、该第一电性连接垫13、该第二半导体芯片20、该第二电极垫201、该第二电性连接垫301、该第一电性连接垫13与该第二电性连接垫301两者之间的电性连接以及该第一电性连接垫13与该第二电极垫201两者之间的电性连接；以及一第三黏着膜21与一第二黏着膜22，分别设置于该第二半导体芯片20与该封装基板30之间以及于该封装体1与该第二半导体芯片20之间。
实施例四
参考图3，其是本实施例封装模块的示意图。
本实施例的封装模块的制造流程，大致上类似于上述实施例三，不同点在于本实施例是使用实施例二的封装体1’，且封装体1’与该第二半导体芯片20之间的电性连接并非通过打线接合，而是利用封装体1’内的导电通孔18，使导电通孔18表面超出该第二表面1b而可直接与该第二半导体芯片20的第二电极垫201连接。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求范围所述为准，而非仅限于上述实施例。
Claims (16)
1.一种封装模块，包括：
一封装体，具有一第一表面与一相对的一第二表面，且包括：一第一半导体芯片，具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一被动面面向该第一表面；一第一电性连接垫，设置于该第一表面并电性连接该第一电极垫；以及一第一封装材料，模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接，其中，该第一电性连接垫嵌埋于该第一封装材料，该第一封装材料于该第一表面显露该第一电性连接垫；以及
一第二半导体芯片，具有一第二主动面、一第二被动面、以及一位于该第二主动面的第二电极垫，其中，该第二主动面是面向该第二表面，且该第二电极垫电性连接该第一电性连接垫。
2.如权利要求1所述的封装模块，还包括：一封装基板，具有一第二电性连接垫，其中，该第二电性连接垫电性连接该第一电性连接垫；以及一第二封装材料，模封该封装体、该第一电性连接垫、该第二半导体芯片、该第二电极垫、该第二电性连接垫、该第一电性连接垫与该第二电性连接垫两者之间的电性连接以及该第一电性连接垫与该第二电极垫两者之间的电性连接。
3.如权利要求2所述的封装模块，还包括：一第三黏着膜与一第二黏着膜，分别设置于该第二半导体芯片与该封装基板之间以及于该封装体与该第二半导体芯片之间。
4.如权利要求1所述的封装模块，其中，该封装体还包括：一导电通孔，贯穿该第一封装材料并连接该第一电性连接垫，且该第一封装材料于该第二表面显露该导电通孔。
5.如权利要求4所述的封装模块，其中，该第一电性连接垫经由该导电通孔连接第二电极垫。
6.如权利要求1所述的封装模块，其中，该第一电性连接垫的表面与该第一表面形成一共平面。
7.一种封装模块的制造方法，包括一以下步骤：
提供一封装基板，其中，该封装基板具有一第二电性连接垫；
于该封装基板具有该第二电性连接垫的表面，堆叠设置一第二半导体芯片，其中，该第二半导体芯片具有一第二主动面、一第二被动面、以及一位于该第二主动面的第二电极垫，且该第二被动面是面向该封装基板；
于该第二主动面上堆叠设置一封装体，其中，该封装体具有一第一表面与一相对该第一表面且面对该第二主动面的一第二表面，且包括：一第一半导体芯片，具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一被动面面向该第一表面；一第一电性连接垫，设置于该第一表面并电性连接该第一电极垫；以及一第一封装材料，模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接，其中，该第一电性连接垫嵌埋于该第一封装材料，该第一封装材料于该第一表面显露该第一电性连接垫；
电性连接该第一电性连接垫与该第二电性连接垫以及该第一电性连接垫与该第二电极垫；以及
以一第二封装材料模封该封装体、该第一电性连接垫、该第二半导体芯片、该第二电极垫、该第二电性连接垫、该第一电性连接垫与该第二电性连接垫两者之间的电性连接以及该第一电性连接垫与该第二电极垫两者之间的电性连接。
8.如权利要求7所述的封装模块的制造方法，还包括一以下步骤：在该第二半导体芯片堆叠设置于该封装基板具有该第二电性连接垫的表面之前，形成一第三黏着膜于该第二被动面。
9.如权利要求8所述的封装模块的制造方法，还包括一以下步骤：在该封装体堆叠设置于该第二主动面上之前，形成一第二黏着膜于该第二表面。
10.如权利要求7所述的封装模块的制造方法，其中，该封装体还包括：一导电通孔，贯穿该第一封装材料并连接该第一电性连接垫，且该第一封装材料于该第二表面显露该导电通孔，该第一电性连接垫经由该导电通孔连接第二电极垫。
11.如权利要求7所述的封装模块的制造方法，其中，该第一电性连接垫的表面与该第一表面形成一共平面。
12.一种封装体的制造方法，包括一以下步骤：
提供一载板，其中，该载板表面具有一离型膜；
于该离型膜上形成一图案化的阻层，其中，该阻层具有多个开孔；
于该阻层的所述开孔内形成一第一电性连接垫；
移除该阻层，以显露一芯片设置区；
于该芯片设置区上放置一第一半导体芯片，其中，该第一半导体芯片具有一第一主动面、一第一被动面、以及一位于该第一主动面的第一电极垫，且该第一半导体芯片是以该第一被动面设置于该芯片设置区；
电性连接该第一半导体芯片的第一电极垫与该第一电性连接垫；
以一第一封装材料模封该第一半导体芯片、该第一电性连接垫以及其两者之间的电性连接；以及
移除该载板以及该离型膜，以显露该第一电性连接垫并形成一封装体，其中，该封装体具有一第一表面与一相对的一第二表面，该第一表面具有该第一电性连接垫。
13.如权利要求12所述的封装体的制造方法，还包括一以下步骤：在该阻层形成于该离型膜上之前，于该离型膜上形成一导电层，且于移除该载板以及该离型膜的时移除该导电层。
14.如权利要求12所述的封装体的制造方法，还包括一以下步骤：形成一导电通孔，该导电通孔贯穿该第一封装材料并连接该第一电性连接垫，其中，该第一封装材料于该第二表面显露该导电通孔。
15.如权利要求12所述的封装体的制造方法，还包括一以下步骤：在第一半导体芯片放置于该芯片设置区上之前，形成一黏着膜于该第一被动面，其中，该黏着膜嵌埋于该第一封装材料且其表面与该第一表面形成一共平面。
16.如权利要求12所述的封装体的制造方法，其中，该第一电性连接垫的表面与该第一表面形成一共平面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW101101463A TWI493682B (zh) | 2012-01-13 | 2012-01-13 | 內嵌封裝體之封裝模組及其製造方法 |
| TW101101463 | 2012-01-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103208467A CN103208467A (zh) | 2013-07-17 |
| CN103208467B true CN103208467B (zh) | 2015-12-23 |
Family
ID=48755643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310001354.3A Active CN103208467B (zh) | 2012-01-13 | 2013-01-05 | 内嵌封装体的封装模块及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103208467B (zh) |
| TW (1) | TWI493682B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103545304A (zh) * | 2013-11-01 | 2014-01-29 | 广东威创视讯科技股份有限公司 | 一种发光二极管和驱动芯片的封装结构及封装方法 |
| US20150195919A1 (en) * | 2014-01-06 | 2015-07-09 | Chung Hsing Tzu | Intelligent Power Module Process |
| TWI581376B (zh) * | 2014-09-17 | 2017-05-01 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101431031A (zh) * | 2007-11-09 | 2009-05-13 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN101515574A (zh) * | 2008-02-18 | 2009-08-26 | 旭德科技股份有限公司 | 芯片封装载板、芯片封装体及其制造方法 |
| CN102136459A (zh) * | 2010-01-25 | 2011-07-27 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
| CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592973B2 (en) * | 2009-10-16 | 2013-11-26 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof |
| TWI455216B (zh) * | 2010-05-20 | 2014-10-01 | Adl Engineering Inc | 四邊扁平無接腳封裝方法及其製成之結構 |
-
2012
- 2012-01-13 TW TW101101463A patent/TWI493682B/zh active
-
2013
- 2013-01-05 CN CN201310001354.3A patent/CN103208467B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101431031A (zh) * | 2007-11-09 | 2009-05-13 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN101515574A (zh) * | 2008-02-18 | 2009-08-26 | 旭德科技股份有限公司 | 芯片封装载板、芯片封装体及其制造方法 |
| CN102136459A (zh) * | 2010-01-25 | 2011-07-27 | 矽品精密工业股份有限公司 | 封装结构及其制法 |
| CN102194703A (zh) * | 2010-03-16 | 2011-09-21 | 旭德科技股份有限公司 | 线路基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI493682B (zh) | 2015-07-21 |
| CN103208467A (zh) | 2013-07-17 |
| TW201330224A (zh) | 2013-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101193416B1 (ko) | 3차원 실장 반도체 장치 및 그의 제조 방법 | |
| US11309304B2 (en) | Stackable electronic package and method of fabricating same | |
| CN103117279B (zh) | 形成芯片在晶圆的总成的方法 | |
| TWI763666B (zh) | 連接電子組件至基板 | |
| TWI463635B (zh) | 具有堆疊的微電子單元之微電子封裝及其製造方法 | |
| CN101315939A (zh) | 具有晶粒接收开孔的芯片尺寸影像传感器及其制造方法 | |
| TW201209991A (en) | Stackable molded microelectronic packages with area array unit connectors | |
| CN104769714A (zh) | 包括交替形成台阶的半导体裸芯堆叠的半导体器件 | |
| CN108695284A (zh) | 包括纵向集成半导体封装体组的半导体设备 | |
| CN103187318B (zh) | 超薄基板的封装方法 | |
| TWI523168B (zh) | 半導體封裝之改良 | |
| CN103579171B (zh) | 半导体封装件及其制造方法 | |
| TW200411891A (en) | High density multi-chip module structure and manufacturing method thereof | |
| CN103208467B (zh) | 内嵌封装体的封装模块及其制造方法 | |
| US9875930B2 (en) | Method of packaging a circuit | |
| KR100726892B1 (ko) | 3차원 칩 적층 패키지 모듈 및 이의 제조방법 | |
| CN106744647A (zh) | Mems芯片封装结构以及封装方法 | |
| CN206163474U (zh) | 图像传感器模组 | |
| CN103208476B (zh) | 内嵌封装体的封装模块及其制造方法 | |
| CN211150512U (zh) | 扇出型三维封装结构 | |
| CN108630626A (zh) | 无基板封装结构 | |
| CN109585402B (zh) | 一种芯片扇出型封装结构及封装方法 | |
| CN206417859U (zh) | Mems芯片封装结构 | |
| CN206417858U (zh) | Mems芯片封装结构 | |
| CN110993517A (zh) | 一种芯片堆叠封装方法及封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190215 Address after: No. 81, Section 5, Pudingli Road, East District, Xinzhu City, Taiwan, China Patentee after: Jingyuan Electronic Co., Ltd. Address before: 118 Zhonghua Road, Zhunan Town, Miaoli County, Taiwan, China Patentee before: Dawning Leading Technology Inc. |
|
| TR01 | Transfer of patent right |