TWI493682B - 內嵌封裝體之封裝模組及其製造方法 - Google Patents

內嵌封裝體之封裝模組及其製造方法 Download PDF

Info

Publication number
TWI493682B
TWI493682B TW101101463A TW101101463A TWI493682B TW I493682 B TWI493682 B TW I493682B TW 101101463 A TW101101463 A TW 101101463A TW 101101463 A TW101101463 A TW 101101463A TW I493682 B TWI493682 B TW I493682B
Authority
TW
Taiwan
Prior art keywords
electrical connection
package
connection pad
pad
semiconductor wafer
Prior art date
Application number
TW101101463A
Other languages
English (en)
Other versions
TW201330224A (zh
Inventor
Diann Fang Lin
Original Assignee
Dawning Leading Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Leading Technology Inc filed Critical Dawning Leading Technology Inc
Priority to TW101101463A priority Critical patent/TWI493682B/zh
Priority to CN201310001354.3A priority patent/CN103208467B/zh
Publication of TW201330224A publication Critical patent/TW201330224A/zh
Application granted granted Critical
Publication of TWI493682B publication Critical patent/TWI493682B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

內嵌封裝體之封裝模組及其製造方法
本發明係關於一種封裝模組與封裝體及其兩者之製造方法，尤指一種不具有核心板之封裝體、內嵌該封裝體之封裝模組、以及其兩者之製造方法。
隨著電子產業的蓬勃發展，電子產品在型態上趨於輕薄短小，在功能上則逐漸邁入高功能、高性能、高速度化的研發方向。為了滿足半導體裝置之高積集度(Integration)以及微型化(Miniaturization)需求，其中所埋設的半導體晶片體積也隨之微型化，因此半導體晶片上用於與外部電性連接之電極墊面積也同樣縮小，此狀況便增加半導體晶片電性連接與封裝時的困難度。
上述半導體晶片電性連接與封裝，通常是晶片載板製造業者將適用於半導體晶片之載板(如基板或導線架)交給半導體封裝業者後，半導體封裝業者將半導體晶片背面黏貼於封裝基板頂面進行打線接合(wire bonding)，或者將半導體晶片主動面以覆晶接合(Flip chip)方式與封裝基板接合，再於基板之背面植上焊料球與其他電子裝置或被動元件進行電性連接。
然而，若上述封裝過程中，欲將數個尺寸大小差距很大的半導體晶片進行封裝時，則會因製程上難以一致控制而造成封裝良率降低；抑或，因微型半導體晶片的封裝不良或者半導體晶片所使用之載板內線路因尺寸過小發生斷路或短路，而造成整體封裝模組電性失效。
據此，若可以發展出一種封裝技術，能夠挑選出測試後具有良好功能的良品晶粒(Known good die)，而後再行封裝此微型半導體晶片，且過程中無需使用晶片載板，將可確保所製得的封裝模組的良率與效能，同時亦可避免載板內線路短路或斷路所造成的線性失效。
本發明之主要目的係在提供一種封裝體及其製造方法，其主要是先將欲封裝之元件依尺寸大小進行分類並分段執行封裝製程，以確保其封裝良率，意即先將小尺寸元件先行整合封裝成一封裝體後，再將其與較大尺寸元件進行後續模組封裝，且其中之封裝體乃是使用經測試後功能良好的封裝體進行封裝，而在封裝過程中使用金屬箔做為電鍍或無電電鍍過程中之導電晶種層，同時利用離型膜與載板，因此便無需使用如同習知技術中之晶片載板，而可透過簡單且低成本的製程，製出不需使用晶片載板的封裝體。
為達成上述目的，本發明之一態樣提供一種封裝體，具有一第一表面與一相對之該第二表面，且包括：至少一第一半導體晶片，具有一第一主動面、一第一被動面、以及一位於該第一主動面之第一電極墊，且該第一被動面面向該第一表面；一第一電性連接墊，設置於該第一表面並電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導體晶片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋於該第一封裝材料，該第一封裝材料於該第一表面顯露該第一電性連接墊。
本發明上述封裝體，可以使用下述方法進行製造，該方法可以包括一以下步驟：提供一載板，其中，該載板表面具有一離型膜；於該離型膜上形成一圖案化之阻層，其中，該阻層具有複數個開孔；於該阻層之該些開孔內形成一第一電性連接墊；移除該阻層，以顯露一晶片設置區；於該晶片設置區上放置至少一第一半導體晶片，其中，該第一半導體晶片具有一第一主動面、一第一被動面、以及一位於該第一主動面之第一電極墊，且該第一半導體晶片係以該第一被動面設置於該晶片設置區；電性連接該第一半導體晶片之第一電極墊與該第一電性連接墊；以一第一封裝材料模封該第一半導體晶片、該第一電性連接墊以及其兩者之間的電性連接；以及移除該載板以及該離型膜，以顯露該第一電性連接墊並形成一封裝體，其中，該封裝體具有一第一表面與一相對之該第二表面，該第一表面具有該第一電性連接墊。利用上述方法形成的封裝體中，該第一電性連接墊之表面係與該第一表面形成一共平面。
此外，於上述封裝體之製造方法中，在該阻層形成於該離型膜上之前，可更包括一以下步驟：於該離型膜上形成一導電層，且可於移除該載板以及該離型膜之時移除該導電層。
相較於習知技術，本發明於載板表面依次貼覆離型膜與導電層，做為臨時性的支持板，以方便封裝過程中之線路製作等。此臨時性的支持板，除了達到支持效果外，同時也可以做為導電性晶種層，因此結合黃光製程與電鍍便可形成電性連接墊，封裝體內的半導體晶片，則可以透過此電性連接墊與其他元件電性連接。
於本發明一較佳具體實例中，上述封裝體之製造方法更包括一以下步驟：在該阻層形成於該離型膜上之前，於該離型膜上形成一導電層，且可於移除該載板以及該離型膜之時移除該導電層。此導電層可以直接做為電鍍製程中的晶種層，故可以直接形成電性連接墊。此外，亦方便電性連接墊構成多層金屬結構，例如金/鎳/金的三層金屬結構，此多層金屬結構除了具有較高的強度之外，也有利於與半導體晶片以及其他元件電性連接。雖然本發明上述形成電性連接墊，但事實上若有需要亦可形成包含有電性連接墊的線路層，此時線路層即成為一重新分配層(redistribution layer)，如此可將封裝體的電性連接墊集中於單側，而方便封裝體與其他元件電性連接。
另外，在第一半導體晶片放置於該晶片設置區上之前，更包括一以下步驟：於該第一被動面形成一黏著膜，使該黏著膜設置於該第一半導體晶片與該第一表面之間，其中，該黏著膜嵌埋於該第一封裝材料且其表面與該第一表面形成一共平面。
此外，於本發明另一較佳具體實例中，上述封裝體之製造方法更包括一以下步驟：形成一導電通孔，該導電通孔貫穿該第一封裝材料並連接該第一電性連接墊，其中，該第一封裝材料於該第二表面顯露該導電通孔。
本發明之另一目的係在提供一種封裝模組及其製造方法，其中利用經測試且功能良好的半導體晶片封裝體續行封裝，透過堆疊封裝體與晶片的方式製出良率佳且效能高的封裝模組，其亦即成為內嵌有封裝體的封裝模組(package in package)。
為達成上述目的，本發明之另一態樣提供一種封裝模組，包括：一封裝體，具有一第一表面與一相對之該第二表面，且包括：一第一半導體晶片，具有一第一主動面、一第一被動面、以及一位於該第一主動面之第一電極墊，且該第一被動面面向該第一表面；一第一電性連接墊，設置於該第一表面並電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導體晶片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋於該第一封裝材料，該第一封裝材料於該第一表面顯露該第一電性連接墊；以及一第二半導體晶片，具有一第二主動面、一第二被動面、以及一位於該第二主動面之第二電極墊，其中，該第二主動面係面向該第二表面，且該第二電極墊電性連接該第一電性連接墊。
於本發明一較佳具體實例中，上述封裝模組更包括：一封裝基板，具有一第二電性連接墊，其中，該第二電性連接墊電性連接該第一電性連接墊；以及一第二封裝材料，模封該封裝體、該第一電性連接墊、該第二半導體晶片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
本發明上述封裝模組，可以使用下述方法進行製造，該方法可以包括一以下步驟：提供一封裝基板，其中，該封裝基板具有一第二電性連接墊；於該封裝基板具有該第二電性連接墊之表面，堆疊設置一第二半導體晶片，其中，該第二半導體晶片具有一第二主動面、一第二被動面、以及一位於該第二主動面之第二電極墊，且該第二被動面係面向該封裝基板；於該第二主動面上堆疊設置一封裝體，其中，該封裝體具有一第一表面與一相對該第一表面且面對該第二主動面之該第二表面，且包括：一第一半導體晶片，具有一第一主動面、一第一被動面、以及一位於該第一主動面之第一電極墊，且該第一被動面面向該第一表面；一第一電性連接墊，設置於該第一表面並電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導體晶片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋於該第一封裝材料，該第一封裝材料於該第一表面顯露該第一電性連接墊；電性連接該第一電性連接墊與該第二電性連接墊以及該第一電性連接墊與該第二電極墊；以及以一第二封裝材料模封該封裝體、該第一電性連接墊、該第二半導體晶片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
於本發明上述之封裝模組與其製造方法中，所使用的封裝體係前文所述之本發明封裝體，因此亦具有類似的優勢與功效。除此之外，本發明封裝模組可保護僅由第一封裝材料膜封的第一半導體晶片，避免空氣濕度等外界因素造成晶片或者電性連接腐蝕失效，也可以提升封裝體的結構強度，避免封裝體因第一封裝材料強度不足而造成其中電性連接受損。
於上述封裝模組之製造方法中，在該第二半導體晶片堆疊設置於該封裝基板具有該第二電性連接墊之表面之前，以及在該封裝體堆疊設置於該第二主動面上之前，可更包括一以下步驟：分別於該第二被動面以及該第二表面，形成一第三黏著膜以及一第二黏著膜。換言之，亦將該第三黏著膜與該第二黏著膜分別設置於該第二半導體晶片與該封裝基板之間以及於該封裝體與該第二半導體晶片之間。
此外，上述之電性連接沒有特別限制，可為打線接合或覆晶接合。於本發明一較佳具體實例中，該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接係為打線接合。
於本發明一具體實例中，該封裝模組中係採用具有導電通孔的封裝體，因此該封裝體與該第二半導體晶片之間的電性連接則由該導電通孔達成，亦即該第一電性連接墊經由該導電通孔連接第二電極墊。
以下係藉由特定的具體實施例說明本發明之實施方式，熟習此技藝之人士可由本說明書所揭示之內容輕易地了解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。
本發明之實施例中該等圖式均為簡化之示意圖。惟該等圖示僅顯示與本發明有關之元件，其所顯示之元件非為實際實施時之態樣，其實際實施時之元件數目、形狀等比例為一選擇性之設計，且其元件佈局型態可能更複雜。
實施例一
參考圖1A至圖1H，其係本實施例製造封裝體之流程示意圖。
首先，如圖1A所示，提供一載板9，且於該載板9表面貼附一離型膜10。此離型膜10與該載板9的材料沒有特別限制，可以使用本發明常用的材料。接著，如圖1B所示，於該離型膜10表面貼附一導電層11，並於該導電層11表面利用黃光製程(photolithography)形成一圖案化之阻層12，其中，該阻層12具有複數個開孔121。於本實施例中，使用厚度約為18 μm的金屬銅箔做為該導電層11，且該阻層12所使用的材料係本領域常用的光阻材料。
如圖1C所示，以該導電層11做為導電性晶種層，於該阻層12之該些開孔121內，電鍍形成一第一電性連接墊13，其中，該第一電性連接墊13可以利用多次電鍍，形成多層金屬層結構的連接墊，且各層的金屬材料可不同。於本實施例中，該第一電性連接墊13係一具有金層/鎳層/金層之三層結構的連接墊，如此可以方便後續進行打線接合或其他類似方式的電性連接。接著，如圖1D所示，移除該阻層12，因此顯露出一晶片設置區Z。
然後，如圖1E所示，準備至少一第一半導體晶片15，該第一半導體晶片15具有一第一主動面15a、一第一被動面15b、以及一位於該第一主動面15a之第一電極墊151。於第一半導體晶片15之第一被動面15b貼附一黏著膜14，再藉由此黏著膜14，使該第一半導體晶片15放置於該晶片設置區Z。此亦表示該第一半導體晶片15係以該第一被動面15b設置於該晶片設置區Z。此外，該黏著膜14的材料沒有特別限制，只要能夠將該第一半導體晶片15設置於該晶片設置區Z即可。
如圖1F所示，使用線路16打線接合該第一半導體晶片15之第一電極墊151與該第一電性連接墊13。接著，如圖1G所示，以一第一封裝材料17模封該第一半導體晶片15、該第一電性連接墊13以及其兩者之間的電性連接。最後，如圖1H所示，移除該載板9、該離型膜10、以及該導電層11，以顯露該第一電性連接墊13並形成一封裝體1，其中可以簡單用機械性外力撕除該載板9與該離型膜10，但對於該導電層11則需利用蝕刻或研磨去除。
如此，所製得之封裝體1，具有一第一表面1a與一相對之該第二表面1b，且包括：一第一半導體晶片15，具有一第一主動面15a、一第一被動面15b、以及一位於該第一主動面15a之第一電極墊151，且該第一被動面15b面向該第一表面1a；一第一電性連接墊13，設置於該第一表面1a並電性連接該第一電極墊151；一第一封裝材料17，模封該第一半導體晶片15、該第一電性連接墊13以及其兩者之間的電性連接，其中，該第一電性連接墊13嵌埋於該第一封裝材料17，該第一封裝材料17於該第一表面1a顯露該第一電性連接墊13；以及一黏著膜14，設置於該第一半導體晶片15與該第一表面1a之間，其中，該黏著膜14嵌埋於該第一封裝材料17，且該黏著膜14表面、該第一表面1a、與該第一電性連接墊13之表面形成一共平面。
實施例二
參考圖1A至圖1I，其係本實施例製造封裝體之流程示意圖。
本實施例製造本發明封裝體1’的方法，大致上類似上述實施例一，不同點在於圖1E之步驟係將該黏著膜14先放置於該晶片設置區Z後，再將該第一半導體晶片15以第一被動面15b面向該黏著膜14的方式，使該第一半導體晶片15設置於該晶片設置區Z；以及，最後如圖1I所示，於該第一封裝材料17上對應該第一電性連接墊13的位置，開設一導電通孔18，貫穿該第一封裝材料17並連接該第一電性連接墊13，其中，該第一封裝材料17於該第二表面1b顯露該導電通孔18。此導電通孔18的形成方式沒有特別限制，可以使用金屬膠如銀膠填充而成，或者以電鍍方式形成。
實施例三
參考圖2A至圖2C，其係本實施例製造封裝模組之流程示意圖。
首先，如圖2A所示，提供一封裝基板30以及一第二半導體晶片20，其中，該封裝基板30具有一第二電性連接墊301，該第二半導體晶片20具有一第二主動面20a、一第二被動面20b、以及一位於該第二主動面20a之第二電極墊201。於該第二半導體晶片20之第二被動面20b，貼附一第三黏著膜21。
接著，如圖2B所示，藉由該第三黏著膜21將該第二半導體晶片20設置於該封裝基板30具有該第二電性連接墊301之表面。此外，再使用一第二黏著膜22貼附於實施例一製得之封裝體1的第二表面1b以及該第二半導體晶片20之該第二主動面20a之間。
最後，如圖2C所示，以線路31與32分別打線接合該第一電性連接墊13與該第二電性連接墊301以及該第一電性連接墊13與該第二電極墊201，並以一第二封裝材料33模封該封裝體1、該第一電性連接墊13、該第二半導體晶片20、該第二電極墊201、該第二電性連接墊301、該第一電性連接墊13與該第二電性連接墊301兩者之間的電性連接以及該第一電性連接墊13與該第二電極墊201兩者之間的電性連接。
據此，所製得之封裝模組包括：封裝體1，具有一第一表面1a與一相對之該第二表面1b，且包括：一第一半導體晶片15，具有一第一主動面15a、一第一被動面15b、以及一位於該第一主動面15a之第一電極墊151，且該第一被動面15b面向該第一表面1a；一第一電性連接墊13，設置於該第一表面1a並電性連接該第一電極墊151；一第一封裝材料17，模封該第一半導體晶片15、該第一電性連接墊13以及其兩者之間的電性連接，其中，該第一電性連接墊13嵌埋於該第一封裝材料17，該第一封裝材料17於該第一表面1a顯露該第一電性連接墊13；一第二半導體晶片20，具有一第二主動面20a、一第二被動面20b、以及一位於該第二主動面20a之第二電極墊201，其中，該第二主動面20a係面向該第二表面1b，且該第二電極墊201電性連接該第一電性連接墊13；一封裝基板30，具有一第二電性連接墊301，其中，該第二電性連接墊301電性連接該第一電性連接墊13；一第二封裝材料33，模封該封裝體1、該第一電性連接墊13、該第二半導體晶片20、該第二電極墊201、該第二電性連接墊301、該第一電性連接墊13與該第二電性連接墊301兩者之間的電性連接以及該第一電性連接墊13與該第二電極墊201兩者之間的電性連接；以及一第三黏著膜21與一第二黏著膜22，分別設置於該第二半導體晶片20與該封裝基板30之間以及於該封裝體1與該第二半導體晶片20之間。
實施例四
參考圖3，其係本實施例封裝模組之示意圖。
本實施例之封裝模組的製造流程，大致上類似於上述實施例三，不同點在於本實施例係使用實施例二之封裝體1’，且封裝體1’與該第二半導體晶片20之間的電性連接並非藉由打線接合，而是利用封裝體1’內的導電通孔18，使導電通孔18表面超出該第二表面1b而可直接與該第二半導體晶片20之第二電極墊201連接。
上述實施例僅係為了方便說明而舉例而已，本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。
1、1’．．．封裝體
9．．．載板
10．．．離型膜
11．．．導電層
12．．．阻層
121．．．開孔
13．．．第一電性連接墊
Z．．．晶片設置區
14．．．黏著膜
15．．．第一半導體晶片
15a．．．第一主動面
15b．．．第一被動面
151．．．第一電極墊
16、31、32．．．線路
17．．．第一封裝材料
18．．．導電通孔
20．．．第二半導體晶片
20a．．．第二主動面
20b．．．第二被動面
201．．．第二電極墊
21．．．第三黏著膜
22．．．第二黏著膜
30．．．封裝基板
301．．．第二電性連接墊
33．．．第二封裝材料
圖1A至圖1I係本發明實施例二製造封裝體之流程示意圖。
圖2A至圖2C係本發明實施例三製造封裝模組之流程示意圖。
圖3係本發明實施例四封裝模組之示意圖。
1‧‧‧封裝體
13‧‧‧第一電性連接墊
201‧‧‧第二電極墊
30‧‧‧封裝基板
301‧‧‧第二電性連接墊
31、32‧‧‧線路
33‧‧‧第二封裝材料

Claims (10)

  1. 一種封裝模組，包括：一封裝體，具有一第一表面與一相對之該第二表面，且包括：一第一半導體晶片，具有一第一主動面、一第一被動面、以及一位於該第一主動面之第一電極墊，且該第一被動面面向該第一表面；一第一電性連接墊，設置於該第一表面並電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導體晶片、該第一電性連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋於該第一封裝材料，該第一封裝材料於該第一表面顯露該第一電性連接墊；一第二半導體晶片，具有一第二主動面、一第二被動面、以及一位於該第二主動面之第二電極墊，其中，該第二主動面係面向該第二表面，且該第二電極墊電性連接該第一電性連接墊；以及一封裝基板，具有一第二電性連接墊，其中，該第二電性連接墊電性連接該第一電性連接墊；以及一第二封裝材料，模封該封裝體、該第一電性連接墊、該第二半導體晶片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
  2. 如申請專利範圍第1項所述之封裝模組，更包括：一第三黏著膜與一第二黏著膜，分別設置於該第二半導體晶 片與該封裝基板之間以及於該封裝體與該第二半導體晶片之間。
  3. 如申請專利範圍第1項所述之封裝模組，其中，該封裝體更包括：一導電通孔，貫穿該第一封裝材料並連接該第一電性連接墊，且該第一封裝材料於該第二表面顯露該導電通孔。
  4. 如申請專利範圍第3項所述之封裝模組，其中，該第一電性連接墊經由該導電通孔連接第二電極墊。
  5. 如申請專利範圍第1項所述之封裝模組，其中，該第一電性連接墊之表面係與該第一表面形成一共平面。
  6. 一種封裝模組之製造方法，包括一以下步驟：提供一封裝基板，其中，該封裝基板具有一第二電性連接墊；於該封裝基板具有該第二電性連接墊之表面，堆疊設置一第二半導體晶片，其中，該第二半導體晶片具有一第二主動面、一第二被動面、以及一位於該第二主動面之第二電極墊，且該第二被動面係面向該封裝基板；於該第二主動面上堆疊設置一封裝體，其中，該封裝體具有一第一表面與一相對該第一表面且面對該第二主動面之該第二表面，且包括：一第一半導體晶片，具有一第一主動面、一第一被動面、以及一位於該第一主動面之第一電極墊，且該第一被動面面向該第一表面；一第一電性連接墊，設置於該第一表面並電性連接該第一電極墊；以及一第一封裝材料，模封該第一半導體晶片、該第一電性 連接墊以及其兩者之間的電性連接，其中，該第一電性連接墊嵌埋於該第一封裝材料，該第一封裝材料於該第一表面顯露該第一電性連接墊；電性連接該第一電性連接墊與該第二電性連接墊以及該第一電性連接墊與該第二電極墊；以及以一第二封裝材料模封該封裝體、該第一電性連接墊、該第二半導體晶片、該第二電極墊、該第二電性連接墊、該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接。
  7. 如申請專利範圍第6項所述之封裝模組之製造方法，更包括一以下步驟：在該第二半導體晶片堆疊設置於該封裝基板具有該第二電性連接墊之表面之前，形成一第三黏著膜於該第二被動面。
  8. 如申請專利範圍第7項所述之封裝模組之製造方法，更包括一以下步驟：在該封裝體堆疊設置於該第二主動面上之前，形成一第二黏著膜於該第二表面。
  9. 如申請專利範圍第6項所述之封裝模組之製造方法，其中，該封裝體更包括：一導電通孔，貫穿該第一封裝材料並連接該第一電性連接墊，且該第一封裝材料於該第二表面顯露該導電通孔，該第一電性連接墊經由該導電通孔連接第二電極墊。
  10. 如申請專利範圍第6項所述之封裝模組之製造方法，其中，該第一電性連接墊之表面係與該第一表面形成一共平面。
TW101101463A 2012-01-13 2012-01-13 內嵌封裝體之封裝模組及其製造方法 TWI493682B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101101463A TWI493682B (zh) 2012-01-13 2012-01-13 內嵌封裝體之封裝模組及其製造方法
CN201310001354.3A CN103208467B (zh) 2012-01-13 2013-01-05 内嵌封装体的封装模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101101463A TWI493682B (zh) 2012-01-13 2012-01-13 內嵌封裝體之封裝模組及其製造方法

Publications (2)

Publication Number Publication Date
TW201330224A TW201330224A (zh) 2013-07-16
TWI493682B true TWI493682B (zh) 2015-07-21

Family

ID=48755643

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101101463A TWI493682B (zh) 2012-01-13 2012-01-13 內嵌封裝體之封裝模組及其製造方法

Country Status (2)

Country Link
CN (1) CN103208467B (zh)
TW (1) TWI493682B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545304A (zh) * 2013-11-01 2014-01-29 广东威创视讯科技股份有限公司 一种发光二极管和驱动芯片的封装结构及封装方法
US20150195919A1 (en) * 2014-01-06 2015-07-09 Chung Hsing Tzu Intelligent Power Module Process
TWI581376B (zh) * 2014-09-17 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201130109A (en) * 2009-10-16 2011-09-01 Stats Chippac Ltd Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
TW201142958A (en) * 2010-05-20 2011-12-01 Adl Engineering Inc Package method for quad flat no-lead package

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431031B (zh) * 2007-11-09 2010-06-02 矽品精密工业股份有限公司 半导体封装件及其制法
CN101515574B (zh) * 2008-02-18 2011-06-22 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN102136459B (zh) * 2010-01-25 2014-02-26 矽品精密工业股份有限公司 封装结构及其制法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201130109A (en) * 2009-10-16 2011-09-01 Stats Chippac Ltd Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
TW201142958A (en) * 2010-05-20 2011-12-01 Adl Engineering Inc Package method for quad flat no-lead package

Also Published As

Publication number Publication date
TW201330224A (zh) 2013-07-16
CN103208467B (zh) 2015-12-23
CN103208467A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
TWI569394B (zh) 單層金屬層基板結構、應用之封裝件結構及其製造方法
US9876002B2 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
TWI392066B (zh) 封裝結構及其製法
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TWI555166B (zh) 層疊式封裝件及其製法
TWI474450B (zh) 封裝載板及其製作方法
TWI599009B (zh) 半導體晶片封裝元件，半導體模組，半導體封裝元件之製造方法及半導體模組之製造方法
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
CN107644860A (zh) 集成扇出型封装
TWI582861B (zh) 嵌埋元件之封裝結構及其製法
TWI429043B (zh) 電路板結構、封裝結構與製作電路板的方法
TWI611523B (zh) 半導體封裝件之製法
TW201515181A (zh) 無芯層封裝結構及其製造方法
KR102506697B1 (ko) 관통 몰드 볼 커넥터를 포함하는 반도체 패키지
TWI491017B (zh) 半導體封裝件及其製法
TWI493682B (zh) 內嵌封裝體之封裝模組及其製造方法
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
US11362057B2 (en) Chip package structure and manufacturing method thereof
TWI419278B (zh) 封裝基板及其製法
TWI458026B (zh) 內嵌封裝體之封裝模組及其製造方法
TWI612627B (zh) 電子封裝件及其製法
TWI541952B (zh) 半導體封裝件及其製法
CN216288317U (zh) 一种封装机构
JP2012195603A (ja) 単層ボードオンチップパッケージ基板及びその製造方法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構