TWI763666B - 連接電子組件至基板 - Google Patents

連接電子組件至基板

Info

Publication number
TWI763666B
TWI763666B TW106114357A TW106114357A TWI763666B TW I763666 B TWI763666 B TW I763666B TW 106114357 A TW106114357 A TW 106114357A TW 106114357 A TW106114357 A TW 106114357A TW I763666 B TWI763666 B TW I763666B
Authority
TW
Taiwan
Prior art keywords
substrate
electronic component
conductive
features
interposer
Prior art date
Application number
TW106114357A
Other languages
English (en)
Other versions
TW201810443A (zh
Inventor
貝爾 馬里諾柏
Original Assignee
美商庫力克及索發工業公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商庫力克及索發工業公司 filed Critical 美商庫力克及索發工業公司
Publication of TW201810443A publication Critical patent/TW201810443A/zh
Application granted granted Critical
Publication of TWI763666B publication Critical patent/TWI763666B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/04—Coupling devices of the waveguide type with variable factor of coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本發明揭示一種裝置，其包含：一第一基板，其包含一或多個電連接特徵；及一總成，其包含：一第二基板；形成於該第二基板上之導電特徵，導電特徵之一或多者經電連接至該第一基板之對應電連接特徵；及一電子組件，其介於該第二基板與該第一基板之間且電連接至該等導電特徵之一或多者。

Description

連接電子組件至基板
包含積體電路之離散組件經封裝以在各種應用中使用。封裝一離散組件包含將該離散組件電連接至一基板(諸如一印刷電路板)。
在一態樣中，一種裝置包含：一第一基板，其包含一或多個電連接特徵；及一總成，其包含：一第二基板；與該第二基板接觸之導電特徵，導電特徵之一或多者電連接至該第一基板之對應電連接特徵；及一電子組件，其介於該第二基板與該第一基板之間且電連接至該等導電特徵之一或多者。該第一基板與該第二基板之間的一離距係500 μm或更小。 實施例可包含以下特徵之一或多者。 該總成包含介於該第二基板與該第一基板之間的多個電子組件。該電子組件包含一離散組件。該電子組件包含一感測器、一MEMS器件、一LED、一電源、一化學感測元件及一生物感測元件之一或多者。該電子組件形成於該第二基板上。該電子組件嵌入該第二基板之一本體中。該裝置包含嵌入該第二基板之一本體內之一第二電子組件。該電子組件定位於該第二基板之一第一表面處，且其中該總成包含定位於該第二基板之一第二表面處之一第二電子組件，該第二表面與該第一表面相對。該第一基板包含一電路板。 該第二基板包含一插入件。該電子組件包含一積體電路。 該一或多個導電特徵形成於該第二基板之一表面上。該第一基板之一表面面向該等導電特徵形成於其上之該第二基板之該表面且該電子組件係至少部分地位於該兩個表面之間的一間隙內。該一或多個導電特徵形成於其上之該第二基板之該表面面向該第一表面。該兩個表面之間的該間隙填滿一囊封材。 該一或多個導電特徵之至少部分嵌入該插入件之一本體內。 該電子組件包含一或多個焊墊，該等焊墊之至少一者電連接至該第二基板之該等導電特徵之一對應導電特徵。各焊墊包含一對應凸塊，且其中該等焊墊之該至少一者透過該凸塊電連接至該等導電特徵之該對應一者。該一或多個焊墊形成於該電子組件之一表面上。該一或多個焊墊形成於其上之該電子組件之一表面面向該第二表面。該電子組件之該等焊墊之一節距不同於該第一基板之該等電連接特徵之一節距。 該電子組件由一互連系統電連接至該等導電特徵之一或多者。該互連系統包含一導電黏著劑。 各導電特徵包含：一第一導電結構，其定向為平行於該第二基板之一表面；及一第二導電結構，其定向為垂直於該第二基板之一表面。該總成包含介於該第二基板與該第一基板之間的一囊封層，且其中該等第二導電結構透過該囊封層之一厚度形成。該等第二導電結構凸起超出該囊封層之一底面。該等第一導電結構由不同於該等第二導電結構之之一材料形成。該等第一導電結構包含一重佈結構。 該第二基板之該等導電特徵之一或多者各包含連接至一對應導線之一接觸墊。該等接觸墊定位於該電子組件之該等邊緣周圍。該等接觸墊配置成一陣列。該等接觸墊定位於該電子組件之一側上。該等接觸墊之一或多者各連接至一對應電極，且其中該等電極之一或多者各電連接至該第一基板之該等電連接特徵之一對應電連接特徵。該等電極包含焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。該電子組件具有不大於該等電極之一厚度及該第一基板之該等電連接特徵之一厚度之該組合之一厚度。 該裝置包含安置於該第一基板與該第二基板之間的一底部填膠材料。該底部填膠材料包含一非導電聚合物。 該電子組件囊封於一囊封材中。該等導電特徵之至少一部分囊封於該囊封材中。 該第一基板與該第二基板之間的該離距係200 μm或更小、100 μm或更小或50 μm或更小。該第一基板係自面向該第一基板之該電子組件之一表面100 μm或更小、50 μm或更小、25 μm或更小或10 μm或更小。該第一基板與面向該第一基板之該電子組件之該表面實體接觸。 該第一基板包含一撓性基板。該第一基板包含一撓性印刷電路板。該第二基板包含係撓性之一材料。該第二基板可延伸。該一或多個導電特徵包含彎曲導電特徵。該第二基板包含一彈性材料。該電子組件包含係撓性之一材料。該電子組件具有小於約50 μm之一厚度。該第一基板之該等電連接特徵包含印刷導體。該裝置包含安置於該撓性基板與該總成之間的一黏著劑。該黏著劑包含一導電黏著劑。該黏著劑在該電子組件周圍形成一密封件。該黏著劑包含一各向異性導電黏著劑。該各向異性導電黏著劑在形成於該第二基板上之該等導電特徵與該第一基板之該等對應電連接特徵之間提供一電連接。 該總成包含透過該第二基板之一厚度形成之第二導電特徵，各第二導電特徵電連接至該等導電特徵之一者。該裝置包含電連接至該等第二導電特徵之一或多者之一第二電子組件，該總成經配置使得該第二基板安置於該電子組件與該第二電子組件之間。該裝置包含安置於該第二基板上之一第二總成，該第二總成包含：一第三基板；第三導電特徵，其等與該第三基板接觸，第三導電特徵之一或多者電連接至該第二基板之對應第二導電特徵；及一第二電子組件，其介於該第三基板與該第二基板之間且電連接至該等第三導電特徵之一或多者。 該裝置包含安置於該總成上之一第三基板使得該總成介於該第一基板與該第三基板之間，該第三基板包含電連接至該第一基板之該等電連接特徵之一或多者之一或多個第二電連接特徵。該裝置包含介於該第一基板與該第三基板之間的一黏著層，其中該總成至少部分地囊封於該黏著層中。該裝置包含安置於該第三基板上且電連接至該等第二電連接特徵之一或多者之一第二電子組件。該等第二電連接特徵透過該第三基板之一厚度形成且其中該第一基板之該等電連接特徵之一或多者透過該第一基板之一厚度形成。該第一基板之一第一表面面向該第三基板，且包含安置於該第一基板之一第二表面上之一第二電子組件，該第二電子組件電連接至該等第二電連接特徵之一或多者。 在一態樣中，一種總成包含：一電子組件，其具有電連接特徵之一圖案曝露於該處之一第一表面；一基板，其具有電連接特徵之一圖案曝露於該處之一基板表面；及一插入件，其包含連接該電子組件之該等電連接特徵之至少一些電連接特徵與該基板之該等電連接特徵之至少一些電連接特徵之導體，其中該電子組件在該插入件與該基板之間的一空間中且該電子組件之該第一表面不面向該基板表面。該電子組件之一第二表面自該基板之該表面100 μm或更小。 實施例可包含以下特徵之一或多者。 該電子組件包含一積體電路。該等導體曝露於該插入件之一表面上，且其中該插入件之該表面面向該基板表面。該等導體與該電子組件之該等電連接特徵透過一互連系統電連接。各導體包含：一第一導電特徵，其與該互連系統實體及電接觸；及一第二導電特徵，其將該第一導電特徵連接至該基板之一電連接特徵。 該插入件之該等導體之一或多者各連接至將該導體電連接至該基板之一對應電連接特徵之一對應電極。該等電極包含焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。該電子組件具有不大於該等電極之一厚度及該基板之該等電連接特徵之一厚度之該組合之一厚度。 該基板包含係撓性之一材料。該基板包含一彈性材料。該基板可延伸。該插入件之該等導體包含彎曲導體。 該電子組件之該第二表面自該基板之該表面50 μm或更小、25 μm或更小或10 μm或更小。該電子組件之該第二表面與該基板之該表面實體接觸。該基板與該插入件之間的一離距係500 μm或更小、200 μm或更小、100 μm或更小或50 μm或更小。 在一態樣中，一種方法包含：將一電子組件電連接至形成於一第二基板上之一或多個導電特徵；將該第二基板安置於一第一基板之一表面上，其包含將該電子組件定位於該第一基板與該第二基板之間，其中該第二基板與該第一基板之該表面之間的一離距係500 μm或更小；及將該第二基板之該等導電特徵之一或多者各電連接至該第一基板之一對應電連接特徵。 實施例可包含以下特徵之一或多者。 電連接該電子組件包含將該電子組件之一或多個焊墊各電連接至該等導電特徵之一對應導電特徵。將該電子組件定位於該第一基板與該第二基板之間包含定位該電子組件使得包含該等焊墊之一表面背向該第二基板。 將該一或多個導電特徵各電連接至一對應電連接特徵包含將一刺激施加於安置於該第一基板與該第二基板之間的一黏著劑。施加該刺激包含施加熱或光。該黏著劑包含一導電黏著劑。 該方法包含將該第一基板接合至該第二基板。該方法包含固化安置於該第一基板與該第二基板之間的一黏著劑。 該第一基板包含一印刷電路板。該第一基板包含一撓性印刷電路板。該第二基板包含一插入件。該電子組件具有不大於該等電極之一厚度及該第一基板之該等電接觸件之一厚度之該組合之一厚度。 在一態樣中，一種方法包含：將一或多個電子組件安置於一插入件基板之一第一表面上，其中一或多組導電特徵形成於該插入件基板之該第一表面上且延伸遠離該插入件基板，其中各導電特徵延伸至自該插入件基板之該第一表面500 µm或更小之一高度，且其中該等導電特徵之該高度大於或等於該等電子組件之一高度；將各電子組件電連接至一組對應導電特徵；及將該插入件基板分成多個封裝，各封裝包含該插入件基板之一部分、該等電子組件之一或多者及該組對應導電特徵。 實施例可包含以下特徵之一或多者。 各導電特徵延伸至自該插入件基板之該第一表面200 µm或更小、100 µm或更小或50 µm或更小之一高度。該等導電特徵不透過該插入件基板之一厚度形成。 將該插入件基板分成多個封裝包含切割該插入件基板。該方法包含將該插入件基板附接至一支撐基板。將該插入件基板切割成多個封裝包含切割該支撐基板使得各封裝包含該支撐基板之一部分。該方法包含使用一暫時接合材料將該插入件基板附接至該支撐基板。 該方法包含將該等封裝之一者連接至一器件基板使得該封裝之該等電子組件之至少一者安置於該插入件基板與該器件基板之間。將該封裝連接至該器件基板包含將該封裝之該等導電特徵電連接至該器件基板之各自電連接特徵。將該封裝連接至該器件基板包含定向該封裝使得該電子組件介於該插入件基板與該器件基板之間。 該方法包含使模製層形成於該插入件基板之該表面上，該模製層包含至少部分地覆蓋該等電子組件及導電特徵組之一囊封材。該方法包含薄化該模製層以曝露該等導電特徵之末端。該等電子組件包含超薄電子組件。 在一態樣中，一種方法包含：使一或多個互連結構形成於一插入件基板上，其包含將一或多個互連結構之各者之一第一端連接至一插入件基板之一表面上之對應導電特徵，其中安置於該插入件基板之該表面上之一電子組件電連接至該等導電特徵之一或多者，且其中該電子組件之一第二表面及該等互連結構之各者之一第二端小於自該插入件基板之該表面500 μm；將該插入件基板安置於一器件基板上，其包含將該電子組件定位於該插入件基板與該器件基板之間；及將該等互連結構之一或多者之各者之該第二端電連接至該器件基板之一對應電連接特徵。 在一態樣中，一種裝置包含：一基板；導電特徵，其等形成於該基板之一表面上，各導電特徵具有位於該基板之該第一側上之一第一端及一第二端，其中各導電特徵之至少一部分延伸遠離該基板，其中各導電特徵延伸至自該基板之該表面500 µm或更小之一高度；一電子組件，其安置於該基板之該表面上，該電子組件之一第一表面上之一或多個連接元件各電連接至該等導電特徵之一對應導電特徵之該第一端，其中該電子組件之一第二表面自該基板之該表面500 µm或更小，且其中該等導電特徵之該高度大於或等於該電子組件之該第二表面與該基板之該表面之間的該離距；且該等導電特徵之一或多者之一第二端經配置以各與一電路板之一對應電接觸件電接觸。 實施例可包含以下特徵之一或多者。 該電子組件之該第二表面自該基板之該表面200 μm或更小、100 μm或更小或50 μm或更小。該基板之該表面與該電路板之間的一離距係500 μm或更小、200 μm或更小、100 μm或更小或50 μm或更小。該電子組件之該第二表面自該電路板100 μm或更小、50 μm或更小、25 μm或更小或10 μm或更小。該電子組件之該第二表面與該電路板實體接觸。 該等導電特徵不透過該基板之一厚度形成。該裝置包含安置於該基板之該第一側之該表面上之多個電子組件。該等導電特徵之該等第一端透過一互連系統電連接至該電子組件之該等對應連接元件。當該等導電特徵與該電路板之該等電接觸件電接觸時，該電路板及該電子組件均安置於該基板之一相同側上。 該等導電特徵之一或多者之該第二端各與安置於該基板之該表面上之一對應電極實體接觸。該等電極包含焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。各導電特徵之該第二端包含形成於該基板之該表面上之一接觸墊。該等導電特徵之一或多者之該等第二端配置成一陣列。該等導電特徵之一或多者之該等第二端定位於該電子組件之該等邊緣周圍。該電子組件之該等連接元件之一節距不同於該電路板之該等電接觸件之一節距。 該裝置包含附接至該基板之一支撐基板使得該基板安置於該電子組件與該支撐基板之間。該支撐基板可釋放地附接至該基板。使用一暫時接合材料將該支撐基板附接至該基板。該暫時接合材料具有回應於一刺激之施加而改變之一黏合性。該基板包含係撓性之一材料。該基板可延伸。該電子組件包含係撓性之一材料。該裝置包含安置於該基板之該表面上之一黏著劑。 在一態樣中，一種總成包含：一插入件基板，多組導電特徵形成於該插入件基板之一表面上，其中各導電特徵之至少一部分延伸遠離該插入件基板，且其中各導電特徵延伸至自該插入件基板之該表面500 µm或更小之一高度；及多個電子組件，其等安置於該插入件基板之該表面上，各電子組件對應於形成於該插入件基板之該表面上之該多組導電特徵之一者，其中，對於各電子組件，該電子組件之一第一表面上之一或多連接元件各電連接至該對應組之該等導電特徵之一對應導電特徵，其中該電子組件之一第二表面自該插入件基板之該表面500 µm或更小，且其中該等導電特徵之該高度大於或等於該電子組件之該第二表面與該插入件基板之該表面之間的該離距。 實施例可包含以下特徵之一或多者。 該總成包含一支撐基板，其中該插入件基板安置於該支撐基板與該多個電子組件之間。 在一態樣中，一種裝置包含：一第一基板，其包含一或多個電連接特徵；及一總成，其包含：一第二基板；導電特徵，其等形成於該第二基板上，導電特徵之一或多者電連接至該第一基板之對應電連接特徵；及一電子組件，其定位於該第二基板之一表面處且電連接至該等導電特徵之一或多者，該第二基板之該表面面向該第一基板，其中該第二基板之該表面與該第一基板之間的一離距係500 µm或更小。 在一態樣中，一種裝置包含：一第一基板，一第一電連接特徵形成於該第一基板之一表面上；及一模製層，其包含一電子組件及囊封於一模製材料內之一導電元件，一第二電連接特徵形成該電子組件之一表面上，該電子組件之該第二電連接特徵透過該導電元件電連接至該第一基板之該第一電連接特徵；該電子組件之該表面背向該第一基板之該表面。 實施例可包含以下特徵之一或多者。 該裝置包含附接至該模製層之一第二基板使得該模製層定位於該第一基板與該第二基板之間。該導電元件之至少一部分與該第二基板之該表面實體接觸。該導電元件包含一第一導電特徵及一第二導電特徵，該第一導電特徵沿該第二基板之一表面形成，且該第二導電特徵透過該模製層之一厚度形成。該第二基板可釋放地附接至該模製層。使用一暫時接合材料將該第二基板附接至該模製層。該暫時接合材料具有回應於一刺激之施加而改變之一黏合性。該第二基板可藉由濕式蝕刻、乾式蝕刻及機械移除之一或多者自該模製層移除。該方法包含附接至該第二基板之一第三基板使得該模製層及第二基板定位於該第一基板與該第三基板之間。該第三基板可釋放地附接至該第二基板。使用一暫時接合材料將該第三基板附接至該第二基板。該裝置包含透過該第二基板之一厚度形成且電連接至該導電元件之該部分之一第二導電元件。該裝置包含電連接至該第二導電元件之一第二電子組件，其中該第二基板安置於該模製層與該第二電子組件之間。該裝置包含一第二模製層，其經安置使得該模製層介於該第二模製層與該第一基板之間，該第二模製層包含一第二電子組件及囊封於一模製材料內之一第三導電元件，該第二電子組件之一第三電連接特徵形成於該第二電子組件之一表面上，該電子組件之該第三電子特徵透過該第三導電元件電連接至該第二基板之該第二導電元件。該第二電子組件之該表面背向該第一模製層。 該裝置包含一第二基板，其經安置使得該模製層介於該第一基板與該第二基板之間，該第二基板包含電連接至該第一基板之該等第一電連接特徵之一或多者之一或多個第三電連接特徵。該裝置包含安置於該第二基板上且電連接至該等第三電連接特徵之一或多者之一第二電子組件。該等第三電連接特徵透過該第二基板之一厚度形成且其中該第一基板之該等第一電連接特徵之一或多者透過該第一基板之一厚度形成。該第一基板之該表面面向該第二基板，且包含安置於該第一基板之一第二表面上之一第二電子組件，該第二電子組件電連接至該等第三電連接特徵之一或多者。 該電子組件之該第二電連接特徵透過一互連系統連接至該導電元件。 該導電元件包含一第一導電元件及一第二導電元件。該第一導電元件定向為平行於該模製層且該第二導電元件定向為垂直於該模製層。該第一導電元件之一第一端與一互連系統實體接觸，該互連系統與該電子組件之該第二電連接特徵接觸，且該第一導電特徵之一第二端與該第二導電特徵之一第一端實體接觸。該第二導電特徵之一第二端包含一互連結構。該互連結構包含銲料帽、焊球、支柱、焊接柱、凸塊、襯墊、導電顆粒之一或多者。該互連結構包含一導電黏著劑。該互連結構與該第一基板之該第一電連接特徵實體接觸。該第二導電特徵之該第二端與該模製層之一底面齊平。該第二導電特徵透過該模製層之一厚度形成。該第一導電特徵曝露於該模製層之一頂面上，該頂面背向該第一基板。該第一導電特徵之一頂面與該模製層之該頂面共面。該裝置包含安置於該模製層之該頂面上之一第二電子組件，其中該第二電子組件之一第二電連接特徵電連接至經曝露之該第一導電特徵。 該電子組件包含一超薄電子組件。該裝置包含位於該模製層與該第一基板之間的一間隙中之一底部填膠。該裝置包含具有一第二電子組件之一總成，該總成安置於該模製層上使得該模製層定位於該總成與該第一基板之間。該模製層包含多個導電元件，且其中該第二電子組件透過一導電元件電連接至該第一基板。該模製層包含囊封於該模製材料內之多個電子組件。該多個電子組件安置於該導電元件與該第一基板之間。 在一態樣中，一種裝置包含：一第一基板；一模製層，其安置於該第一基板上使得該模製層之一第一表面與該第一基板接觸，該模製層包含囊封於一模製材料內之一電子組件，該電子組件具有電連接特徵，該等電連接特徵面向該第一基板；及導電元件，各導電元件電連接至該電組件之一對應電連接特徵；其中該等導電元件之第一端曝露於該模製層之一第二表面處且配置成對應於一電路板之電接觸件之一配置之一配置。 實施例可包含以下特徵之一或多者。 該電子組件包含一超薄電子組件。該裝置包含附接至該第一基板之一第二基板使得該第一基板定位於該模製層與該第二基板之間。該第二基板可釋放地附接至該第一基板。使用一暫時接合材料將該第二基板附接至該第一基板。該第一基板可釋放地附接至該模製層。該第一基板可藉由濕式蝕刻、乾式蝕刻及機械移除之一或多者自該模製層移除。使用一暫時接合材料將該第一基板附接至該模製層。 該裝置包含與該等導電元件之該等第一端之各者實體及電接觸之一互連結構。該互連結構包含銲料帽、焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。該互連結構包含一導電黏著劑。 該等導電元件之該等第二端與一各向異性導電黏著劑實體及電接觸，該各向異性導電黏著劑與該電子組件之該等電連接特徵電接觸。各導電元件包含形成於該第一基板之一表面上之一第一部分及透過該模製層之一厚度形成之一第二部分。該裝置包含安置於各導電元件之該第一端處之一互連結構。該裝置包含透過該第一基板之一厚度形成且電連接至該模製層之該等導電元件之至少一者之一第二導電元件。該裝置包含電連接至該第二導電元件之一第二電子組件，其中該第一基板安置於該模製層與該第二電子組件之間。 在一態樣中，一種裝置包含：一模製層，其包含：囊封於一模製材料內之一電子組件，該電子組件具有電連接特徵，該等電連接特徵面向該模製層之一第一表面；及導電元件，各導電元件電連接至該電組件之一對應電連接特徵；其中該等導電元件之第一端曝露於該模製層之一第二表面處且配置成對應於一電路板之電接觸件之一配置之一配置。 實施例可包含以下特徵之一或多者。 各導電元件之一部分曝露於該模製層之該第一表面處。該裝置包含安置於該模製層之該第一表面上之一第二電子組件。該第二電子組件電連接至該等導電元件之該等曝露部分之一或多者。該第二電子組件包含一被動組件、一電池及一感測器之一或多者。該裝置包含與該等導電元件之該等第一端之各者實體及電接觸之一互連結構。該互連結構包含銲料帽、焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。該互連結構包含一導電黏著劑。該等導電元件之第二端與一各向異性導電黏著劑實體及電接觸，該各向異性導電黏著劑與該電子組件之該等電連接特徵電接觸。該裝置包含經安置面向該模製層之該第一表面之一第二模製層，該第二模製層包含：一第二電子組件，其囊封於一模製材料內，該第二電子組件具有第二電連接特徵，該等第二電連接特徵面向該第二模製層之一第一表面；及第二導電元件，各第二導電元件之一第二端電連接至該電組件之一對應第二電連接特徵，其中該等第二導電元件之第一端曝露於該第二模製層之一第二表面處且配置成對應於該等導電元件之該等曝露部分之一配置之一配置。 在一態樣中，一種裝置包含：一模製層，其包含：囊封於一模製材料內之多個電子組件，各電子組件具有面向該模製層之一第一表面之電連接特徵；及多組導電元件，各組對應於該等電子組件之一者，一組之各導電元件電連接至該對應電子組件之一對應電連接特徵；其中該等導電元件之第一端曝露於該模製層之一第二表面處。 實施例可包含以下特徵之一或多者。 該裝置包含一基板，其中該模製層安置於該基板上使得該模製層之該第一表面與該基板接觸。該裝置包含一支撐基板，其中該基板安置於該支撐基板上使得該基板介於該支撐基板與該模製層之間。 該裝置包含多個互連結構，各互連結構與一組對應導電元件之該等第一端實體及電接觸。各互連結構包含銲料帽、焊球、支柱、焊接柱、凸塊、導電顆粒之一或多者。 該裝置包含安置於該模製層之該第一表面上之一第二電子組件。該第二電子組件與導電元件組之一者之該等導電元件之至少一者電接觸。該裝置包含安置於該模製層之該第一表面上之多個第二電子組件，各第二電子組件與一組對應導電元件之該等導電元件之至少一者電接觸。該第二電子組件包含一被動元件、一電池及一感測器之一或多者。 在一態樣中，一種方法包含：將一插入件基板附接至一支撐基板，其中多組導電特徵形成於該插入件基板之一表面上；將多個電子組件之各者電連接至一組對應導電特徵；使一模製層形成於該插入件基板之該表面上，該模製層包含覆蓋該等電子組件及導電特徵組之一囊封材；薄化該模製層以曝露該等導電特徵之端，其中薄化該模製層包含薄化該等電子組件；及將經薄化之模製層分成多個封裝，各封裝包含該等電子組件及該組對應導電特徵之至少一者。 實施例可包含以下特徵之一或多者。 薄化該等電子組件包含形成超薄電子組件。該方法包含在該等導電特徵之一或多者之各者之該曝露端處形成一互連結構。該互連結構包含一焊料帽、一焊球、一支柱、一焊接柱、一凸塊、一襯墊及一導電顆粒之一或多者。該方法包含使用一暫時接合材料將該插入件基板附接至該支撐基板。 該方法包含將該等封裝之一者連接至一器件基板。將該封裝連接至該器件基板包含將該封裝之該等導電特徵電連接至該器件基板之各別電連接特徵。該方法包含將該支撐基板自所連接之封裝之該插入件基板移除。 將經薄化之模製層分成多個封裝包含切割該插入件基板及該支撐基板使得各封裝包含該插入件基板之一部分及該支撐基板之一部分。該方法包含將該等封裝之一者連接至一器件基板且自所連接之封裝之該插入件基板之該部分移除該支撐基板之該部分。將該封裝連接至該器件基板包含定向該封裝使得該電子組件介於該插入件基板之該部分與該器件基板之間。該方法包含將一第二模製層裝配至該插入件基板之該部分上，該第二模製層包含囊封於一模製材料內之一第二電子組件。裝配該第二模製層包含將該第二電子組件電連接至透過該插入件基板之該部分之一厚度形成之一導電特徵。 該方法包含在薄化該模製層之後自該插入件基板移除該支撐基板。將經薄化之模製層分成多個封裝包含切割該插入件基板使得各封裝包含該插入件基板之一部分。該方法包含將該等封裝之一者連接至一器件基板使得該電子組件介於該插入件基板之該部分與該器件基板之間。該方法包含將一第二模製層裝配於該插入件基板之該部分上，該第二模製層包含囊封於一模製材料內之一第二電子組件。該方法包含裝配該第二模製層，其包含將該第二電子組件電連接至透過該插入件基板之一厚度形成之一導電特徵。 該方法包含在形成該模製層之後自該插入件基板移除該支撐基板。該方法包含自該模製層移除該插入件基板。該方法包含藉由濕式蝕刻、乾式蝕刻及機械移除之一或多者移除該插入件基板。該方法包含將該模製層附接至一第二支撐基板。薄化該模製層包含薄化附接至該第二支撐基板之該模製層。將經薄化之模製層分成多個封裝包含切割該第二支撐基板使得各封裝包含該第二支撐基板之一部分。該方法包含將該等封裝之一者連接至一器件基板使得該電子組件介於該第二支撐基板之該部分與該器件基板之間。該方法包含自所連接之封裝移除該第二支撐基板之該部分。當移除該第二支撐基板之該部分時，該電子組件之一或多個電連接特徵曝露於背向該器件基板之該電子組件之一表面上。該方法包含將一或多個第二電子組件裝配至背向該器件基板之該電子組件之一表面上。該方法包含將一第二模製層裝配至該模製層上，該第二模製層包含囊封於一模製材料內之一第二電子組件。裝配該第二模製層包含將該第二電子組件電連接至該模製層中之該等導電特徵之一或多者。該方法包含自經薄化之模製層移除該第二支撐基板。當移除第二支撐基板時，該等導電特徵之該等端曝露於該模製層之一第一表面上且該電子組件之一或多個電連接特徵曝露於該模製層之一第二表面上。該方法包含將一或多個第二電子組件裝配至該模製層之該第二表面上。該方法包含將一第二模製層裝配至該模製層上，該第二模製層包含囊封於一模製材料內之一第二電子組件。該方法包含裝配該第二模製層，其包含將該第二電子組件電連接至該模製層中之該等導電特徵之一或多者。裝配該第二電子組件包含將該第二電子組件電連接至曝露於該模製層之該第二表面上之該等電連接特徵之至少一者。該方法包含將該等封裝之一者連接至一器件基板使得該封裝之該模製層之該第一表面面向該器件基板。 吾人廣泛使用術語離散組件以包含(例如)成為一產品或電子器件(例如電子組件、機電組件或光電組件、模組或系統)之部分(例如，具有形成於該半導體材料之一部分上之一電路之任何半導體材料)。 將自以下描述及自技術方案變得明白其他態樣、特徵、實施方案及優點。
優先權之主張 本申請案主張2017年4月21日申請之PCT申請案第PCT/US2017/028964號及2016年4月29日申請之美國專利申請案第62/329,301號之優先權，且該等申請案之全部內容以引用的方式併入本文中。 吾人在此處描述一種將電子組件連接至基板(諸如印刷電路板)之方法。儘管本描述有時指稱印刷電路板，但應瞭解亦可使用其他基板。一或多個電子組件電連接至一插入件或形成於一插入件上，且該插入件電連接至該印刷電路板使得一或多個電子組件定位於該插入件與該印刷電路板之間。此配置達成待與印刷電路板上之電接觸件之一不同配置(例如較低解析度電接觸件之一不太密集陣列)連接之該一或多個電子組件之電接觸件之一配置(例如高解析度電接觸件之一密集陣列)。在此配置中，所有電路可形成於插入件之相同側上，從而允許信號線之長度減少，其繼而減小寄生電容及電阻且改良器件效能。另外，因為所有電路形成於插入件之相同側上，所以可在無需透過插入件之本體形成之通孔之情況下產生封裝，其可促成更直接製造及一更可靠封裝。 在一些實例中，電子組件可為自插入件單獨及獨立製造、安置於插入件之一表面上且電連接至插入件之一離散組件。離散組件之實例可包含一半導體晶粒，該半導體晶粒包含一或多個積體電路、被動組件(諸如電阻器、電容器、電感器、感測器、微機電(MEMS)器件、發光二極體(LED)、電源、化學或生物感測元件)或其他實例或其等之任何兩者或兩者以上之一組合。 在一些實例中，電子組件可形成於插入件之表面上。在一些情況中，插入件之表面上之導電特徵可組態成一特定幾何形狀以形成電子組件(例如一平面電容器、一濾波器或另一類型之電子組件)。在一些情況中，電子組件可藉由一添加方法(諸如直接寫入或螢幕印刷)形成於插入件之表面上(例如，以形成一印刷電晶體或另一類型之印刷電子組件)。 在一些實例中，在製造插入件期間電子組件可嵌入插入件之一本體中使得電子組件形成插入件之一整合部分。 參考圖1，在一已知安裝技術中，包含一電子組件102之一積體電路(IC)封裝100安裝於一印刷電路板110上。電子組件102在一面向下定向上安裝，意謂電子組件102上之焊墊104面向印刷電路板110。安置於電子組件102與印刷電路板110之間的一插入件106用以將電子組件102上之焊墊104電連接至印刷電路板上之電連接特徵(諸如接觸墊108)。 電子組件102上之焊墊104之節距及線/空間解析度可反映電子組件102中之電路之節距及線/空間解析度。就節距而言，吾人意謂重複特徵之一圖案中之兩個相鄰特徵(諸如焊墊)中之一相同點之間的距離。節距可被視為一特徵(例如一焊墊)之寬度及使該特徵自一相鄰特徵分離之特徵之一側上之空間(例如有一材料(諸如一絕緣體)填充之一空間)之寬度之總和。就線/空間解析度而言，吾人意謂印刷電路板上之最小特徵(諸如導體線)之大小及間隔。最小特徵之大小可約等於最小線間隔。具有一大線寬之及大線間隔之特徵指稱具有一粗略線/空間解析度；具有一小線寬及小線間隔之特徵指稱具有一精細線/空間解析度。有時，電子組件102上之焊墊104之節距不匹配印刷電路板110 (電子組件102待連接至印刷電路板110)上之接觸墊108之節距。例如，一些積體電路可達到10微米之一節距，但印刷電路板可不具有含相同節距之接觸墊108。例如，印刷電路板上之接觸墊108通常比電子組件上之焊墊104大且不如焊墊104緊密間隔。 插入件106使電子組件102能夠電連接至印刷電路板110，即使電子組件102上之焊墊104與印刷電路板110上之接觸墊108之節距之間存在一失配。在圖1之實例中，電子組件102安置於插入件106之一頂面112上，且插入件106安置於印刷電路板110之一頂面上。就頂面而言，吾人意謂背向印刷電路板110之插入件106之表面。透過插入件之一本體114形成之電路(例如導體)使電子組件102能夠電連接至形成於插入件106之底面118上之介面電極116，其可接觸印刷電路板110上之接觸墊108。就底面而言，吾人意謂面向印刷電路板110之插入件106之表面。 一重佈層(RDL) 120安置於插入件106之頂面112上或形成一多層插入件之一內層。重佈層120由一導電材料(諸如鋁、銅、金、銀或另一導電材料或其等之任何兩者或兩者以上之一組合)形成。重佈層120包含多個精細解析度導電特徵(諸如導線122)。各導線122經定位使得導線之一端與電子組件上之焊墊104之一對應焊墊對準且另一端形成一RDL接觸墊124。RDL接觸墊124之節距可比電子組件102之焊墊104之節距大。例如，焊墊104之寬度可介於約10 μm與約1,000 μm之間且焊墊104之節距可介於約20 μm與約2,000 μm之間。 各RDL接觸墊124電連接至透過插入件106之本體114之厚度形成之一導電垂直互連結構126 (有時指稱一通孔126)。吾人廣泛使用術語「通孔」以包含(例如)用以將一基板之頂面上之一組件電連接至一基板之底面上之一組件之任何垂直互連件。各通孔126將形成於插入件106之頂面112上之RDL接觸墊124之一者連接至形成於插入件之底面118上之介面電極116之一對應介面電極。介面電極116可為(例如)焊球、支柱、焊接柱、凸塊、襯墊、導電顆粒或其他電極結構。各介面電極116接觸印刷電路板110上之一對應接觸墊108。因此，透過插入件106之厚度建立自電子組件102上之焊墊104之各者至印度電路板110上之一對應接觸墊108之一電連接。 IC封裝100可由一底部填膠層128 (諸如一非導電聚合物，例如一熱固性聚合物(諸如一環氧樹脂))固定至印刷電路板110。底部填膠層128可助於解決自矽晶粒或插入件與IC封裝附接至其之印刷電路板之間的熱膨脹係數(CTE)失配出現之熱機械問題。電子組件102及插入件106可包裝或囊封於可提供機械或環境保護至電子組件102及插入件106之電路之一保護殼130 (諸如一塑膠或陶瓷外殼)中。 參考圖2A (側視圖)及圖2B (俯視圖)，在一IC封裝200中，一電子組件202安裝於一印刷電路板210上。一反向插入件206將電子組件202上之導電特徵(諸如焊墊204)電連接至印刷電路板210上之電連接特徵(諸如接觸墊208)，因此在電子組件202與印刷電路板210之間產生一電連接。在圖2A及圖2B之實例中，電子組件202展示為一離散組件。在一些實例中，電子組件202可形成於反向插入件206之表面上或嵌入反向插入件206之一本體214內。在一些實例中，反向插入件206可在多個電子組件202與印刷電路板210之間產生一電連接。 反向插入件206可由矽、玻璃、一有機材料或與積體電路互連及封裝技術相容之另一材料形成。反向插入件206之實例性有機材料可包含聚合物(諸如聚醯亞胺(PI)、聚四氟乙烯(PTFE)、聚乙烯(PET))、組合物材料(諸如一般用於印刷電路板製造之玻璃強化環氧樹脂層壓片)或其等之任何兩者或兩者以上之一組合。在反向插入件206中，插入件之相同表面(例如插入件206之一底面218)面向電子組件202及印刷電路板210兩者。在此配置中，電子組件定位於反向插入件206與印刷電路板210之間的一間隙215中。反向插入件206之存在使電子組件202能夠電連接至印刷電路板210，即使電子組件202上之焊墊204與印刷電路板210上之接觸墊208之尺寸之間存在一失配。 一重佈層220安置於反向插入件206之底面218上，其係面向電子組件202及印刷電路板210兩者之相同表面。重佈層220包含多個精細解析度導電特徵(諸如導線222)，導電特徵之各者將電子組件202上之焊墊204連接至一對應RDL接觸墊224。在一些實例中，焊墊204可包含凸塊且導線222將焊墊204上之凸塊連接至對應RDL接觸墊224。為使焊墊204或電子組件202上之焊墊204之凸塊接觸重佈層220，電子組件202在一面向上定向上安置使得電子組件202上之焊墊204背向印刷電路板210。 在一些實例中，RDL接觸墊224可定位為朝向插入件206之周邊，從而導致導線222之一扇射狀設計。在此配置中，接觸墊224定位於電子組件202之邊緣周圍使得電子組件位於由接觸墊224界定之一形狀內部。在一些實例中，RDL接觸墊可形成為其他配置(諸如配置成一陣列)。因此，重佈層充當將信號自電子組件202之焊墊204路由至其他位置之一信號路由結構。在一些實例中，RDL接觸墊224可形成為與印刷電路板210上之接觸墊208之配置對準之一配置。 各RDL接觸墊224可與一對應介面電極216 (諸如一焊球、支柱、焊接柱、凸塊、襯墊或其他電極結構)直接、實體及電接觸。各介面電極216連接印刷電路板210上之一對應接觸墊208。因此，建立自電子組件202上之一焊墊204至印刷電路板210上之一對應接觸墊208之一電連接。 在圖2之IC封裝200中，在無需使用透過反向插入件206之一本體214之通孔之情況下達成電子組件202與印刷電路板210之間的電連接。確切而言，透過全部形成於反向插入件206之相同介面(例如底面218)上之電路實施電連接。不存在通孔允許使用一更直接製造程序(例如不使用用以形成透過插入件之本體214之通孔之微影及蝕刻程序步驟)製造IC封裝200。另外，在不存在通孔之情況下使所有電路形成於反向插入件206之相同表面上可導致一更可靠IC封裝200。 使所有電路形成於反向插入件206之相同表面上亦減小電子組件202上之焊墊與印刷電路板210上之對應接觸墊208之間的信號線之長度。因此，減小沿信號線之寄生電容及電阻，且因此可增強IC封裝200之效能。 IC封裝200可由一底部填膠層228 (諸如一非導電環氧樹脂)固定至印刷電路板210。在一些實例中，反向插入件206可包裝或囊封於可提供機械或環境保護至之一保護殼230 (諸如一塑膠或陶瓷外殼)中。然而，因為電子組件202及反向插入件206之電路已由其毗鄰反向插入件206之底面218之位置保護，所以此一保護殼可選用。不存在一保護殼可允許使用較少程序步驟及較小材料製造IC封裝200，且因此製造可更有效且不太昂貴。 在一些實例中，若電子組件202之高度滿足一準則(諸如電子組件202加上焊墊204之高度及電子組件202與印刷電路板210之間的任何所要空隙等於或小於反向插入件206之底面218與印刷電路板210之間的離距(稱為間隙高度)，則可裝配使用反向插入件206之IC封裝200。例如，電子組件202可具有不大於電極216之一厚度及小於焊墊204之高度之印刷電路板210之接觸墊208之一厚度之組合的一厚度。在一特定實例中，若在將反向插入件206接合至印刷電路板210之後預期間隙高度係50 μm，則IC封裝200可與小於約50 μm厚、小於約40 μm厚、小於約30 μm厚、小於約25 μm厚、小於約20 μm厚、小於約10 μm厚或小於約5 μm厚之電子組件相容。 在一些實例中，在圖2中所展示之組態中IC封裝200之總高度可比相同厚度之組件根據IC封裝100裝配時小。在IC封裝200中，電子組件202安置於反向插入件206之底面218與即使不存在電子組件202亦存在之印刷電路板210之間的一間隔內。相比而言，在IC封裝100中，電子組件102安置於插入件106之頂面112上，由此增加IC封裝100之高度達等於至少電子組件102之厚度之一量。因此，IC封裝200之低輪廓使IC封裝200能夠用於較薄組件係適當之應用中。 在圖2之實例中，反向插入件206之電路(諸如重佈層220及介面電極216)形成於反向插入件206之底面218上。例如，重佈層220可由沈積技術(諸如電鍍技術、蝕刻技術、薄膜處理技術、厚膜處理技術、直接寫入或可與使圖案化導體形成於一基板上相容之其他技術)形成。 在一些實例中，反向插入件206之一些或所有電路(諸如重佈層220)可嵌入反向插入件206之本體214內。例如，若一完整電路形成於插入件之底面上，則使一些或所有電路嵌入反向插入件206之本體214內可係有用的，因此不允許插入件之底面上之足夠空間在無需導體線之情況下產生導體之一網路。在一實例中，重佈層220之一部分埋入插入件之本體214中且透過盲通孔存取。在一些實例中，若墊204配置成一陣列圖案以允許存取內部墊，則可使用一內埋重佈層。 在一些實例中，額外電子組件可安置或形成於底面218上、反向插入件206之一頂面212上或兩者，或可嵌入反向插入件206之本體214內。 在一些實例中，多個電子組件202可經由透過一單一反向插入件206之電連接件電連接至印刷電路板210。例如，多個電子組件202可定位於反向插入件206與印刷電路板210之間。在一些情況中，一或多個電子組件202可定位於反向插入件206與印刷電路板210之間且一或多個電子組件可安裝於反向插入件206之頂面212上。在一些情況中，一或多個電子組件可嵌入反向插入件206之本體214內。就嵌入而言，吾人意謂形成於本體214之材料內。 參考圖3，在使用一反向插入件裝配一IC封裝(諸如IC封裝200)之一實例性方法中，一電子組件上之焊墊各電連接至一反向插入件之一底面上之一對應導線(600)。例如，可使用焊接、膠合、熱壓接合、超音波或熱超音接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合實行連接。各導線終接於與安置於反向插入件之底面上之一對應介面電極電接觸之一接觸墊中。在一些實例中，一導線之接觸墊可與反向插入件之該對應介面電極直接、實體接觸。在一些實例中，接觸墊可經由一中間導體(諸如導電黏著劑)與介面電極電接觸。 介面電極各電連接至一印刷電路板上之一對應接觸墊(602)，因此在電子組件與印刷電路板之間建立一連接。例如，可使用焊接、膠合、熱壓接合、超音波或熱超音接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合實行連接。使用(例如)一底部填膠層(諸如一非導電環氧樹脂)將IC封裝固定至印刷電路板(604)。 參考圖4A，在一IC封裝250中，一電子組件252安裝於一印刷電路板260上。一反向插入件基板256將電子組件252上之導電特徵電(諸如焊墊或焊墊上之凸塊)連接至印刷電路板260上之電連接特徵。IC封裝經定向使得反向插入件基板256之底面面向電子組件252及印刷電路板260兩者。 在IC封裝250中，電子組件252上之焊墊與一互連系統258電接觸。互連系統258可為一黏著劑(諸如一各向異性導電黏著劑、一各向同性導電黏著劑、一導電黏著劑)。互連系統258可為由焊接、膠合、熱壓接合、超音波或熱超音接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合形成之一互連件。 互連系統258繼而與一重佈結構262電接觸。就重佈結構而言，吾人意謂重佈電子組件上之焊墊及將電信號自電子組件引導至印刷電路板之導體(諸如金屬導體)之一網路。一重佈結構可為具有在多個方向上定向之導體(諸如定向為實質上平行於插入件基板256之表面之導體及定向為實質上垂直於插入件基板256之表面之導體)之一三維結構。定向為實質上垂直於插入件基板256之表面之重佈結構262中之導體定向為遠離而非透過插入件基板256。 重佈結構262可包含多個導電特徵。重佈結構262之導電特徵之各者與一電極結構264之一對應導電特徵電接觸。電極結構264之導電特徵之各者之端266經組態以與印刷電路板260上之一對應電連接特徵(諸如一導電墊或一電極結構(諸如一焊球、支柱、焊接柱、凸塊或其他電極結構))電接觸。因此，在電子組件252上之一焊墊與印刷電路板260上之一對應電連接特徵之間建立一電連接。在一些實例中，電極結構264之導電特徵之一者之端可與印刷電路板260上之對應電連接特徵直接實體接觸。例如，可由超音波或熱超音接合、熱壓接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合實行連接。在一些實例中，電極結構264之導電特徵之一者之端266可經由一中間導體(例如透過由焊接、膠合、線接合或其他技術或其等之任何兩者或兩者以上之一組合形成之一導體)與對應電連接特徵電接觸。 在一些實例中，重佈結構262之導電特徵定向為實質上平行於反向插入件基板256之底面且電極結構264之導電特徵定向為實質上垂直於反向插入件基板256之底面。電極結構264之導電特徵可形成為與印刷電路板260上之電連接特徵之配置對準之一配置。 在一些實例中，一囊封材268至少部分地包圍電子組件252、重佈結構262及電極結構264。囊封材可為(例如)一非導電聚合物(諸如液體或薄膜聚合物(例如環氧樹脂、聚矽氧、聚醯亞胺或其他聚合物))。在一些實例中，電極結構264之導電特徵之端266可延伸超出囊封材之一底面以提供與印刷電路板260之一接觸點。在一些實例中，電極結構264之導電特徵之端266可與囊封材之底面齊平。在一些實例中，不存在囊封材。 在一些實例中，重佈結構262及電極結構264由相同材料(諸如鋁、銅、銀、金、錫、基於此等金屬之合金或另一導電材料(例如如圖4C中所展示))形成。例如，重佈結構262及電極結構264可為一單一整合導電特徵(諸如一導電框架(例如一引線框架))。在一些實例中，重佈結構262由不同於電極結構264之一材料形成。例如，重佈結構可為包含多個精細解析度導電特徵(諸如導線)之一重佈層(例如(諸如)圖2A之中之重佈層220)，且電極結構可包含焊球、支柱、焊接柱、凸塊、襯墊或其他電極結構(例如諸如圖2A之介面電極216)。 在一些實例中，IC封裝252具有等於或小於電極結構264之高度之一高度。在一些實例中，IC封裝252及互連系統258之高度之總和等於或小於重佈結構262及電極結構264之高度之總和。 參考圖4B，在一些實例中，若電子組件252之高度滿足一準則(諸如電子組件252加上重佈結構262之高度及電子組件252於印刷電路板260之間的任何所要空隙等於或小於插入件256之底面與印刷電路板260之間的間隙高度，則可裝配IC封裝250。 參考圖4C，在一些實例中，用於將一電子組件252'安裝於一印刷電路板(圖中未展示)上之一插入件結構250'不包含位於插入件結構250'之一頂面上之一基板。在此組態中，重佈結構262'之頂面曝露且與囊封材268'之頂面共面。此曝露可提供機會以將額外組件安裝於插入件結構250'之頂上，因此增大電子器件封裝密度。此曝露可允許包含額外組件(諸如被動電子組件(例如電阻器、電容器、濾波器或其他被動組件)、電池、感測器、微機電系統或連接器或其他組件)。此曝露可提供一使用者可與其介接之組件(諸如顯示器、光電子組件、觸控感測器、開關、指紋偵測器或其他組件)之一曝露區域。 在圖4C之實例中，重佈結構262'及電極結構264'由相同材料形成且形成一單一整合結構(諸如一導電框架(例如一引線框架))。在一些實例中，重佈結構262'及電極結構264'可由不同材料形成。 IC封裝250、250'可為剛性結構或撓性結構(諸如併入撓性電子組件之結構)。 在一些實例中，IC封裝252'具有等於或小於電極結構264'之高度之一高度。在一些實例中，IC封裝252'及互連系統258'之高度之總和等於或小於重佈結構262'及電極結構264'之高度之總和。 參考圖5，在用於製造及裝配一IC封裝(諸如圖4A之IC封裝250)之一實例性方法中，提供包含多個插入件452之一插入件基板450 (481)。各插入件452包含一重佈結構454及一電極結構456 (諸如凸起焊墊)。在所展示之實例中，重佈結構456及電極結構456由相同材料形成；在一些實例中，重佈結構及電極結構456可由不同材料形成(諸如以形成一導電框架)。 在一些實例中，重佈結構454及電極結構456可直接製造於插入件基板450上。在一些實例中，重佈結構454及電極結構456可單獨製造且附接至插入件基板450。在一些實例中，重佈結構454可直接製造於插入件基板450上且電極結構456可單獨製造且接著附接至插入件基板450。可使用相同程序或使用不同程序製造重佈結構454及電極結構456。 亦提供多個超薄電子組件458 (諸如凸起晶粒)。就超薄而言，吾人意謂具有50 µm或更小、40 µm或更小、30 µm或更小、25 µm或更小、20 µm或更小、10 µm或更小或5 µm或更小之一最大厚度。超薄電子組件458可被薄化或切割，(例如)如PCT申請案第PCT/US2017/013216號中所描述，該申請案之全部內容以引用的方式併入本文中。就凸起而言，吾人意謂小導電凸塊形成於電子組件之接觸墊上。 使用一晶粒裝配方法(諸如接觸裝配方法(例如取放方法)或非接觸裝配方法(例如熱機械選擇性雷射輔助晶粒轉移(tmSLADT))將各電子組件458裝配成一對應插入件452 (483)。tmSLADT在PCT申請案WO2012/142177號、第WO2016/022528號、第PCT/US2017/013216號中進一步描述，所有申請案之全部內容以引用的方式併入本文中。電子組件458上之凸塊電連接至插入件452之重佈結構454之一對應導電特徵。重佈結構454之各導電特徵電連接至電極結構456之一對應導電特徵(例如凸起焊墊)。 在一些實例中，電子組件458上之焊墊與重佈結構454之對應導電特徵直接實體接觸。例如，可使用超音波或熱超音接合、熱壓接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合實行連接。在一些實例中，電子組件458上之焊墊經由一中間導體(諸如由焊接、膠合、線接合或其他技術或其等之任何兩者或兩者以上之一組合形成之一中間導體)與重佈結構454之導電特徵電接觸。 使用(例如)方法(諸如葉片切割、雷射切割、電漿切割、濕式蝕刻或其他切割技術或其等之任何兩者或兩者以上之一組合)將插入件上之電子組件之總成切割成封裝463 (485)。包含一單一插入件452之各封裝具有其對應電子組件458。例如，堆疊可放置於用於切割之一切割膠帶467上。 使用各種互連方法之任何者將一額外封裝463接合至一器件基板466 (諸如一印刷電路板)(487)。例如，可使用一取放方法將封裝463轉移至器件基板466上。使用焊接、膠合、超音波或熱超音接合、熱壓接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合將插入件之電極結構456之導電特徵(例如凸起焊墊)連接至器件基板466上之對應導電特徵。此接合透過凸起電極結構456建立自電子組件458上之一焊墊至器件基板466上之導電特徵之一電連接。 參考圖6，在用於裝配一IC封裝(諸如IC封裝250)之一實例性方法中，提供包含多個插入件452之一插入件基板450 (480)。各插入件452包含一重佈結構454及一電極結構456 (諸如凸起焊墊)。亦提供多個超薄電子組件458 (諸如凸起晶粒)。 使用一暫時接合材料462將插入件基板450附接至一支撐基板460 (482)。暫時接合材料462在支撐基板460與插入件基板450之間提供黏合性(黏合性可在施加一刺激(諸如紫外線(UV)光、熱、一法向力或剪切機械力或另一刺激或其等之任何兩者或兩者以上之一組合之後釋放)。在曝露於熱之後釋放之暫時接合材料之實例包含(例如)由Valtech之Valtron® Heat Release Epoxy System或Logitech’s OCON-196 Thin Film Bonding Wax。在曝露於UV之後釋放之暫時接合材料之實例包含(例如)具有在曝露於UV光時改變其化學結構之光官能基之聚合物。PCT申請案第PCT/US2017/013216號中提供暫時接合材料之其他實例，該申請案之全部內容以引用的方式併入本文中。 使用一晶粒裝配方法(諸如接觸裝配方法(例如取放方法)或非接觸裝配方法(例如tmSLADT))將各電子組件458裝配成一對應插入件452。電子組件458上之焊墊電連接至插入件452之重佈結構之一對應導電特徵，且重佈結構454之各導電特徵電連接至電極結構456之一對應導電特徵(例如凸起焊墊)。在一些實例中，電子組件458上之焊墊可與重佈結構454之對應導電特徵直接實體接觸。在一些實例中，焊墊可經由一中間導體(諸如導電黏著劑)與重佈結構454之對應導電特徵電接觸。 由具有插入件452之支撐基板460及裝配於支撐基板460上之電子組件458形成之堆疊切割成封裝464 (484)，各封裝包含下伏一單一插入件452及其對應電子組件458之支撐基板460之一部分。例如，堆疊可放置於用於切割之一切割膠帶467上。 一額外封裝464接合至一器件基板466 (諸如一印刷電路板)(486)。插入件之電極結構456之導電特徵(例如凸起焊墊)連接至器件基板466上之對應導電特徵以透過電極結構466建立自電子組件458上之一焊墊至器件基板466上之導電特徵之一電連接。 移除支撐基板460 (488)。例如，可施加一刺激(諸如熱、UV光、法向力或剪切力或另一類型之刺激)以引起暫時接合材料之釋放。亦移除暫時接合材料，留下裝配於器件基板上之插入件452及所連接之電子組件458。在一些實例中，可添加一底部填膠(諸如一非導電聚合物(例如一環氧樹脂))以填充插入件452與器件基板466之間的空間。 圖7展示用於裝配具有一厚層囊封之一IC封裝(諸如IC封裝250)之一實例性方法。提供包含多個插入件552之一插入件基板550 (580)。各插入件552包含一重佈結構554及一電極結構556 (諸如凸起焊墊)。亦提供多個超薄電子組件558 (諸如凸起晶粒)。 使用一暫時接合材料562將插入件基板550附接至一支撐基板560且各電子組件558裝配成一對應插入件552 (582)。提供一層囊封材564以覆蓋插入件552及電子組件558 (584)。囊封材564可為一可固化液體、層壓於插入件基板550上之一薄膜或熔化以形成囊封層之一粉末。在沈積之後，囊封材厚度由(例如)乾式蝕刻或濕式蝕刻或另一方法減小以曝露插入件552之焊墊556 (586)。 囊封插入件總成之裝配根據上文結合圖6所描述之步驟484至488繼續。 圖8展示用於裝配具有一薄層囊封之一IC封裝(諸如IC封裝250)之一實例性方法。提供包含多個插入件652之一插入件基板650 (680)。各插入件652包含一重佈結構654及一電極結構656 (諸如凸起焊墊)。亦提供多個超薄電子組件658 (諸如凸起晶粒)。 各電子組件658裝配成一對應插入件652 (682)。提供一層可固化液態囊封材664以覆蓋插入件652至一所要厚度(諸如小於插入件652之凸起焊墊656之高度之一厚度)(684)。囊封材被固化且囊封插入件總成之裝配根據上文結合圖5所描述之步驟485至487繼續。 參考圖9A (側視圖)及圖9B (俯視圖)，在一撓性混合電子器件(FHE)封裝300中，一撓性固態電子組件302在一面向上定向上安裝於一撓性電路板310上。撓性電子組件302可具有小於約50 μm、小於約40 μm、小於約30 μm、小於約25 μm、小於約20 μm、小於約10 μm或小於約5 μm之一厚度。就撓性而言，吾人意謂能夠在不會破壞及損害其功能之情況下彎曲。 一撓性反向插入件306 (有時指稱一撓性插入件)將撓性電子組件302上之導電特徵(諸如焊墊304)電連接至撓性電路板310上之電連接特徵308，因此在撓性電子組件302與撓性電路板310之間產生一電連接。電連接特徵可為由印刷、蝕刻、電鍍、沈積或另一基板處理技術或其等之任何兩者或兩者以上之一組合形成之導體。在圖9A及圖9B之實例中，撓性電子組件302展示為一離散組件。在一些實例中，撓性電子組件302可形成於撓性插入件306之表面上或嵌入撓性插入件306之一本體314內。在一些實例中，撓性插入件306可在多個撓性電子組件302與撓性電路板310之間產生一電連接。撓性插入件306可由一撓性材料(諸如一聚合物(例如聚醯亞胺(PI)、聚四氟乙烯(PTFE)、聚乙烯(PET)或另一類型之聚合物)形成。在撓性插入件306中，插入件之相同表面(例如插入件306之一底面318)面向撓性電子組件302及撓性電路板310兩者，因此在無需透過撓性插入件306之一本體314之電路之情況下達成撓性電子組件302與撓性電路板310之間的電連接。在此配置中，撓性電子組件302定位於撓性插入件306與撓性電路板310之間。 一重佈層320安置於撓性插入件306之底面318上。重佈層320包含多個精細解析度導電特徵(諸如導線322)，導電特徵之各者將撓性電子組件302上之焊墊304之一者連接至一對應RDL接觸墊324。在圖9A及圖9B之實例中，RDL接觸墊324定位為朝向撓性插入件306之周邊，從而導致導線322之一扇射狀設計。在此配置中，接觸墊324定位於電子組件302之邊緣周圍使得電子組件位於由接觸墊324界定之一形狀內部。在一些實例中，RDL接觸墊324可形成為其他配置。例如，參考圖10，在一實例中，RDL接觸墊324可形成為一區域陣列圖案(有時亦稱為一連接盤柵陣列)。在一些實例中，RDL接觸墊324可形成為與撓性電路板310上之印刷導體308之配置對準之一配置。 各RDL接觸墊324可與撓性電路板310上之一對應導體308電接觸。例如，可使用一撓性互連技術(諸如使用一導電黏著劑330 (諸如一各向異性導電黏著劑(ACA)、一各向同性導電黏著劑或一導電黏著劑)之膠合)將撓性插入件306接合至撓性電路板310。因此，建立自撓性電子組件302上之一焊墊304至撓性電路板310上之一對應導體308之一電連接。黏著劑330亦可用以在電子組件302周圍形成一密封件(諸如一氣密或水密密封件)。 當使用黏著劑330將撓性插入件306接合至撓性電路板310時，部分基於黏著劑330中之導電顆粒332之大小及導體308之厚度判定撓性插入件306的底面318與撓性電路板310之間的間隔。例如，為達成與具有約10 μm至約20 μm之一厚度之印刷導體308之約50 μm之一間隔，可使用具有約30 μm至約40 μm之一直徑之導電顆粒332之黏著劑330。 在一些實例中，黏著劑330施加於其中在一RDL接觸墊324與一印刷導體308之間發生電接觸(例如，如圖9A中所展示)之區域中之撓性電路板310。一刺激(諸如熱、光、壓力或其等之任何兩者或兩者以上之一組合)可施加於選定區域(例如，在其中一RDL接觸墊324與一印刷導體308之間發生電接觸之區域中)以僅在該等區域中達成膠合及電連接。例如，具有一適當形狀之一熱電極可用以施加一熱及壓力至特定區域，或一紫外線光源可用以使用紫外線光照明特定區域。 當接合至撓性電路板310時，FHE封裝300形成包含撓性組件(撓性電路板310、撓性插入件306及撓性電子組件302)之一結構。整個總成係撓性且在一些情況中係可延伸(在下文討論)，且因此可與撓性電子器件係適當之應用相容。撓性及(在一些情況中)伸展性使總成能夠較可靠且抵抗應力。將電子組件302及電路放置於撓性插入件306與撓性電路板310之間可進一步促成總成之增強可靠性，(例如)因為電子組件302及電路被保護免受機械衝擊、環境刺激或污染物或可損壞結構之敏感組件之其他因數影響。 儘管相對於一撓性封裝描述圖9A及圖9B，但圖9A及圖9B之結構亦可用於一剛性超薄封裝。 一般而言，印刷導體技術之線/空間解析度係至少約10 μm、至少約20 μm、至少約30 μm、至少約40 μm、至少約50 μm、至少約60 μm、至少約70 μm、至少約80 μm、至少約90 μm或至少約100 μm。改良印刷導體之解析度及精確度可具挑戰性且較昂貴，且因此可與一便宜、高處理量技術之印刷電子器件之構想相反。藉由使用一撓性反向插入件以將具有一精細節距(例如具有次100 μm節距)之一電子組件連接至具有較多粗略線/空間解析度之一印刷電路板，可避免改良印刷電路板之解析度之挑戰。因此，可依一便宜及有效方式達成精細節距電子組件之整合。 可使用標準方法及加工將一反向插入件附接至電路板，因此使此處所描述之方法與既有程序及技術相容。 此處所描述之方法可用以實施一高裝配率程序以獨立於插入件及印刷電路板之裝配而裝配插入件及電子組件。此分離可在相對低成本下達成高處理量，且使插入件及電子組件之規格外總成能夠在整合至高成本電路板總成中之前篩選出。此外，此分離可使撓性積體電路可供缺乏積體電路封裝、處置或測試專業性之製造商取得。另外，此逐步方法使故障組件能夠藉由將一插入件總成替換為另一插入件總成而容易地重加工。 扇射狀插入件設計(諸如圖2及圖9中所展示之扇射狀插入件設計)使各種大小之薄電子組件(例如小於50 μm厚)之裝配能夠簡化。例如，可使用具有各種大小之電子組件之相同大小插入件，由此減少大量接合工具之需要。 在一些實例中(諸如當撓性插入件306之大小較大且彎曲半徑較小時)，撓性插入件306可係可延伸。在一些實例中，一可延伸插入件之使用可取決於插入件大小、彎曲半徑、黏著劑之彈性性質、撓性電路板之厚度或材料或其他因數或其等之任何兩者或兩者以上之一組合。就可延伸而言，吾人意謂在不會損壞或損害插入件之功能之情況下尺寸可增加(例如長度、寬度或高度增加)之一材料。可延伸插入件可由材料(諸如彈性體(例如聚二甲基矽氧烷(PDMS)、聚矽氧橡膠、聚胺酯)或其他彈性體或其等之任何兩者或兩者以上之一組合)製成。可延伸插入件可由具有自約10%至約500%之範圍中之一斷裂伸長度之材料製成。當撓性電路板310彎曲時，除彎曲力之外撓性插入件306經受張力。對於撓性電路板310之一給定厚度及一給定彎曲半徑，此等張力之量值與插入件之大小成比例。因此，黏著劑330中可開發一剪切應力。若撓性插入件306不能夠延伸以容納張力，則剪切應力可超過黏著材料330之剪切強度，因此引起撓性插入件306與黏著劑330之間的介面上或撓性電路板310與黏著劑330之間的介面中或兩者之黏著故障，或黏著劑330內之黏合故障，所有故障導致撓性電路板310上之RDL接觸墊324與對應導體308之間的電不連續性。 參考圖11，一可延伸撓性插入件506之一實例包含具有彎曲導線522之一重佈層520，導線522之各者終接於一對應RDL接觸墊524處。就一彎曲線而言，吾人意謂不筆直且方向上具有多個變化之一線。導線522之彎曲組態使導線522能夠在無需包括其機械及電完整性之情況下維持一定延伸。因此，即使當可延伸撓性插入件506回應於插入件附接至其之一撓性電路板之一彎曲而延伸時，導線可保持完整。 參考圖12，在一撓性混合電子器件封裝350中，一撓性固態電子組件352在一面向上定向上安裝於一撓性電路板360上。一撓性反向插入件356 (有時指稱一撓性插入件)將撓性電子組件352上之焊墊(圖中未展示)電連接至撓性電路板360上之導體358。一黏著劑380將撓性插入件356連接至撓性電路板360。 一重佈層(圖中未展示)安置於撓性插入件356之底面上。該重佈層包含多個精細解析度線372，解析度線372之各者將撓性電子組件352上之焊墊連接至一對應RDL接觸墊374。各RDL接觸墊374可與撓性電路板360上之導體358之一對應導體電接觸，因此在撓性電子組件352與撓性電路板360之間建立一電連接。 在圖12之實例中，RDL接觸墊374全部定位為朝向撓性插入件356之相同側。因此，撓性插入件之另一側可自由彎曲。此設計在(例如)將具有一相對少量RDL接觸墊374之撓性插入件附接至撓性電路板可係有用的。在此設計中，彎曲應力及抗拉應力限制於黏著劑380之區域，其比整個撓性插入件356之大小小很多。 參考圖13，在用於使用一反向插入件裝配一FHE封裝之一實例性方法中，一撓性電子組件上之焊墊各電連接至一撓性反向插入件之一底面上之一對應導線(700)。各導線終接於一接觸墊中。 一黏著材料之一完整或部分層安置於一撓性電路板之表面上(702)。導電黏著劑可為各向同性導電黏著劑(ICA)、各向異性導電膏(ACP)、各向異性導線薄膜(ACF)或另一類型之導電黏著劑。ICA及ACP藉由方法(諸如模板及螢幕印刷、衝壓、注射及噴射沈積或其他方法)施配於基板上。ACF被預切割且黏著地接合至基板。反向插入件(包含經電連接之電子組件)與撓性電路板上之黏著材料之層接觸(704)使得反向插入件之底面面向撓性電路板。藉由(例如)施加一刺激(諸如光、熱、壓力或其等之任何兩者或兩者以上之一組合)而固化黏著材料(706)使得在撓性插入件之底面上之各接觸墊與撓性電路板上之一對應導體之間建立一電連接。 參考圖14，在一IC封裝750中，一超薄電子組件752安裝於一印刷電路板760上。安裝於一插入件基板754上之一層758包含嵌入一模塑料757的超薄電子組件752 (模塑料例如是一非導電聚合物(例如液態、片狀或粉末狀熱塑性或熱固性模塑料(諸如填充大量SiO2 之一環氧樹脂))。層758可足夠薄以在依其自身時呈撓性。嵌入模塑料757中之第一導電元件及第二導電元件768、770提供待形成於電子組件752與印刷電路板760之間的一電連接。例如，第一導電元件768可為一重佈結構(諸如圖4之重佈結構262)，且第二導電元件770可為一電極結構(諸如圖4之電極結構264)。 一互連系統766與電子組件752上之導電特徵(諸如焊墊或凸塊)直接實體及電接觸。互連系統766亦與包含多個精細解析度導電特徵(諸如導線)之第一導電特徵768直接實體及電接觸。互連系統766可為一黏著劑(諸如一各向異性導電黏著劑、一各向同性導電黏著劑、一導電黏著劑)。互連系統766可為藉由焊接、膠合、超音波或熱超音接合、熱壓接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合形成之一互連件。 各導電元件768經定位使得導線之一第一端經定位以經由互連系統766與電子組件752上之一對應導電特徵電接觸。各導電元件768之一第二端與第二導電元件770之一對應導電元件電接觸。在一些實例中，各導電元件之第二端可與對應第二導電元件直接實體接觸。在一些實例中，各導電元件之第二端可經由一中間導體(諸如導電黏著劑)與對應第二導電元件電接觸。 第二導電元件770係透過模塑料757之厚度形成之垂直電極結構。各第二導電元件770之端與模塑料757之一底面共面，且連接至一互連結構772 (諸如一銲料帽、焊球、支柱、焊接柱、凸塊、襯墊、導電顆粒或其他互連結構)。當裝配於印刷電路板760上時，各互連結構772接觸印刷電路板760上之一對應接觸墊。因此，透過第一導電元件及第二導電元件建立自電子組件上之一導電特徵至印刷電路板760上之一對應接觸墊之一電連接。 在一些實例中，第一導電元件及第二導電元件768、770由相同材料形成。例如，各對第一導電元件及第二導電元件768、770可為一單一、整合導電元件(諸如一重佈結構)。在一些實例中，第一導電元件768由不同於第二導電元件770之一材料形成。 模塑料757之底面可完工具有一高度扁平度及平滑度。此允許一額外重佈結構形成於模塑料757之底面上，因此使得757之整個底面上方能夠達成互連結構772之一較密集分佈。例如，互連結構772可形成於電子組件752之底面上，(例如)如下文圖17中所繪示。 參考圖15，在一IC封裝780之一些實例中，提供包含嵌入其中之電子組件725之層758而無需上覆基板(圖14中之754)。在此組態中，第一導電元件768之頂面曝露且與模塑料757之頂面共面。此曝露可提供機會以將額外組件裝配於層758之頂上，因此增大電子器件封裝密度。此曝露可允許包含否則將難以裝配至IC封裝780中之較厚組件(諸如被動組件、電池、感測器或連接器或其他厚組件)。此曝露可提供一使用者可與其介接之組件(諸如顯示器、觸控感測器、開關、指紋偵測器或其他組件)之一曝露區域。 IC封裝750、780可為剛性結構或撓性結構(諸如併入撓性電子組件之結構)。 參考圖16 (其中導電元件768曝露)，IC封裝780之背側可充當其他電子組件之總成之一基板。例如，一三維總成769可包含含有安裝於電連接一次級器件基板771上之一或多個組件之一電子電路，次級器件基板771電連接至一第一IC封裝780之經曝露之導電元件768且與第一IC封裝780一起安裝於一器件基板773上。 參考圖17，在一些實例中，IC封裝750、780具有互連結構772連接至其之一墊重佈結構774。 參考圖18，在一些實例中，第二導電結構776可透過一插入件基板778之厚度形成。第二導電結構776使插入件之一頂面775上之墊重佈結構754與插入件基板778之一底面779上之導體777之一網路電連接，從而使額外組件或電路能夠裝配於底面779上。此外，如圖18所示，插入件752可包含凸起焊墊756。 參考圖19A至圖19C，三維(3-D) IC封裝可藉由堆疊各包含一電子組件之多個封裝(諸如上文所描述之封裝)而裝配。具體而言，參考圖19A，不具有上覆基板之兩個或兩個以上封裝(諸如IC封裝780或250')可堆疊以形成一3-D封裝930。參考圖19B，包含一基板之兩個或兩個以上封裝(諸如具有插入件752之IC封裝750)亦可堆疊以形成一3-D封裝932。參考圖19C，為裝配3-D封裝930、932，一器件基板920 (例如一印刷電路板)上及個別IC封裝之各者中之焊墊之配置可為使得自插入件之各者向下至器件基板之無障礙存取。例如，焊墊可交錯使得一第一IC封裝936中之焊墊934直接位於器件基板920上之焊墊938之一子集上但不直接位於一第二IC封裝942之焊墊940上。類似地，第二IC封裝942中之焊墊940可定位於器件基板920上之焊墊938之一不同子集上。 參考圖20，在用於裝配IC封裝750之一實例性方法中，提供包含多個插入件852之一插入件基板850 (880)。亦提供多個電子組件858 (諸如凸起晶粒)。 各插入件852包含一重佈結構854 (諸如一導電框架)及一電極結構856。在所展示之實例中，重佈結構854及凸起焊墊由不同材料形成；在一些實例中，重佈結構854及電極結構856可由相同材料形成。重佈結構854及電極結構856可直接製造於插入件基板850上或可單獨製造且附接至插入件基板850。 使用一暫時接合材料862將插入件基板850附接至一支撐基板860 (882)。使用一晶粒裝配方法將各電子組件858裝配成一對應插入件852。一模製程序(884)(諸如壓縮模製或轉移模製)用以將具有經裝配之電子組件858之插入件852囊封於一模塑料864內，從而導致一模製總成866安置於支撐基板860上。模製總成866經薄化(886)以薄化電子組件858且使電極結構856曝露於模製總成866之頂面處。例如，可使用背磨、乾式或濕式蝕刻或化學機械拋光或用於組件薄化之其他方法之一或多者薄化模製總成866。一互連結構868 (諸如一銲料帽、焊球、支柱、焊接柱、凸塊、襯墊、遲導電顆粒或其他互連結構)裝配(888)於經曝露之電極及格856上。 經薄化之模組總成866切割成模組封裝(890)，各封裝870包含下伏一單一插入件852及其對應電子組件之支撐基板850之一部分。例如，模製總成866可放置於用於切割之一切割膠帶872上。 使用各種互連方法之任何者將一個別模製封裝870接合至一器件基板874 (諸如一印刷電路板)(892)。例如，可使用一取放方法將模製封裝870轉移至器件基板874上。使用焊接、膠合、超音波或熱超音接合、熱壓接合、擴散接合或其他技術或其等之任何兩者或兩者以上之一組合將連接至插入件之電極結構856之互連結構868連接至器件基板874上之對應導電特徵。此接合透過電極結構856建立自電子組件858上之一凸塊至器件基板874上之導電特徵之一電連接。 例如，藉由施加一刺激以引起暫時接合材料之釋放而移除支撐基板860 (894)。亦移除暫時接合材料，留下裝配於器件基板上之插入件852及所連接之電子組件858。在一些實例中，支撐基板860由一永久黏著材料附接且支撐基板860由濕式或乾式蝕刻或藉由一機械方式(諸如拋光)移除。 圖21展示用於裝配不具有上覆基板之一IC封裝(諸如IC封裝780)之一實例性方法。插入件基板850附接至支撐基板860且電子組件858裝配成如上文所描述之對應插入件(880、882)。一模製程序(884)用以使具有經裝配之電子組件858之插入件852囊封於模塑料864內以形成模製總成866。 模製總成866經薄化(886)且藉由(例如)施加一刺激以引起暫時接合材料之釋放而使支撐基板860自經薄化之模製總成866釋放(180)。在一些實例中，支撐基板860不由一暫時接合材料附接且支撐基板860由濕式或乾式蝕刻或由一機械方式移除。 互連結構868裝配於經曝露之焊墊856上。支撐基板860可在模製層之薄化之前或之後釋放或移除。支撐基板860可在裝配互連結構868之前或之後釋放或移除。經薄化之模製總成切割成模製封裝873 (182)且模製封裝個別轉移至器件基板874 (184)。 參考圖22，在用於裝配不具有上覆基板之一IC封裝(諸如IC封裝780)之一實例性方法中，插入件基板850附接至支撐基板860且電子組件858裝配成如上文所描述之對應插入件(880、882)。一模製程序(884)用以使具有經裝配之電子組件858之插入件852囊封於模塑料864內以形成模製總成866。支撐基板860自模製總成866釋放或移除(270)且插入件基板850藉由(例如)乾式或濕式蝕刻或藉由機械拋光或磨蝕移除，留下重佈結構854曝露於模製層之底面處。 模製層經由一第二暫時接合材料附接至一第二支撐基板876且模製層經薄化(272)以使焊墊856曝露於頂面處。互連結構868裝配(274)至經曝露之焊墊856上。 在一些實例中，第二支撐基板876可在模製層之薄化之後附接。在一些實例中，第二支撐基板876可在裝配互連結構868之後附接。 第二支撐基板876上之經薄化之模製層切割成模製封裝(276)且模製封裝878個別轉移至且裝配於器件基板874上(278)。藉由施加一刺激至第二暫時接合材料移除第二支撐基板876 (280)，從而引起重佈結構854曝露於IC封裝之頂面上，因此允許其他電子組件之裝配。在一些實例中，第二支撐基板876不由一暫時接合材料附接且藉由濕式或乾式蝕刻或藉由一機械方式移除。 參考圖23，在用於裝配不具有上覆基板之一IC封裝(諸如IC封裝780)之一實例性方法中，插入件基板850附接至支撐基板860且電子組件858裝配成對應插入件(880)。一模製程序(884)用以使具有經裝配之電子組件858之插入件852囊封於模塑料864內以形成模製總成866。支撐基板860自模製總成866釋放(886)且移除插入件基板850。模製總成866經由一第二暫時接合材料附接至一第二支撐基板869且模製層經薄化(888)以使焊墊856曝露於頂面處。移除第二支撐基板869 (889)，留下重佈結構854曝露於模製總成866之底面處。互連結構868裝配於經曝露之焊墊856上。經薄化之模製總成切割(891)成模製封裝873且模製封裝個別轉移(893)至器件基板874。 參考圖24，在用於使用超薄凸起電子組件製造一IC封裝之一實例性方法中，插入件基板850附接至支撐基板860且使用一晶粒裝配方法(諸如接觸裝配方法(例如取放方法)或非接觸裝配方法(例如tmSLADT))將超薄電子組件裝配成對應插入件。使用圖20至圖23之任何者中所展示之程序將總成轉移至一器件基板上且互連至器件基板。 參考圖25，包含一超薄電子組件之一IC封裝900可嵌入一多層器件基板902中。IC封裝900可根據上文所描述之方法之任何者裝配。一第一電路板904包含透過電路板904之通孔906及形成於電路板904之頂面及底面上之導體908。 IC封裝900裝配於第一電路板904上使得超薄電子組件之電連接特徵由(例如) IC封裝900之導電特徵電連接至第一電路板904之導體908。 具有形成於其上之一黏著層912之一第二電路板910藉由(例如)層壓附接至第一電路板。黏著層可為在裝配期間單獨裝配或添加作為一獨立薄膜之前附接或施配於第二電路板910上之一液體、半固體或固體材料。黏著層912涵蓋封裝900，從而填充第一電路板與第二電路板904、910之間的空間。黏著層912係足夠厚以容納IC封裝900。 在一些實例中，第二電路板910可包含形成於第二電路板910之一頂面上之導體914。為使導體914能夠電連接至第一電路板904，通孔916可透過第二電路板910及第一電路板904形成。額外電子組件918可裝配於第二電路板910上且由導體914及通孔916電連接至第一電路板904。額外電路板可添加至多層器件基板902，且使用一類似方法將額外IC封裝可裝配於3-D器件基板902之電路板之一或多者上。 多層器件基板902不需要待形成於電路板(例如第二電路板910)中之一腔穴以適應電子組件之厚度。因此，多層器件基板902具有一較薄輪廓且可具有比具有嵌入式IC封裝之其他多層基板低之一生產成本。 在一些實例中，此處所描述之IC封裝可非常薄。例如，參考圖26，圖中展示一代表性IC封裝50。IC封裝50可為此處所描述之IC封裝之任何者(諸如IC封裝250、750)。在代表性IC封裝50中，一電子組件52及一互連系統54一起之厚度(t1+t2)可小於一互連結構56及一電極58之厚度(t4+t5)。在一些實例中，厚度t1+t2及t4+t5均可為約500 μm或更小(諸如約200 μm或更小、約100 μm或更小或約50 μm或更小)。例如，互連系統54可為(例如) IC封裝250之互連系統258或IC封裝750之互連系統766。互連結構56可為(例如) IC封裝250之第二導電元件770且電極58可為(例如) IC封裝750之互連結構772。互連結構56及電極58一起可對應於IC封裝250之電極結構264。 電子組件52及互連系統54之厚度(t1+t2)可小於互連結構56之厚度t4。厚度t1+t2及t4均可為約200 μm或更小(諸如約100 μm或更小或約50 μm或更小)。 IC封裝50中之一插入件基板60與一器件基板62之間的離距t7可為約500 μm或更小(諸如約200 μm或更小、約100 μm或更小或約50 μm或更小)。在一些情況中，電子組件52之底面可非常接近器件基板62。例如，電子組件52之一底面與器件基板62之間的離距t8可為約100 μm或更小(諸如約50 μm或更小、約25 μm或更小或約10 μm或更小)。在一些實例中，電子組件52之底面可與器件基板62實體接觸(例如，t8可為零)。 IC封裝50之厚度可為約500 μm或更小(諸如約200 μm或更小、約100 μm或更小或約50 μm或更小)。 其他實施方案亦在以下申請專利範圍之範疇內。
52‧‧‧電子組件54‧‧‧互連系統56‧‧‧互連結構58‧‧‧電極60‧‧‧插入件基板62‧‧‧器件基板100‧‧‧積體電路(IC)封裝102‧‧‧電子組件104‧‧‧焊墊106‧‧‧插入件108‧‧‧接觸墊110‧‧‧印刷電路板112‧‧‧頂面114‧‧‧本體116‧‧‧介面電極118‧‧‧底面120‧‧‧重佈層(RDL)122‧‧‧導線124‧‧‧重佈層(RDL)接觸墊126‧‧‧導電垂直互連結構/通孔128‧‧‧底部填膠層130‧‧‧保護殼200‧‧‧積體電路(IC)封裝202‧‧‧電子組件204‧‧‧焊墊206‧‧‧反向插入件208‧‧‧接觸墊210‧‧‧印刷電路板212‧‧‧頂面214‧‧‧本體215‧‧‧間隙216‧‧‧介面電極218‧‧‧底面220‧‧‧重佈層222‧‧‧導線224‧‧‧重佈層(RDL)接觸墊228‧‧‧底部填膠層230‧‧‧保護殼250‧‧‧積體電路(IC)封裝250'‧‧‧積體電路(IC)封裝252‧‧‧電子組件252'‧‧‧電子組件256‧‧‧反向插入件基板/插入件258‧‧‧互連系統258'‧‧‧互連系統260‧‧‧印刷電路板262‧‧‧重佈結構262'‧‧‧重佈結構264‧‧‧電極結構264'‧‧‧電極結構266‧‧‧末端268‧‧‧囊封材300‧‧‧撓性混合電子器件(FHE)封裝302‧‧‧電子組件304‧‧‧焊墊306‧‧‧反向插入件/撓性插入件308‧‧‧電連接特徵/印刷導體310‧‧‧撓性電路板314‧‧‧本體318‧‧‧底面320‧‧‧重佈層322‧‧‧導線324‧‧‧重佈層(RDL)接觸墊330‧‧‧導電黏著劑/黏著材料332‧‧‧導電顆粒350‧‧‧撓性混合電子器件封裝352‧‧‧撓性電子組件358‧‧‧導體360‧‧‧撓性電路板372‧‧‧解析度線374‧‧‧重佈層(RDL)接觸墊380‧‧‧黏著劑450‧‧‧插入件基板452‧‧‧插入件454‧‧‧重佈結構456‧‧‧電極結構458‧‧‧超薄電子組件460‧‧‧支撐基板462‧‧‧暫時接合材料463‧‧‧封裝466‧‧‧器件基板467‧‧‧切割膠帶484至488‧‧‧步驟506‧‧‧可延伸撓性插入件520‧‧‧重佈層522‧‧‧導線524‧‧‧重佈層(RDL)接觸墊550‧‧‧插入件基板552‧‧‧插入件554‧‧‧重佈結構556‧‧‧電極結構558‧‧‧超薄電子組件560‧‧‧支撐基板562‧‧‧暫時接合材料564‧‧‧囊封材650‧‧‧插入件基板652‧‧‧插入件654‧‧‧重佈結構656‧‧‧電極結構658‧‧‧超薄電子組件664‧‧‧囊封材750‧‧‧積體電路(IC)封裝752‧‧‧插入件754‧‧‧墊重佈結構756‧‧‧凸起焊墊757‧‧‧模塑料758‧‧‧層760‧‧‧印刷電路板766‧‧‧互連系統768‧‧‧第一導電元件/第一導電特徵769‧‧‧三維總成770‧‧‧第二導電元件771‧‧‧次要器件基板772‧‧‧互連結構773‧‧‧器件基板774‧‧‧墊重佈結構775‧‧‧頂面776‧‧‧第二導電結構777‧‧‧導體778‧‧‧插入件基板779‧‧‧底面780‧‧‧積體電路(IC)封裝850‧‧‧插入件基板852‧‧‧插入件854‧‧‧重佈結構856‧‧‧電極結構/焊墊858‧‧‧電子組件860‧‧‧支撐基板862‧‧‧暫時接合材料864‧‧‧模塑料866‧‧‧模製總成868‧‧‧互連結構869‧‧‧第二支撐基板870‧‧‧模製封裝872‧‧‧切割膠帶873‧‧‧模製封裝874‧‧‧器件基板876‧‧‧第二支撐基板878‧‧‧模製封裝884‧‧‧模製程序891‧‧‧切割893‧‧‧轉印900‧‧‧積體電路(IC)封裝902‧‧‧多層器件基板904‧‧‧第一電路板906‧‧‧通孔908‧‧‧導體910‧‧‧第二電路板912‧‧‧黏著層914‧‧‧導體916‧‧‧通孔918‧‧‧電子組件920‧‧‧器件基板930‧‧‧三維封裝932‧‧‧三維封裝934‧‧‧焊墊936‧‧‧第一積體電路(IC)封裝938‧‧‧焊墊940‧‧‧焊墊942‧‧‧第二積體電路(IC)封裝t1‧‧‧厚度t2‧‧‧厚度t4‧‧‧厚度t5‧‧‧厚度t7‧‧‧離距t8‧‧‧離距
圖1係一積體電路封裝之一圖。 圖2A及圖2B分別係一積體電路封裝之側視圖及俯視圖。 圖3係一流程圖。 圖4A至圖4C係積體電路封裝之圖。 圖5至圖8係積體電路封裝之製造及裝配之圖。 圖9A及圖9B分別係一積體電路封裝之側視圖及俯視圖。 圖10及圖11係積體電路封裝之圖。 圖12係一積體電路封裝之一圖。 圖13係一流程圖。 圖14至圖17係積體電路封裝之圖。 圖18係一插入件總成之一圖。 圖19A至圖19C係三維積體電路封裝之圖。 圖20至圖24係積體電路封裝之製造及裝配之圖。 圖25及圖26係一積體電路封裝之裝配之圖。
100‧‧‧積體電路(IC)封裝
102‧‧‧電子組件
104‧‧‧焊墊
106‧‧‧插入件
108‧‧‧接觸墊
110‧‧‧印刷電路板
112‧‧‧頂面
114‧‧‧本體
116‧‧‧介面電極
118‧‧‧底面
120‧‧‧重佈層(RDL)
122‧‧‧導線
124‧‧‧重佈層(RDL)接觸墊
126‧‧‧導電垂直互連結構/通孔
128‧‧‧底部填膠層
130‧‧‧保護殼

Claims (261)

  1. 一種電子裝置，其包括：一第一基板，其包含一或多個第一電連接特徵；及一總成，其包含：一第二基板；與該第二基板接觸之導電特徵，該等導電特徵之一或多者電連接至該第一基板之對應第一電連接特徵；及一電子組件，其介於該第二基板與該第一基板之間且經由曝露在該電子組件的一第一表面上的一或多個第二電連接特徵電連接至該第二基板的該等導電特徵之一或多者，其中該電子組件的該第一表面面對該第二基板，其中該第一基板與該第二基板之間的一離距係500μm或更小。
  2. 如請求項1之裝置，其中該總成包含介於該第二基板與該第一基板之間的多個電子組件。
  3. 如請求項1之裝置，其中該電子組件包括一離散組件。
  4. 如請求項1之裝置，其中該電子組件包括一感測器、一MEMS器件、一LED、一電源、一化學感測元件及一生物感測元件之一或多者。
  5. 如請求項1之裝置，其中該電子組件形成於該第二基板上。
  6. 如請求項1之裝置，其中該電子組件嵌入該第二基板之一本體中。
  7. 如請求項1之裝置，其包括嵌入該第二基板之一本體內之一第二電子組件。
  8. 如請求項1之裝置，其中該電子組件定位於該第二基板之一第一表面處，且其中該總成包含定位於該第二基板之一第二表面處之一第二電子組件，該第二表面與該第一表面相對。
  9. 如請求項1之裝置，其中該第一基板包括一電路板。
  10. 如請求項1之裝置，其中該第二基板包括一插入件。
  11. 如請求項1之裝置，其中該電子組件包括一積體電路。
  12. 如請求項1之裝置，其中該一或多個導電特徵形成於該第二基板之一表面上。
  13. 如請求項12之裝置，其中該第一基板之一表面面向該等導電特徵形成於其上之該第二基板之該表面且該電子組件係至少部分地位於該兩個表面之間的一間隙內。
  14. 如請求項12之裝置，其中該一或多個導電特徵形成於其上之該第二基板之該表面面向該第一表面。
  15. 如請求項12之裝置，其中該兩個表面之間的該間隙填滿一囊封材。
  16. 如請求項1之裝置，其中該一或多個導電特徵之至少部分嵌入該插入件之一本體內。
  17. 如請求項1之裝置，其中該一或多個第二電連接特徵包括一或多個焊墊，該等焊墊之至少一者電連接至該第二基板之該等導電特徵之一對應導電特徵。
  18. 如請求項17之裝置，其中各焊墊包含一對應凸塊，且其中該等焊墊之該至少一者透過該凸塊電連接至該等導電特徵之該對應一者。
  19. 如請求項17之裝置，其中該一或多個焊墊形成於該電子組件之該第一表面上。
  20. 如請求項19之裝置，其中該等導電特徵包括多個重佈特徵，該等重佈特徵安置於該第一基板的一第一表面且實質上平行於該第二基板的該第一表面而定向，而且其中該第二基板的該第一表面面對該電子組件及該第一基板。
  21. 如請求項1之裝置，其中該一或多個第二電連接特徵之一節距不同於該第一基板之該一或多個第一電連接特徵之一節距。
  22. 如請求項1之裝置，其中該電子組件由一互連系統電連接至該等導電特徵之至少一者。
  23. 如請求項22之裝置，其中該互連系統包括一導電黏著劑。
  24. 如請求項1之裝置，其中各導電特徵包含：一第一導電結構，其定向為平行於該第二基板之一表面；及一第二導電結構，其定向為垂直於該第二基板之一表面。
  25. 如請求項24之裝置，其中該總成包含介於該第二基板與該第一基板之間的一囊封層，且其中該等第二導電結構係透過該囊封層之一厚度形成。
  26. 如請求項25之裝置，其中該等第二導電結構凸起超出該囊封層之一底面。
  27. 如請求項24之裝置，其中該等第一導電結構由不同於該等第二導電結構之之一材料形成。
  28. 如請求項27之裝置，其中該等第一導電結構包括一重佈結構。
  29. 如請求項1之裝置，其中該第二基板之該等導電特徵之至少一者各包括連接至一對應導線之一接觸墊。
  30. 如請求項29之裝置，其中該等接觸墊定位於該電子組件之多個邊緣周圍。
  31. 如請求項29之裝置，其中該等接觸墊配置成一陣列。
  32. 如請求項29之裝置，其中該等接觸墊定位於該電子組件之一側上。
  33. 如請求項29之裝置，其中該等接觸墊之一或多者各連接至一對應電極，且其中該等電極之一或多者各電連接至該第一基板之該等第一電連接特徵之一對應電連接特徵。
  34. 如請求項33之裝置，其中該等電極包括焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。
  35. 如請求項33之裝置，其中該電子組件具有不大於該等電極之一厚度及該第一基板之該等第一電連接特徵之一厚度之組合之一厚度。
  36. 如請求項1之裝置，其包括安置於該第一基板與該第二基板之間的一底部填膠材料。
  37. 如請求項36之裝置，其中該底部填膠材料包括一非導電聚合物。
  38. 如請求項1之裝置，其中該電子組件囊封於一囊封材中。
  39. 如請求項38之裝置，其中該等導電特徵之至少一部分囊封於該囊封材中。
  40. 如請求項1之裝置，其中該第一基板與該第二基板之間的該離距係200μm或更小。
  41. 如請求項40之裝置，其中該第一基板與該第二基板之間的該離距係100μm或更小。
  42. 如請求項41之裝置，其中該第一基板與該第二基板之間的該離距係50μm或更小。
  43. 如請求項1之裝置，其中該第一基板係自面向該第一基板之該電子組件之一第二表面100μm或更小。
  44. 如請求項43之裝置，其中該第一基板係自面向該第一基板之該電子組件之該第二表面50μm或更小。
  45. 如請求項44之裝置，其中該第一基板係自面向該第一基板之該電子組件之該第二表面25μm或更小。
  46. 如請求項45之裝置，其中該第一基板係自面向該第一基板之該電子組件之該第二表面10μm或更小。
  47. 如請求項46之裝置，其中該第一基板與面向該第一基板之該電子組件之該第二表面實體接觸。
  48. 如請求項1之裝置，其中該第一基板包括一撓性基板。
  49. 如請求項48之裝置，其中該第一基板包括一撓性印刷電路板。
  50. 如請求項48之裝置，其中該第二基板包括係撓性之一材料。
  51. 如請求項50之裝置，其中該第二基板可延伸。
  52. 如請求項51之裝置，其中該一或多個導電特徵包括彎曲導電特徵。
  53. 如請求項50之裝置，其中該第二基板包括一彈性材料。
  54. 如請求項48之裝置，其中該電子組件包括係撓性之一材料。
  55. 如請求項48之裝置，其中該電子組件具有小於約50μm之一厚度。
  56. 如請求項48之裝置，其中該第一基板之該等第一電連接特徵包含印刷導體。
  57. 如請求項48之裝置，其包括安置於該撓性基板與該總成之間的一黏著劑。
  58. 如請求項57之裝置，其中該黏著劑包括一導電黏著劑。
  59. 如請求項57之裝置，其中該黏著劑在該電子組件周圍形成一密封件。
  60. 如請求項57之裝置，其中該黏著劑包括一各向異性導電黏著劑。
  61. 如請求項60之裝置，其中該各向異性導電黏著劑在形成於該第二基板上之該等導電特徵與該第一基板之該等對應第一電連接特徵之間提供一電連接。
  62. 如請求項1之裝置，其中該總成包含透過該第二基板之一厚度形成之第二導電特徵，各第二導電特徵電連接至該等導電特徵之一者。
  63. 如請求項62之裝置，其包括電連接至該等第二導電特徵之一或多者 之一第二電子組件，該總成經配置使得該第二基板安置於該電子組件與該第二電子組件之間。
  64. 如請求項62之裝置，其包括安置於該第二基板上之一第二總成，該第二總成包括：一第三基板；第三導電特徵，其等與該第三基板接觸，該等第三導電特徵之一或多者電連接至該第二基板之對應第二導電特徵；及一第二電子組件，其介於該第三基板與該第二基板之間且電連接至該等第三導電特徵之一或多者。
  65. 如請求項1之裝置，其包括安置於該總成上之一第三基板使得該總成介於該第一基板與該第三基板之間，該第三基板包括電連接至該第一基板之該等第一電連接特徵之一或多者之一或多個第三電連接特徵。
  66. 如請求項65之裝置，其包括介於該第一基板與該第三基板之間的一黏著層，其中該總成至少部分地囊封於該黏著層中。
  67. 如請求項65之裝置，其包括安置於該第三基板上且電連接至該等第三電連接特徵之一或多者之一第二電子組件。
  68. 如請求項65之裝置，其中該等第三電連接特徵係透過該第三基板之一厚度形成且其中該第一基板之該等第一電連接特徵之一或多者係透過該 第一基板之一厚度形成。
  69. 如請求項68之裝置，其中該第一基板之一第一表面面向該第三基板，且包括安置於該第一基板之一第二表面上之一第二電子組件，該第二電子組件電連接至該等第三電連接特徵之一或多者。
  70. 一種總成，其包括：一電子組件，其具有電連接特徵之一圖案曝露於該處之一第一表面；一基板，其具有電連接特徵之一圖案曝露於該處之一基板表面；及一插入件，其包括連接該電子組件之該等電連接特徵之至少一些電連接特徵與該基板之該等電連接特徵之至少一些電連接特徵之導體，其中該電子組件在該插入件與該基板之間的一空間中且該電子組件之該第一表面不面向該基板表面，其中該電子組件之一第二表面自該基板之該表面100μm或更小。
  71. 如請求項70之總成，其中該電子組件包括一積體電路。
  72. 如請求項70之總成，其中該等導體曝露於該插入件之一表面上，且其中該插入件之該表面面向該基板表面。
  73. 如請求項70之總成，其中該等導體與該電子組件之該等電連接特徵透過一互連系統電連接。
  74. 如請求項73之總成，其中各導體包含：一第一導電特徵，其與該互連系統實體及電接觸；及一第二導電特徵，其將該第一導電特徵連接至該基板之一電連接特徵。
  75. 如請求項70之總成，其中該插入件之該等導體之一或多者各連接至將該導體電連接至該基板之一對應電連接特徵之一對應電極。
  76. 如請求項75之總成，其中該等電極包括焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。
  77. 如請求項75之總成，其中該電子組件具有不大於該等電極之一厚度及該基板之該等電連接特徵之一厚度之組合之一厚度。
  78. 如請求項70之總成，其中該基板包括係撓性之一材料。
  79. 如請求項78之總成，其中該基板包括一彈性材料。
  80. 如請求項70之總成，其中該基板可延伸。
  81. 如請求項80之總成，其中該插入件之該等導體包括彎曲導體。
  82. 如請求項70之總成，其中該電子組件之該第二表面自該基板之該表 面50μm或更小。
  83. 如請求項82之總成，其中該電子組件之該第二表面自該基板之該表面25μm或更小。
  84. 如請求項83之總成，其中該電子組件之該第二表面自該基板之該表面10μm或更小。
  85. 如請求項84之總成，其中該電子組件之該第二表面與該基板之該表面實體接觸。
  86. 如請求項70之總成，其中該基板與該插入件之間的一離距係500μm或更小。
  87. 如請求項86之總成，其中該基板與該插入件之間的一離距係200μm或更小。
  88. 如請求項87之總成，其中該基板與該插入件之間的一離距係100μm或更小。
  89. 如請求項88之總成，其中該基板與該插入件之間的一離距係50μm或更小。
  90. 一種封裝一電子組件的方法，其包括：將一電子組件經由曝露在該電子組件的一第一表面上的一或多個第二電連接特徵電連接至形成於一第二基板上之一或多個導電特徵，其中該電子組件的該第一表面面對該第二基板；將該第二基板安置於一第一基板之一表面上，其包含將該電子組件定位於該第一基板與該第二基板之間，其中該第二基板與該第一基板之該表面之間的一離距係500μm或更小；及將該第二基板之該等導電特徵之一或多者各電連接至該第一基板之一對應第一電連接特徵。
  91. 如請求項90之方法，其中該一或多個第二電連接特徵包括該電子組件之一或多個焊墊。
  92. 如請求項90之方法，其中將該一或多個導電特徵各電連接至一對應第一電連接特徵包括將一刺激施加於安置於該第一基板與該第二基板之間的一黏著劑。
  93. 如請求項92之方法，其中施加該刺激包括施加熱。
  94. 如請求項92之方法，其中施加該刺激包括施加光。
  95. 如請求項92之方法，其中該黏著劑包括一導電黏著劑。
  96. 如請求項90之方法，其包括將該第一基板接合至該第二基板。
  97. 如請求項96之方法，其包括固化安置於該第一基板與該第二基板之間的一黏著劑。
  98. 如請求項90之方法，其中該第一基板包括一印刷電路板。
  99. 如請求項90之方法，其中該第一基板包括一撓性印刷電路板。
  100. 如請求項90之方法，其中該第二基板包括一插入件。
  101. 如請求項90之方法，其中該電子組件具有不大於該等電極之一厚度及該第一基板之該等電接觸件之一厚度之組合之一厚度。
  102. 一種封裝一電子組件的方法，其包括：將一或多個電子組件安置於一插入件基板之一第一表面上，其中一或多組導電特徵形成於該插入件基板之該第一表面上且延伸遠離該插入件基板，其中各導電特徵延伸至自該插入件基板之該第一表面500μm或更小之一高度，且其中該等導電特徵之該高度大於或等於該等電子組件之一高度；將各電子組件電連接至一組對應導電特徵；及將該插入件基板分成多個封裝，各封裝包含該插入件基板之一部分、該等電子組件之一或多者及該組對應導電特徵。
  103. 如請求項102之方法，其中各導電特徵延伸至自該插入件基板之該第一表面200μm或更小之一高度。
  104. 如請求項103之方法，其中各導電特徵延伸至自該插入件基板之該第一表面100μm或更小之一高度。
  105. 如請求項104之方法，其中各導電特徵延伸至自該插入件基板之該第一表面50μm或更小之一高度。
  106. 如請求項102之方法，其中該等導電特徵不透過該插入件基板之一厚度形成。
  107. 如請求項102之方法，其中將該插入件基板分成多個封裝包括切割該插入件基板。
  108. 如請求項102之方法，其包括將該插入件基板附接至一支撐基板。
  109. 如請求項108之方法，其中將該插入件基板切割成多個封裝包括切割該支撐基板使得各封裝包含該支撐基板之一部分。
  110. 如請求項108之方法，其包括使用一暫時接合材料將該插入件基板附接至該支撐基板。
  111. 如請求項102之方法，其包括將該等封裝之一者連接至一器件基板使得該封裝之該等電子組件之至少一者安置於該插入件基板與該器件基板之間。
  112. 如請求項111之方法，其中將該封裝連接至該器件基板包括將該封裝之該等導電特徵電連接至該器件基板之各自電連接特徵。
  113. 如請求項111之方法，其中將該封裝連接至該器件基板包括定向該封裝使得該電子組件介於該插入件基板與該器件基板之間。
  114. 如請求項102之方法，其包括使模製層形成於該插入件基板之該表面上，該模製層包括至少部分地覆蓋該等電子組件及導電特徵組之一囊封材。
  115. 如請求項114之方法，其包括薄化該模製層以曝露該等導電特徵之末端。
  116. 如請求項102之方法，其中該等電子組件包括超薄電子組件。
  117. 一種封裝一電子組件的方法，其包括：使一或多個互連結構形成於一插入件基板上，其包含將一或多個互連結構之各者之一第一端連接至一插入件基板之一表面上之對應導電特 徵，其中安置於該插入件基板之該表面上之一電子組件電連接至該等導電特徵之一或多者，且其中該電子組件之一第二表面及該等互連結構之各者之一第二端小於自該插入件基板之該表面500μm；將該插入件基板安置於一器件基板上，其包含將該電子組件定位於該插入件基板與該器件基板之間；及將該等互連結構之一或多者之各者之該第二端電連接至該器件基板之一對應電連接特徵。
  118. 一種電子裝置，其包括：一基板；導電特徵，其等形成於該基板之一表面上，各導電特徵具有位於該基板之該第一側上之一第一端及一第二端，其中各導電特徵之至少一部分延伸遠離該基板，其中各導電特徵延伸至自該基板之該表面500μm或更小之一高度；一電子組件，其安置於該基板之該表面上，該電子組件之一第一表面上之一或多個連接元件各電連接至該等導電特徵之一對應導電特徵之該第一端，其中該電子組件之一第二表面自該基板之該表面500μm或更小，且其中該等導電特徵之該高度大於或等於該電子組件之該第二表面與該基板之該表面之間的該離距；且該等導電特徵之一或多者之一第二端經配置以各與一電路板之一對應電接觸件電接觸。
  119. 如請求項118之裝置，其中該電子組件之該第二表面自該基板之該表面200μm或更小。
  120. 如請求項119之裝置，其中該電子組件之該第二表面自該基板之該表面100μm或更小。
  121. 如請求項120之裝置，其中該電子組件之該第二表面自該基板之該表面50μm或更小。
  122. 如請求項118之裝置，其中該基板之該表面與該電路板之間的一離距係500μm或更小。
  123. 如請求項122之裝置，其中該基板之該表面與該電路板之間的該離距係200μm或更小。
  124. 如請求項123之裝置，其中該基板之該表面與該電路板之間的該離距係100μm或更小。
  125. 如請求項124之裝置，其中該基板之該表面與該電路板之間的該離距係50μm或更小。
  126. 如請求項118之裝置，其中該電子組件之該第二表面自該電路板100 μm或更小。
  127. 如請求項126之裝置，其中該電子組件之該第二表面自該電路板50μm或更小。
  128. 如請求項127之裝置，其中該電子組件之該第二表面自該電路板25μm或更小。
  129. 如請求項128之裝置，其中該電子組件之該第二表面自該電路板10μm或更小。
  130. 如請求項129之裝置，其中該電子組件之該第二表面與該電路板實體接觸。
  131. 如請求項118之裝置，其中該等導電特徵不透過該基板之一厚度形成。
  132. 如請求項118之裝置，其包括安置於該基板之該第一側之該表面上之多個電子組件。
  133. 如請求項118之裝置，其中該等導電特徵之該等第一端透過一互連系統電連接至該電子組件之該等對應連接元件。
  134. 如請求項118之裝置，其中當該等導電特徵與該電路板之該等電接觸件電接觸時，該電路板及該電子組件均安置於該基板之一相同側上。
  135. 如請求項118之裝置，其中該等導電特徵之一或多者之該第二端各與安置於該基板之該表面上之一對應電極實體接觸。
  136. 如請求項135之裝置，其中該等電極包括焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。
  137. 如請求項118之裝置，其中各導電特徵之該第二端包括形成於該基板之該表面上之一接觸墊。
  138. 如請求項118之裝置，其中該等導電特徵之一或多者之該等第二端配置成一陣列。
  139. 如請求項118之裝置，其中該等導電特徵之一或多者之該等第二端定位於該電子組件之邊緣周圍。
  140. 如請求項118之裝置，其中該電子組件之該等連接元件之一節距不同於該電路板之該等電接觸件之一節距。
  141. 如請求項118之裝置，其包括附接至該基板之一支撐基板使得該基板安置於該電子組件與該支撐基板之間。
  142. 如請求項141之裝置，其中該支撐基板可釋放地附接至該基板。
  143. 如請求項142之裝置，其中使用一暫時接合材料將該支撐基板附接至該基板。
  144. 如請求項143之裝置，其中該暫時接合材料具有回應於一刺激之施加而改變之一黏合性。
  145. 如請求項118之裝置，其中該基板包括係撓性之一材料。
  146. 如請求項145之裝置，其中該基板可延伸。
  147. 如請求項119之裝置，其中該電子組件包括係撓性之一材料。
  148. 如請求項118之裝置，其包括安置於該基板之該表面上之一黏著劑。
  149. 一種封裝總成，其包括：一插入件基板，多組導電特徵形成於該插入件基板之一表面上，其中各導電特徵之至少一部分延伸遠離該插入件基板，且其中各導電特徵延伸至自該插入件基板之該表面500μm或更小之一高度；及多個電子組件，其等安置於該插入件基板之該表面上，各電子組件對應於形成於該插入件基板之該表面上之該多組導電特徵之一者，其中， 對於各電子組件，該電子組件之一第一表面上之一或多個連接元件各電連接至該對應組之該等導電特徵之一對應導電特徵，其中該電子組件之一第二表面自該插入件基板之該表面500μm或更小，且其中該等導電特徵之該高度大於或等於該電子組件之該第二表面與該插入件基板之該表面之間的該離距。
  150. 如請求項149之總成，其包括一支撐基板，其中該插入件基板安置於該支撐基板與該多個電子組件之間。
  151. 一種電子裝置，其包括：一第一基板，其包含一或多個第一電連接特徵；及一總成，其包含：一第二基板；形成於該第二基板上之導電特徵，該等導電特徵之一或多者電連接至該第一基板之對應電連接特徵；及一電子組件，其定位於該第二基板之一表面處且經由曝露在該電子組件的一第一表面上的一或多個電連接特徵電連接至該第二基板的該等導電特徵之一或多者，其中該電子組件的該第一表面面對該第二基板，該第二基板之該表面面向該第一基板，其中該第二基板之該表面與該第一基板之間的一離距係500μm或更小。
  152. 一種電子裝置，其包括： 一第一基板，一第一電連接特徵形成於該第一基板之一表面上；及一模製層，其包括一電子組件及囊封於一模製材料內之一導電元件，一第二電連接特徵形成該電子組件之一表面上，該電子組件之該第二電連接特徵透過該導電元件電連接至該第一基板之該第一電連接特徵；該電子組件之該表面背向該第一基板之該表面。
  153. 如請求項152之裝置，其包括附接至該模製層之一第二基板使得該模製層定位於該第一基板與該第二基板之間。
  154. 如請求項153之裝置，其中該導電元件之至少一部分與該第二基板之該表面實體接觸。
  155. 如請求項154之裝置，其中該導電元件包括一第一導電特徵及一第二導電特徵，該第一導電特徵係沿該第二基板之一表面形成，且該第二導電特徵係透過該模製層之一厚度形成。
  156. 如請求項153之裝置，其中該第二基板可釋放地附接至該模製層。
  157. 如請求項156之裝置，其中使用一暫時接合材料將該第二基板附接至該模製層。
  158. 如請求項157之裝置，其中該暫時接合材料具有回應於一刺激之施加而改變之一黏合性。
  159. 如請求項156之裝置，其中該第二基板可藉由濕式蝕刻、乾式蝕刻及機械移除之一或多者自該模製層移除。
  160. 如請求項153之裝置，其包括附接至該第二基板之一第三基板使得該模製層及第二基板定位於該第一基板與該第三基板之間。
  161. 如請求項160之裝置，其中該第三基板可釋放地附接至該第二基板。
  162. 如請求項161之裝置，其中使用一暫時接合材料將該第三基板附接至該第二基板。
  163. 如請求項154之裝置，其包括透過該第二基板之一厚度形成且電連接至該導電元件之該部分之一第二導電元件。
  164. 如請求項163之裝置，其包括電連接至該第二導電元件之一第二電子組件，其中該第二基板安置於該模製層與該第二電子組件之間。
  165. 如請求項163之裝置，其包括一第二模製層，該第二模製層經安置使得該模製層介於該第二模製層與該第一基板之間，該第二模製層包括一第二電子組件及囊封於一模製材料內之一第三導電元件，該第二電子組件之一第三電連接特徵形成於該第二電子組件之一表面上，該電子組件之該第三電子特徵透過該第三導電元件電連接至該 第二基板之該第二導電元件。
  166. 如請求項165之裝置，其中該第二電子組件之該表面背向該第一模製層。
  167. 如請求項152之裝置，其包括一第二基板，該第二基板經安置使得該模製層介於該第一基板與該第二基板之間，該第二基板包括電連接至該第一基板之該等第一電連接特徵之一或多者之一或多個第三電連接特徵。
  168. 如請求項167之裝置，其包括安置於該第二基板上且電連接至該等第三電連接特徵之一或多者之一第二電子組件。
  169. 如請求項167之裝置，其中該等第三電連接特徵係透過該第二基板之一厚度形成且其中該第一基板之該等第一電連接特徵之一或多者係透過該第一基板之一厚度形成。
  170. 如請求項169之裝置，其中該第一基板之該表面面向該第二基板，且包括安置於該第一基板之一第二表面上之一第二電子組件，該第二電子組件電連接至該等第三電連接特徵之一或多者。
  171. 如請求項152之裝置，其中該電子組件之該第二電連接特徵透過一互連系統連接至該導電元件。
  172. 如請求項152之裝置，其中該導電元件包括一第一導電元件及一第二導電元件。
  173. 如請求項172之裝置，其中該第一導電元件定向為平行於該模製層且該第二導電元件定向為垂直於該模製層。
  174. 如請求項172之裝置，其中該第一導電元件之一第一端與一互連系統實體接觸，該互連系統與該電子組件之該第二電連接特徵接觸，且該第一導電特徵之一第二端與該第二導電特徵之一第一端實體接觸。
  175. 如請求項174之裝置，其中該第二導電特徵之一第二端包含一互連結構。
  176. 如請求項175之裝置，其中該互連結構包括銲料帽、焊球、支柱、焊接柱、凸塊、襯墊、導電顆粒之一或多者。
  177. 如請求項176之裝置，其中該互連結構包括一導電黏著劑。
  178. 如請求項175之裝置，其中該互連結構與該第一基板之該第一電連接特徵實體接觸。
  179. 如請求項175之裝置，其中該第二導電特徵之該第二端與該模製層之一底面齊平。
  180. 如請求項172之裝置，其中該第二導電特徵係透過該模製層之一厚度形成。
  181. 如請求項172之裝置，其中該第一導電特徵曝露於該模製層之一頂面上，該頂面背向該第一基板。
  182. 如請求項181之裝置，其中該第一導電特徵之一頂面與該模製層之該頂面共面。
  183. 如請求項181之裝置，其包括安置於該模製層之該頂面上之一第二電子組件，其中該第二電子組件之一第二電連接特徵電連接至經曝露之該第一導電特徵。
  184. 如請求項152之裝置，其中該電子組件包括一超薄電子組件。
  185. 如請求項152之裝置，其包括位於該模製層與該第一基板之間的一間隙中之一底部填膠。
  186. 如請求項152之裝置，其包括具有一第二電子組件之一總成，該總成安置於該模製層上使得該模製層定位於該總成與該第一基板之間。
  187. 如請求項186之裝置，其中該模製層包括多個導電元件，且其中該第 二電子組件透過一導電元件電連接至該第一基板。
  188. 如請求項152之裝置，其中該模製層包括囊封於該模製材料內之多個電子組件。
  189. 如請求項188之裝置，其中該多個電子組件安置於該導電元件與該第一基板之間。
  190. 一種電子裝置，其包括：一第一基板；一模製層，其安置於該第一基板上使得該模製層之一第一表面與該第一基板接觸，該模製層包括：囊封於一模製材料內之一電子組件，該電子組件具有電連接特徵，該等電連接特徵面向該第一基板；及導電元件，各導電元件電連接至該電子組件之一對應電連接特徵；其中該等導電元件之第一端曝露於該模製層之一第二表面處且配置成對應於一電路板之電接觸件之一配置之一配置。
  191. 如請求項190之裝置，其中該電子組件包括一超薄電子組件。
  192. 如請求項190之裝置，其包括附接至該第一基板之一第二基板使得該第一基板定位於該模製層與該第二基板之間。
  193. 如請求項192之裝置，其中該第二基板可釋放地附接至該第一基板。
  194. 如請求項193之裝置，其中使用一暫時接合材料將該第二基板附接至該第一基板。
  195. 如請求項190之裝置，其中該第一基板可釋放地附接至該模製層。
  196. 如請求項195之裝置，其中該第一基板可藉由濕式蝕刻、乾式蝕刻及機械移除之一或多者自該模製層移除。
  197. 如請求項195之裝置，其中使用一暫時接合材料將該第一基板附接至該模製層。
  198. 如請求項190之裝置，其包括與該等導電元件之該等第一端之各者實體及電接觸之一互連結構。
  199. 如請求項198之裝置，其中該互連結構包括銲料帽、焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。
  200. 如請求項198之裝置，其中該互連結構包括一導電黏著劑。
  201. 如請求項190之裝置，其中該等導電元件之該等第二端與一各向異性 導電黏著劑實體及電接觸，該各向異性導電黏著劑與該電子組件之該等電連接特徵電接觸。
  202. 如請求項190之裝置，其中各導電元件包括形成於該第一基板之一表面上之一第一部分及透過該模製層之一厚度形成之一第二部分。
  203. 如請求項190之裝置，其包括安置於各導電元件之該第一端處之一互連結構。
  204. 如請求項190之裝置，其包括透過該第一基板之一厚度形成且電連接至該模製層之該等導電元件之至少一者之一第二導電元件。
  205. 如請求項204之裝置，其包括電連接至該第二導電元件之一第二電子組件，其中該第一基板安置於該模製層與該第二電子組件之間。
  206. 一種電子裝置，其包括：一模製層，其包括：囊封於一模製材料內之一電子組件，該電子組件具有電連接特徵，該等電連接特徵面向該模製層之一第一表面；及導電元件，各導電元件電連接至該電子組件之一對應電連接特徵；其中該等導電元件之第一端曝露於該模製層之一第二表面處且配置成對應於一電路板之電接觸件之一配置之一配置。
  207. 如請求項206之裝置，其中各導電元件之一部分曝露於該模製層之該第一表面處。
  208. 如請求項207之裝置，其包括安置於該模製層之該第一表面上之一第二電子組件。
  209. 如請求項208之裝置，其中該第二電子組件電連接至該等導電元件之該等曝露部分之一或多者。
  210. 如請求項208之裝置，其中該第二電子組件包括一被動組件、一電池及一感測器之一或多者。
  211. 如請求項208之裝置，其包括與該等導電元件之該等第一端之各者實體及電接觸之一互連結構。
  212. 如請求項211之裝置，其中該互連結構包括銲料帽、焊球、支柱、焊接柱、凸塊、襯墊及導電顆粒之一或多者。
  213. 如請求項211之裝置，其中該互連結構包括一導電黏著劑。
  214. 如請求項208之裝置，其中該等導電元件之第二端與一各向異性導電黏著劑實體及電接觸，該各向異性導電黏著劑與該電子組件之該等電連接 特徵電接觸。
  215. 如請求項207之裝置，其包括經安置面向該模製層之該第一表面之一第二模製層，該第二模製層包括：一第二電子組件，其囊封於一模製材料內，該第二電子組件具有第二電連接特徵，該等第二電連接特徵面向該第二模製層之一第一表面；及第二導電元件，各第二導電元件之一第二端電連接至該電子組件之一對應第二電連接特徵，其中該等第二導電元件之第一端曝露於該第二模製層之一第二表面處且配置成對應於該等導電元件之該等曝露部分之一配置之一配置。
  216. 一種電子裝置，其包括：一模製層，其包括：囊封於一模製材料內之多個電子組件，各電子組件具有面向該模製層之一第一表面之電連接特徵；及多組導電元件，各組對應於該等電子組件之一者，一組之各導電元件電連接至該對應電子組件之一對應電連接特徵；其中該等導電元件之第一端曝露於該模製層之一第二表面處。
  217. 如請求項216之裝置，其包括一基板，其中該模製層安置於該基板上使得該模製層之該第一表面與該基板接觸。
  218. 如請求項217之裝置，其包括一支撐基板，其中該基板安置於該支撐 基板上使得該基板介於該支撐基板與該模製層之間。
  219. 如請求項216之裝置，其包括多個互連結構，各互連結構與一組對應導電元件之該等第一端實體及電接觸。
  220. 如請求項219之裝置，其中各互連結構包括銲料帽、焊球、支柱、焊接柱、凸塊、導電顆粒之一或多者。
  221. 如請求項216之裝置，其包括安置於該模製層之該第一表面上之一第二電子組件。
  222. 如請求項221之裝置，其中該第二電子組件與導電元件組之一者之該等導電元件之至少一者電接觸。
  223. 如請求項221之裝置，其包括安置於該模製層之該第一表面上之多個第二電子組件，各第二電子組件與一組對應導電元件之該等導電元件之至少一者電接觸。
  224. 如請求項222之裝置，該第二電子組件包括一被動元件、一電池及一感測器之一或多者。
  225. 一種封裝一電子組件的方法，其包括：將一插入件基板附接至一支撐基板，其中多組導電特徵形成於該插 入件基板之一表面上；將多個電子組件之各者電連接至一組對應導電特徵；使一模製層形成於該插入件基板之該表面上，該模製層包括覆蓋該等電子組件及導電特徵組之一囊封材；薄化該模製層以曝露該等導電特徵之端，其中薄化該模製層包含薄化該等電子組件；及將經薄化之該模製層分成多個封裝，各封裝包含該等電子組件及該組對應導電特徵之至少一者。
  226. 如請求項225之方法，其中薄化該等電子組件包括形成超薄電子組件。
  227. 如請求項225之方法，其包括在該等導電特徵之一或多者之各者之該曝露端處形成一互連結構。
  228. 如請求項227之方法，其中該互連結構包括一焊料帽、一焊球、一支柱、一焊接柱、一凸塊、一襯墊及一導電顆粒之一或多者。
  229. 如請求項225之方法，其包括使用一暫時接合材料將該插入件基板附接至該支撐基板。
  230. 如請求項225之方法，其包括將該等封裝之一者連接至一器件基板。
  231. 如請求項230之方法，其中將該封裝連接至該器件基板包括將該封裝之該等導電特徵電連接至該器件基板之各自電連接特徵。
  232. 如請求項231之方法，其包括將該支撐基板自所連接之該封裝之該插入件基板移除。
  233. 如請求項225之方法，其中將經薄化之該模製層分成多個封裝包括切割該插入件基板及該支撐基板使得各封裝包含該插入件基板之一部分及該支撐基板之一部分。
  234. 如請求項233之方法，其包括將該等封裝之一者連接至一器件基板且自所連接之該封裝之該插入件基板之該部分移除該支撐基板之該部分。
  235. 如請求項234之方法，其中將該封裝連接至該器件基板包括定向該封裝使得該電子組件介於該插入件基板之該部分與該器件基板之間。
  236. 如請求項234之方法，其包括將一第二模製層裝配至該插入件基板之該部分上，該第二模製層包括囊封於一模製材料內之一第二電子組件。
  237. 如請求項233之方法，其中裝配該第二模製層包括將該第二電子組件電連接至透過該插入件基板之該部分之一厚度形成之一導電特徵。
  238. 如請求項225之方法，其包括在薄化該模製層之後自該插入件基板移 除該支撐基板。
  239. 如請求項238之方法，其中將經薄化之該模製層分成多個封裝包括切割該插入件基板使得各封裝包含該插入件基板之一部分。
  240. 如請求項239之方法，其包括將該等封裝之一者連接至一器件基板使得該電子組件介於該插入件基板之該部分與該器基板之間。
  241. 如請求項238之方法，其包括將一第二模製層裝配於該插入件基板之該部分上，該第二模製層包括囊封於一模製材料內之一第二電子組件。
  242. 如請求項241之方法，其中裝配該第二模製層包括將該第二電子組件電連接至透過該插入件基板之一厚度形成之一導電特徵。
  243. 如請求項225之方法，其包括在形成該模製層之後自該插入件基板移除該支撐基板。
  244. 如請求項243之方法，其包括自該模製層移除該插入件基板。
  245. 如請求項244之方法，其包括藉由濕式蝕刻、乾式蝕刻及機械移除之一或多者移除該插入件基板。
  246. 如請求項244之方法，其包括將該模製層附接至一第二支撐基板。
  247. 如請求項246之方法，其中薄化該模製層包括薄化附接至該第二支撐基板之該模製層。
  248. 如請求項246之方法，其中將經薄化之該模製層分成多個封裝包括切割該第二支撐基板使得各封裝包含該第二支撐基板之一部分。
  249. 如請求項248之方法，其包括將該等封裝之一者連接至一器件基板使得該電子組件介於該第二支撐基板之該部分與該器件基板之間。
  250. 如請求項249之方法，其包括自所連接之該封裝移除該第二支撐基板之該部分。
  251. 如請求項250之方法，其中當移除該第二支撐基板之該部分時，該電子組件之一或多個電連接特徵曝露於背向該器件基板之該電子組件之一表面上。
  252. 如請求項251之方法，其包括將一或多個第二電子組件裝配至背向該器件基板之該電子組件之一表面上。
  253. 如請求項251之方法，其包括將一第二模製層裝配至該模製層上，該第二模製層包括囊封於一模製材料內之一第二電子組件。
  254. 如請求項253之方法，其中裝配該第二模製層包括將該第二電子組件電連接至該模製層中之該等導電特徵之一或多者。
  255. 如請求項247之方法，其包括自經薄化之該模製層移除該第二支撐基板。
  256. 如請求項255之方法，其中當移除第二支撐基板時，該等導電特徵之該等端曝露於該模製層之一第一表面上且該電子組件之一或多個電連接特徵曝露於該模製層之一第二表面上。
  257. 如請求項256之方法，其包括將一或多個第二電子組件裝配至該模製層之該第二表面上。
  258. 如請求項257之方法，其包括將一第二模製層裝配至該模製層上，該第二模製層包括囊封於一模製材料內之一第二電子組件。
  259. 如請求項258之方法，其中裝配該第二模製層包括將該第二電子組件電連接至該模製層中之該等導電特徵之一或多者。
  260. 如請求項257之方法，其中裝配該第二電子組件包括將該第二電子組件電連接至曝露於該模製層之該第二表面上之該等電連接特徵之至少一者。
  261. 如請求項256之方法，其包括將該等封裝之一者連接至一器件基板使得該封裝之該模製層之該第一表面面向該器件基板。
TW106114357A 2016-04-29 2017-04-28 連接電子組件至基板 TWI763666B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662329301P 2016-04-29 2016-04-29
US62/329,301 2016-04-29
??PCT/US17/28964 2017-04-21
PCT/US2017/028964 WO2017189367A1 (en) 2016-04-29 2017-04-21 Connecting electronic components to substrates
WOPCT/US17/28964 2017-04-21

Publications (2)

Publication Number Publication Date
TW201810443A TW201810443A (zh) 2018-03-16
TWI763666B true TWI763666B (zh) 2022-05-11

Family

ID=60161061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114357A TWI763666B (zh) 2016-04-29 2017-04-28 連接電子組件至基板

Country Status (4)

Country Link
US (1) US20200328143A1 (zh)
CN (2) CN109478516B (zh)
TW (1) TWI763666B (zh)
WO (1) WO2017189367A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111886623B (zh) * 2018-05-01 2024-05-07 株式会社村田制作所 电子设备以及搭载了该电子设备的指纹认证装置
US11647952B2 (en) 2018-08-01 2023-05-16 Flex Ltd. Garment integrated dry electrode for vital signal and electromyography sensing
US11134595B2 (en) * 2018-09-05 2021-09-28 Assembleon B.V. Compliant die attach systems having spring-driven bond tools
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
TW202039261A (zh) 2019-02-15 2020-11-01 美商優尼卡塔股份有限公司 用於組裝離散組件之動態剝離帶
CN112839425A (zh) * 2019-11-25 2021-05-25 浙江荷清柔性电子技术有限公司 柔性电路板、柔性芯片封装结构
TWI736051B (zh) * 2019-12-06 2021-08-11 啟耀光電股份有限公司 電子裝置
US20220052424A1 (en) * 2020-08-14 2022-02-17 Cyntec Co., Ltd. Electrode structure
US11476707B2 (en) * 2020-10-06 2022-10-18 Apple Inc. Wireless power system housing
US11366179B2 (en) * 2020-10-15 2022-06-21 Innolux Corporation Method of manufacturing electronic device
CN114695301A (zh) * 2020-12-30 2022-07-01 万国半导体国际有限合伙公司 具有薄衬底的半导体封装及其制造方法
TWI784661B (zh) * 2021-08-09 2022-11-21 頎邦科技股份有限公司 軟性電路板之佈線結構
US20230067664A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003779A1 (en) * 2000-01-20 2003-01-02 Rathburn James J Flexible compliant interconnect assembly
US20040198033A1 (en) * 2002-08-20 2004-10-07 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20040246065A1 (en) * 2002-12-31 2004-12-09 Mcnc Three dimensional multimode and optical coupling devices
US20110285023A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Interconnections having Different Sizes

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
GB9502178D0 (en) * 1995-02-03 1995-03-22 Plessey Semiconductors Ltd MCM-D Assemblies
JP3055619B2 (ja) * 1998-04-30 2000-06-26 日本電気株式会社 半導体装置およびその製造方法
US5939783A (en) * 1998-05-05 1999-08-17 International Business Machines Corporation Electronic package
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
KR100470386B1 (ko) * 1998-12-26 2005-05-19 주식회사 하이닉스반도체 멀티-칩패키지
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7517732B2 (en) * 2006-04-12 2009-04-14 Intel Corporation Thin semiconductor device package
SG142321A1 (en) * 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US7829988B2 (en) * 2008-09-22 2010-11-09 Fairchild Semiconductor Corporation Stacking quad pre-molded component packages, systems using the same, and methods of making the same
TWI578465B (zh) * 2008-11-17 2017-04-11 先進封裝技術私人有限公司 半導體導線元件、半導體封裝元件與半導體裝置之製造方法
US20110175218A1 (en) * 2010-01-18 2011-07-21 Shiann-Ming Liou Package assembly having a semiconductor substrate
US20110186960A1 (en) * 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
DE112011105992B4 (de) * 2011-12-22 2022-06-15 Intel Corporation 3D-integriertes Halbleiterpaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene und Verfahren zur Herstellung desselben
TWI555166B (zh) * 2013-06-18 2016-10-21 矽品精密工業股份有限公司 層疊式封裝件及其製法
US9196586B2 (en) * 2014-02-13 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including an embedded surface mount device and method of forming the same
US10026671B2 (en) * 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9704735B2 (en) * 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030003779A1 (en) * 2000-01-20 2003-01-02 Rathburn James J Flexible compliant interconnect assembly
US20040198033A1 (en) * 2002-08-20 2004-10-07 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
US20040246065A1 (en) * 2002-12-31 2004-12-09 Mcnc Three dimensional multimode and optical coupling devices
US20110285023A1 (en) * 2010-05-20 2011-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate Interconnections having Different Sizes

Also Published As

Publication number Publication date
CN117393441A (zh) 2024-01-12
WO2017189367A1 (en) 2017-11-02
CN109478516A (zh) 2019-03-15
TW201810443A (zh) 2018-03-16
US20200328143A1 (en) 2020-10-15
CN109478516B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
TWI763666B (zh) 連接電子組件至基板
US11309304B2 (en) Stackable electronic package and method of fabricating same
KR101750713B1 (ko) 마이크로스프링 접점을 갖는 인터포저 및 그 제조 및 사용 방법
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US8604622B2 (en) Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US9984900B2 (en) Semiconductor device including at least one element
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
US20080308917A1 (en) Embedded chip package
US8927345B2 (en) Device package with rigid interconnect structure connecting die and substrate and method thereof
TW201631701A (zh) 以聚合物部件爲主的互連體
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
TWI523168B (zh) 半導體封裝之改良
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
KR101616272B1 (ko) 반도체 패키지 제작 방법
KR101334593B1 (ko) 반도체 패키지 제조 방법