CN102738101A - 半导体立体封装构造 - Google Patents

半导体立体封装构造 Download PDF

Info

Publication number
CN102738101A
CN102738101A CN2011100922157A CN201110092215A CN102738101A CN 102738101 A CN102738101 A CN 102738101A CN 2011100922157 A CN2011100922157 A CN 2011100922157A CN 201110092215 A CN201110092215 A CN 201110092215A CN 102738101 A CN102738101 A CN 102738101A
Authority
CN
China
Prior art keywords
substrate
those
packaging part
package structure
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100922157A
Other languages
English (en)
Inventor
陈永祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Walton Advanced Engineering Inc
Original Assignee
Walton Advanced Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Walton Advanced Engineering Inc filed Critical Walton Advanced Engineering Inc
Priority to CN2011100922157A priority Critical patent/CN102738101A/zh
Publication of CN102738101A publication Critical patent/CN102738101A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种半导体立体封装构造，包含底封装件与接合在上方的上层封装件。底封装件的基板上表面周边设置有转接垫。上层封装件的基板下表面周边设置有焊球。具有一中央开口的异方性导电黏着层介设于底封装件与上层封装件之间，并黏接两基板的上下表面周边。其中，异方性导电黏着层内具有复数个导电粒子，焊球嵌陷于该异方性导电黏着层内并包覆部分导电粒子，进而接合至转接垫，可增进被嵌埋焊球的接合并有效减轻底封装件的基板翘曲，进而能避免因接合焊点断裂而产生上下封装件之间电性连接失败的问题。

Description

半导体立体封装构造
技术领域
本发明是有关于半导体装置，特别是有关于一种半导体立体封装构造。
背景技术
在现今半导体封装技术中，为了达到多功能、高作动功率的需求，因而衍生出一种半导体封装件互相堆栈的封装结构产品，即是堆栈式封装层迭(stackedpackage on package，POP)，或又可称为立体封装(3D package)。POP由独立的两个封装组件经封装与测试后再以表面黏着方式迭合，以组合为一种不占用表面接合面积的高密度整合装置，可以减少多种集成电路制程整合与单一封装的不合格率风险，进而提高产品合格率。故POP封装是一种新兴的、封装技术成熟的、且成本最低的系统封装解决方案，特别适用于整合复杂的、多种的逻辑组件与内存。
图1是现有的一种半导体立体封装构造在组合之前的截面示意图，图2是该半导体立体封装构造在组合之后的截面示意图。该半导体立体封装构造100包括下层的一底封装件110以及上层的一上层封装件120，两者是利用表面黏着技术(surface mount technology，SMT)经由焊球123焊接在一起。该底封装件110的一第一基板111的上表面111A设置有一第一芯片112以及复数个转接垫114，该些转接垫114是供该些焊球123接合的接合设置。一第一封胶体115形成在该第一基板111的上表面111A并包覆该第一芯片112。该第一基板111的下表面111B形成有复数个外接端子113，以供外表面接合至一印刷电路板10。该上层封装件120接合于该底封装件110之上。该上层封装件120的一第二基板121的上表面121A设置有至少一第二芯片122，一第二封胶体125形成在该第二基板121的上表面121A以包覆该第二芯片122。该些焊球123形成在该第二基板121的下表面121B。在回焊(reflowing)时该些焊球123对准并接合至下方的该些转接垫114，以将该上层封装件120堆栈并电性连接至该底封装件110。在适当的回焊温度下，该上层封装件120经由该些焊球123表面接合至该底封装件110的该些转接垫114。该底封装件110经由该些外接端子113表面接合至该印刷电路板10。
然而，如图2所示，在热循环试验与实际运算等各种加热过程中，因不同材料间的热膨胀系数(Coefficient of Thermal Expansion，CTE)差异在封装堆栈中会产生应力，特别容易引起该第一基板111的翘曲(warpage)现象，这会造成该些外接端子113的空焊或假焊(如图2的空焊处113A)或是该些焊球123的焊点断裂(如图2的焊点断裂处123A)等接合不良，而降低半导体立体封装的可靠度。
发明内容
有鉴于此，本发明的主要目的在于提供一种半导体立体封装构造，可增进被嵌埋焊球的接合并有效减轻底封装件的基板翘曲，以此解决现有POP堆栈的接合焊点断裂而产生上下封装件之间电性连接失败的问题。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。本发明公开一种半导体立体封装构造，包含：一底封装件、一上层封装件以及一异方性导电黏着层。该底封装件包含一第一基板、至少一设于该第一基板的第一芯片、复数个设于该第一基板下方的外接端子以及复数个转接垫，其中该些转接垫设置于该第一基板的上表面周边。该上层封装件接合于该底封装件之上，该上层封装件包含一第二基板、至少一设于该第二基板的第二芯片以及复数个焊球，其中该些焊球设置于该第二基板的下表面周边。该异方性导电黏着层介设于该底封装件与该上层封装件之间并具有一中央开口，以黏接该第一基板的该上表面周边与该第二基板的该下表面周边。其中，该异方性导电黏着层内具有复数个导电粒子，其中该些焊球嵌陷于该异方性导电黏着层内，并包覆部分该些导电粒子进而接合至该些转接垫。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的半导体立体封装构造中，该些被包覆的导电粒子可大致集中于该些焊球朝向该些转接垫的下半部。
在前述的半导体立体封装构造中，该些焊球在回焊后可为细长弧状。
在前述的半导体立体封装构造中，该异方性导电黏着层的厚度可大于该些焊球回焊前的高度。
在前述的半导体立体封装构造中，每一焊球可包含一被焊料包覆的柱核心。
在前述的半导体立体封装构造中，该底封装件可包含一第一封胶体，形成于该第一基板上，以密封该第一芯片，并且该上层封装件包含一第二封胶体，形成于该第二基板上，以密封该第二芯片。
在前述的半导体立体封装构造中，该第一封胶体可小于该异方性导电黏着层的该中央开口，而局部覆盖该第一基板的上表面，以显露该第一基板的上表面周边，并且该第二封胶体完整覆盖该第二基板的上表面。
在前述的半导体立体封装构造中，该第一芯片可为控制器芯片，而该第二芯片可为内存芯片。
在前述的半导体立体封装构造中，该异方性导电黏着层可为单层结构。
在前述的半导体立体封装构造中，该异方性导电黏着层可为多层结构而具有一下层结构与一上层结构，其中该下层结构邻近该第一基板，并具有多于该上层结构的导电粒子。
由以上技术方案可以看出，本发明的半导体立体封装构造，具有以下优点与功效：
一、可由将异方性导电黏着层介设于上下封装件之间并具有一中央开口，以黏接下基板的上表面周边与上基板的下表面周边作为其中之一的技术手段，可增进被嵌埋焊球的接合并有效减轻底封装件的基板翘曲，而可解决现有接合焊点断裂而造成上下封装件之间电性连接失败的问题。
二、可由焊球包覆部分的导电粒子进而接合至转接垫作为其中之一的技术手段，可强化焊球与转接垫之间的接合强度。
三、可由异方性导电黏着层包覆焊球作为其中之一的技术手段，可密封保护作为芯片接点的焊球，避免外界污染。
附图说明
图1是一种现有的半导体立体封装构造在组合之前的截面示意图。
图2是现有的半导体立体封装构造在组合之后基板产生弯曲的截面示意图。
图3是依据本发明的第一具体实施例的一种半导体立体封装构造在组合之前的截面示意图。
图4是依据本发明的第一具体实施例的半导体立体封装构造在组合之后的截面示意图。
图5是图4的局部放大截面示意图。
图6是依据本发明的第一具体实施例的一变化实施例，绘示一半导体立体封装构造的局部放大截面示意图。
图7是依据本发明的第二具体实施例的另一种半导体立体封装构造在组合之前的截面示意图。
图8是依据本发明的第二具体实施例的半导体立体封装构造在组合之后的截面示意图。
【主要组件符号说明】
10印刷电路板           20印刷电路板
30异方性导电黏着层     31导电粒子
32中央开口             100半导体立体封装构造
110底封装件            111第一基板
111A上表面             111B下表面
112第一芯片            113外接端子
113A外接端子之空焊处   114转接垫
115第一封胶体          120上层封装件
121第二基板            121A上表面
121B下表面             122第二芯片
123焊球                123A焊球之焊点断裂处
125第二封胶体          200半导体立体封装构造
210底封装件            211第一基板
211A上表面             211B下表面
211C第一外接垫         211D第一接指
212第一芯片            212A第一焊垫
213外接端子            214转接垫
215第一封胶体          216第一焊线
220上层封装件          221第二基板
221A上表面             221B下表面
221C第二外接垫         221D第二接指
222第二芯片            222A第二焊垫
223焊球                224柱核心
225第二封胶体          226第二焊线
230异方性导电黏着层    231中央开口
232导电粒子            300半导体立体封装构造
330异方性导电黏着层    331下层结构
332上层结构            333导电粒子
具体实施方式
以下将配合附图详细说明本发明的实施例，然应注意的是，该些附图均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本案有关的组件与组合关系，图中所显示的组件并非以实际实施的数目、形状、尺寸做等比例绘制，某些尺寸比例与其它相关尺寸比例或已夸张或是简化处理，以提供更清楚的描述。实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的组件布局可能更为复杂。
依据本发明的第一具体实施例，一种半导体立体封装构造举例说明于图3在组合之前的截面示意图，以及图4在组合之后的截面示意图。该半导体立体封装构造200主要包含一底封装件210、一上层封装件220以及一异方性导电黏着层230。
该底封装件210包含一第一基板211、至少一设于该第一基板211的第一芯片212、复数个设于该第一基板211下方的外接端子213以及复数个转接垫214，其中该些转接垫214设置于该第一基板211的上表面211A周边。该些外接端子213可包含焊球、锡膏、接触垫或接触针。在本实施例中，该些外接端子213包含焊球，使该底封装件210为球格数组封装架构。该些外接端子213可表面接合至一印刷电路板20。
该上层封装件220接合于该底封装件210之上，该上层封装件220包含一第二基板221、至少一设于该第二基板221的第二芯片222以及复数个焊球(solder ball)223，其中该些焊球223设置于该第二基板221的下表面221B周边。该些焊球223可为锡铅合金或是无铅焊球，例如由锡96.5％-银3％-铜0.5％的无铅焊料构成。当该些焊球223到达回焊温度约摄氏217度以上，最高回焊温度约为摄氏245度时能产生焊接的湿润性。该些焊球223可由植球形成，或可先以印刷、电镀或沾印方式先将焊料(solder paste)形成在该下表面221B的复数个第二外接垫221C上，再回焊成球状。后续在形成该异方性导电黏着层230之后，亦可经由回焊(reflowing)以使该些焊球223熔化接合至该第一基板211的该些转接垫214并形成电性藕接与机械结合关系(如图4所示)。因此，该上层封装件220是利用该些焊球223穿过该异方性导电黏着层230并表面接合至该底封装件210。
具体而言，该底封装件210可包含一第一封胶体215，该第一封胶体215可形成于该第一基板211上，以密封该第一芯片212，并且该上层封装件220可包含一第二封胶体225，该第二封胶体225形成于该第二基板221上，以密封该第二芯片222。
细部而言，该些基板211、221可为FR-4、FR-5或BT树脂(resin)等玻璃纤维强化树脂构成的多层印刷电路板(multi-layer printed wiring board)或是如聚亚酰胺材质的软性电路板。该些芯片212、222可利用一双面胶带、液态环氧粘胶或是B阶(半固化)胶体而分别黏贴在该些基板211、221的上表面211A、221A。可利用复数个第一焊线216连接该第一芯片212的复数个第一焊垫212A与该第一基板211的复数个第一接指211D。之后，再以该第一封胶体215密封该些第一焊线216与该第一芯片212以防止水气侵入，以完成该底封装件210。同样地，可利用复数个第二焊线226连接该第二芯片222的复数个第二焊垫222A与该第二基板221的复数个第二接指221D，再以该第二封胶体225密封该些第二焊线226与该第二芯片222，以完成该上层封装件220。更细部而言，该些第一焊垫212A与该些第二焊垫222A可单(多)排排列在该第一芯片212与该第二芯片222主动面的周边，做为连接集成电路的对外端点，通常该些第一焊垫212A与该些第二焊垫222A为铝或铜材质的焊垫。进一步来说，该第一芯片212可为控制器芯片，而该第二芯片222可为内存芯片，分别形成在不同封装件内，以达到系统封装的整合。
在本实施例中，该上层封装件220所包含的第二芯片222可为复数个，该第二基板221的复数个第二接指221D设置在该第二基板221的周边，可不设有转接垫，以使该第二基板221周边具有更大的空间可供设置更多的第二接指221D以供电性连接更多的第二芯片222。或者，该上层封装件220的上表面221A周边也可设有转接垫，以供堆栈更多的上层封装件。而该底封装件210与该上层封装件220可为在表面接合尺寸上完全相同的封装件，以利用相同的表面接合设备进行立体堆栈。
再如图3与图4所示，该异方性导电黏着层230介设于该底封装件210与该上层封装件220之间并具有一中央开口231，以黏接该第一基板211的该上表面211A周边与该第二基板221的该下表面221B周边，以增加该第一基板211与该第二基板221的结合强度及加强该些焊球223的密封保护。故在热循环试验等各种加热过程中，可增进被嵌埋焊球的接合并有效减轻底封装件的基板翘曲，而可减少接合焊点断裂而产生上下封装件之间电性连接失败的问题。相对当前未使用异方性导电黏着层的封装件堆栈，焊球之间皆为空隙且上层封装件的高度无法填入胶体，便使得下层封装件的基板容易变形，并且特定位置的焊球，特别是角隅处的焊球完全曝露于热应力的作用之下，反复性的热循环会使特定焊球发生氧化、结构破坏或金属疲劳，而造成焊球焊接处的断裂。
具体而言，该异方性导电黏着层230可为异方性导电胶(anisotropicconductive paste，ACP)或异方性导电膜(anisotropic conductive film，ACF)。该异方性导电黏着层230为树脂内混有适当比例的复数个导电粒子232而成。通常该些导电粒子232具有相等的粒径与适当均匀的散布密度，以避免该异方性导电黏着层230产生直接的导电性。该些导电粒子232的粒径远小于该些焊球223的球径，至少在五分之一以下，有利于被焊球包覆。此外，该些导电粒子232的耐热熔点应大于该些焊球223的回焊温度，该些导电粒子232例如可为银粉或是表面镀有金的耐高温粒子。较佳地，该异方性导电黏着层230的厚度可略大于该些焊球223回焊前的高度，以具有足够高度可黏接到该第一基板211的该上表面211A周边与该第二基板221的该下表面221B周边。
在进行该底封装件210与该上层封装件220堆栈并进行回焊时，该异方性导电黏着层230嵌埋住该些焊球223，可密封保护作为芯片接点的焊球223，达到避免外界污染。并且，在回焊时，该些导电粒子232可帮助该些焊球223的接合，当该些焊球223包覆部分的该些导电粒子232体积会变大，进而接合至该些转接垫214，可增加该些焊球223与该些转接垫214之间的接合，使该底封装件210与该上层封装件220达成电性连接。较佳地，在被包覆的该些导电粒子232帮助下，可使该些焊球223在回焊后为细长弧状，以避免造成相邻焊球223桥接而短路。
本发明特别适用于封胶体大小不同的多封装件堆栈架构，该第一封胶体215可小于该异方性导电黏着层230的该中央开口231而局部覆盖该第一基板211的上表面211A，以显露该第一基板211的上表面211A周边，并且该第二封胶体225完整覆盖该第二基板221的上表面221A。换言之，该异方性导电胶层230局部形成在该第一基板211的该上表面211A并形成有该中央开口231，若以俯视图来看可形成一“回”字，该中央开口231的位置是供设置该第一芯片212与该第一封胶体215。利用该异方性导电胶层230的介设以及该些焊球223包覆部分的导电粒子232，可以压制住较小封胶体的该底封装件210的基板翘曲度并且不影响上下封装件的电性连接。
请参阅图4与图5所示，在本实施例中，在该异方性导电黏着层230可为单层结构。该些导电粒子232被该些焊球223包覆，相对使得该异方性导电黏着层230在胶体内的导电粒子比例降低，可降低该些导电粒子232之间被导电粒子不当的导通机率。
因此，当进行热循环试验(thermal cycle test)等有加热基板的动作时，该异方性导电黏着层230对上下基板的黏接可使该两基板211与221的翘曲程度差异大致相近，增进被嵌埋焊球的接合并有效减轻底封装件的基板翘曲，而可减少接合焊点断裂而产生上下封装件之间电性连接失败的问题。较佳地，该异方性导电胶层230可具有较高的杨氏系数，即在固化后在承受一固定应力下比起该第一基板211与该第二基板221的应变量更小，即可发挥中间结构支撑体的功效。
如图6的局部放大图所示，在一变化实施例中，每一焊球223可包含一被焊料包覆的柱核心224。详细而言，该些柱核心224可为非回焊性凸块(non-reflow bump)，如金凸块、铜凸块、铝凸块或高分子导电凸块，该些柱核心224的形状可为方块状、圆柱状、细柱状、锥形状、半球状或球状。较佳地，该些柱核心224可为柱状导体，例如铜柱(copper pillar)，其具有耐高温与不变形的特性，能使该些柱核心224发挥良好的间隔维持作用，不会在回焊过程中造成该些焊球223的过度溃陷并可限制被包覆导电粒子在该些焊球223的下半部。
再如图3所示，较佳地，为进一步避免该第一基板211的翘曲而造成该些外接端子213焊点断裂或接合不良，可在该印刷电路板20上表面周边设置有一异方性导电黏着层30。该异方性导黏着层30的材质可相同于前述的异方性导电黏着层230。即以上下结构强化框体固定住该第一基板211。该异方性导电黏着层30内亦具有复数个导电粒子31，该异方性导电黏着层30可具有一中央开口32而仅包覆设置有该些外接端子213的部位，未设置有该些外接端子213的部位则可省略该异方性导电黏着层30的使用，以节省材料用量。
在本发明的第二具体实施例中，公开了另一种半导体立体封装构造，说明于图7接合前的截面示意图，以及图8接合后的截面示意图。该半导体立体封装构造300主要包含一底封装件210、一上层封装件220以及一异方性导电黏着层330。主要组件大体与第一具体实施例相同，相同图号的组件不再详细赘述。
该异方性导电黏着层330介设于该底封装件210与该上层封装件220之间并具有一中央开口231，以黏接该第一基板211的该上表面211A周边与该第二基板221的该下表面221B周边。在本实施例中，该异方性导电黏着层330可为多层结构而具有一下层结构331与一上层结构332，其中该下层结构331邻近该第一基板211并具有多于该上层结构332的导电粒子333。并且，该下层结构331的厚度可小于该上层结构332的厚度，使得该些导电粒子333集中在该异方性导电黏着层330的下层，用以增加被该些焊球223包覆的数量并减少在胶层内对该些焊球223之间侧向导通的机率。
在一具体实施例中，该上层结构332可例如为一绝缘胶层而不具有导电粒子。在一高温回焊温度下，该些焊球223可包覆更多的导电粒子333进而接合至该些转接垫214，以增强该些焊球223与该些转接垫214之间的接合，以使该底封装件210与该上层封装件220达成电性连接。因此，该异方性导电黏着层330的厚度选择可以略大于该些焊球223回焊前的球径，不会影响电性连接并可确保上下封装件的基板黏接。
因此，本发明可由将异方性导电黏着层介设于上下封装件之间并具有一中央开口，以黏接下基板的上表面周边与上基板的下表面周边作为其中之一的技术手段，在加热过程中，可增进被嵌埋焊球的接合并有效减轻底封装件的基板翘曲，而可减少接合焊点断裂而产生上下封装件之间电性连接失败的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例公开如上，然而并非用以限定本发明，任何熟悉本项技术者，在不脱离本发明的技术范围内，所作的任何简单修改、等效性变化与修饰，均仍属于本发明的技术范围内。

Claims (10)

1.一种半导体立体封装构造，其特征在于，包含：
一底封装件，包含一第一基板、至少一设于该第一基板的第一芯片、复数个设于该第一基板下方的外接端子以及复数个转接垫，其中该些转接垫设置于该第一基板的上表面周边；
一上层封装件，接合于该底封装件之上，该上层封装件包含一第二基板、至少一设于该第二基板的第二芯片以及复数个焊球，其中该些焊球设置于该第二基板的下表面周边；以及
一异方性导电黏着层，介设于该底封装件与该上层封装件之间并具有一中央开口，以黏接该第一基板的该上表面周边与该第二基板的该下表面周边；
其中，该异方性导电黏着层内具有复数个导电粒子，其中该些焊球嵌陷于该异方性导电黏着层内，并包覆部分该些导电粒子，进而接合至该些转接垫。
2.根据权利要求1所述的半导体立体封装构造，其特征在于，该些被包覆的导电粒子大致集中于该些焊球朝向该些转接垫的下半部。
3.根据权利要求2所述的半导体立体封装构造，其特征在于，该些焊球在回焊后为细长弧状。
4.根据权利要求1所述的半导体立体封装构造，其特征在于，该异方性导电黏着层的厚度大于该些焊球回焊前的高度。
5.根据权利要求1所述的半导体立体封装构造，其特征在于，每一焊球包含一被焊料包覆的柱核心。
6.根据权利要求1所述的半导体立体封装构造，其特征在于，该底封装件包含一第一封胶体，形成于该第一基板上，以密封该第一芯片，并且该上层封装件包含一第二封胶体，形成于该第二基板上，以密封该第二芯片。
7.根据权利要求6所述的半导体立体封装构造，其特征在于，该第一封胶体小于该异方性导电黏着层的该中央开口，而局部覆盖该第一基板的上表面，以显露该第一基板的上表面周边，并且该第二封胶体完整覆盖该第二基板的上表面。
8.根据权利要求7所述的半导体立体封装构造，其特征在于，该第一芯片为控制器芯片，而该第二芯片为内存芯片。
9.根据权利要求1至8中任一项所述的半导体立体封装构造，其特征在于，该异方性导电黏着层为单层结构。
10.根据权利要求1至8中任一项所述的半导体立体封装构造，其特征在于，该异方性导电黏着层为多层结构而具有一下层结构与一上层结构，其中该下层结构邻近该第一基板，并具有多于该上层结构的导电粒子。
CN2011100922157A 2011-04-13 2011-04-13 半导体立体封装构造 Pending CN102738101A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100922157A CN102738101A (zh) 2011-04-13 2011-04-13 半导体立体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100922157A CN102738101A (zh) 2011-04-13 2011-04-13 半导体立体封装构造

Publications (1)

Publication Number Publication Date
CN102738101A true CN102738101A (zh) 2012-10-17

Family

ID=46993327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100922157A Pending CN102738101A (zh) 2011-04-13 2011-04-13 半导体立体封装构造

Country Status (1)

Country Link
CN (1) CN102738101A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017212A (zh) * 2017-05-22 2017-08-04 华进半导体封装先导技术研发中心有限公司 高密度系统级封装结构及其制造方法
CN108431952A (zh) * 2015-10-12 2018-08-21 英帆萨斯公司 内嵌的引线接合线
CN108461464A (zh) * 2018-02-07 2018-08-28 睿力集成电路有限公司 半导体封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286299A (ja) * 1999-03-30 2000-10-13 Matsushita Electric Ind Co Ltd 半導体装置の接続方法
US20090026612A1 (en) * 2007-07-27 2009-01-29 Tae Min Kang Semiconductor package having an improved connection structure and method for manufacturing the same
US20100148359A1 (en) * 2008-12-14 2010-06-17 Nanette Quevedo Package on Package Assembly using Electrically Conductive Adhesive Material
CN101877335A (zh) * 2009-04-30 2010-11-03 玮锋科技股份有限公司 渐层式异方性导电胶膜及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286299A (ja) * 1999-03-30 2000-10-13 Matsushita Electric Ind Co Ltd 半導体装置の接続方法
US20090026612A1 (en) * 2007-07-27 2009-01-29 Tae Min Kang Semiconductor package having an improved connection structure and method for manufacturing the same
US20100148359A1 (en) * 2008-12-14 2010-06-17 Nanette Quevedo Package on Package Assembly using Electrically Conductive Adhesive Material
CN101877335A (zh) * 2009-04-30 2010-11-03 玮锋科技股份有限公司 渐层式异方性导电胶膜及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108431952A (zh) * 2015-10-12 2018-08-21 英帆萨斯公司 内嵌的引线接合线
CN107017212A (zh) * 2017-05-22 2017-08-04 华进半导体封装先导技术研发中心有限公司 高密度系统级封装结构及其制造方法
CN108461464A (zh) * 2018-02-07 2018-08-28 睿力集成电路有限公司 半导体封装结构及其制造方法
CN108461464B (zh) * 2018-02-07 2023-07-25 长鑫存储技术有限公司 半导体封装结构及其制造方法

Similar Documents

Publication Publication Date Title
CN100409419C (zh) 一种三维多芯片模块互连及封装方法
US20120267782A1 (en) Package-on-package semiconductor device
JP5425589B2 (ja) 電子デバイスの製造方法
TWI548042B (zh) 電子系統及其核心模組
US10121774B2 (en) Method of manufacturing a semiconductor package
CN102456677A (zh) 球栅阵列封装结构及其制造方法
CN105977231A (zh) 复合焊球、半导体封装、半导体装置及制造方法
CN100440494C (zh) 半导体器件及其制造方法
CN103871990A (zh) 封装结构及封装方法
TWI619223B (zh) 堆疊的半導體封裝以及其之製造方法
CN103400823A (zh) 包含铜柱的细间距叠层封装结构和封装方法
CN101853835B (zh) 倒装芯片封装的制造方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
CN102738101A (zh) 半导体立体封装构造
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
CN110299328A (zh) 一种堆叠封装器件及其封装方法
CN101894809A (zh) 具有嵌入式连接基板的可堆栈式封装结构及其制造方法
CN102683322A (zh) Pop封装结构及其制造方法
CN102556938B (zh) 芯片叠层封装结构及其制造方法
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
TWI435426B (zh) 半導體立體封裝構造
CN104112673A (zh) 芯片封装基板及其制作方法
CN203367268U (zh) 半导体芯片封装模组及其封装结构
CN203733774U (zh) 半导体叠层封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017