JP5425589B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP5425589B2 JP5425589B2 JP2009246696A JP2009246696A JP5425589B2 JP 5425589 B2 JP5425589 B2 JP 5425589B2 JP 2009246696 A JP2009246696 A JP 2009246696A JP 2009246696 A JP2009246696 A JP 2009246696A JP 5425589 B2 JP5425589 B2 JP 5425589B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- solder
- flux
- forming body
- circuit forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
- B23K1/203—Fluxing, i.e. applying flux onto surfaces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Description
また、フラックス作用を有する樹脂3の量が多いと、熱処理において、樹脂により電子部品(BGA11)が浮いてしまい接続ができない場合もある。
第1の回路形成体の電極形成面と対向して配置され、電極と電気的に接続されたはんだバンプを有する第2回路形成体と、
第1回路形成体と第2回路形成体との間に配置されて、第1回路形成体と第2回路形成体とを接合するとともに、互いに接続された電極およびはんだバンプを封止する樹脂とを備え、
少なくともはんだバンプ用のフラックス成分を含む2種類以上のフラックス成分が混ざり合って、樹脂中に分散されている、電子デバイスを提供する。
第2の回路形成体の電極形成面と対向して配置され、電極と電気的に接続されたはんだバンプを有する第3回路形成体と、
第2回路形成体と第3回路形成体との間に配置されて、第2回路形成体と第3回路形成体とを接合するとともに、互いに接続された電極およびはんだバンプを封止する樹脂とをさらに備える、第1態様に記載の電子デバイスを提供する。
第2回路形成体の一方の面に形成されたはんだバンプの全体を覆うように、フラックス作用を有する樹脂を第2回路形成体の一方の面に配置する工程と、
第1回路形成体の電極上に配置されたはんだ材料と、第2回路形成体のはんだバンプとを接触させるように、第1回路形成体上に樹脂を介して第2回路形成体を配置する工程と、
はんだ材料とはんだバンプとの接続部分および樹脂に熱エネルギーを加える工程とを備え、
第1回路形成体と第2回路形成体とが接合され、かつ接合部分が樹脂により封止された電子デバイスを製造する電子デバイスの製造方法を提供する。
第3回路形成体の一方の面に形成されたはんだバンプの全体を覆うように、フラックス作用を有する樹脂を第3回路形成体の一方の面に配置する工程と、
第2回路形成体の電極上に配置されたはんだ材料と、第3回路形成体のはんだバンプとを接触させるように、第2回路形成体上に樹脂を介して第3回路形成体を配置する工程とをさらに備え、
熱エネルギーを加える工程において、第1回路形成体、第2回路形成体、および第3回路形成体の間におけるはんだ材料とはんだバンプとの接続部分および樹脂に熱エネルギーを加えて、第1回路形成体、第2回路形成体、および第3回路形成体とが接合され、かつそれぞれの接合部分が樹脂により封止された電子デバイスを製造する、第7態様に記載の電子デバイスの製造方法を提供する。
はんだ材料のフラックス成分の軟化点の範囲と、樹脂に含まれる2種類以上の有機酸の融点の範囲とが、互いに重なる温度範囲を有している、第15態様に記載の電子デバイスの製造方法を提供する。
チップ部品の電極上に、フラックス作用を有する樹脂を配置する工程と、
回路基板の基板電極上に配置されたはんだ材料と、チップ部品の電極とを接触させるように、回路基板上に樹脂を介してチップ部品を搭載する工程と、
はんだ材料および樹脂に熱エネルギーを加える工程とを備え、
回路基板の基板電極にはんだ材料を介してチップ部品の電極が電気的に接続されるとともに、接続部分が樹脂により封止された電子デバイスを製造する電子デバイスの製造方法を提供する。
本発明の第1の実施の形態にかかる電子デバイスの製造方法は、回路基板の基板電極上にはんだ材料を配置する工程と、チップ部品の電極上に、フラックス作用を有する樹脂を配置する工程と、回路基板の基板電極上に配置されたはんだ材料と、チップ部品の電極とを接触させるように、回路基板上に樹脂を介してチップ部品を搭載する工程と、はんだ材料および樹脂に熱エネルギーを加える工程とを備え、回路基板の基板電極にはんだ材料を介してチップ部品の電極が電気的に接続されるとともに、接続部分が樹脂により封止された電子デバイスを製造するものである。この電子デバイスの製造方法としては、以降において実施例1として具体的な例を挙げて説明する。
抵抗などの電子部品で、はんだバンプがついていない電子部品(チップ部品)を、電子回路基板にはんだ材料を介して実装する実施例について、図面を参照しながら説明する。
比較のために、下記の実装方法により実装構造体(電子デバイス)を作成した。比較としての実装方法は、実施例1の実装方法から電子回路基板7の電極8に、クリームはんだ9を印刷する工程を取り除いた実装方法である。以下に比較例1について、図面を参照しながら説明する。図4(a)から図4(f)は、比較例1におけるはんだ付き電子部品の実装方法に関する図である。なお、実施例1と共通のものは、同じものを用いた。
比較のために、下記の実装方法により実装体を作成した。比較としての実装方法は、実施例1の実装方法から、はんだの表面にフラックス作用を有する樹脂3を塗布する工程を取り除いた実装方法である。以下に比較例2について、図面を参照しながら説明する。図5は比較例2におけるはんだ付き電子部品の実装方法に関する図である。なお、実施例1と共通のものは、同じものを用いた。
表1に実施例1と比較例1、比較例2から作られた実装構造体10個の接続抵抗値を示す。実施例1と比較して、比較例1では、チップ部品5と電子回路基板7との間に十分な接合面積を確保することができず、はんだが印刷されているときよりも高い抵抗値となり、中には、接合できないものも生じた。つまり、比較例1では、実施例1と異なり、安定した接続抵抗を得ることができないことが明らかとなった。
以下に本発明の実施例2として、第2回路形成体の一例であるバンプ付き電子部品を、第1回路形成体の一例である電子回路基板上に実装する方法について、図面を参照しながら説明する。図2(a)〜図2(g)は本発明の実施例2におけるバンプ付き電子部品の実装方法に関する図である。
次に、一定の膜厚を有するフラックス作用を有する樹脂4が転写されたバンプ付き電子部品(BGA11)を、Sn−3Ag−0.5Cuのクリームはんだが印刷された電子回路基板7に搭載し、電子部品11のバンプ12を電子回路基板7のクリームはんだ9に接触させた状態とする。この状態にてリフローを行うことで、バンプ12、クリームはんだ9、および樹脂4に対して熱エネルギーが付与され、バンプ12およびクリームはんだ9が溶融して、その後固化するとともに、樹脂4が硬化し、実装構造体(電子デバイス)を得た(図2(g))。
比較例3は、アンダーフィル剤を用いた電子回路基板と電子部品の封止である。比較のために、下記の実装方法により実装構造体を作成した。比較としてのはんだ付け方法は、電子回路基板の電極部分にはんだを印刷する工程と、電子部品を電子回路基板の電極部分にはんだが印刷された電子回路基板に搭載する工程と、電子部品のバンプとはんだが印刷された電子回路基板の電極部分に熱エネルギーを加える工程と、電子回路基板と電子部品の隙間にアンダーフィル剤を塗布する工程と、電子回路基板と電子部品の隙間に存在するアンダーフィル剤に熱エネルギーを加える工程により構成されている。通常行なわれている実装方法と、その後に、基板と電子部品の間に、封止用のアンダーフィル材料、つまり、樹脂材料の挿入である。なお、実施例2と共通のもの(すなわち、電子部品、バンプ、電子回路基板、およびクリームはんだ)は同じものを用いた。
以下、本発明の第2の実施の形態として、互いにサイズの異なるBGAパッケージ型の半導体デバイス(回路形成体の一例である)をサブデバイスとして使用し、これらのサブデバイスを多段構造とした電子デバイスの例について説明する。さらに、本発明の第3の実施の形態として、同じサイズの複数のサブデバイスを用いて、多段構造とした電子デバイスの例についてそれぞれ説明する。あわせて、これら実施の形態それぞれに対する比較例について説明する。
BGA配線基板寸法: 15.0mm平方
バンプを構成するボールの径: 0.3mm
バンプピッチ: 0.5mm
バンプ数: 625個
BGA配線基板寸法: 8.0mm平方
バンプを構成するボールの径: 0.3mm
バンプピッチ: 0.5mm
バンプ数: 441個
BGA配線基板寸法: 5.0mm平方
バンプを構成するボールの径: 0.3mm
バンプピッチ: 0.5mm
バンプ数: 121個
比較例4として、第2の実施の形態における、配線パターン57、56上へのはんだ層形成工程(図11(g)、図12(a))を省略したことを除いて、それ以外の手順、条件を第2の実施の形態の方法と同じくして、電子デバイスを作製した。
他の比較例として、フラックス作用を有する樹脂に代えて一般に使用されている熱硬化性樹脂をアンダーフィル剤として使用した。サブデバイスの積層については、第2の実施の形態と同様の手順、条件とし、積層後、加熱して熱エネルギーを与えてはんだ接合をした。それからサブデバイス間の隙間にアンダーフィル剤を充填し、加熱して硬化させることによって、樹脂封止をした。すなわち、上述の第2の実施の形態による方法と比較例5による方法との相違点は、異なる種類のアンダーフィル剤を使用すること、および、第2の実施の形態ではサブデバイス同士の接合とアンダーフィル剤の硬化とを1回の加熱処理で行っているのに対して、この比較例5ではそれらを独立した工程で熱エネルギーを与えている点にある。
上述の第2の実施の形態の方法による電子デバイスを厚さ方向に切断して、樹脂による封止状態とはんだ接合状態とについて顕微鏡を使用して詳細に観察した。その結果、第2の実施の形態の方法によって得られた電子デバイスは、図14にその一部分を拡大して示すように、バンプ54と配線パターン57、ならびにバンプ58と配線パターン56とがすべて確実に接合されていることが確認された。また、樹脂層62、65はそれぞれサブデバイス51、52間および51、53間を埋め尽くしていた。そして、樹脂層に62、65のそれぞれにおいてボイドやフラックスの残渣が認められず、封止状態がきわめて良好であることが確認された。
本発明の第2の実施の形態によれば、サブデバイスのバンプを備えた面上にフラックス作用を有する樹脂層を形成してから、そのサブデバイスを積層するために、樹脂材料に損失を生じることがなく、経済性にも優れている。
次に、本発明の第3の実施の形態では、同サイズのサブデバイスを使用し、それらを上述の第2の実施の形態と同様の手順で順次積層して、多段構造の電子デバイスを作製する。
比較のため、フラックス作用を有する樹脂を使用せずに、第3の実施の形態と同様の手順でサブデバイス71、75、76、85を積層した。それから、図18に示すように、表面実装用のマイクロディスペンサー91を使用して、隣り合ったサブデバイス間の隙間にアンダーフィル剤を充填することを試みた。
さらに、比較のために、フラックス作用を有する樹脂層をサブデバイスに転写し、形成する工程を除いたこと以外は、第3の実施の形態と同じ条件、同じ手順で電子デバイスを作製した。
その結果、第3の実施の形態によるデバイスでは、図19(a)に示すように配線パターンに対して、バンプ101が位置ずれすることなく接合されているのが確認された。
Claims (7)
- 第1回路形成体の電極上にフラックスを含むクリームはんだを配置する工程と、
第2回路形成体の一方の面に形成されたはんだバンプの全体を覆うように、フラックス作用を有する樹脂を第2回路形成体の一方の面に配置する工程と、
第1回路形成体の電極上に配置されたクリームはんだと、第2回路形成体のはんだバンプとを接触させるように、第1回路形成体上に樹脂を介して第2回路形成体を配置する工程と、
クリームはんだとはんだバンプとの接続部分および樹脂に熱エネルギーを加え、互いに接触するクリームはんだとはんだバンプとを溶融させて1つの接合部とする工程とを備え、
フラックス作用を有する樹脂を第2回路形成体の一方の面に配置する工程において、はんだバンプの高さの100%から110%の厚さに形成された樹脂層に対して、第2回路形成体の一方の面を接触させることにより、はんだバンプの全体を覆うように第2回路形成体に樹脂層を転写し、
第1回路形成体と第2回路形成体とが接合され、かつ接合部が樹脂により封止された電子デバイスを製造する、電子デバイスの製造方法。 - 第1回路形成体の電極上にフラックスを含むクリームはんだを配置する工程と、
第2回路形成体の一方の面に形成されたはんだバンプの全体を覆うように、フラックス作用を有する樹脂を第2回路形成体の一方の面に配置する工程と、
第1回路形成体の電極上に配置されたクリームはんだと、第2回路形成体のはんだバンプとを接触させるように、第1回路形成体上に樹脂を介して第2回路形成体を配置する工程と、
第2回路形成体の他方の面に形成された電極上にフラックスを含むクリームはんだを配置する工程と、
第3回路形成体の一方の面に形成されたはんだバンプの全体を覆うように、フラックス作用を有する樹脂を第3回路形成体の一方の面に配置する工程と、
第2回路形成体の電極上に配置されたクリームはんだと、第3回路形成体のはんだバンプとを接触させるように、第2回路形成体上に樹脂を介して第3回路形成体を配置する工程と、
第1回路形成体、第2回路形成体、および第3回路形成体の間におけるクリームはんだとはんだバンプとの接続部分および樹脂に熱エネルギーを加えて、互いに接触するクリームはんだとはんだバンプとを溶融させて1つの接合部とする工程とを備え、
第1回路形成体と第2回路形成体と第3回路形成体とが同じ大きさであり、第1回路形成体、第2回路形成体、および第3回路形成体とが接合され、かつそれぞれの接合部が樹脂により封止されるとともに、第1回路形成体と第2回路形成体との間、および、第2回路形成体と第3回路形成体との間が樹脂で満たされた電子デバイスを製造する、電子デバイスの製造方法。 - フラックス作用を有する樹脂を第2回路形成体の一方の面に配置する工程において、樹脂材料からなる主剤、主剤の硬化剤、およびフラックス作用を有する有機酸を含有する樹脂を、第2回路形成体の一方の面に配置する、請求項1または2に記載の電子デバイスの製造方法。
- フラックス作用を有する樹脂として、少なくとも融点の異なる2種類以上の有機酸が含まれている、請求項3に記載の電子デバイスの製造方法。
- 第1回路形成体の電極上に配置されたはんだ材料は、フラックス成分を含み、
はんだ材料のフラックス成分の軟化点の範囲と、樹脂に含まれる2種類以上の有機酸の融点の範囲とが、互いに重なる温度範囲を有している、請求項4に記載の電子デバイスの製造方法。 - 互いに融点が異なる2種類以上の有機酸として、ジグリコール酸およびグルタル酸が、樹脂中に含まれている、請求項4に記載の電子デバイスの製造方法。
- 1〜20wt%の範囲の量のフラックス成分が樹脂中に含まれている、請求項1または2に記載の電子デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009246696A JP5425589B2 (ja) | 2008-10-27 | 2009-10-27 | 電子デバイスの製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008275108 | 2008-10-27 | ||
JP2008275108 | 2008-10-27 | ||
JP2009028818 | 2009-02-10 | ||
JP2009028818 | 2009-02-10 | ||
JP2009246696A JP5425589B2 (ja) | 2008-10-27 | 2009-10-27 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010212655A JP2010212655A (ja) | 2010-09-24 |
JP5425589B2 true JP5425589B2 (ja) | 2014-02-26 |
Family
ID=42116403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009246696A Expired - Fee Related JP5425589B2 (ja) | 2008-10-27 | 2009-10-27 | 電子デバイスの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20100101845A1 (ja) |
JP (1) | JP5425589B2 (ja) |
CN (1) | CN101728354B (ja) |
TW (1) | TWI523127B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120002386A1 (en) * | 2010-07-01 | 2012-01-05 | Nokia Corporation | Method and Apparatus for Improving the Reliability of Solder Joints |
JP6260814B2 (ja) * | 2011-06-02 | 2018-01-17 | パナソニックIpマネジメント株式会社 | 電子部品実装方法、電子部品搭載装置および電子部品実装システム |
US8993378B2 (en) * | 2011-09-06 | 2015-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flip-chip BGA assembly process |
US9085685B2 (en) * | 2011-11-28 | 2015-07-21 | Nitto Denko Corporation | Under-fill material and method for producing semiconductor device |
JP5874683B2 (ja) * | 2013-05-16 | 2016-03-02 | ソニー株式会社 | 実装基板の製造方法、および電子機器の製造方法 |
US9795038B2 (en) * | 2014-09-25 | 2017-10-17 | Intel Corporation | Electronic package design that facilitates shipping the electronic package |
JP6130417B2 (ja) * | 2015-02-26 | 2017-05-17 | 株式会社タムラ製作所 | 電子部品の接合方法、並びに、その方法に用いるはんだ組成物および前処理剤 |
JP6130418B2 (ja) * | 2015-03-10 | 2017-05-17 | 株式会社タムラ製作所 | 電子部品の接合方法、並びに、その方法に用いるはんだ組成物および前処理剤 |
JP6130421B2 (ja) * | 2015-03-24 | 2017-05-17 | 株式会社タムラ製作所 | 電子部品の接合方法、並びに、その方法に用いるはんだ組成物および前処理剤 |
JP6130422B2 (ja) * | 2015-03-24 | 2017-05-17 | 株式会社タムラ製作所 | 電子部品の接合方法、並びに、その方法に用いるはんだ組成物および前処理剤 |
US10879211B2 (en) | 2016-06-30 | 2020-12-29 | R.S.M. Electron Power, Inc. | Method of joining a surface-mount component to a substrate with solder that has been temporarily secured |
US10160066B2 (en) * | 2016-11-01 | 2018-12-25 | GM Global Technology Operations LLC | Methods and systems for reinforced adhesive bonding using solder elements and flux |
TWI713181B (zh) * | 2019-10-01 | 2020-12-11 | 昇貿科技股份有限公司 | 將球柵陣列封裝元件焊接於電路基板的方法、及適用於所述方法的熱固性樹脂組合物 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128746A (en) * | 1990-09-27 | 1992-07-07 | Motorola, Inc. | Adhesive and encapsulant material with fluxing properties |
US5985043A (en) * | 1997-07-21 | 1999-11-16 | Miguel Albert Capote | Polymerizable fluxing agents and fluxing adhesive compositions therefrom |
US5985456A (en) * | 1997-07-21 | 1999-11-16 | Miguel Albert Capote | Carboxyl-containing polyunsaturated fluxing adhesive for attaching integrated circuits |
US6017634A (en) * | 1997-07-21 | 2000-01-25 | Miguel Albert Capote | Carboxyl-containing polyunsaturated fluxing agent and carboxyl-reactive neutralizing agent as adhesive |
JP3797763B2 (ja) * | 1997-09-08 | 2006-07-19 | 富士通テン株式会社 | フラックス組成物 |
US6971163B1 (en) * | 1998-04-22 | 2005-12-06 | Dow Corning Corporation | Adhesive and encapsulating material with fluxing properties |
US6399426B1 (en) * | 1998-07-21 | 2002-06-04 | Miguel Albert Capote | Semiconductor flip-chip package and method for the fabrication thereof |
US6352881B1 (en) * | 1999-07-22 | 2002-03-05 | National Semiconductor Corporation | Method and apparatus for forming an underfill adhesive layer |
JP3849842B2 (ja) * | 1999-10-05 | 2006-11-22 | Tdk株式会社 | はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法 |
TW527253B (en) * | 1999-10-05 | 2003-04-11 | Tdk Corp | Soldering flux, soldering paste and soldering process |
US6680436B2 (en) * | 2000-07-12 | 2004-01-20 | Seagate Technology Llc | Reflow encapsulant |
WO2002058108A2 (en) * | 2000-11-14 | 2002-07-25 | Henkel Loctite Corporation | Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith |
JP3791403B2 (ja) * | 2000-12-04 | 2006-06-28 | 富士電機ホールディングス株式会社 | 鉛フリーハンダ対応無洗浄用フラックスおよびこれを含有するハンダ組成物 |
JP4417596B2 (ja) * | 2001-09-19 | 2010-02-17 | 富士通株式会社 | 電子部品の実装方法 |
US7323360B2 (en) * | 2001-10-26 | 2008-01-29 | Intel Corporation | Electronic assemblies with filled no-flow underfill |
US20060194064A1 (en) * | 2002-03-01 | 2006-08-31 | Xiao Allison Y | Underfill encapsulant for wafer packaging and method for its application |
JP2004025744A (ja) * | 2002-06-27 | 2004-01-29 | Kyocera Corp | 熱転写シート |
US7187068B2 (en) * | 2004-08-11 | 2007-03-06 | Intel Corporation | Methods and apparatuses for providing stacked-die devices |
JP4385329B2 (ja) * | 2004-10-08 | 2009-12-16 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP4692101B2 (ja) * | 2005-06-27 | 2011-06-01 | ソニー株式会社 | 部品接合方法 |
JP4757070B2 (ja) * | 2006-03-27 | 2011-08-24 | 富士通株式会社 | 半田付け用フラックス及び半導体素子の接合方法 |
JP4720609B2 (ja) * | 2006-05-10 | 2011-07-13 | パナソニック株式会社 | ペースト転写装置 |
-
2009
- 2009-10-26 TW TW098136137A patent/TWI523127B/zh not_active IP Right Cessation
- 2009-10-26 US US12/605,750 patent/US20100101845A1/en not_active Abandoned
- 2009-10-26 CN CN200910207342XA patent/CN101728354B/zh not_active Expired - Fee Related
- 2009-10-27 JP JP2009246696A patent/JP5425589B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101728354A (zh) | 2010-06-09 |
TWI523127B (zh) | 2016-02-21 |
JP2010212655A (ja) | 2010-09-24 |
CN101728354B (zh) | 2013-07-10 |
TW201030869A (en) | 2010-08-16 |
US20100101845A1 (en) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5425589B2 (ja) | 電子デバイスの製造方法 | |
JP5649805B2 (ja) | 半導体装置の製造方法 | |
US7026188B2 (en) | Electronic device and method for manufacturing the same | |
JP5967489B2 (ja) | 実装構造体 | |
US20150214207A1 (en) | Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack | |
WO2005093817A1 (ja) | 半導体装置及びその製造方法 | |
KR102574011B1 (ko) | 반도체 소자의 실장 구조 및 반도체 소자와 기판의 조합 | |
JP2012204631A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP4569605B2 (ja) | 半導体装置のアンダーフィルの充填方法 | |
JP2009099669A (ja) | 電子部品の実装構造および実装方法 | |
JP2009200067A (ja) | 半導体チップおよび半導体装置 | |
JP3718190B2 (ja) | 面実装構造体の形成方法および面実装構造体 | |
JP5541157B2 (ja) | 実装基板、及び基板、並びにそれらの製造方法 | |
JP2019054115A (ja) | 半導体装置の製造方法 | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
JP2018181939A (ja) | 半導体部品の実装構造体 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
KR102181706B1 (ko) | 반도체 칩의 제조 방법 | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
JP2005244163A (ja) | 中継基板付き基板及びその製造方法 | |
JP2010232671A (ja) | 半導体装置のアンダーフィル充填方法 | |
JP2007027337A (ja) | 中継基板付き基板及びその製造方法 | |
WO2009009566A9 (en) | Method for manufacturing semiconductor device | |
JP2005217200A (ja) | 中継基板付き基板及びその製造方法 | |
JP2014029929A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5425589 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |