JP2000286299A - 半導体装置の接続方法 - Google Patents

半導体装置の接続方法

Info

Publication number
JP2000286299A
JP2000286299A JP11088743A JP8874399A JP2000286299A JP 2000286299 A JP2000286299 A JP 2000286299A JP 11088743 A JP11088743 A JP 11088743A JP 8874399 A JP8874399 A JP 8874399A JP 2000286299 A JP2000286299 A JP 2000286299A
Authority
JP
Japan
Prior art keywords
layer
conductive
semiconductor device
electrode
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11088743A
Other languages
English (en)
Inventor
喜久 ▲高▼瀬
Yoshihisa Takase
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11088743A priority Critical patent/JP2000286299A/ja
Publication of JP2000286299A publication Critical patent/JP2000286299A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】 温度の変化に対しても接続信頼性の高い電極
構成及び封止方法を提供することを目的とする。 【解決手段】 外部接続電極３の上に、第１導電層５
と、この第１導電層５の上に形成された第２導電層６と
を積層した２層構造を有する突起電極２が形成された半
導体装置１と、図１（ｂ）に示すように、電極端子８が
上面に設けられたプリント配線板７とこのプリント配線
板７の電極端子８側の面に設けた異方導電性樹脂層９と
からなり、半導体装置１の突起電極２とプリント配線板
７の電極端子８に対向するように位置合わせし一体化し
た際に、導電粒子１０が第２導電層６の中に食い込み、
さらにプリント配線板７の電極端子８の中にも食い込ま
し、異方導電性樹脂層９が硬化し封止した半導体モジュ
ール。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子チップ等
の半導体装置の接続方法に関するものである。
【０００２】
【従来の技術】近年、ノート型パソコンや携帯電話に代
表される携帯型電子機器では、高性能化、小型、薄型、
軽量化、低コスト化が急速に推し進められている。この
動きは留まることはなく、ＬＳＩチップの高集積化技術
と共に、ＬＳＩチップの用途に合わせたパッケージ技
術、実装技術の開発がますます重要となってきている。
【０００３】これらの要求に対して、フリップチップ方
式やＴＡＢ方式などのワイヤレスボンディング方式が一
括接合や位置合わせ精度からくる信頼性、実装の薄型
化、高密度化などの面からマッチしており、今後の半導
体素子の実装技術における一つの大きな柱となることが
予想され多くの研究開発がなされている。
【０００４】こうした多々ある半導体実装技術の中で、
従来接続作業が能率的で、一定量で安定した樹脂封止が
できる半導体装置の接続方法として、異方導電接着フィ
ルムとＡｕワイヤバンプを用いたフリップチップ実装方
法がある。
【０００５】図２は従来の半導体装置の実装方法を示す
側断面図である。
【０００６】図２（ａ）に示す如く従来の実装方法にお
けるプリント配線基板１０１は、表面に複数の電極１０
２を有し、プリント配線板１０１の表面には異方性導電
フィルム１０３が被着されている。異方性導電フィルム
１０３は絶縁性基体１０４と基体１０４中に分散された
導電性粒子１０５からなり、定常状態では導電性粒子１
０５が互いに離れていて異方性導電フィルム１０３は絶
縁性を有する。
【０００７】一方、図２（ｂ）に示す如く半導体装置１
０６の外部接続電極１０７には、ワイヤボンディング法
によるＡｕワイヤバンプ１０８が形成されており、半導
体装置１０６を加熱ヘッド１０９に吸着し、半導体装置
１０６を加熱しながら前記プリント配線板１０１に押し
付けることによって、図２（ｃ）に示す如く電極１０２
と外部接続電極１０７上のＡｕワイヤバンプ１０８によ
って挟まれた導電性粒子１０５は互いに接触し、電極１
０２とワイヤバンプ１０８は異方性導電フィルム１０３
を介して電気的に接続される。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例では温度の変化により、基体である樹脂層の膨張収
縮が起こり、従来のようにＡｕバンプとプリント配線板
の電極の間にＮｉのような粒子を挟んだ構成では、樹脂
層の膨張収縮の影響が大きく十分な接続信頼性を得るこ
とができなかった。
【０００９】また一方、接続の信頼性を高める為に、高
い圧力で実装しても、Ｎｉのような導電性粒子であれ
ば、ＡｕバンプのＡｕよりも硬度が高い為Ａｕバンプの
中にめり込み、期待した接続信頼性が得られず、半導体
モジュールとしては、使用温度範囲の狭い、限定された
用途にしか用いられなかった。
【００１０】本発明は、上記従来の課題を解決し、低コ
ストで信頼性の高い半導体チップの外部接続電極上のバ
ンプ形成法と接続方法及び半導体モジュールを提供する
ことを目的とするものである。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、本発明による突起電極は、熱圧着温度よりも融点が
高く、さらに前記基板に設けられた電極端子より硬度が
高く、異方導電性樹脂層中の導電粒子と硬度がほぼ同じ
か、それよりも硬度が高い物質からなる第１導電層と、
前記の第１導電層よりも硬度が低く異方導電性樹脂層中
の導電粒子より硬度が低い物質からなる第２導電層とを
少なくとも含んで積層してなるものであり、さらには、
突起電極の高さを低くし、樹脂をできるだけ薄くしたも
のである。
【００１２】
【発明の実施の形態】この方法によれば、極めて簡単な
設備かつ手法により突起電極を形成でき、実装により、
硬い導電性粒子、例えばＮｉ粒子等が、それよりも硬度
の低い突起電極の第２導電層、例えばＡｕ層等にめり込
みが、硬度がほぼ同じか、それよりも硬度が高い突起電
極の第１導電層、例えばＮｉ層等がストッパーの役目を
し、それ以上導電性粒子をめり込まさない。一方、プリ
ント配線板の端子電極、例えば、Ｃｕ等はそれより硬度
の高い導電性粒子、例えばＮｉ粒子がＣｕ電極にめり込
むため、半導体チップ側の突起電極及びプリント配線板
の電極に導電性粒子がめり込むことになり、温度の変化
による樹脂の膨張収縮にも強い接続信頼性を有すること
が可能となる。
【００１３】さらに、Ａｕワイヤバンプでは、低いバン
プを形成することが困難であるが、無電解めっき法でバ
ンプを形成することにより、低いバンプの形成が容易で
ある。このことにより、樹脂の温度の変化による膨張収
縮を最小限に抑えることができる。
【００１４】図面を参照して、本発明の一実施の形態を
説明する。
【００１５】まず、図１（ａ）に示すように、突起電極
２が上面に設けられた半導体装置１を用意する。この場
合半導体装置１の面には予め所定の箇所に外部接続電極
３（図では２個のみ示すが、実際には多数個ある）が配
列形成されているとともに、この外部接続電極３の上に
は突起電極２が形成されている。この突起電極２は外部
接続電極３の上に形成された第１導電層５と、この第１
導電層５の上に形成された第２導電層６とを積層した２
層構造のものである。第１導電層５は後述する熱圧着温
度よりも融点が高く、さらに後述するプリント配線板に
設けられた電極端子より硬度が高く、後述する異方導電
性樹脂層中の導電粒子と硬度がほぼ同じか、それよりも
硬度が高い物質、例えばＮｉよりなり、その層厚が２μ
ｍ〜２９μｍ程度に形成されている。第２導電層６は第
１導電層よりも硬度が低く、また異方導電性樹脂層中の
導電粒子より硬度が低い物質、例えば、Ａｕからなり、
その層厚が、後述する異方導電性樹脂層の導電粒子２μ
ｍ〜１０μｍに対応して、１μｍ〜５μｍに形成されて
いる。
【００１６】本発明によるアルミニウムからなる外部接
続電極３上への突起電極２の形成方法の一実施の形態と
しては、まず、Ａｌ電極層を酸性液あるいはアルカリ性
液でエッチング処理をした後、スマット除去液でデスマ
ット処理を行い、次に水酸化ナトリウム溶液中に酸化亜
鉛を溶解させた液をベースとし、その中に金属添加剤と
錯化剤を添加したアルカリ性亜鉛酸塩溶液を用いてジン
ケート処理を行いＡｌ電極層の表面にＡｌとの置換反応
によりＺｎを析出させ、次に次亜りん酸ナトリウムのよ
うな次工程の酸化還元反応型無電解ニッケルめっき液に
使用する還元剤を溶かし、さらにｐＨを９．０〜１２．
０に調整したアルカリ性溶液に浸漬し、この後上記還元
剤を含むアルカリ性溶液を表面に付着させた状態で前記
素材をイオウ化合物からなる反応促進剤を考慮した酸化
還元反応型の無電解ニッケルめっき液に浸漬することに
より約１５μｍのＮｉからなる第１導電層を形成する。
その後、置換反応型の無電解金めっき液でフラッシュ金
めっきを行い約０．０８μｍのＡｕ層を形成した後、ア
スコルビン酸またはその塩と亜硫酸金またはその塩また
は塩化金酸またはその塩とからなる酸化還元反応型の無
電解金めっき液に浸漬することにより約３μｍのＡｕか
らなる第２導電層を形成する。
【００１７】次に図１（ｂ）に示すように、電極端子８
が上面に設けられたプリント配線板７を用意し、このプ
リント配線板７の電極端子８側の面に異方導電性樹脂層
９を設ける。なお、電極端子８は、例えばＣｕ層よりな
るが、Ｃｕ層の上には必ずしも設ける必要はないが、薄
く０．５μｍ程度のＮｉ層、その上に０．０５μｍ程度
のＡｕ層が被着されていても良い。さらには、この電極
端子８は、Ａｇ，Ｐｄ，Ａｕ等少なくとも１種の金属を
含む導電層であれば良いことも確認している。
【００１８】異方導電性樹脂層９は導電粒子１０、例え
ばＮｉ粒子を分散させた第１導電層５の融点よりも低い
温度（約２００℃程度）で熱硬化する熱硬化性樹脂、例
えばエポキシ樹脂よりなり、粘着性を有し、厚さが２０
〜２５μｍ程度のフィルム状に形成されている。この異
方導電性樹脂層９は半導体装置１と同じ大きさの寸法に
切断され、プリント配線板７に貼り付けられる。この貼
り付けに際しては、プリント配線板７上に載置して、加
圧面が平坦な加圧治具で１ｋｇｆ／ｃｍ2程度の圧力
で、かつ熱硬化温度以下（粘着性が損なわれない程度）
の温度で１〜２秒熱圧着すればよい。従って、異方導電
性樹脂層９は厚さがバラツかず、均一な厚さでプリント
配線板７に設けられる。しかも、異方導電性樹脂層９は
半導体装置１と同じ寸法に切断しているので、一定量を
プリント配線板７に設けることができる。
【００１９】次に、図１（ｃ）に示すように、半導体装
置１を上下反転させてプリント配線板７に位置決めす
る。すなわち、プリント配線板７の異方導電性樹脂層９
上に半導体装置１を配置して、半導体装置１の突起電極
２をプリント配線板７の電極端子８に対向させて位置合
わせし、異方導電性樹脂層９の粘着性を利用して半導体
装置１をプリント配線板７上に仮固定する。
【００２０】この後、図１（ｄ）に示すように、加圧面
が平坦な熱圧着治具１１を異方導電性樹脂層９の硬化温
度（２００℃程度）に加熱した状態で、熱圧着治具１１
の加圧面をプリント配線板７と平行にして、半導体装置
１をプリント配線板７に向けて１ｋｇｆ／ｃｍ2程度の
圧力で約１０秒間加圧する。
【００２１】すると、図１（ｅ）に示すように、異方導
電性樹脂層９は一度軟化して流動可能な状態となり、半
導体装置１とプリント配線板７の間からある程度押し出
される。しかし、異方導電性樹脂層９はフィルム状であ
るから、流動性によって面積が大きく広がることはな
い。このとき、半導体装置１の突起電極２は異方導電性
樹脂層９を突き抜けてプリント配線板７の導電端子８に
接触する。この場合、第１導電層５は熱圧着温度より高
い物質よりなり、熱圧着時に溶融しないため、半導体装
置１とプリント配線板７の隙間を均一に保つことができ
る。また、第２導電層６は熱圧着によりプリント配線板
７の電極端子８に押し付けられるが、電極端子８に押付
けられると同時に、第２導電層６と電極端子８の間に
は、異方導電性樹脂層９中の導電粒子１０も挟まれる。
この時、導電粒子１０は第２導電層６よりも硬度が高い
ので、第２導電層６の中に食い込むことになる。一方、
第１導電層５は導電粒子１０と硬度が同じかそれよりも
硬度が高いので、導電粒子１０を第２導電層６の厚さ以
上に食い込むことはない。逆に、硬度の低いプリント配
線板７の電極端子８の中に食い込み、電気的接続をより
確実にすることができる。
【００２２】この後、異方導電性樹脂層９は突起電極２
と電極端子８との接続を保った状態で熱硬化し、半導体
装置１とプリント配線板７の間を封止する。そのため、
接合後における突起電極２と電極端子８との接続信頼性
を確保することができる。しかもこの状態で突起電極２
と電極端子８の接合部分を確実に保護するとともに接合
強度を確保することができる。
【００２３】さらに、実装後の熱ストレスによる異方導
電性樹脂層９の膨張収縮に対しても導電粒子１０が第２
導電層６及び電極端子８に食い込んでいるため、接続抵
抗が上がることもなく、安定した電気的接続が得られ
る。
【００２４】さらに、Ａｕワイヤバンプが４０〜７０μ
ｍの厚みがあるのに対し、本発明の無電解めっきによる
突起電極２は突起電極２の厚みを自由にかえることがで
き、実験の結果、３〜３０μｍ、特には３〜２０μｍの
間で異方導電性樹脂層９の厚みを薄くすることができ、
熱による樹脂の膨張収縮を最小限に抑えることができ、
温度変化に対して非常に電気的接続信頼性が高いことが
分かった。
【００２５】なお、本発明は上述した実施の形態に限定
されるものではない。異方導電性樹脂層９はフィルム上
にして貼り付ける必要はなく、導電粒子を含む液状エポ
キシ樹脂をスクリーン印刷等印刷して設けてもよい。し
かも、その材質はエポキシ樹脂等の熱硬化性樹脂に限ら
ず、熱可塑性樹脂を用いてもよい。特に、熱可塑性樹脂
を用いた場合には、接着後に再度加熱することにより半
導体装置１の接続を簡単にやり直すことができる。
【００２６】さらに、基板は上述したプリント配線板７
に限らず、フィルム基板、セラミック基板、ガラス基板
等の絶縁基板でもよい。
【００２７】図１（ａ）に示すように、外部接続電極３
の上に、第１導電層５と、この第１導電層５の上に形成
された第２導電層６とを積層した２層構造を有する突起
電極２が形成された半導体装置１と、図１（ｂ）に示す
ように、電極端子８が上面に設けられたプリント配線板
７とこのプリント配線板７の電極端子８側の面に設けた
異方導電性樹脂層９とからなり、半導体装置１の突起電
極２とプリント配線板７の電極端子８に対向するように
位置合わせし一体化した際に、導電粒子１０が第２導電
層６よりも硬度が高いので、第２導電層６の中に食い込
む。一方、第１導電層５は導電粒子１０と硬度が同じか
それよりも硬度が高いので、導電粒子１０を第２導電層
６の厚さ以上に食い込まず、逆に、硬度の低いプリント
配線板７の電極端子８の中に食い込み、電気的接続がな
され、異方導電性樹脂層９で封止した半導体モジュール
を作製した。
【００２８】
【発明の効果】以上のように本発明によれば、予め基板
に異方導電性樹脂層を設けることができるので、その作
業が能率的で、しかも一定量の異方導電性樹脂層を均一
な厚さで基板に設けることができる。また、極めて簡単
な設備かつ手法により突起電極を形成でき、実装によ
り、硬い導電性粒子が、突起電極の第２導電層にめり込
み、更には、突起電極の第１導電層がストッパーの役目
をし、それ以上導電性粒子がめり込まず、プリント配線
板の電極端子に、それより硬度の高い導電性粒子が電極
端子にめり込むため、半導体装置側の突起電極及びプリ
ント配線板の電極端子に導電性粒子がめり込むことにな
り、温度の変化による樹脂の膨張収縮にも強い接続信頼
性を有することが可能となる。さらに、異方導電性樹脂
層は、接続後に硬化して半導体装置とプリント配線板の
間を樹脂封止するので、接続信頼性を確保した状態で、
突起電極と電極端子の接合部分を確実に保護すると共に
接合強度を確保することができる。さらに、無電解めっ
き法ではバンプの厚さを自由に形成することができ、低
いバンプの形成が容易であることにより、樹脂の温度の
変化による膨張収縮を最小限に抑えることができるため
温度変化による接続信頼性はさらに向上させることがで
きる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における半導体装置のプ
リント配線板への実装工程を示す断面図
【図２】従来の半導体装置のプリント配線板への実装工
程を示す断面図
【符号の説明】
１ 半導体装置 ２ 突起電極 ３ 外部接続電極 ４ パッシベーション膜 ５ 第１導電層 ６ 第２導電層 ７ プリント配線板 ８ 電極端子 ９ 異方導電性樹脂層 １０ 導電粒子 １１ 熱圧着治具

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 一面に電極端子が設けられた基板の前記
    電極端子面側に異方導電性樹脂層を設ける工程と、熱圧
    着温度よりも融点が高く、さらに前記基板に設けられた
    電極端子より硬度が高く、異方導電性樹脂層中の導電粒
    子と硬度がほぼ同じか、それよりも硬度が高い物質から
    なる第１導電層と、前記の第１導電層よりも硬度が低く
    異方導電性樹脂層中の導電粒子より硬度が低い物質から
    なる第２導電層とを少なくとも含んで積層してなる突起
    電極が設けられた半導体装置を前記基板に対し、前記異
    方導電性樹脂層を介在させて前記突起電極を前記電極端
    子に対向させて位置合わせする工程と、前記半導体装置
    を前記基板に向けて加圧するとともに加熱し、前記異方
    導電性樹脂層を軟化させたうえ、硬化させることによ
    り、前記半導体装置の突起電極を前記基板の電極端子に
    接続する工程とからなる半導体装置の接続方法。
  2. 【請求項２】 前記基板に設けられた電極端子がＣｕ，
    Ａｇ，Ｐｄ，Ａｕ等少なくとも１種の金属を含む導電層
    からなることを特徴とする請求項１記載の半導体装置の
    接続方法。
  3. 【請求項３】 前記異方導電性樹脂層の導電粒子がＮｉ
    粒子からなることを特徴とする請求項１記載の半導体装
    置の接続方法。
  4. 【請求項４】 前記第１導電層と第２導電層が無電解め
    っき法により形成されることを特徴とする請求項１記載
    の半導体装置の接続方法。
  5. 【請求項５】 前記半導体装置のＡｌ電極層をジンケー
    ト処理法によりＺｎ膜層を形成した後、無電解Ｎｉめっ
    きにより第１導電層としてＮｉ膜を形成し、その後置換
    反応型無電解Ａｕめっきにより、フラッシュＡｕめっき
    層を形成した後、酸化還元反応型無電解Ａｕめっきで厚
    付けし、第２導電層としてＡｕ膜を形成することを特徴
    とする請求項１記載の半導体装置の接続方法。
  6. 【請求項６】 前記第２導電層であるＡｕめっき層が１
    μｍ〜５μｍに対し前記異方導電性樹脂層の導電粒子２
    μｍ〜１０μｍであることを特徴とする請求項１記載の
    半導体装置の接続方法。
  7. 【請求項７】 前記突起電極が３μｍ〜３０μｍである
    ことを特徴とする請求項１記載の半導体装置の接続方
    法。
  8. 【請求項８】 前記異方導電性樹脂層が導電粒子を含む
    熱硬化性樹脂シートであることを特徴とする請求項１記
    載の半導体装置の接続方法。
  9. 【請求項９】 前記異方導電性樹脂層が導電粒子を含む
    エポキシ樹脂シートであることを特徴とする請求項１記
    載の半導体装置の接続方法。
  10. 【請求項１０】 前記異方導電性樹脂層が導電粒子を含
    む熱硬化性の液状樹脂であることを特徴とする請求項１
    記載の半導体装置の接続方法。
  11. 【請求項１１】 前記異方導電性樹脂層が導電粒子を含
    む液状エポキシ樹脂であることを特徴とする請求項１記
    載の半導体装置の接続方法。
  12. 【請求項１２】 前記異方導電性樹脂層が導電粒子を含
    む熱可塑性樹脂であることを特徴とする請求項１記載の
    半導体装置の接続方法。
JP11088743A 1999-03-30 1999-03-30 半導体装置の接続方法 Pending JP2000286299A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11088743A JP2000286299A (ja) 1999-03-30 1999-03-30 半導体装置の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11088743A JP2000286299A (ja) 1999-03-30 1999-03-30 半導体装置の接続方法

Publications (1)

Publication Number Publication Date
JP2000286299A true JP2000286299A (ja) 2000-10-13

Family

ID=13951408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11088743A Pending JP2000286299A (ja) 1999-03-30 1999-03-30 半導体装置の接続方法

Country Status (1)

Country Link
JP (1) JP2000286299A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151537A (ja) * 2000-11-10 2002-05-24 Nippon Steel Corp 半導体素子のアンダーバンプメタルまたはバンプおよびその形成方法
WO2002069388A1 (fr) * 2001-02-26 2002-09-06 Sony Chemicals Corp. Appareil electrique et procede de fabrication de cet appareil electrique
JP2002280407A (ja) * 2001-03-21 2002-09-27 Seiko Epson Corp 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2004014235A (ja) * 2002-06-05 2004-01-15 Japan Aviation Electronics Industry Ltd 電気接続部材、及びフィルム部材
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2006177925A (ja) * 2004-11-25 2006-07-06 Denso Corp 圧力センサおよびその製造方法
CN100373607C (zh) * 2003-12-05 2008-03-05 精工爱普生株式会社 半导体器件及其制造方法以及半导体芯片和电子设备
CN102738088A (zh) * 2011-04-07 2012-10-17 瑞鼎科技股份有限公司 覆晶装置
CN102738101A (zh) * 2011-04-13 2012-10-17 华东科技股份有限公司 半导体立体封装构造
WO2013133116A1 (ja) * 2012-03-05 2013-09-12 デクセリアルズ株式会社 異方性導電材料を用いた接続方法及び異方性導電接合体
JP2015005503A (ja) * 2013-05-22 2015-01-08 積水化学工業株式会社 接続構造体
JP2015028920A (ja) * 2013-06-26 2015-02-12 積水化学工業株式会社 接続構造体
JP2017220641A (ja) * 2016-06-10 2017-12-14 東洋インキＳｃホールディングス株式会社 プリント配線板および電子機器
JP2018046238A (ja) * 2016-09-16 2018-03-22 日立化成株式会社 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151537A (ja) * 2000-11-10 2002-05-24 Nippon Steel Corp 半導体素子のアンダーバンプメタルまたはバンプおよびその形成方法
JP4703835B2 (ja) * 2000-11-10 2011-06-15 新日鉄マテリアルズ株式会社 アンダーバンプメタル、半導体装置用バンプ、導電性ボール付半導体装置
WO2002069388A1 (fr) * 2001-02-26 2002-09-06 Sony Chemicals Corp. Appareil electrique et procede de fabrication de cet appareil electrique
JP2002280407A (ja) * 2001-03-21 2002-09-27 Seiko Epson Corp 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2004014235A (ja) * 2002-06-05 2004-01-15 Japan Aviation Electronics Industry Ltd 電気接続部材、及びフィルム部材
US7528487B2 (en) 2003-12-05 2009-05-05 Seiko Epson Corporation Semiconductor device having insulating material dispersed with conductive particles which establish electrical connection by penetrating to both copper conductive layer and land of wiring board
CN100373607C (zh) * 2003-12-05 2008-03-05 精工爱普生株式会社 半导体器件及其制造方法以及半导体芯片和电子设备
JP2005311293A (ja) * 2004-03-26 2005-11-04 Seiko Epson Corp 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP2006177925A (ja) * 2004-11-25 2006-07-06 Denso Corp 圧力センサおよびその製造方法
CN102738088A (zh) * 2011-04-07 2012-10-17 瑞鼎科技股份有限公司 覆晶装置
CN102738101A (zh) * 2011-04-13 2012-10-17 华东科技股份有限公司 半导体立体封装构造
WO2013133116A1 (ja) * 2012-03-05 2013-09-12 デクセリアルズ株式会社 異方性導電材料を用いた接続方法及び異方性導電接合体
JP2013183118A (ja) * 2012-03-05 2013-09-12 Dexerials Corp 異方性導電材料を用いた接続方法及び異方性導電接合体
JP2015005503A (ja) * 2013-05-22 2015-01-08 積水化学工業株式会社 接続構造体
JP2015028920A (ja) * 2013-06-26 2015-02-12 積水化学工業株式会社 接続構造体
JP2017220641A (ja) * 2016-06-10 2017-12-14 東洋インキＳｃホールディングス株式会社 プリント配線板および電子機器
JP2018046238A (ja) * 2016-09-16 2018-03-22 日立化成株式会社 接続構造体及びその製造方法、端子付き電極の製造方法並びにこれに用いられる導電粒子、キット及び転写型

Similar Documents

Publication Publication Date Title
JP3565319B2 (ja) 半導体装置及びその製造方法
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
JP2000286299A (ja) 半導体装置の接続方法
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
TW200805619A (en) Memory card and memory card manufacturing method
JP2001176918A (ja) テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール
JP4240899B2 (ja) 半導体装置及び半導体装置の製造方法
JP4627957B2 (ja) 半導体装置の製造方法及び積層型半導体装置
JP4168887B2 (ja) 半導体装置の製造方法
KR100691062B1 (ko) 반도체 장치, 반도체 칩, 반도체 장치의 제조 방법 및전자기기
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2000067200A (ja) Ｉｃカード
JP2008118152A (ja) 半導体装置および積層型半導体装置
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
TW200532879A (en) Circuit substrate and method for mounting electronic element
JP4090906B2 (ja) 半導体装置及びその製造方法
JPH11260961A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2002252326A (ja) 半導体装置の製造方法
JP3643760B2 (ja) 半導体装置の製造方法
JP4026732B2 (ja) 半導体装置、およびこの製造方法
JP2005203558A (ja) 半導体装置及びその製造方法
JP2003124258A (ja) 半導体チップの実装方法、および半導体チップの実装構造
JP2001093937A (ja) 半導体素子の実装方法とその実装構造体
JP3257931B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP2006278413A (ja) 半導体基板実装構造、表示装置、接着シートおよび基板実装方法