JP2006278413A - 半導体基板実装構造、表示装置、接着シートおよび基板実装方法 - Google Patents

半導体基板実装構造、表示装置、接着シートおよび基板実装方法 Download PDF

Info

Publication number
JP2006278413A
JP2006278413A JP2005091164A JP2005091164A JP2006278413A JP 2006278413 A JP2006278413 A JP 2006278413A JP 2005091164 A JP2005091164 A JP 2005091164A JP 2005091164 A JP2005091164 A JP 2005091164A JP 2006278413 A JP2006278413 A JP 2006278413A
Authority
JP
Japan
Prior art keywords
adhesive layer
layer
semiconductor substrate
resin
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005091164A
Other languages
English (en)
Inventor
Hiroyoshi Nakahama
裕喜 中濱
Toshimichi Taguchi
敏道 太口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005091164A priority Critical patent/JP2006278413A/ja
Publication of JP2006278413A publication Critical patent/JP2006278413A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 接着層から回路基板および半導体基板を剥離しにくくし、また、回路基板の第1の端子と半導体基板の第2の端子との間の電気的な接続をより確実にする半導体基板実装構造を提供することにある。
【解決手段】本発明の半導体基板実装構造(60)は、回路基板(40)と、半導体基板(50)と、回路基板(40)と半導体基板(50)とを接着する接着層(20)とを備え、接着層(20)は、樹脂(22a)と、樹脂(22a)中に分散された絶縁性粒子(22b)とを含み、接着層(20)のうち第2の主面(20b)からの厚さが第2の端子(50a)の厚さに相当する厚さである領域を所定の領域(X)とすると、接着層のうち所定の領域(X)内の単位体積あたりの絶縁性粒子(22b)の数が、接着層(20)のうち所定の領域(X)以外の領域(Y)の単位体積あたりの絶縁性粒子(22b)の数よりも小さい。
【選択図】図1

Description

本発明は、半導体基板を回路基板に実装した半導体基板実装構造、および、上記半導体基板実装構造を備えた表示装置に関する。本発明は、また、上記半導体基板実装構造を作製するための接着シートに関する。本発明は、さらに、第1の基板を第2の基板に実装するための基板実装方法に関する。
近年、半導体素子を含む半導体装置の小型化が要求されており、半導体装置を小型化するための1つの手法として、半導体素子のフリップチップ実装が行われている。半導体素子のフリップチップ実装では、硬質基板およびフレキシブルプリント基板(FPC:Flexible Printed Circuit)などの回路基板と、回路基板よりも小さい半導体基板(半導体素子の基板)とを接着層によって接着するとともに、回路基板に形成された端子と半導体基板に形成されたバンプとを電気的に接続することによって、半導体基板を回路基板に実装している。
図18に示すように、従来の半導体基板実装構造160では、半導体基板150が回路基板140に実装されている。回路基板140は、複数の端子140aが設けられた主面140bを有しており、回路基板140には、複数の端子140aと電気的に接続された回路(図示せず)が設けられている。また、半導体基板150は、複数の端子150aが設けられた主面150bを有しており、半導体基板150には、複数のバンプ150aと電気的に接続された回路(図示せず)が設けられている。本明細書において、半導体基板150に設けられた端子上の突起電極をバンプと称する。半導体基板実装構造160では、接着層120が回路基板140と半導体基板150とを接着しており、また、端子140aとバンプ150aとが物理的に接触していることによって、半導体基板150に形成された回路と回路基板140に形成された回路とが電気的に接続している。
なお、図18では、端子140aとバンプ150aとが物理的に接触していることを示しているが、接着層120中に導電性粒子(図18には図示せず)を分散させて、端子140aとバンプ150aとを導電性粒子を介して電気的に接続することによって、半導体基板150に形成された回路を回路基板140に形成された回路と電気的に接続することもできる。
一般に、接着層120は樹脂からなり、接着層120の線膨張係数は30〜50ppm/℃である。接着層120の線膨張係数は、回路基板140および半導体基板150の線膨張係数と大きく異なる。例えば、回路基板140の線膨張係数は15ppm/℃であり、半導体基板150の線膨張係数は2.5ppm/℃である。このように接着層120、回路基板140および半導体基板150の線膨張係数はそれぞれ大きく異なるので、温度の変化に応じて、回路基板140と接着層120との間、および、接着層120と半導体基板150との間において応力が発生し、端子140aおよび/またはバンプ150aが剥離するおそれや、バンプ150aにクラックが生じるおそれがある。剥離またはクラックが発生すると、半導体基板150に形成された回路は、回路基板140に形成された回路と電気的に接続しにくくなるか、または、電気的に接続しなくなる。
また、接着層120が樹脂からなる場合、樹脂は高い吸湿性を有することが多いので、樹脂の吸湿性に起因して接着層120から回路基板140および半導体基板150が剥離するおそれがある。
以下に、図19を参照して、樹脂の吸湿性に起因して接着層120から回路基板140および半導体基板150が剥離することを説明する。
半導体基板実装構造160は、例えば、以下の工程によって作製される。
(1)まず、回路基板140にフィルム状の接着シートを貼り付ける。接着シートは、接着層と、接着層に貼り付けられ、保護シートとして機能するセパレータとを含む。セパレータは、接着層から剥離可能になっている。
(2)次いで、接着層からセパレータを剥離する。
(3)次いで、回路基板140に貼り付けられた接着層に半導体基板150をアライメントして、接着層の上に半導体基板150を配置した後、半導体基板150のバンプ150aが回路基板140の端子140aと電気的に接続するように、半導体基板150を接着層に圧着する。圧着することによって、接着層は、回路基板140と半導体基板150を接着する。以上で、回路基板140に対する半導体基板150のフリップチップ実装は完了する。
(4)次いで、回路基板140の主面140bのうち半導体基板150を貼り付けた部分とは異なる部分にクリーム半田を塗布する。
(5)次いで、クリーム半田を塗布した部分に、チップ電子部品170を搭載する。
(6)次いで、チップ電子部品170が搭載された回路基板140をオーブン(リフロー炉)に入れて、加熱し、クリーム半田を溶融し、フィレットを形成する。
以上のように、半導体基板150およびチップ電子部品170を回路基板140に実装した半導体基板実装構造160が製造される。
しかしながら、接着層120が吸湿性を有する場合、上記工程(6)において回路基板140をオーブンで加熱すると、接着層120に吸収された水分は水蒸気に変化する。このように接着層120内で水蒸気が発生すると、接着層120の体積が膨張し、接着層120から回路基板140および半導体基板150が剥離してしまうおそれがある。
これらの問題を解決するために、接着層120内にフィラーを充填することが知られている。フィラーは、典型的には無機の絶縁性粉末であり、例えば、シリカ、ケイ酸カルシウム、アルミナ、炭酸カルシウム、チッ化アルミニウム、炭化珪素などの粉末である。一般に、無機フィラーを構成する無機の絶縁性粒子の線膨張係数は樹脂の線膨張係数よりも小さく、また、絶縁性粒子の吸湿性は樹脂の吸湿性ほど高くないので、絶縁性粒子が接着層120中に分散していると、接着層120の線膨張係数を低減するとともに、接着層120の吸湿性を低減することができる。
特許文献1には、2つの接着フィルムを含む接着層が開示されている。特許文献1に開示されている接着層は、同じ厚さを有する2つの接着フィルムをラミネートしており、上側の接着フィルムは、フィラーとして、溶融シリカを含有している。一般に、半導体基板の線膨張係数は回路基板の線膨張係数よりも小さいので、特許文献1に開示されている接着層では、半導体基板と接する上側の接着フィルムに、線膨張係数の小さい溶融シリカを導入することによって、上側の接着フィルムの線膨張係数を減少させている。このようにして、特許文献1に開示されている接着層を用いて半導体基板実装構造を作製すると、上側の接着フィルムの線膨張係数と半導体基板の線膨張係数との間の差に起因して発生する応力が減少し、半導体基板のバンプが剥離することを防ぐことができる。
特開平10−226769号公報
しかしながら、特許文献1に開示されている接着層を用いて半導体基板実装構造を作製する場合、半導体基板を接着層に圧着するときに、フィラーが半導体基板のバンプによって捕捉され、フィラーがバンプと端子との間に挟まってしまうおそれがある。フィラーは、絶縁性粒子からなるため、フィラーがバンプと端子との間に挟まると、半導体基板は回路基板と電気的に接続しにくくなるか、または、電気的に接続しなくなる。
本発明の目的は、周囲の温度が変化しても回路基板と半導体基板とが剥離しにくく、かつ、回路基板と半導体基板との間の電気的な接続がより確実な半導体基板実装構造およびそのような半導体基板実装構造を作製するための基板実装方法、ならびに、そのような半導体基板実装構造を作製するために用いられる接着シートを提供することである。
本発明の半導体基板実装構造は、第1の端子が設けられた主面を有する回路基板と、第2の端子が設けられた主面を有する半導体基板であって、前記回路基板に実装された半導体基板と、前記第1の端子と前記第2の端子とが電気的に接続するように前記回路基板と前記半導体基板とを接着する接着層であって、前記接着層は、前記回路基板の前記主面と接する第1の主面と、前記半導体基板の前記主面と接する第2の主面とを有する、接着層とを備え、前記接着層は、樹脂と、前記樹脂中に分散された絶縁性粒子とを含み、前記接着層のうち前記第2の主面からの厚さが前記第2の端子の厚さに相当する厚さである領域を所定の領域とすると、前記接着層のうち前記所定の領域の単位体積あたりの絶縁性粒子の数が、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの絶縁性粒子の数よりも小さい。
好ましい実施形態において、前記接着層は、導電性粒子をさらに含む。
好ましい実施形態において、前記接着層のうち前記所定の領域の単位体積あたりの導電性粒子の数は、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの導電性粒子の数よりも大きい。
好ましい実施形態において、前記接着層は、第1の樹脂と、前記第1の樹脂中に分散された第1の絶縁性粒子とを含む、第1の層と、前記第1の層よりも前記第2の主面側に配置された第2の層であって、第2の樹脂を含む、第2の層とを含む。
好ましい実施形態において、前記第2の層は、前記第2の樹脂中に分散された第1の導電性粒子をさらに含む。
好ましい実施形態において、前記第1の層は、前記第1の樹脂中に分散された第2の導電性粒子をさらに含む。
好ましい実施形態において、前記第2の層は、前記第2の樹脂中に分散された第1の導電性粒子をさらに含み、前記第1の層は、前記第1の樹脂中に分散された第2の導電性粒子をさらに含み、前記第2の層内の単位体積あたりの前記第1の導電性粒子の数は、前記第1の層内の単位体積あたりの前記第2の導電性粒子の数よりも大きい。
好ましい実施形態において、前記第2の導電性粒子は、前記第1の導電性粒子と同じ材料から形成されている。
好ましい実施形態において、前記第2の層は、前記第2の樹脂中に分散された第2の絶縁性粒子をさらに含み、前記第1の層内の単位体積あたりの前記第1の絶縁性粒子の数は、前記第2の層内の単位体積あたりの前記第2の絶縁性粒子の数よりも大きい。
好ましい実施形態において、前記第2の絶縁性粒子は、前記第1の絶縁性粒子と同じ材料から形成されている。
好ましい実施形態において、前記第1の樹脂は、前記第2の樹脂と同じ樹脂である。
好ましい実施形態において、前記接着層は第3の層をさらに含み、前記第3の層は第3の樹脂を含む。
好ましい実施形態において、前記第3の層は、前記第2の層よりも前記第2の主面側に配置されている。
好ましい実施形態において、前記第3の層は、前記第3の樹脂中に分散された第3の導電性粒子をさらに含む。
好ましい実施形態において、前記第3の層は、前記第3の樹脂中に分散された第3の絶縁性粒子をさらに含み、前記第3の層内の単位体積あたりの前記第3の絶縁性粒子の数は、前記第1の層内の単位体積あたりの前記第1の絶縁性粒子の数よりも小さい。
好ましい実施形態において、前記半導体基板の線膨張係数は、前記回路基板の線膨張係数よりも小さい。
本発明の表示装置は、上記に記載の半導体基板実装構造を備える。
本発明の接着シートは、第1の主面および第2の主面を有する接着層であって、樹脂と、前記樹脂中に分散された絶縁性粒子とを含む、接着層と、前記接着層の前記第2の主面に貼り付けられた保護層であって、前記接着層から剥離可能である、保護層とを備え、前記接着層のうち前記第2の主面からの厚さが所定の厚さである領域を所定の領域とすると、前記接着層のうち前記所定の領域の単位体積あたりの絶縁性粒子の数が、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの絶縁性粒子の数よりも小さい。
本発明の基板実装方法は、接着層が貼り付けられた第1の基板を用意する工程であって、前記第1の基板は、第1の端子が設けられた主面を有し、前記接着層は、第1の主面と第2の主面とを有し、前記接着層の前記第1の主面が前記第1の基板の前記主面と接しており、前記接着層は、樹脂と、前記樹脂中に分散された絶縁性粒子とを含み、前記接着層のうち前記第2の主面からの厚さが所定の厚さである領域を所定の領域とすると、前記接着層のうち前記所定の領域の単位体積あたりの絶縁性粒子の数が、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの絶縁性粒子の数よりも小さい、工程と、前記所定の厚さを有する第2の端子が設けられた主面を有する第2の基板を用意する工程と、前記第2の基板の前記主面が前記接着層の前記第2の主面と接し、かつ、前記第2の基板の前記第2の端子が前記第1の基板の前記第1の端子と電気的に接続するように、前記第2の基板を前記接着層に貼り付ける工程とを包含する。
好ましい実施形態において、前記接着層が貼り付けられた第1の基板を用意する工程において、前記接着層は、第1の樹脂と、前記第1の樹脂中に分散された第1の絶縁性粒子とを含む、第1の層と、前記第1の層よりも前記第2の主面側に配置された第2の層であって、第2の樹脂を含む、第2の層とを含む。
好ましい実施形態において、前記接着層が貼り付けられた前記第1の基板を用意する工程は、接着シートを用意する工程であって、前記接着シートは、前記接着層と、前記接着層の前記第2の主面に貼り付けられた保護層とを含み、前記保護層は前記接着層から剥離可能である、工程と、前記第1の基板を用意する工程と、前記接着シートのうち前記接着層の前記第1の主面が前記第1の基板の前記主面と接するように、前記接着シートを前記第1の基板に貼り付ける工程と、前記接着層から前記保護層を剥離する工程とを含む。
好ましい実施形態において、前記接着シートを前記第1の基板に貼り付ける工程は、加熱したツールを用いて、前記接着シートを前記第1の基板に貼り付ける工程を含む。
好ましい実施形態において、前記接着シートを前記第1の基板に貼り付ける工程において、前記第1の層の粘度は前記第2の層の粘度よりも低い。
好ましい実施形態において、前記接着層が貼り付けられた第1の基板を用意する工程において、前記接着層の前記第1の層の厚さが、前記第1の端子の厚さとほぼ同じであるか、または、前記第1の端子の厚さよりも薄くなるように前記接着層を形成する工程を含む。
本発明の半導体基板実装構造は、周囲の温度が変化しても接着層から半導体基板および回路基板を剥離しにくくし、半導体基板の端子と回路基板の端子との間の電気的な接続をより確実にすることできる。本発明の半導体基板実装構造は、表示装置に好適に適用される。また、本発明の接着シートを用いると、本発明の半導体基板実装構造を好適に作製することができる。
また、本発明の基板実装方法を用いると、端子間に絶縁性粒子が介在しにくく、第1の基板の端子と第2の基板の端子との間の電気的な接続をより確実にすることできる。
以下、図面を参照して、本発明の実施形態を説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
まず、図1を参照して、本発明の実施形態による半導体基板実装構造の作製方法を説明する。
本発明の実施形態による半導体基板実装構造を作製するための基板実装方法では、図1(a)に示すように、接着層20が貼り付けられた回路基板(第1の基板)40を用意する。回路基板40は、端子40aが設けられた主面40bを有し、接着層20は、第1の主面20aと第2の主面20bとを有し、接着層20の第1の主面20aが回路基板40の主面40bと接している。接着層20は、樹脂22aと、樹脂22a中に分散された絶縁性粒子22bと、樹脂22a中に分散された導電性粒子22cとを含む。接着層20のうち第2の主面20bからの厚さ(深さ)が所定の厚さ(深さ)である領域を領域Xとし、接着層20のうち領域X以外の領域を領域Yとすると、接着層20の領域X内の単位体積あたりの絶縁性粒子22bの数は、接着層20の領域Y内の単位体積あたりの絶縁性粒子22bの数よりも小さい。また、接着層20の領域X内の単位体積あたりの導電性粒子22cの数は、接着層20の領域Y内の単位体積あたりの導電性粒子22cの数よりも大きい。本実施形態では、領域Yの厚さ(深さ)は、回路基板40の端子40aの厚さ(高さ)と同じである。樹脂22aは絶縁性を有しており、絶縁性粒子22bの線膨張係数は、樹脂22aの線膨張係数よりも小さい。
次いで、図1(b)に示すように、所定の厚さ(高さ)を有する端子50aが設けられた主面50bを有する半導体基板(第2の基板)50を用意する。
次いで、図1(c)に示すように、半導体基板50の端子50aが回路基板40の端子40aと対応するように、半導体基板50を接着層20に貼り付ける。半導体基板50の端子50aを接着層20に挿入すると、導電性粒子22cが半導体基板50の端子50aによって捕捉され、半導体基板50の端子50aと回路基板40の端子40aとによって導電性粒子22cは押しつぶされる。半導体基板50を接着層20に貼り付けることによって、半導体基板50の主面50bが接着層20の第2の主面20bと接し、導電性粒子22cを介して半導体基板50の端子50aが回路基板40の端子40aと電気的に接続する。
以上のようにして、半導体基板50を回路基板40に実装した半導体基板実装構造60を作製することができる。
本実施形態によれば、半導体基板50を接着層20に貼り付けるときに、半導体基板50の端子50aが挿入される接着層20の領域X内の単位体積あたりの絶縁性粒子22bの数が、接着層20の領域Y内の単位体積あたりの絶縁性粒子22bの数よりも小さいので、半導体基板50の端子50aを接着層20に挿入しても、絶縁性粒子22bは半導体基板50の端子50aによって捕捉されにくい。また、接着層20の領域X内の単位体積あたりの導電性粒子22cの数が接着層20の領域Y内の単位体積あたりの絶縁性粒子22cの数よりも大きいので、半導体基板50の端子50aを接着層20に挿入するとき、導電性粒子22cは半導体基板50の端子50aによって捕捉されやすい。したがって、本実施形態によれば、半導体基板50を接着層20に貼り付けることによって、半導体基板50の端子50aと回路基板40の端子40aとの間の電気的な接続をより確実にすることができる。
また、絶縁性粒子22bの線膨張係数は樹脂22aの線膨張係数よりも小さいので、絶縁性粒子22bを樹脂22aに分散させると、接着層20の線膨張係数を減少させることができる。一般に、樹脂22aの線膨張係数は、回路基板40の線膨張係数および半導体基板50の線膨張係数よりも大きいので、接着層20の線膨張係数が減少すると、接着層20の線膨張係数と回路基板40の線膨張係数との間の差、および、接着層20の線膨張係数と半導体基板50の線膨張係数との間の差が減少する。したがって、本実施形態によれば、半導体基板実装構造60の周囲の温度が変化する場合でも、接着層20と回路基板40との間で線膨張係数に起因して発生する応力、および、接着層20と半導体基板50との間で線膨張係数に起因して発生する応力を減少することができ、結果として、接着層20が回路基板40および半導体基板50をより確実に接着することができる。
なお、本実施形態では、端子50aと対向する端子40aの表面は、絶縁性粒子22bの直径および導電性粒子22cの直径よりも大きな表面積を有している。同様に、端子40aと対向する端子50aの表面は、絶縁性粒子22bの直径および導電性粒子22cの直径よりも大きな表面積を有している。半導体基板50の端子50aを接着層20に挿入するときに、半導体基板50の端子50aが絶縁性粒子22bを捕捉してしまい、回路基板40の端子40aと半導体基板50の端子50aとの間に絶縁性粒子22bが存在していたとしても、そのような絶縁性粒子22bは少なく、また、半導体基板50の端子50aを接着層20に挿入するときに半導体基板50の端子50aが導電性粒子22cを捕捉しやすいので、回路基板40の端子40aと半導体基板50の端子50aとを電気的に接続することができる。
次いで、図2を参照して、半導体基板実装構造60を作製するために好適に用いられる接着シート10を説明する。
本発明の実施形態による接着シート10は、図2に示すように、接着層20と、保護層として機能するセパレータ30と備える。接着層20は、第1の主面20aおよび第2の主面20bを有しており、接着層20は、樹脂22aと、樹脂22a中に分散された絶縁性粒子22bと、樹脂22a中に分散された導電性粒子22cとを含む。セパレータ30は接着層20の第2の主面20bに貼り付けられているが、セパレータ30は接着層20から剥離可能である。接着層20のうち第2の主面20bからの厚さ(深さ)が所定の厚さ(深さ)である領域を領域Xとし、接着層20のうち領域X以外の領域を領域Yとすると、接着層20の領域X内の単位体積あたりの絶縁性粒子22bの数は、接着層20の領域Y内の単位体積あたりの絶縁性粒子22bの数よりも小さい。また、接着層20の領域X内の単位体積あたりの導電性粒子22cの数は、接着層20の領域Y内の単位体積あたりの導電性粒子22cの数よりも大きい。
次いで、図2を参照して説明した接着シート10を用いて半導体基板実装構造60を作製するための基板実装方法を、図3を参照して、より詳細に説明する。
まず、図3(a)に示すように、図2を参照して説明した接着シート10を用意し、次に、図3(b)に示すように、端子40aが設けられた主面40bを有する回路基板(第1の基板)40を用意する。図3(b)は、回路基板40の一部を拡大して示している。回路基板40の主面40bには、複数の端子40aが設けられている。複数の端子40aは、例えば、互いに等しい間隔で配列されている。回路基板40には、複数の端子40aと電気的に接続された回路(図示せず)が設けられている。
次に、図3(c)に示すように、接着シート10のうち接着層20の第1の主面20aが回路基板40の主面40bと接するように、接着シート10を回路基板40に貼り付ける。図3(c)は、回路基板40および接着シート10の一部を拡大して示している。回路基板40の主面40bに端子40aが設けられているので、回路基板40に接着シート10を貼り付けると、接着シート10は変形する。例えば、加熱したツール70を用いて、接着シート10を回路基板40に貼り付ける。図3(c)に示すように、接着層20の第1の主面20aを回路基板40の主面40bと接触させた状態で、加熱したツール70を接着シート10のセパレータ30に押し付けることによって、接着シート10を回路基板40に貼り付ける。
次に、図3(d)に示すように、端子50aが設けられた主面50bを有する半導体基板(第2の基板)50を用意する。半導体基板50では、主面50bに複数の端子50aが設けられている。複数の端子50aは、回路基板40に配列された複数の端子40aと対応するように配列されている。また、半導体基板50には、複数の端子50aと電気的に接続された回路(図示せず)が設けられている。
次に、図3(e)に示すように、接着層20からセパレータ30を剥離する。なお、セパレータ30を接着層20から剥離した後も、接着層20は回路基板40に貼り付けられたままであり、セパレータ30を接着層20から剥離することによって、接着層20の第2の主面20bが露出される。
次に、図3(f)に示すように、半導体基板50の主面50bが接着層20の第2の主面20bと接し、かつ、半導体基板50の端子50aが回路基板40の端子40aと電気的に接続するように、半導体基板50を接着層20に貼り付ける。半導体基板50の主面50bに端子50aが設けられているため、半導体基板50を接着層20に貼り付けると、接着層20は変形する。この貼り付けは、例えば、加熱したツール70を用いて、半導体基板50を接着層20に圧着することによって、行う。加熱したツール70を半導体基板50に押し付けることによって、半導体基板50を接着層20に圧着する。
なお、加熱したツール70を用いて接着シート10を回路基板40に貼り付け、かつ、半導体基板50を接着層20に圧着する場合には、圧着するときに、接着シート10を回路基板40に貼り付けるときにおいてツール70を加熱する温度よりも高い温度にツール70を加熱し、および/または、接着シート10を回路基板40に貼り付けるときにおいてツール70を押し付ける圧力よりも高い圧力でツール70を押し付けることにより、回路基板40と接着層20との間の密着度は、接着シート10を回路基板40に貼り付けたときよりも上昇する。
また、図3(f)に示すように、加熱したツール70を用いて半導体基板50を接着層20に圧着する場合、熱は、ツール70から半導体基板50を介して接着層20に伝達する。接着層20が加熱されると、接着層20内の樹脂22aは流動し、さらに熱が加えられると、樹脂22aは硬化(固化)する。樹脂22aの流動に伴って絶縁性粒子22bが移動するので、接着層20の領域Y内の樹脂22aが接着層20の領域Xに流動し、接着層20の領域X内の樹脂22aが接着層20の領域Yに流動すると、接着層20の領域X内の単位体積あたりの絶縁性粒子22bの数と接着層20の領域Y内の単位体積あたりの絶縁性粒子22bの数との差は、圧着する前と比べて減少する。ただし、接着層20の領域X内の単位体積あたりの絶縁性粒子22bの数が、接着層20の領域Y内の単位体積あたりの絶縁性粒子22bの数よりも大きくなることはない。なぜなら、絶縁性粒子22bが接着層20内で完全に均一に分散するように樹脂22aが接着層20内で流動することは現実的に難しく、また、樹脂22aの流動に伴って絶縁性粒子22bが移動するとしても、絶縁性粒子22bは樹脂22aに対して粘性を有しているからである。したがって、加熱したツール70を用いて圧着した後も、接着層20の領域X内の単位体積あたりの絶縁性粒子22bの数は、接着層20の領域Y内の単位体積あたりの絶縁性粒子22bの数よりも小さいままである。また、同様に、加熱したツール70を用いて圧着した後も、接着層20の領域X内の単位体積あたりの導電性粒子22cの数は、接着層20の領域Y内の単位体積あたりの導電性粒子22cの数よりも大きいままである。
なお、圧着するときに、樹脂22aが流動して、絶縁性粒子24bが接着層20内でより均一化するほど好ましい。一般に、接着層20の領域X側に配置された半導体基板50の線膨張係数は、接着層20の領域Y側に配置された回路基板40の線膨張係数よりも小さいので、接着層20のうち半導体基板50の近くの線膨張係数が小さいほど、周囲の温度の変化に起因して発生する応力を小さくすることができるからである。
以上のように、本発明の実施形態による接着シート10を用いると、回路基板40に半導体基板50を実装した半導体基板実装構造60を好適に作製することができる。
なお、上述した説明では、接着層20の全体にわたって絶縁性粒子22bおよび導電性粒子22cが分散されている実施形態を説明したが、本発明はこの実施形態に限定されない。本発明の接着層は2つの層から形成されてもよい。次いで、接着層が2つの層から形成される実施形態を説明する。
本発明の他の実施形態による基板実装方法では、図4(a)に示すように、接着層20が貼り付けられた回路基板40を用意する。回路基板40は、端子40aが設けられた主面40bを有し、接着層20は、第1の主面20aと第2の主面20bとを有し、接着層20の第1の主面20aが回路基板40の主面と接している。本実施形態では、接着層20は、2つの層、すなわち、第1の層24と、第2の層26とからなる。第1の層24は第1の主面20aを形成し、第2の層26は第2の主面20bを形成している。第1の層24は、第1の樹脂24aと、第1の樹脂24a中に分散された絶縁性粒子24bとを含む。第2の層26は、第2の樹脂26aと、第2の樹脂26a中に分散された導電性粒子26cとを含む。第2の層26は、第1の層24よりも第2の主面20b側に配置されている。本実施形態では、第1の層24の厚さが回路基板40の端子40aの厚さと等しくなるように第1の層24は形成されており、第1の層24の厚さは接着層20の領域Yの厚さと等しくなっている。なお、第2の層26の厚さは図4(b)に示す半導体基板50の端子50aの厚さと等しくなるように、接着層20は形成されており、第2の層26の厚さは接着層20の領域Xの厚さと等しくなっている。つまり、接着層20の領域X内には、絶縁性粒子が存在しておらず、導電性粒子が存在しており、接着層20の領域Y内には、導電性粒子が存在しておらず、絶縁性粒子が存在している。
次に、図4(b)に示すように、所定の厚さを有する端子50aが設けられた主面を有する半導体基板50を用意する。
次に、図4(c)に示すように、半導体基板50の端子50aが回路基板40の端子40aと対応するように、半導体基板50を接着層20に貼り付ける。半導体基板50の端子50aを接着層20に挿入すると、導電性粒子26cが半導体基板50の端子50aによって捕捉され、半導体基板50の端子50aと回路基板40の端子40aとによって導電性粒子26cは押しつぶされる。半導体基板50を接着層20に貼り付けることによって、半導体基板50の主面50bが接着層20の第2の主面20bと接し、導電性粒子26cを介して半導体基板50の端子50aが回路基板40の端子40aと電気的に接続する。
このようにして、半導体基板50を回路基板40に実装した半導体基板実装構造60を作製することができる。
次いで、図5を参照して、図4を参照して説明した半導体基板実装構造60を作製するために好適に用いられる接着シート10を説明する。
本発明の実施形態による接着シート10は、図5に示すように、接着層20と、保護層として機能するセパレータ30とを備える。接着層20は、第1の主面20aと第2の主面20bとを有する。接着層20は、第1の層24と、第2の層26とからなり、第1の層24は第1の主面20aを形成し、第2の層26は第2の主面20bを形成している。第1の層24は、第1の樹脂24aと、第1の樹脂24a中に分散された絶縁性粒子22bとを含み、第2の層26は、第2の樹脂26aと、第2の樹脂26a中に分散された絶縁性粒子26cとを含み、第2の層26は、第1の層24よりも接着層20の第2の主面20b側に配置されている。セパレータ30は接着層20の第2の主面20bに貼り付けられているが、セパレータ30は接着層20から剥離可能である。
次いで、図5を参照して説明した接着シート10を用いて半導体基板実装構造60を作製する方法を、図6を参照して、より詳細に説明する。
まず、図6(a)に示すように、図5を参照して説明した接着シート10を用意し、次に、図6(b)に示すように、端子40aが設けられた主面40bを有する回路基板40を用意する。図6(b)は、回路基板40の一部を拡大して示している。回路基板40の主面40bには、複数の端子40aが設けられている。複数の端子40aは、例えば、互いに等しい間隔で配列されている。回路基板40には、複数の端子40aと電気的に接続された回路(図示せず)が設けられている。
次に、図6(c)に示すように、接着シート10のうち接着層20の第1の主面20aが回路基板40の主面40bと接するように、接着シート10を回路基板40に貼り付ける。図6(c)は、回路基板40および接着シート10の一部を拡大して示している。回路基板40の主面40bに端子40aが設けられているので、回路基板40に接着シート10を貼り付けると、接着シート10は変形し、特に、第1の層24が最も変形する。例えば、加熱したツール70を用いて、接着シート10を回路基板40に貼り付ける。図6(c)に示すように、接着層20の第1の主面20aを回路基板40の主面40bと接触させた状態で、加熱したツール70を接着シート10のセパレータ30に押し付けることによって、接着シート10を回路基板40に貼り付ける。
次に、図6(d)に示すように、端子50aが設けられた主面50bを有する半導体基板50を用意する。半導体基板50では、主面50bに複数の端子50aが設けられている。複数の端子50aは、回路基板40に配列された複数の端子40aと対応するように配列されている。また、半導体基板50には、複数の端子50aと電気的に接続された回路(図示せず)が設けられている。
次に、図6(e)に示すように、接着層20からセパレータ30を剥離する。なお、セパレータ30を接着層20から剥離した後も、接着層20は回路基板40に貼り付けられたままであり、セパレータ30を接着層20から剥離することによって、接着層20の第2の主面20bが露出される。
次に、図6(f)に示すように、半導体基板50の主面50bが接着層20の第2の主面20bと接し、かつ、半導体基板50の端子50aが回路基板40の端子40aと電気的に接続するように、半導体基板50を接着層20に貼り付ける。半導体基板50の主面50bに端子50aが設けられているため、半導体基板50を接着層20に貼り付けると、接着層20は変形する。この貼り付けは、例えば、加熱したツール70を用いて、半導体基板50を接着層20に圧着することによって、行う。加熱したツール70を半導体基板50に押し付けることによって、半導体基板50を接着層20に圧着する。
なお、図6(f)に示すように、加熱したツール70を用いて半導体基板50を接着層20に圧着する場合、熱は、ツール70から半導体基板50を介して接着層20の第1の層24および第2の層26に伝達する。第1の層24および第2の層26が加熱されると、第1の樹脂24aおよび第2の樹脂26aは流動し、さらに熱が加えられると、第1の樹脂24aおよび第2の樹脂26aは硬化(固化)する。第1の樹脂24aの流動に伴って絶縁性粒子22bが移動するので、第1の層24内の第1の樹脂24aが接着層20の領域Xに流動し、第2の層26内の第2の樹脂26aが接着層20の領域Yに流動すると、接着層20の領域Y内にも絶縁性粒子24bが存在するようになる。ただし、接着層20の領域X内の単位体積あたりの絶縁性粒子24bの数が、接着層20の領域Y内の単位体積あたりの絶縁性粒子24bの数よりも大きくなることはない。なぜなら、第1の層24内の第1の樹脂24aと第2の層26内の第2の樹脂26aとが接着層20内で完全に均一に混合することは現実的に難しく、また、第1の樹脂24aの流動に伴って絶縁性粒子24bが移動するとしても、絶縁性粒子24bは第1の樹脂24aに対して粘性を有しているからである。したがって、加熱したツール70を用いて圧着した後も、圧着する前と同様に、接着層20の領域X内の単位体積あたりの絶縁性粒子24bの数は、接着層20の領域Y内の単位体積あたりの絶縁性粒子24bの数よりも小さいままである。また、同様に、加熱したツール70を用いて圧着した後も、圧着する前と同様に、接着層20の領域X内の単位体積あたりの導電性粒子22cの数は、接着層20の領域Y内の単位体積あたりの導電性粒子22cの数よりも大きいままである。
以上のように、この実施形態による接着シート10を用いても、回路基板40に半導体基板50を実装した半導体基板実装構造60を好適に作製することができる。
なお、接着シート10の第1の樹脂24aおよび第2の樹脂26aはいずれも樹脂からなり、第1の樹脂24aが第2の樹脂26aと同じ樹脂であることが好ましい。第1の樹脂24aが第2の樹脂26aと同じ樹脂である場合、第1の樹脂24aが第2の樹脂26aにより均一に混ざりやすいからである。あるいは、第1の樹脂24aは、第2の樹脂26a樹脂と異なっていてもよい。なお、いずれの場合であっても、接着シート10を回路基板40に貼り付けるときに第1の樹脂24aと第2の樹脂26aとが混ざらないことが好ましい。なぜなら、圧着する前に、第2の樹脂26aが第1の樹脂24aと混ざっているほど、圧着するときに、絶縁性粒子24cが半導体基板50の端子50aによって捕捉されやすいからである。
しかしながら、圧着のときに第1の樹脂24aおよび第2の樹脂26aが流動して、絶縁性粒子24bが接着層20内でより均一化することは好ましい。一般に、接着層20の領域Xに近い半導体基板50の線膨張係数は、接着層20の領域Yに近い回路基板40の線膨張係数よりも小さいので、接着層20のうち半導体基板50の近くの線膨張係数が小さいほど、周囲の温度の変化に起因して発生する応力を小さくすることができるからである。図6(g)に示すように、加熱したツール70を用いて圧着して、第1の樹脂24aと第2の樹脂26aとを混合すると、圧着する前の第1の層24および第2の層26から、1つの層22Aが形成される。
以上のように、本実施形態による基板実装方法によって、回路基板40に半導体基板50を実装した半導体基板実装構造60を作製することができる。
なお、上述した説明では、第1の層24が絶縁性粒子24bを含み、第2の層26が導電性粒子26cを含む実施形態を説明したが、本発明はこの実施形態に限定されない。
本発明のさらに他の実施形態による接着シート10は、図7(a)に示すように、第2の層26は、第2の樹脂26a中に分散された絶縁性粒子26bをさらに含む。ただし、この場合、第2の層26内の単位体積あたりの絶縁性粒子26bの数は、第1の層24内の単位体積あたりの絶縁性粒子24bの数よりも小さい。図7(a)に示すように、第2の層26が絶縁性粒子26bを含む場合、圧着のときに第1の樹脂24aおよび第2の樹脂26aがそれほど混合しなくても、圧着の後に接着層20の領域X内に多くの絶縁性粒子が存在するので、接着層20と半導体基板50との間で線膨張係数の差に起因して発生する応力を減少させることができる。なお、この場合、絶縁性粒子26bは、絶縁性粒子24bと同じ材料から形成されてもよい。
また、本発明のさらに他の実施形態による接着シート10は、図7(b)に示すように、第1の層24は、第1の樹脂24a中に分散された導電性粒子24cをさらに含む。ただし、第2の層26内の単位体積あたりの導電性粒子26cの数は、第1の層24内の単位体積あたりの導電性粒子24cの数よりも大きいことが好ましい。第2の層26内の導電性粒子が多いほど、半導体基板50を接着層20に貼り付けるときに、導電性粒子が半導体基板50の端子50aによって捕捉されやすいからである。なお、半導体基板50を接着層20に貼り付けた後、接着層20に含まれる導電性粒子24cおよび導電性粒子26cが連結して、回路基板40のうち端子40a以外の部分と、半導体基板50のうち端子50a以外の部分とが電気的に接続しないように、導電性粒子24cおよび導電性粒子26cの全体量は制限される。
また、本発明のさらに他の実施形態による接着シート10は、図7(c)に示すように、第1の層24は、第1の樹脂24a中に分散された導電性粒子24cをさらに含み、第2の層26は、第2の樹脂26a中に分散された絶縁性粒子24bをさらに含む。なお、ここでも、第1の層24内の単位体積あたりの絶縁性粒子24bの数は、第2の層26内の単位体積あたりの絶縁性粒子26bの数よりも大きい。また、第2の層26内の単位体積あたりの導電性粒子26cの数は、第1の層24内の単位体積あたりの導電性粒子24cの数よりも大きいことが好ましい。
なお、上述した説明では、接着層20に導電性粒子が分散されており、導電性粒子を介して回路基板40の端子40aと半導体基板50の端子50aとが電気的に接続する実施形態、つまり、接着層20が異方性導電膜(Anisotropic Conductive Film)として機能する実施形態を説明したが、本発明はこの実施形態に限定されない。本発明のさらに他の実施形態による半導体基板実装構造では、回路基板40の端子40aと半導体基板50の端子50aとが物理的に接触してもよく、つまり、接着層20が非導電性膜(Non−Conductive Film)として機能してもよい。
本発明のさらに他の実施形態による接着シート10は、図7(d)に示すように、第1の層24が、第1の樹脂24aと、第1の樹脂24a中に分散された絶縁性粒子24cとを含み、第2の層26が、第2の樹脂26aを含む。ここでは、第2の層26は導電性粒子を含まない。
この実施形態によれば、絶縁性粒子22bは半導体基板50の端子50aによって捕捉されにくいので、半導体基板50の端子50aと回路基板40の端子40aとの間の電気的な接続をより確実にすることができる。
また、絶縁性粒子22bの線膨張係数が樹脂22aの線膨張係数よりも小さいので、絶縁性粒子22bを樹脂22a中に分散させると、接着層20の線膨張係数を減少させることができる。したがって、本実施形態によれば、半導体基板実装構造60の周囲の温度が変化する場合でも、接着層20が回路基板40および半導体基板50をより確実に接着することができる。
また、本発明のさらに他の実施形態による接着シート10は、図7(e)に示すように、第2の層26が、第2の樹脂26a中に分散された絶縁性粒子26bをさらに含む。ここでも、第2の層26内の単位体積あたりの絶縁性粒子26bの数は、第1の層24内の単位体積あたりの絶縁性粒子24bの数よりも小さい。
以上のように、本発明の接着層20は非導電性膜として機能してもよい。ただし、接着層20が異方性導電膜として機能する場合には、端子40aとの端子50aとの間で物理的な接触が不十分であるか、または、端子40aが端子50aと物理的に接触していなくても、端子40aが端子50aと導電性粒子を介して電気的に接続していれば、回路基板40に設けられた回路は、半導体基板50に設けられた回路と電気的に接続することができる。
なお、以上の説明では、第1の層24の厚さが回路基板40の端子40aの厚さと等しく、第2の層26の厚さが半導体基板50の端子50aの厚さと等しい実施形態を説明したが、本発明はこれに限定されない。第1の層24の厚さは、回路基板40の端子40aの厚さよりも厚くても薄くてもよく、または、第2の層26の厚さは、半導体基板50の端子50aの厚さよりも薄くても厚くてもよい。なお、回路基板40の端子40aの厚さと半導体基板50の端子50aの厚さとの関係に応じて、第2の層26の厚さを調整してもよい。
また、絶縁性粒子24bが半導体基板50の端子50aによって捕捉されにくくするためには、第1の層24の厚さを回路基板40の端子40aの厚さよりも薄くすることが好ましい。第1の層24の厚さが回路基板40の端子40aの厚さよりも薄い場合、接着層20を回路基板40に貼り付けるときに回路基板40の端子40aを接着層20に挿入すると、第1の層24が変形し、第1の層24の変形に伴い、第2の層26およびセパレータ30も変形し、回路基板40の端子40aは、第1の層24内で第1の層24と第2の層26との界面近傍に達するか、または、第1の層24を貫通して第2の層26まで達する。このとき、絶縁性粒子24bは、第1の層24の変形に伴い、半導体基板50を接着層20に貼り付けるときに半導体基板50の端子50aによって捕捉されにくい場所に移動する。なお、回路基板40の端子40aが、第1の層24内で第1の層24と第2の層26との界面近傍に達するか、または、第1の層24を貫通して第2の層26まで達するためには、接着シート10を回路基板40に貼り付けるときに第1の層24の粘度は第2の層26の粘度よりも低いことが好ましいので、第1の層24の粘度が第2の層26の粘度よりも低くなるような温度に、接着シート10を回路基板40に貼り付けるときのツール70の温度を設定してもよい。
なお、上述したように、半導体基板50を接着層20に貼り付けるときに、接着層20の領域X内の絶縁性粒子は少ないほど好ましい。しかしながら、半導体基板50を接着層20に貼り付けた後は、接着層20の領域X内の絶縁性粒子の数は大きいほど好ましい。ただし、半導体基板50を接着層20に貼り付ける前に、接着層20の領域X内の単位体積あたりの絶縁性粒子の数は、接着層20の領域Y内の単位体積あたりの絶縁性粒子の数よりも小さいので、半導体基板50を接着層20に圧着して、接着層20内の第1の樹脂24aおよび第2の樹脂26aを混合すると、接着層20の領域X内の絶縁性粒子の数は大きくなるものの、接着層20の領域X内の単位体積あたりの絶縁性粒子の数が、接着層20の領域Y内の単位体積あたりの絶縁性粒子の数よりも大きくはならない。
なお、上述した説明では、接着層20が2つの層(すなわち、第1の層24および第2の層26)からなる実施形態を説明したが、本発明はこれらに限定されない。接着層20は3以上の層から形成されてもよい。
本発明のさらに他の実施形態による接着シート10では、図7(f)に示すように、接着層20は、第2の層26よりも第2の主面20b側に配置された第3の層28を含む。第3の層28は第2の主面20aを形成する。第3の層28は、第3の樹脂28aを含んでおり、第3の層28は、第2の樹脂26a中に分散された絶縁性粒子および/または導電性粒子を含んでもよい。なお、第3の層28が絶縁性粒子を含む場合、第3の層28内の単位体積あたりの絶縁性粒子の数は、第1の層24内の単位体積あたりの絶縁性粒子の数よりも小さい。第3の層28内の絶縁性粒子が多すぎると、端子50aによって捕捉されるからである。
接着層20が3つの層から形成される場合、半導体基板50を接着層20に貼り付けるときに真ん中に位置する第2の層26に含まれる粒子が端子50aに最も捕捉されやすいので、第2の層26内の単位体積あたりの絶縁性粒子の数は、第1の層24および第3の層28内の単位体積あたりの絶縁性粒子の数よりも小さく、また、第2の層26内の単位体積あたりの導電性粒子の数が、第1の層24および第3の層28内の単位体積あたりの導電性粒子の数よりも大きいことが好ましい。
なお、絶縁性粒子は、例えば、シリカ、ケイ酸カルシウム、アルミナ、炭酸カルシウム、チッ化アルミニウム、炭化珪素からなる群から選択された1つの材料から形成された粒子であってもよい。また、フィラーは、同種の絶縁性粒子から形成されなくてもよく、フィラーは、異なる種類の絶縁性粒子を含む混合物であってもよい。フィラーが混合物である場合、フィラーはシリカ粒子を含むことが好ましく、その場合、フィラー全体に対するシリカ粒子の質量百分率は50wt%以上であることが好ましい。
この半導体基板実装構造60を、半導体基板を回路基板の上に実装する公知の半導体基板実装構造に適用することができる。例えば、この半導体基板実装構造60は、液晶表示装置などの表示装置を作製するために好適に用いられる。
以下に、本発明の実施形態をさらに具体的に説明する。ただし、本発明はこれらの実施形態に限定されない。
(実施形態1)
ここで、図8を参照して、本発明の実施形態1による接着シート10を説明する。本実施形態において、接着シート10の構成は、図5を参照して説明した接着シートと同じ構成であるので、ここでは、冗長な説明を簡略化する目的で詳細な説明を省略する。本実施形態の接着シート10では、絶縁性粒子24bはシリカ粒子によって形成されており、シリカ粒子の平均粒径は約3μmである。また、本実施形態の接着シート10では、第1の樹脂24aおよび第2の樹脂26aは、熱硬化性樹脂、例えば、エポキシ樹脂を主成分としており、第1の樹脂24aおよび第2の樹脂26aをそれぞれ、熱硬化性樹脂24aおよび熱硬化性樹脂26aと称する。熱硬化性樹脂24aおよび熱硬化性樹脂26aは同じ材料から形成されており、絶縁性粒子24bの線膨張係数は、熱硬化性樹脂24aおよび熱硬化性樹脂26aの線膨張係数よりも小さい。セパレータ30は、PET(ポリエチレンテレフタレート)フィルムである。導電性粒子26cは、例えば、Ni微粒子またはNi/Auメッキされたプラスティック粒子であり、導電性粒子26cの平均粒径は約5μmである。第1の層24の厚さは15〜17μmである。
次に、図9を参照して、本実施形態による接着シート10の製造方法の一例を説明する。
まず、図9(a)に示すように、保護層として機能する、2枚のセパレータ30および30’を用意する。
次いで、導電性粒子26cを分散させた熱硬化性樹脂26aの溶液を用意する。ここで、熱硬化性樹脂26aの溶液はエポキシ樹脂溶液である。次いで、図9(b)に示すように、導電性粒子26cを分散させたエポキシ樹脂溶液をロールコータでセパレータ30に塗布し、塗布した溶液を乾燥することによって、導電性粒子26cを分散させた第2の層26をセパレータ30の上に形成する。
次いで、絶縁性粒子24bを分散させた熱硬化性樹脂24aの溶液を用意する。熱硬化性樹脂24aの溶液はエポキシ樹脂溶液である。次いで、図9(c)に示すように、絶縁性粒子24bを分散させたエポキシ樹脂溶液をロールコータでセパレータ30’に塗布し、塗布した溶液を乾燥することによって、絶縁性粒子24bを分散させた第1の層24をセパレータ30’の上に形成する。
次いで、図9(d)に示すように、第1の層24と第2の層26とをラミネートする。
次いで、図9(e)に示すように、第1の層24からセパレータ30’を剥離する。
以上のようにして、接着シート10を製造することができる。
次に、図9を参照して説明した接着シート10を用いて半導体基板実装構造60を作製することを、図10を参照して、説明する。本実施形態では、接着シート10の接着層20は異方性導電膜として機能する。
まず、図10(a)に示すように、図9を参照して説明した接着シート10を用意し、次いで、図10(b)に示すように、端子40aが設けられた主面40bを有する回路基板40を用意する。端子40aの厚さは17μmである。
次いで、図10(c)に示すように、加熱したツール70を用いて、接着シート10を回路基板40に貼り付ける。このとき、温度60℃〜90℃に加熱したツール70を、1〜4秒間、圧力1〜5MPaで、接着シート10に押し付ける。この貼り付けでは、熱硬化性樹脂24aおよび熱硬化性樹脂26aは完全には硬化されていないが、接着層20が回路基板40から容易に剥離しないように、接着シート10が回路基板40に固定されている。接着シート10を回路基板40に貼り付けた後、回路基板40の端子40aは、第1の層24のうち第1の層24と第2の層26との界面近傍にまで達しているか、接着層20の第1の層24を貫通している。
なお、従来の基板実装方法では、接着シート10を回路基板40に貼り付けた後、接着層が回路基板に貼り付いてさえいればよいのに対して、本実施形態では、回路基板40の端子40aが第1の層24のうち第1の層24と第2の層26との界面近傍にまで達するか、第1の層24を貫通するように、従来の基板実装方法においてツールを加熱した温度よりも高い温度に加熱したツールを、従来の基板実装方法においてツールを押し付けた圧力よりも高い圧力で、接着シート10に押し付けている。
次いで、図10(d)に示すように、端子50aが設けられた主面50bを有する半導体基板50を用意する。
次いで、図10(e)に示すように、接着層20からセパレータ30を剥離する。
次いで、図10(f)に示すように、半導体基板50を接着層20に圧着する。圧着によって、第1の層24および第2の層26から、1つの層22Aが形成される。圧着するとき、温度180℃〜250℃に加熱したツール70を、5〜20秒間、圧力60〜200MPaで半導体基板50に押し付ける。圧着では、接着シート10を回路基板40に貼り付けるときの温度(60℃〜90℃)よりも高い温度(180℃〜250℃)でツール70を加熱し、かつ、接着シート10を回路基板40に貼り付けるときの圧力(1〜5MPa)よりも高い圧力(60〜200MPa)でツール70を半導体基板50に押し付けており、接着層22Aが回路基板40と半導体基板50とを接着するように、接着層20の熱硬化性樹脂24aおよび熱硬化性樹脂26aを完全に硬化する。なお、圧着するときには、接着シート10を回路基板40に貼り付けるときに用いたツールと同じツールを用いる必要はなく、圧着に適したツールを用いればよい。
このようにして、接着シート10を用いて回路基板40に半導体基板50を実装した半導体基板実装構造60を作製することができる。
なお、上述した説明では、導電性粒子26cを分散させた熱硬化性樹脂26aの溶液および絶縁性粒子24bを分散させた熱硬化性樹脂24aの溶液を用意して、第2の層26および第1の層24を有する接着シート10を形成することを説明したが、本実施形態はこれに限定されない。
導電性粒子26cとともに絶縁性粒子26bを分散させた熱硬化性樹脂26aの溶液、および、絶縁性粒子24bとともに導電性粒子24cを分散させた熱硬化性樹脂24aの溶液を用意する。このとき、熱硬化性樹脂26aに対する絶縁性粒子26bの量は、熱硬化性樹脂24aに対する絶縁性粒子24bの量よりも少なく、熱硬化性樹脂26aに対する導電性粒子26cの量は、熱硬化性樹脂24aに対する導電性粒子24cの量よりも多い。また、熱硬化性樹脂26aは熱硬化性樹脂24aと同じ樹脂である。以上のように用意した熱硬化性樹脂26aの溶液と熱硬化性樹脂24aの溶液を各々ロールコータでセパレータ30、30’に塗布し、次に、熱硬化性樹脂26aと熱硬化性樹脂24aが接触するようにラミネートし、次に、セパレータ30’を熱硬化性樹脂24aから剥離すれば、図2を参照して説明した接着シート10を作製することができる。
なお、導電性粒子26cおよび導電性粒子24cを導入しなくてもよく、絶縁性粒子26bのみを熱硬化性樹脂26aの溶液に分散させ、また、絶縁性粒子24bのみを熱硬化性樹脂24aの溶液に分散させてもよい。
(実施形態2)
上述した実施形態1の接着層20は異方性導電膜として機能していたが、本発明は、接着層が異方性導電膜として機能する実施形態に限定されない。接着層は非導電性膜であってもよい。
ここで、図11を参照して、本発明の実施形態2による接着シート10を説明する。本実施形態において、接着シート10の構成は、図7(d)を参照して説明した接着シートと同じ構成であるので、ここでは、冗長な説明を簡略化する目的で詳細な説明を省略する。ただし、本実施形態の接着シート10では、絶縁性粒子24bは、シリカ粒子によって形成されており、シリカ粒子の平均粒径は約3μmである。また、本実施形態の接着シート10では、第1の樹脂24aおよび第2の樹脂26aは、熱硬化性樹脂、例えば、エポキシ樹脂を主成分としており、第1の樹脂24aおよび第2の樹脂26aをそれぞれ、熱硬化性樹脂24aおよび熱硬化性樹脂26aと称する。熱硬化性樹脂24aおよび熱硬化性樹脂26aは同じ材料から形成されており、絶縁性粒子24bの線膨張係数は、熱硬化性樹脂24aおよび熱硬化性樹脂26aの線膨張係数よりも小さい。セパレータ30は、PET(ポリエチレンテレフタレート)フィルムである。第1の層24の厚さは15〜17μmである。
次に、図12を参照して、本実施形態による接着シート10の製造方法の一例を説明する。
まず、図12(a)に示すように、保護層として機能する、2枚のセパレータ30および30’を用意する。
次いで、熱硬化性樹脂26aの溶液を用意する。ここで、熱硬化性樹脂26aの溶液はエポキシ樹脂溶液である。次いで、図12(b)に示すように、エポキシ樹脂溶液をロールコータでセパレータ30に塗布し、塗布した溶液を乾燥することによって、第2の層26をセパレータ30の上に形成する。
次いで、絶縁性粒子24bを分散させた熱硬化性樹脂24aの溶液を用意する。熱硬化性樹脂24aの溶液はエポキシ樹脂溶液である。次いで、図12(c)に示すように、絶縁性粒子24bを分散させたエポキシ樹脂溶液をロールコータでセパレータ30’に塗布し、塗布した溶液を乾燥することによって、絶縁性粒子24bを分散させた第1の層24をセパレータ30’の上に形成する。
次いで、図12(d)に示すように、第1の層24と第2の層26とをラミネートする。
次いで、図12(e)に示すように、第1の層24からセパレータ30’を剥離する。
以上のようにして、接着シート10を製造することができる。
次に、図12を参照して説明した接着シート10を用いて半導体基板実装構造60を作製することを、図13を参照して、説明する。
まず、図13(a)に示すように、図12を参照して説明した接着シート10を用意する。
次いで、図13(b)に示すように、端子40aが設けられた主面40bを有する回路基板40を用意する。端子40aの厚さは17μmである。
次いで、図13(c)に示すように、加熱したツール70を用いて、接着シート10を回路基板40に貼り付ける。このとき、温度60℃〜90℃に加熱したツール70を、1〜4秒間、圧力1〜5MPaで、接着シート10に押し付ける。この貼り付けでは、熱硬化性樹脂24aおよび熱硬化性樹脂26aは完全には硬化されていないが、接着層20が回路基板40から容易に剥離しないように、接着シート10が回路基板40に固定されている。接着シート10を回路基板40に貼り付けた後、回路基板40の端子40aは、第1の層24のうち第1の層24と第2の層26との界面近傍にまで達しているか、接着層20の第1の層24を貫通していることが好ましい。なぜなら、端子40aが接着層20の第2の主面20bに近いほど、圧着する際に、絶縁性粒子24bが、半導体基板50の端子50aによって、捕捉されにくいからである。
次いで、図13(d)に示すように、端子50aが設けられた主面50bを有する半導体基板50を用意する。
次いで、図13(e)に示すように、接着層20からセパレータ30を剥離する。
次いで、図13(f)に示すように、半導体基板50を接着層20に圧着する。圧着によって、第1の層24および第2の層26から、1つの層22Bが形成される。圧着では、温度180℃〜250℃に加熱したツール70を、5〜20秒間、圧力60〜200MPaで半導体基板50に押し付ける。圧着では、接着シート10を回路基板40に貼り付けるときの温度(60℃〜90℃)よりも高い温度(180℃〜250℃)でツール70を加熱し、かつ、接着シート10を回路基板40に貼り付けるときの圧力(1〜5MPa)よりも高い圧力(60〜200MPa)でツール70を半導体基板50に押し付けており、接着層20が回路基板40と半導体基板50とを接着するように、接着層20の熱硬化性樹脂24aおよび熱硬化性樹脂26aを完全に硬化する。なお、圧着するときには、接着シート10を回路基板40に貼り付けるときに用いたツールと同じツールを用いる必要はなく、圧着に適したツールを用いればよい。
このようにして、接着シート10を用いて回路基板40に半導体基板50を実装した半導体基板実装構造60を作製することができる。
(実施形態3)
以下に、図14から図17を参照して、本発明の実施形態3による表示装置を説明する。本実施形態では、表示装置の一例として液晶表示装置について説明する。
なお、これまでの説明では、半導体素子(ベアチップ)の基板(半導体基板)が回路基板に接着層を介して接続された構成を例示したが、本発明はこれに限られず、半導体素子がパッケージされた半導体装置の基板(フィルム)または半導体素子が実装された基板を回路基板に接着層を介して接続する構成にも適用できる。また、これらの構成の基板と接着層との線膨張係数の差は、半導体基板と接着層との線膨張係数の差よりも小さいので、接着層の線膨張係数を低減することによる効果はそれほど大きくないが、絶縁性粒子が介在することによる電気的接続不良を低減することができる。
まず、図14を参照して、液晶表示装置に用いられる液晶パネル80を説明する。
液晶パネル80は、回路基板40と、基板82と、回路基板40と基板82との間に配置された液晶層84とを備える。ここで、回路基板40では、例えば、ガラス基板またはプラスティック基板などの透明基板上に回路が設けられている。回路基板40および基板82はいずれも矩形状であり、回路基板40の表面積は、基板82の表面積よりも大きく、回路基板40の表面の一部は露出されている。本実施形態において、回路基板40の露出された表面のうち基板82の短辺に沿った領域をゲート側端子領域98と称し、回路基板40の露出された表面のうち基板82の長辺に沿った領域をソース側端子領域99と称する。
液晶パネル80は駆動回路によって駆動される。液晶パネル80を駆動する駆動回路が設けられた半導体基板は、TCP(Tape Carrier Package)方式、COG(Chip on Glass)方式またはCOB(Chip on Board)方式で実装されている。
ここで、図15を参照して、半導体基板がTCP方式で実装された液晶表示装置90について説明する。
図15(a)は、半導体基板がTCP方式で実装された液晶表示装置90の模式的平面図である。
液晶表示装置90では、図15(a)に示すように、回路基板40のゲート側端子領域98の周囲に、ゲートPWB(Printed Wire Bonding)93が配置されている。ゲートPWB93は、外部回路基板と接続されたゲートFPC(Flexible Printed Circuit)96と電気的に接続している。また、ゲートPWB93は、複数のゲートTCP92を介して、液晶パネル80と電気的に接続している。複数のゲートTCP92は、ゲートPWB93および回路基板40のゲート側端子領域98をまたぐように配置されている。
また、液晶表示装置90では、回路基板40のソース側端子領域99の周囲に、ソースPWB95が配置されている。ソースPWB95は、外部回路基板と接続されたソースFPC97と電気的に接続している。また、ソースPWB95は、複数のソースTCP94を介して、液晶パネル80と電気的に接続している。複数のソースTCP94は、ソースPWB95および回路基板40のソース側端子領域99をまたぐように配置されている。
図15(b)は、図15(a)のA−A’線断面図である。図15(b)に示すように、回路基板40のゲート側端子領域98に接着層20Aが形成されており、接着層20Aによって、半導体素子が設けられたゲートTCP92は回路基板40に接着されている。また、ゲートPWB93に接着層20Bが形成されており、接着層20Bによって、ゲートTCP92はゲートPWB93に接着されている。接着層20Aおよび接着層20Bは、いずれも、実施形態1または実施形態2で説明した接着シート10のセパレータ30を剥離したものである。ゲートPWB93には半田91も設けられており、半田91によって、ゲートFPC96はゲートPWB93に接着されている。
なお、同様に、回路基板40のソース側端子領域99には接着層20Aが形成されており、接着層20Aによって、半導体素子が設けられたソースTCP94は回路基板40に接着されている。また、ソースPWB95にも接着層20Bが形成されており、接着層20Bによって、ソースTCP94はソースPWB95に接着されている。接着層20Aおよび接着層20Bは、いずれも、実施形態1または実施形態2で説明した接着シート10のセパレータ30を剥離したものである。ソースPWB95には半田91も設けられており、半田91によって、ソースFPC97はソースPWB95に接着されている。
なお、液晶表示装置90では、ゲートTCP92およびソースTCP94のいずれにおいても、Cu配線が形成されたポリイミドフィルムにシリコンICが接続されており、ポリイミドフィルムに設けられた端子を介してシリコンICと回路基板40、ゲートPWB93またはソースPWB95とが電気的に接続されている。全てのゲートTCP92のそれぞれは、ゲートPWB93から直接、信号・電源電圧が供給され、全てのソースTCP94のそれぞれは、ソースPWB95から直接、信号・電源電圧が供給される。
液晶表示装置90では、実施形態1および実施形態2のいずれかで説明した基板実装方法と同様に、ゲートTCP92が接着層20Aおよび接着層20Bを介して回路基板40およびゲートPWB93に実装され、ソースTCP94が接着層20Aおよび接着層20Bを介して回路基板40およびソースPWB95に実装されている。
この液晶表示装置90では、ゲートTCP92およびソースTCP94の基板(テープフィルム)はいずれも弾性率が低く、熱応力に起因する接続不良は発生しにくい。さらに、この液晶表示装置90では、接着層20Aおよび接着層20Bに絶縁性粒子が導入されているので、接着層20Aおよび接着層20Bの線膨張係数が小さくなり、接着層20Aおよび接着層20Bの線膨張係数とゲートTCP92およびソースTCP94の線膨張係数との間の差、および、接着層20Aおよび接着層20Bの線膨張係数と回路基板40ならびにゲートPWB93およびソースPWB95の線膨張係数との間の差が減少するので、熱応力をより減少させることができ、結果として、接着層20Aおよび接着層20Bを介する電気的な接続をより確実にすることができる。
また、接着層20Aおよび接着層20Bを用いていることにより、ゲートTCP92、ソースTCP94と、回路基板40、ゲートPWB93、ソースPWB95との間に絶縁性粒子が介在しにくくなり、電気的な接続をより確実にすることできる。
なお、絶縁性粒子の粒径よりも大きな粒径を有する導電性粒子を接着層20Aおよび接着層20Bに導入することが好ましい。一般に、ゲートTCP92およびソースTCP94のテープフィルムに設けられる端子は硬く、変形しにくいので、ゲートTCP92およびソースTCP94のテープフィルムに設けられた端子が絶縁性粒子を捕捉すると、ゲートTCP92およびソースTCP94と、回路基板40、ゲートPWB93およびソースPWB95とが、絶縁性粒子によって電気的に接続しなくなるおそれがあるが、絶縁性粒子の粒径よりも大きい粒径を有する導電性粒子が接着層20Aおよび接着層20Bに導入されていると、導電性粒子がゲートTCP92およびソースTCP94によって捕捉され、ゲートTCP92およびソースTCP94と、回路基板40、ゲートPWB93およびソースPWB95とは、導電性粒子を介して電気的に接続することができる。
なお、上述した説明では、半導体基板がTCP方式で実装された液晶表示装置を説明したが、本発明はこれに限定されない。半導体基板は、COG方式で実装されてもよい。
以下に、半導体基板がCOG方式で実装された液晶表示装置について説明する。
図16(a)は、半導体基板がCOG方式で実装された液晶表示装置90の模式的平面図であり、図16(b)は、図16(a)のA−A’線断面図である。
図16(a)に示すように、回路基板40のゲート側端子領域98には、複数のゲートIC92と、複数のゲートIC92と電気的に接続されたゲートFPC96とが搭載されている。同様に、回路基板40のソース側端子領域99には、複数のソースIC94と、複数のソースIC94と電気的に接続されたソースFPC97とが搭載されている。ゲートFPC96およびソースFPC97のいずれにも、半導体素子が実装されている。
図16(b)に示すように、回路基板40のゲート側端子領域98には、接着層20Aが形成されており、接着層20Aによって、ゲートIC92は回路基板40に接着されている。また、ゲート側端子領域98には、接着層20Bも形成されており、接着層20Bによって、ゲートFPC96は回路基板40に接着されている。接着層20Aおよび接着層20Bは、いずれも、実施形態1または実施形態2で説明した接着シート10のセパレータ30を剥離したものである。
また、回路基板40のソース側端子領域99には、接着層20Aが形成されており、接着層20Aによって、ソースIC94は回路基板40に接着されている。また、ソース側端子領域99には、接着層20Bも形成されており、接着層20Bによって、ソースFPC97は回路基板40に接着されている。接着層20Aおよび接着層20Bは、いずれも、実施形態1または実施形態2で説明した接着シート10のセパレータ30を剥離したものである。
液晶表示装置90では、実施形態1および実施形態2のいずれかで説明した基板実装方法と同様に、ゲートIC92およびソースIC94が回路基板40にCOG方式で実装されている。
この液晶表示装置90では、液晶パネル80の回路基板40がガラス基板から形成されており、回路基板40の線膨張係数はゲートIC92およびソースIC94の線膨張係数に比較的近い。また、接着層20Aの弾性率は、回路基板40、ゲートIC92およびソースIC94の弾性率よりも小さい。したがって、熱応力に起因する接続不良は発生しにくい。
さらに、この液晶表示装置90では、接着層20Aに絶縁性粒子が導入されているので、接着層20Aの線膨張係数が小さくなり、接着層20Aの線膨張係数とゲートIC92およびソースIC94の線膨張係数との間の差が減少するので、熱応力をより減少させることができ、結果として、接着層20Aを介する電気的な接続をより確実にすることができる。
また、液晶表示装置90では、実施形態1および実施形態2のいずれかで説明した基板実装方法と同様に、ゲートFPC96およびソースFPC97が回路基板40に実装されている。
ゲートFPC96およびソースFPC97の基板はいずれも弾性率が低く、熱応力に起因する接続不良は発生しにくく、さらに、接着層20Bに絶縁性粒子が導入されているので、接着層20Bの線膨張係数が小さくなり、接着層20Bの線膨張係数とゲートFPC96およびソースFPC97の線膨張係数との間の差が減少するので、熱応力をより減少させることができ、結果として、接着層20Bを介する電気的な接続をより確実にすることができる。
なお、絶縁性粒子の粒径よりも大きな粒径を有する導電性粒子が接着層20Aに導入されていることが好ましい。一般に、ゲートIC92およびソースIC94に設けられる端子は硬く、変形しにくいので、ゲートIC92およびソースIC94に設けられた端子が絶縁性粒子を捕捉すると、ゲートIC92およびソースIC94と、回路基板40とが、絶縁性粒子によって電気的に接続しなくなるおそれがあるが、絶縁性粒子の粒径よりも大きい粒径を有する導電性粒子が存在していると、ゲートIC92およびソースIC94と、回路基板40とは、導電性粒子を介して電気的に接続することができる。また、同様の理由で、絶縁性粒子の粒径よりも大きな粒径を有する導電性粒子が接着層20Bに導入されていることが好ましい。
また、接着層20Aおよび接着層20Bを用いていることにより、ゲートIC92、ソースIC94、ゲートFPC96、ソースFPC97と回路基板40との間に絶縁性粒子が介在しにくくなり、電気的な接続をより確実にすることできる。
なお、上述した説明では、半導体基板がTCP方式およびCOG方式で実装された液晶表示装置を説明したが、本発明による液晶表示装置はこれに限定されない。半導体基板はCOB方式で実装されてもよい。
以下に、半導体基板がCOB方式で実装されたPWBを備える液晶表示装置について説明する。
図17は、半導体基板がCOB方式で実装されたPWBを備える液晶表示装置90の模式的平面図である。
図17に示すように、液晶表示装置90では、回路基板40のゲート側端子領域98の周囲にのみ、硬質基板であるPWB93が配置されている。回路基板40のゲート側端子領域98には、半導体素子が設けられたIC85が配置されている。IC85は、COG方式でゲート側端子領域98に実装されている。半導体素子が設けられたIC86は、COB方式でPWB93に実装されている。IC86は、FPC96を介してIC85と電気的に接続している。IC86には、金から形成された端子が設けられている。チップ電子部品72は、半田によってPWB93に実装されている。
この液晶表示装置90では、回路基板40の1つの辺の近傍にFPC96およびIC85、86を配置しており、液晶表示装置を携帯電話やPDAなどの小型モジュールに好適に用いることができる。
液晶表示装置90では、IC86の弾性率は、例えば、FPC、TCPなどの弾性率よりも高い。また、PWB93は硬質基板であり、その線膨張係数は、IC86を構成するシリコンの線膨張係数よりもかなり大きく、接着層の弾性率は、PWB93およびIC86の弾性率よりも小さい。したがって、IC86をCOB方式でPWB93に実装する場合、COG方式の場合よりも熱応力が大きくなり、熱応力に起因する接続不良が発生しやすい。
しかしながら、液晶表示装置90では、実施形態1および実施形態2のいずれかで説明した基板実装方法と同様の方法で、IC86が接着層を介してPWB93に実装され、接着層に絶縁性粒子が導入されているため、接着層の線膨張係数を小さくすることができ、それにより、接着層の線膨張係数とIC86の線膨張係数との間の差、ひいては、接着層とIC86との界面における応力を減少させることができ、接着層を介する電気的な接続を確実にすることができる。
また、実施形態1および実施形態2のいずれかで説明した接着層を用いていることにより、IC86とPWB93との間に絶縁性粒子が介在しにくくなり、電気的な接続をより確実にすることできる。
また、液晶表示装置90では、半導体基板に設けられた端子は金から形成されているため、この端子が絶縁性粒子を捕捉しても、押し付けられると、ある程度変形するので、電気的な接続を行うことができる。したがって、接着層に導電性粒子を導入しなくても、電気的な接続をより確実に行うことができる。
なお、この液晶表示装置90でも、絶縁性粒子の粒径よりも大きな粒径を有する導電性粒子が接着層に導入されていることが好ましい。絶縁性粒子の粒径よりも大きな粒径を有する導電性粒子が接着層に導入されていると、金から形成された端子が絶縁性粒子を捕捉した後、押し付けられたとき、端子の変形が不十分であっても、確実に電気的な接続を行うことができる。
なお、以上の説明では、表示装置が液晶表示装置である実施形態を説明したが、本発明はこれに限定されない。本発明は、PDP、有機ELまたは無機ELなど様々な表示装置に好適に使用される。
以上のように、本実施形態によれば、電気的な接続がより確実であり、かつ、デバイスが剥離しにくい表示装置を作製することができる。
本発明によれば、絶縁性粒子を含む接着層で回路基板と半導体基板とを接着した半導体基板実装構造を作製したときに、接着層から回路基板および半導体基板を剥離しにくくし、また、回路基板の端子と半導体基板のバンプとの間の電気的な接続をより確実にすることができる。
本発明によると、半導体チップを実装した半導体装置、例えば、表示装置の歩留まりまたは信頼性を向上することができる。
本発明の実施形態による半導体基板実装構造の作製方法を説明するための図であり、(a)は接着シートが貼り付けられた回路基板の模式的断面図であり、(b)は半導体基板の模式的断面図であり、(c)は半導体基板を貼り付けた回路基板の模式的断面図である。 本発明の実施形態による接着シートの模式的断面図である。 本発明の実施形態による半導体基板実装構造の作製方法を説明するための図であり、(a)は接着シートの模式的断面図であり、(b)は回路基板の模式的断面図であり、(c)は接着シートを貼り付けた回路基板の模式的断面図であり、(d)は半導体基板の模式的断面図であり、(e)はセパレータを接着層から剥離したことを示す模式的断面図であり、(f)は接着層に半導体基板を貼り付けたことを示す模式的断面図である。 本発明の実施形態による半導体基板実装構造の作製方法を説明するための図であり、(a)は接着シートが貼り付けられた回路基板の模式的断面図であり、(b)は半導体基板の模式的断面図であり、(c)は半導体基板を貼り付けた回路基板の模式的断面図である。 本発明の実施形態による接着シートの模式的断面図である。 本発明の実施形態による半導体基板実装構造の作製方法を説明するための図であり、(a)は接着シートの模式的断面図であり、(b)は回路基板の模式的断面図であり、(c)は接着シートを貼り付けた回路基板の模式的断面図であり、(d)は半導体基板の模式的断面図であり、(e)はセパレータを接着層から剥離したことを示す模式的断面図であり、(f)は接着層に半導体基板を貼り付けたことを示す模式的断面図であり、(g)は接着層に半導体基板を貼り付けたことを示す模式的断面図である。 本発明の他の実施形態による接着シートを説明するための図であり、(a)〜(f)は、接着シートの模式的断面図である。 本発明の実施形態1による接着シートの模式的断面図である。 本発明の実施形態1による接着シートの作製方法を説明するための図であり、(a)は2枚のセパレータの模式的断面図であり、(b)は一方のセパレータの上に第2の層を形成したことを示す模式的断面図であり、(c)は他方のセパレータの上に第1の層を形成したことを示す模式的断面図であり、(d)は第1の層および第2の層をラミネートしたことを示す模式的断面図であり、(e)は第1の層からセパレータを剥離したことを示す模式的断面図である。 本発明の実施形態1による半導体基板実装構造の作製方法を説明するための図であり、(a)は接着シートの模式的断面図であり、(b)は回路基板の模式的断面図であり、(c)は接着シートを貼り付けた回路基板の模式的断面図であり、(d)は半導体基板の模式的断面図であり、(e)はセパレータを接着層から剥離したことを示す模式的断面図であり、(f)は接着層に半導体基板を貼り付けたことを示す模式的断面図である。 本発明の実施形態2による接着シートの模式的断面図である。 本発明の実施形態2による接着シートの製造方法を説明するための図であり、(a)は2枚のセパレータの模式的断面図であり、(b)は一方のセパレータの上に第2の層を形成したことを示す模式的断面図であり、(c)は他方のセパレータの上に第1の層を形成したことを示す模式的断面図であり、(d)は第1の層および第2の層をラミネートしたことを示す模式的断面図であり、(e)は第1の層からセパレータを剥離したことを示す模式的断面図である。 本発明の実施形態2による半導体基板実装構造の作製方法を説明するための図であり、(a)は接着シートの模式的断面図であり、(b)は回路基板の模式的断面図であり、(c)は接着シートを貼り付けた回路基板の模式的断面図であり、(d)は半導体基板の模式的断面図であり、(e)はセパレータを接着層から剥離したことを示す模式的断面図であり、(f)は接着層に半導体基板を貼り付けたことを示す模式的断面図である。 本発明の実施形態3による表示装置に用いられる液晶パネルの模式的斜視図である。 本発明の実施形態3による、半導体基板がTCP方式で実装された液晶表示装置を説明するための図であり、(a)は半導体基板がTCP方式で実装された液晶表示装置の平面図であり、(b)はA−A'線断面図である。 本発明の実施形態3による、半導体基板がCOG方式で実装された液晶表示装置を説明するための図であり、(a)は半導体基板がCOG方式で実装された液晶表示装置の平面図であり、(b)はA−A'線断面図である。 本発明の実施形態3による、半導体基板がCOB方式で実装されたPWBを備える液晶表示装置の平面図である。 従来の半導体基板実装構造を示す模式的断面図である。 従来の半導体基板実装構造の模式的平面図である。
符号の説明
10 接着シート
20 接着層
20a 第1の主面
20b 第2の主面
22a 樹脂
22b 絶縁性粒子
22c 導電性粒子
24 第1の層
24a 樹脂
24b 絶縁性粒子
24c 導電性粒子
26 第2の層
26a 樹脂
26b 絶縁性粒子
26c 導電性粒子
30 セパレータ
40 回路基板
40a 第1の端子
40b 主面
50 半導体基板
50a 第2の端子
50b 主面

Claims (24)

  1. 第1の端子が設けられた主面を有する回路基板と、
    第2の端子が設けられた主面を有する半導体基板であって、前記回路基板に実装された半導体基板と、
    前記第1の端子と前記第2の端子とが電気的に接続するように前記回路基板と前記半導体基板とを接着する接着層であって、前記接着層は、前記回路基板の前記主面と接する第1の主面と、前記半導体基板の前記主面と接する第2の主面とを有する、接着層と
    を備え、
    前記接着層は、樹脂と、前記樹脂中に分散された絶縁性粒子とを含み、
    前記接着層のうち前記第2の主面からの厚さが前記第2の端子の厚さに相当する厚さである領域を所定の領域とすると、前記接着層のうち前記所定の領域の単位体積あたりの絶縁性粒子の数が、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの絶縁性粒子の数よりも小さい、半導体基板実装構造。
  2. 前記接着層は、導電性粒子をさらに含む、請求項1に記載の半導体基板実装構造。
  3. 前記接着層のうち前記所定の領域の単位体積あたりの導電性粒子の数は、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの導電性粒子の数よりも大きい、請求項2に記載の半導体基板実装構造。
  4. 前記接着層は、
    第1の樹脂と、前記第1の樹脂中に分散された第1の絶縁性粒子とを含む、第1の層と、
    前記第1の層よりも前記第2の主面側に配置された第2の層であって、第2の樹脂を含む、第2の層と
    を含む、請求項1に記載の半導体基板実装構造。
  5. 前記第2の層は、前記第2の樹脂中に分散された第1の導電性粒子をさらに含む、請求項4に記載の半導体基板実装構造。
  6. 前記第1の層は、前記第1の樹脂中に分散された第2の導電性粒子をさらに含む、請求項4または5に記載の半導体基板実装構造。
  7. 前記第2の層は、前記第2の樹脂中に分散された第1の導電性粒子をさらに含み、
    前記第1の層は、前記第1の樹脂中に分散された第2の導電性粒子をさらに含み、
    前記第2の層内の単位体積あたりの前記第1の導電性粒子の数は、前記第1の層内の単位体積あたりの前記第2の導電性粒子の数よりも大きい、請求項4に記載の半導体基板実装構造。
  8. 前記第2の導電性粒子は、前記第1の導電性粒子と同じ材料から形成されている、請求項7に記載の半導体基板実装構造。
  9. 前記第2の層は、前記第2の樹脂中に分散された第2の絶縁性粒子をさらに含み、
    前記第1の層内の単位体積あたりの前記第1の絶縁性粒子の数は、前記第2の層内の単位体積あたりの前記第2の絶縁性粒子の数よりも大きい、請求項4から8のいずれかに記載の半導体基板実装構造。
  10. 前記第2の絶縁性粒子は、前記第1の絶縁性粒子と同じ材料から形成されている、請求項9に記載の半導体基板実装構造。
  11. 前記第1の樹脂は、前記第2の樹脂と同じ樹脂である、請求項4から10のいずれかに記載の半導体基板実装構造。
  12. 前記接着層は第3の層をさらに含み、前記第3の層は第3の樹脂を含む、請求項4から11のいずれかに記載の半導体基板実装構造。
  13. 前記第3の層は、前記第2の層よりも前記第2の主面側に配置されている、請求項12に記載の半導体基板実装構造。
  14. 前記第3の層は、前記第3の樹脂中に分散された第3の導電性粒子をさらに含む、請求項12または13に記載の半導体基板実装構造。
  15. 前記第3の層は、前記第3の樹脂中に分散された第3の絶縁性粒子をさらに含み、
    前記第3の層内の単位体積あたりの前記第3の絶縁性粒子の数は、前記第1の層内の単位体積あたりの前記第1の絶縁性粒子の数よりも小さい、請求項12から14のいずれかに記載の半導体基板実装構造。
  16. 前記半導体基板の線膨張係数は、前記回路基板の線膨張係数よりも小さい、請求項1から15のいずれかに記載の半導体基板実装構造。
  17. 請求項1から16のいずれかに記載の半導体基板実装構造を備えた表示装置。
  18. 第1の主面および第2の主面を有する接着層であって、樹脂と、前記樹脂中に分散された絶縁性粒子とを含む、接着層と、
    前記接着層の前記第2の主面に貼り付けられた保護層であって、前記接着層から剥離可能である、保護層と
    を備え、
    前記接着層のうち前記第2の主面からの厚さが所定の厚さである領域を所定の領域とすると、前記接着層のうち前記所定の領域の単位体積あたりの絶縁性粒子の数が、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの絶縁性粒子の数よりも小さい、接着シート。
  19. 接着層が貼り付けられた第1の基板を用意する工程であって、前記第1の基板は、第1の端子が設けられた主面を有し、前記接着層は、第1の主面と第2の主面とを有し、前記接着層の前記第1の主面が前記第1の基板の前記主面と接しており、前記接着層は、樹脂と、前記樹脂中に分散された絶縁性粒子とを含み、前記接着層のうち前記第2の主面からの厚さが所定の厚さである領域を所定の領域とすると、前記接着層のうち前記所定の領域の単位体積あたりの絶縁性粒子の数が、前記接着層のうち前記所定の領域以外の領域の単位体積あたりの絶縁性粒子の数よりも小さい、工程と、
    前記所定の厚さを有する第2の端子が設けられた主面を有する第2の基板を用意する工程と、
    前記第2の基板の前記主面が前記接着層の前記第2の主面と接し、かつ、前記第2の基板の前記第2の端子が前記第1の基板の前記第1の端子と電気的に接続するように、前記第2の基板を前記接着層に貼り付ける工程と
    を包含する、基板実装方法。
  20. 前記接着層が貼り付けられた第1の基板を用意する工程において、
    前記接着層は、
    第1の樹脂と、前記第1の樹脂中に分散された第1の絶縁性粒子とを含む、第1の層と、
    前記第1の層よりも前記第2の主面側に配置された第2の層であって、第2の樹脂を含む、第2の層と
    を含む、請求項19に記載の基板実装方法。
  21. 前記接着層が貼り付けられた前記第1の基板を用意する工程は、
    接着シートを用意する工程であって、前記接着シートは、前記接着層と、前記接着層の前記第2の主面に貼り付けられた保護層とを含み、前記保護層は前記接着層から剥離可能である、工程と、
    前記第1の基板を用意する工程と、
    前記接着シートのうち前記接着層の前記第1の主面が前記第1の基板の前記主面と接するように、前記接着シートを前記第1の基板に貼り付ける工程と、
    前記接着層から前記保護層を剥離する工程と
    を含む、請求項20に記載の基板実装方法。
  22. 前記接着シートを前記第1の基板に貼り付ける工程は、加熱したツールを用いて、前記接着シートを前記第1の基板に貼り付ける工程を含む、請求項21に記載の基板実装方法。
  23. 前記接着シートを前記第1の基板に貼り付ける工程において、前記第1の層の粘度は前記第2の層の粘度よりも低い、請求項22に記載の基板実装方法。
  24. 前記接着層が貼り付けられた第1の基板を用意する工程において、前記接着層の前記第1の層の厚さが、前記第1の端子の厚さとほぼ同じであるか、または、前記第1の端子の厚さよりも薄くなるように前記接着層を形成する工程を含む、請求項20から23のいずれかに記載の基板実装方法。
JP2005091164A 2005-03-28 2005-03-28 半導体基板実装構造、表示装置、接着シートおよび基板実装方法 Pending JP2006278413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005091164A JP2006278413A (ja) 2005-03-28 2005-03-28 半導体基板実装構造、表示装置、接着シートおよび基板実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005091164A JP2006278413A (ja) 2005-03-28 2005-03-28 半導体基板実装構造、表示装置、接着シートおよび基板実装方法

Publications (1)

Publication Number Publication Date
JP2006278413A true JP2006278413A (ja) 2006-10-12

Family

ID=37212901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005091164A Pending JP2006278413A (ja) 2005-03-28 2005-03-28 半導体基板実装構造、表示装置、接着シートおよび基板実装方法

Country Status (1)

Country Link
JP (1) JP2006278413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686125A (zh) * 2022-04-29 2022-07-01 常州德创高新材料科技有限公司 一种电路连接粘接胶膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114686125A (zh) * 2022-04-29 2022-07-01 常州德创高新材料科技有限公司 一种电路连接粘接胶膜

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
WO2010010743A1 (ja) 電子回路装置、その製造方法及び表示装置
KR20070025889A (ko) 초음파를 이용한 전자부품간의 접속방법
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100863443B1 (ko) 이방성 전도성 페이스트 및 이를 적용한 플라즈마디스플레이 패널 장치
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JP2006278413A (ja) 半導体基板実装構造、表示装置、接着シートおよび基板実装方法
JP2004006417A (ja) 接続部材及びこれを用いた電極の接続構造
JP2004193277A (ja) 配線基板およびこれを有する電子回路素子
KR101008824B1 (ko) 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지
KR101211753B1 (ko) 고주파 전자기장을 이용한 전자부품 접속방법 및 장치
KR100761596B1 (ko) 돌기형 전극을 구비한 반도체 디바이스 및 이를 이용한반도체 패키지
JP2006278637A (ja) 基板実装構造および表示装置
KR100946597B1 (ko) 눌림 특성이 우수한 도전성 입자 구조체와 그의 제조방법및 이를 이용한 이방성 도전 필름
KR100877264B1 (ko) 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지
JP2000156386A (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
US11991824B2 (en) Circuit board structure and manufacturing method thereof
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP5485510B2 (ja) 電子デバイス、電子機器、及び電子デバイスの製造方法
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置
US20080237850A1 (en) Compliant bump structure and bonding structure
JP2008112732A (ja) 電極の接続方法
JPH11135173A (ja) 厚さ方向導電シート及びその製造方法
CN100390618C (zh) 载具和电接合结构