JP2001093937A - 半導体素子の実装方法とその実装構造体 - Google Patents

半導体素子の実装方法とその実装構造体

Info

Publication number
JP2001093937A
JP2001093937A JP27237899A JP27237899A JP2001093937A JP 2001093937 A JP2001093937 A JP 2001093937A JP 27237899 A JP27237899 A JP 27237899A JP 27237899 A JP27237899 A JP 27237899A JP 2001093937 A JP2001093937 A JP 2001093937A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit board
sealing
mounting
sealing film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27237899A
Other languages
English (en)
Inventor
Yutaka Kumano
豊 熊野
Minehiro Itagaki
峰広 板垣
Yoshihiro Bessho
芳宏 別所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27237899A priority Critical patent/JP2001093937A/ja
Publication of JP2001093937A publication Critical patent/JP2001093937A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Abstract

(57)【要約】 【課題】 作業性、信頼性が高い実装方法とその実装構
造体を作製できるようにする。 【解決手段】 回路基板４上の半導体素子１が実装され
る領域の外側に、に封止フィルム７ｂを貼り付け、その
内側に封止ペースト７ａを塗布する。この回路基板４上
に、半導体素子１を背面から加圧・加熱しながら搭載す
る際、前記封止フィルム７ｂが壁となって、封止ペース
ト７ａの半導体素子実装領域外への流出を阻止でき、流
出した封止ペースト７ａと半導体搬送ツールとがくっ付
いてしまうことに起因する作業性の悪化を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子の実装
方法および実装構造体に関し、特にフェースダウンで実
装してなる半導体装置の実装方法および実装構造体に関
する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に伴い、高
密度で半導体素子を回路基板に実装する必要性が生じて
いる。これを実現しうる実装方法として、いくつかのフ
リップチップ方式が考案されている。以下フリップチッ
プ方式の従来例を２点示す。
【０００３】図４（ａ）に示すように、半導体素子１の
端子電極２にあらかじめ突起電極３を形成しておく。一
方回路基板４上に、導電性粒子６を含む封止ペースト７
ａを塗布しておく。
【０００４】次いで、半導体素子１上の突起電極３が、
回路基板４上の電極パッド５の所定に実装されるよう位
置合わせを行った後、半導体素子１をフェースダウンに
して、回路基板４上に搭載する。、このとき半導体素子
１の背面から、半導体素子搬送ツール８により加圧・加
熱し、半導体素子１の突起電極３と回路基板４の電極パ
ッド５間に存在していた封止ペースト７ａ内の導電性金
属粒子６を、突起電極３と電極パッド５間に噛み込んだ
状態で、封止ペースト７ａを硬化させる（図４
（ｂ））。
【０００５】次に、図４（ｃ）に実装後のパッケージの
断面図を示す。半導体素子１と回路基板４との電気的導
通は、端子電極２、突起電極３、導電性金属粒子６、電
極パッド５間を通って得られる。
【０００６】また、図５（ａ）に示すように、半導体素
子１の端子電極２にあらかじめ突起電極３を形成してお
く。一方回路基板４上に、導電性金属粒子６を含む封止
フィルム７ｂを貼り付けておく。
【０００７】次いで、半導体素子１上の突起電極３が、
回路基板４上の電極パッド５の所定に実装されるよう位
置合わせを行った後、半導体素子１をフェースダウンに
して、回路基板４上に搭載する。、このとき半導体素子
１の背面から、半導体素子搬送ツール８により加圧・加
熱し、半導体素子１の突起電極３と回路基板４の電極パ
ッド５間に存在していた封止フィルム７ｂ内の導電性粒
子６を、突起電極３と電極パッド５間に噛み込んだ状態
で、封止フィルム７ｂを硬化させる（図５（ｂ））。
【０００８】次に、図５（ｃ）に実装後のパッケージの
断面図を示す。半導体素子１と回路基板４との電気的導
通は、端子電極２、突起電極３、導電性金属粒子６、電
極パッド５間を通って得られる。
【０００９】
【発明が解決しようとする課題】しかし、上記のような
従来の半導体素子の実装方法には以下の問題点が発生し
ている。
【００１０】図４に示した従来技術の場合、回路基板４
上に塗布する封止ペースト７ａの量を正確に制御しなけ
ればならない。すなわち、封止ペースト７ａの塗布量が
必要量よりも少ない場合、電気的接続部（端子電極２、
突起電極３、導電性金属粒子６、電極パッド５）がむき
出しとなるため、著しく信頼性に劣る。一方封止ペース
ト７ａの塗布量が必要量以上の場合、余分な封止ペース
ト７ａが半導体素子１の側面から這い上がり、半導体素
子搬送ツール８にまで達し、半導体素子１と半導体素子
搬送ツール８とがくっ付いてしまうため、著しく生産性
を悪化させる。
【００１１】また、図５に示した従来技術の場合、固形
の封止フィルム７ｂを一旦加熱溶融させ、突起電極３を
押し込み、電気的導通が接続部（端子電極２、突起電極
３、導電性金属粒子６、電極パッド５）において確保さ
れた後、再び硬化させるのであるが、特にこの際の温度
条件の設定が非常に複雑である。また電気的接続部に導
電性樹脂を用いれば、熱応力を緩和することができ、信
頼性が上昇するが、この工法では突起電極３として導電
性樹脂のような柔らかい材料を用いることが不可能であ
る。
【００１２】
【課題を解決するための手段】本発明においては、半導
体素子の接続部よりも外側に、封止フィルムを貼り付
け、それより内側は封止ペーストを塗布し、半導体素子
背面から加圧、加熱し硬化させることにより、上記課題
を解決することができる。
【００１３】すなわち、半導体素子の外側に存在する封
止フィルムが壁となって、封止ペーストの実装領域外へ
のはみ出しを阻止することができる。これにより半導体
素子と半導体搬送ツールがくっ付いてしまうことに起因
する生産性の悪化を防止できる。
【００１４】また、半導体素子の突起電極部の実装領域
は封止ペーストが塗布されているため、固形のものを一
旦溶かして再び硬化するといった複雑な温度条件が必要
でない。また柔らかい突起電極を使用することが可能と
なるので、高い信頼性が期待できる導電性樹脂を突起電
極として、もしくは突起電極の一部として用いることが
できる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図３を用いて説明する。
【００１６】（実施の形態１）まず図１（ａ）のよう
に、半導体素子１の端子電極２に予め突起電極３を形成
しておく。この突起電極３は金属からなり、形成方法は
ワイヤボンディング装置でもよいし、メッキ法でもよ
い。一方、回路基板４上には、半導体素子１上の突起電
極３が接続される電極パッド５よりも外側に封止フィル
ム７ｂが貼り付けられており、電極パッド５よりも内側
には封止ペースト７ａが塗布されている。このとき半導
体素子1が搭載される領域のうち、半導体素子１上の突
起電極３が実装される領域以外に封止フィルム７ｂを貼
り付け、突起電極３が実装される領域は封止ペースト７
ａを塗布しておくという構成でもよい。ここで、この封
止ペースト７ａおよび封止フィルム７ｂには熱膨張係数
を低下させるべく、無機フィラーが含有されていてもよ
い。また封止ペースト７ａには導電粒子が含有されてい
てもよい。
【００１７】ここで封止フィルム７ｂは弾性率を低くし
て、伸縮性を持たせた方が好ましい。
【００１８】これにより、封止フィルム７ｂは、封止ペ
ースト７ａがはみ出すことができないほど十分に高い壁
となり得る。
【００１９】次に半導体素子１をフェースダウンにし
て、回路基板４の所定の位置に実装されるよう位置合わ
せを行った後、搭載する。このとき半導体素子１の背面
より、半導体素子搬送ツール８を用いて加圧しながら加
熱することで、封止フィルム７ｂおよび封止ペースト７
ａを硬化させる。このとき半導体素子１の外周部に存在
する封止フィルム７ｂが壁となって、封止ペースト７ａ
の実装領域外へのはみ出しを阻止することができる。こ
れにより半導体素子と半導体搬送ツールがくっ付いてし
まうことに起因する生産性の悪化を防止できる。また、
半導体素子１の突起電極３部の実装領域は封止ペースト
７ａが塗布されているため、固形のものを一旦溶かして
再び硬化するといった複雑な温度条件が必要でない。よ
って実装工程を簡略化できる（図１（ｂ））。
【００２０】次に、図１（ｃ）に、この工法により作製
した実装体の断面図を示す。また図１（ｄ）に、封止ペ
ースト７ａ中に導電粒子が含まれる場合の断面図を示
す。この実施の形態１では、半導体素子１上の突起電極
３と回路基板４上の電極パッド５とは、接触により電気
的導通を確保している。
【００２１】（実施の形態２）図１（ａ）〜（ｂ）と同
様の工程において、まず、半導体素子１の端子電極２に
予め金属フィラーを含む導電性樹脂からなる突起電極３
を形成しておく。この突起電極３はワイヤボンディング
装置やメッキ法で、まず金属バンプを形成し、その先端
に金属フィラーを含む導電性樹脂を転写あるいは印刷し
て形成してもよい。
【００２２】このとき、導電性樹脂はある程度硬化させ
てあり、Ｂステージ状態であるのが好ましい。それはＡ
ステージ状態の場合、後工程の液状の封止ペースト７ａ
に浸ける際、封止ペースト７ａと混ざり合って、ショー
トブリッジを引き起こしたり、オープンを発生させる原
因となり得るし、またＣステージの場合、回路基板４上
の電極パッド５ときちんと接着されない危険性を伴うか
らである。
【００２３】一方、回路基板４上には、半導体素子１上
の突起電極３が接続される電極パッド５よりも外側に封
止フィルム７ｂが貼り付けられており、電極パッド５よ
りも内側には封止ペースト７ａが塗布されている。この
とき半導体素子1が搭載される領域のうち、半導体素子
１上の突起電極３が実装される領域以外に封止フィルム
７ｂを貼り付け、突起電極３が実装される領域は封止ペ
ースト７ａを塗布しておくという構成でもよい。ここ
で、この封止ペースト７ａおよび封止フィルム７ｂには
熱膨張係数を低下させるべく、無機フィラーが含有され
ていてもよい。
【００２４】ここで封止フィルム７ｂは弾性率を低くし
て、伸縮性を持たせた方が好ましい。
【００２５】これにより、封止フィルム７ｂは、封止ペ
ースト７ａがはみ出すことができないほど十分に高い壁
となり得る。
【００２６】次に半導体素子１をフェースダウンにし
て、回路基板４の所定の位置に実装されるよう位置合わ
せを行った後、搭載する。このとき半導体素子１背面よ
り、半導体素子搬送ツール８を用いて加圧しながら加熱
することにより、封止フィルム７ｂおよび封止ペースト
７ａを硬化させる。このとき半導体素子１の外周部に存
在する封止フィルム７ｂが壁となって、封止ペースト７
ａの実装領域外へのはみ出しを阻止することができる。
これにより半導体素子と半導体搬送ツールがくっ付いて
しまうことに起因する生産性の悪化を防止できる。ま
た、半導体素子１の突起電極３部の実装領域は封止ペー
スト７ａが塗布されているため、固形のものを一旦溶か
して再び硬化するといった複雑な温度条件が必要でな
い。よって実装工程を簡略化できる。
【００２７】図２に、この工法により作製した実装体の
断面図を示す。
【００２８】この実施の形態２では、半導体素子１上の
突起電極３と回路基板４上の電極パッド５とは、接着に
より電気的導通を確保している。
【００２９】（実施の形態３）図１（ａ）〜（ｂ）と同
様の工程において、半導体素子１の端子電極２にあらが
じめはんだからなる突起電極３を形成しておく。一方回
路基板４上には、半導体素子１上の突起電極３が接続さ
れる電極パッド５よりも外側に封止フィルム７ｂが貼り
付けられており、電極パッド５よりも内側には封止ペー
スト７ａが塗布されている。このとき半導体素子1が搭
載される領域のうち、半導体素子１上の突起電極３が実
装される領域以外に封止フィルム７ｂを貼り付け、突起
電極３が実装される領域は封止ペースト７ａを塗布して
おくという構成でもよい。ここで、この封止ペースト７
ａおよび封止フィルム７ｂには熱膨張係数を低下させる
べく、無機フィラーが含有されていてもよい。
【００３０】ここで封止フィルム７ｂは弾性率を低くし
て、伸縮性を持たせた方が好ましい。これにより、封止
フィルム７ｂは、封止ペースト７ａがはみ出すことがで
きないほど十分に高い壁となり得る。
【００３１】次に半導体素子１をフェースダウンにし
て、回路基板４の所定の位置に実装されるよう位置合わ
せを行った後、搭載する。このとき半導体素子１背面よ
り、半導体素子搬送ツール８を用いて加圧しながら加熱
することにより、封止フィルム７ｂおよび封止ペースト
７ａを硬化させる。また同時に突起電極３であるはんだ
を回路基板上の電極パッドと接合させる。このとき半導
体素子１の外周部に存在する封止フィルム７ｂが壁とな
って、封止ペースト７ａの実装領域外へのはみ出しを阻
止することができる。これにより半導体素子と半導体搬
送ツールがくっ付いてしまうことに起因する生産性の悪
化を防止できる。また、半導体素子１の突起電極３部の
実装領域は封止ペースト７ａが塗布されているため、固
形のものを一旦溶かして再び硬化するといった複雑な温
度条件が必要でない。よって実装工程を簡略化できる。
【００３２】図３に、この工法により作製した実装体の
断面図を示す。
【００３３】この実施の形態３では、半導体素子１上の
突起電極３と回路基板４上の電極パッド５とは、合金層
を形成し接合により電気的導通を確保している。
【００３４】
【発明の効果】以上説明したように、本発明に関わる半
導体素子の実装方法によれば、封止ペーストよりも外側
に貼り付けてある封止フィルムが壁となって、封止ペー
ストの半導体素子上面へのはみ出しを防止することがで
きる。これにより封止ペーストを硬化させる際の封止ペ
ーストが半導体搬送ツールまで達してしまい、半導体素
子と半導体搬送ツールとがくっ付くことに起因する作業
性の悪さを抑制することができる。
【００３５】また異方性導電フィルムを用いた実装方式
（以下ＡＣＦ方式）の場合は、突起電極がフィルムの中
に散在している導電粒子と接触しなけらばならないた
め、フィルムを一旦溶かして、再び固化するといった複
雑な温度制御が必要であったが、今回は、突起電極が実
装される領域は液状の封止ペーストのため、複雑な温度
制御が必要でない。
【００３６】さらには、突起電極が実装される領域は液
状の封止ペーストが塗布されているため、ＡＣＦ方式で
は採用することができなかった柔らかいバンプを用いる
ことが可能である。柔らかい電極として導電性ペースト
を用いれば、熱応力を緩和する機構を持つため、特に熱
環境について高い信頼性を持つ実装体を作製することが
できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体素子の実装
方法とその実装構造体を示す図
【図２】本発明の一実施の形態による半導体素子の実装
構造体を示す図
【図３】本発明の一実施の形態による半導体素子の実装
構造体を示す図
【図４】（ａ）〜（ｃ）は従来の半導体素子の実装方法
とその実装構造体を示す図
【図５】（ａ）〜（ｃ）は従来の半導体素子の実装方法
とその実装構造体を示す図
【符号の説明】 １ 半導体素子 ２ 端子電極 ３ 突起電極 ４ 回路基板 ５ 電極パッド ６ 導電性粒子 ７ａ 封止ペースト ７ｂ 封止フィルム ７ｃ 封止ペースト硬化物 ７ｄ 封止フィルム硬化物 ８ 半導体搬送ツール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 別所 芳宏 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK01 LL01 LL07 LL09 LL11 LL15 QQ03

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 複数の突起電極を備える半導体素子をフ
    ェースダウンで回路基板に実装する方法であって、回路
    基板上に封止フィルムを貼りつける工程と、同じく回路
    基板上に封止ペーストを塗布する工程と、半導体素子を
    正確に位置合わせを行った後、回路基板上に搭載する工
    程と、前記封止フィルムおよび封止ペーストを硬化させ
    る工程からなる半導体素子の実装方法。
  2. 【請求項２】 封止フィルムは、半導体素子の実装領域
    のうち、半導体素子と回路基板の電気的接続部よりも外
    側に貼り付け、封止ペーストは封止フィルムの内側に塗
    布する請求項１記載の実装方法。
  3. 【請求項３】 封止フィルムは、半導体素子の実装領域
    のうち、半導体素子と回路基板の電気的接続部近傍以外
    に貼り付け、封止ペーストは、電気的接続部近傍に塗布
    する請求項１記載の実装方法。
  4. 【請求項４】 複数の突起電極は金属からなる請求項１
    記載の実装方法。
  5. 【請求項５】 封止ペースト中に導電性粒子を含むこと
    を特徴とする請求項４記載の実装方法。
  6. 【請求項６】 複数の突起電極は、転写や印刷により金
    属フィラーを含む導電性樹脂層が形成されていることを
    特徴とする請求項１記載の実装方法。
  7. 【請求項７】 複数の突起電極は、金属からなる突起電
    極を形成した後、さらにその突起電極の先端に、転写や
    印刷により金属フィラーを含む導電性樹脂層が形成され
    る請求項１記載の実装方法。
  8. 【請求項８】 回路基板と、前記回路基板にフェースダ
    ウンにして実装された半導体素子と、両者を電気的に接
    続する複数の突起電極と、同じく両者間隙に充填された
    封止フィルムおよび封止ペーストとを備える半導体の実
    装構造体。
  9. 【請求項９】 封止フィルム硬化物は、半導体素子の実
    装領域のうち、半導体素子と回路基板の電気的接続部よ
    りも外側に存在し、封止ペースト硬化物はそれよりも内
    側に存在する請求項８記載の実装構造体。
  10. 【請求項１０】 封止フィルム硬化物は、半導体素子の
    実装領域のうち、半導体素子と回路基板の電気的接続部
    近傍以外に存在し、封止ペースト硬化物は電気的接続部
    近傍に存在する請求項８記載の実装構造体。
  11. 【請求項１１】 複数の突起電極は金属からなり、回路
    基板とは接触により電気的導通を確保している請求項８
    記載の実装構造体。
  12. 【請求項１２】 複数の突起電極と回路基板上の電極パ
    ッド間に導電性粒子が介在する請求項１１記載の実装構
    造体。
  13. 【請求項１３】 複数の突起電極は金属フィラーを含む
    導電性樹脂からなり、回路基板とは接着により電気的導
    通を確保している請求項８記載の実装構造体。
  14. 【請求項１４】 複数の突起電極は、金属とその先端に
    形成された金属フィラーを含む導電性樹脂からなり、回
    路基板とは接着により電気的導通を確保している請求項
    ８記載の実装構造体。
  15. 【請求項１５】 複数の突起電極は半田からなり、回路
    基板とは接合により電気的導通を確保している請求項８
    記載の実装構造体。
JP27237899A 1999-09-27 1999-09-27 半導体素子の実装方法とその実装構造体 Pending JP2001093937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27237899A JP2001093937A (ja) 1999-09-27 1999-09-27 半導体素子の実装方法とその実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27237899A JP2001093937A (ja) 1999-09-27 1999-09-27 半導体素子の実装方法とその実装構造体

Publications (1)

Publication Number Publication Date
JP2001093937A true JP2001093937A (ja) 2001-04-06

Family

ID=17513064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27237899A Pending JP2001093937A (ja) 1999-09-27 1999-09-27 半導体素子の実装方法とその実装構造体

Country Status (1)

Country Link
JP (1) JP2001093937A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770685B1 (ko) * 2006-04-19 2007-10-29 삼성전기주식회사 소켓 타입 인쇄회로기판 및 이를 이용한 카메라 모듈
JP2010165814A (ja) * 2009-01-15 2010-07-29 Sony Corp 半導体装置及び半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100770685B1 (ko) * 2006-04-19 2007-10-29 삼성전기주식회사 소켓 타입 인쇄회로기판 및 이를 이용한 카메라 모듈
JP2010165814A (ja) * 2009-01-15 2010-07-29 Sony Corp 半導体装置及び半導体装置の製造方法
US9041199B2 (en) 2009-01-15 2015-05-26 Sony Corporation Semiconductor device and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JPH11191569A (ja) フリップチップ実装方法および半導体装置
JP2000260819A (ja) 半導体装置の製造方法
US7466030B2 (en) Semiconductor device and fabrication process thereof
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
JP2000349199A (ja) 半導体装置及びその製造方法
JP2000286299A (ja) 半導体装置の接続方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH1116949A (ja) Ａｃｆ接合構造
JP2003086626A (ja) 電子部品、その製造方法、電子部品の実装体および実装方法
JPH10112476A (ja) 半導体装置の製造方法
JP2001093937A (ja) 半導体素子の実装方法とその実装構造体
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2000058597A (ja) 電子部品実装方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP3450838B2 (ja) 電子部品の実装体の製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JPH10116927A (ja) 接続端子及びその形成方法
JP2637684B2 (ja) 半導体装置の封止方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP3914332B2 (ja) 半導体装置の製造方法