CN101183673A - 堆叠式多芯片半导体封装结构及封装方法 - Google Patents

堆叠式多芯片半导体封装结构及封装方法 Download PDF

Info

Publication number
CN101183673A
CN101183673A CNA2006101182977A CN200610118297A CN101183673A CN 101183673 A CN101183673 A CN 101183673A CN A2006101182977 A CNA2006101182977 A CN A2006101182977A CN 200610118297 A CN200610118297 A CN 200610118297A CN 101183673 A CN101183673 A CN 101183673A
Authority
CN
China
Prior art keywords
chip
flip
pad
lead frame
label
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101182977A
Other languages
English (en)
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006101182977A priority Critical patent/CN101183673A/zh
Publication of CN101183673A publication Critical patent/CN101183673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

一种堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。使用上述堆叠式多芯片半导体封装结构，混合使用金属线键合和倒装芯片键合的连接技术，提高了半导体封装的灵活性，满足各种应用上的需求，另外由于采用了倒装芯片键合的连接技术，使金属键合线连线的次数减少，封装系统的电性能增强。

Description

堆叠式多芯片半导体封装结构及封装方法
技术领域
本发明涉及堆叠式多芯片半导体封装结构及封装方法，尤其涉及将多个正装芯片和多个倒装芯片，通过键合线与焊料凸块与引线框架相互连接的半导体封装结构及封装方法。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。为满足上述的需求所发展出的技术中，多芯片半导体封装技术对于封装芯片的整体成本、效能及可靠度具有指标性作用。
然而，在多芯片半导体封装过程中，芯片间的连接方法对于半导体封装的尺寸及性能也有重要的影响。根据连接的方法，半导体封装被分成金属线键合类型或倒装芯片键合类型。金属线键合类型的封装采用导电的键合金属丝，来将半导体芯片的电极连接到引线框架的引线；而倒装芯片类型的封装采用安置在半导体芯片电极上的导电焊料凸块，来将半导体芯片连接到引线框架或将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装具有比金属线键合类型封装更短的电连接路径，提供了优异的热特性和电特性以及更小的封装件尺寸。
现有技术堆叠式多芯片半导体封装方法，如图1A所示，首先，将第一正装芯片100配置于引线框架102的管芯垫104上，并通过第一粘合剂层105将第一芯正装芯片100与管芯垫104粘合；第一正装芯片100上分布有第一焊盘106，用第一键合线108将第一焊盘106与引线框架102的引脚103进行电连接。
如图1B所示，在第一正装芯片100上配置第二正装芯片110，通过第二粘合剂层112将第一正装芯片100与第二正装芯片110粘合；第二正装芯片110上分布有第二焊盘114，用第二键合线116将第二焊盘114与引线框架102的引脚103进行电连接。
如图1C所示，最后以封装胶体118将第一正装芯片100、第二正装芯片110以及引线框架102封装成型，两端仅露出引线框架102的引脚103的一部分区域。
图2A至图2B是现有技术堆叠式多芯片半导体封装连接方式示意图。如图2A所示，第一正装芯片100通过粘合剂装配在管芯垫104表面；再通过第一键合线108将第一正装芯片100上的第一焊盘106与引脚103一一对应连接，例如其中标号为106b的第一焊盘106与标号为103b引脚103电连接，标号为106c的第一焊盘106与标号为103c引脚103电连接，标号为106e的第一焊盘106与标号为103e引脚103电连接，标号为106g的第一焊盘106与标号为103g引脚103电连接。
如图2B所示，第二正装芯片110通过粘合剂装配在第一正装芯片100上；再通过第二键合线116将第二正装芯片110上的第二焊盘114与引脚103一一对应连接，例如其中标号为114b的第二焊盘114与标号为103b引脚103电连接，标号为114c的第二焊盘114与标号为103c引脚103电连接，标号为114e的第二焊盘114与标号为103e引脚103电连接，标号为114g的第二焊盘114与标号为103g引脚103电连接。
现有半导体封装制造方法参考专利号为US5291061的美国专利公开的技术方案所描述。
虽然，用堆叠式多芯片半导体封装方法使封装的面积减小了，密集度及功能都有所提高，但是由于单一使用金属线键合或倒装芯片键合进行连接使半导体封装的灵活性不高，无法满足各种应用上的需求。
发明内容
本发明解决的问题是提供一种堆叠式多芯片半导体封装制造方法，防止由于单一使用金属线键合或倒装芯片键合进行连接使半导体封装的灵活性不高，无法满足各种应用上的需求。
为解决上述问题，本发明提供一种堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，其特征在于，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。
倒装芯片通过焊料凸块装配在引线框架上，正装芯片通过薄膜绝缘隔离层粘合于倒装芯片上。
所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的引脚，管芯垫通过连接线与引脚进行电连接。
所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
所述薄膜绝缘隔离层的材料是有机化合物，所述有机化合物为环氧树脂或聚酰亚胺。
正装芯片通过键合线与引线框架的引脚进行电连接，所述键合线的材料是金、铜、铝或铜铝合金。
为解决上述问题，本发明提供一种堆叠式多芯片半导体封装方法，首先提供至少一个倒装芯片、至少一个正装芯片和引线框架，还包括下列步骤：将倒装芯片装配在引线框架上实现电连接；将正装芯片粘合于倒装芯片上；将引线框架和正装芯片电连接；将倒装芯片、正装芯片和引线框架封装成型。
通过焊料凸块将倒装芯片装配在引线框架上，通过薄膜绝缘隔离层将正装芯片粘合于倒装芯片上。
所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的引脚，用连接线将管芯垫与引脚进行电连接。
所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
所述薄膜绝缘隔离层的材料是有机化合物，所述有机化合物为环氧树脂或聚酰亚胺。
通过键合线将正装芯片与引脚进行电连接，所述键合线的材料是金、铜、铝或铜铝合金。
与现有技术相比，本发明具有以下优点：本发明混合使用金属线键合和倒装芯片键合的连接技术，提高了半导体封装的灵活性，满足各种应用上的需求，另外由于采用了倒装芯片键合的连接技术，使金属键合线连线的次数减少，封装系统的电性能增强。
附图说明
图1A至图1C是现有技术堆叠式多芯片半导体封装过程示意图。
图2A至图2B是现有技术堆叠式多芯片半导体封装连接方式示意图。
图3A至图3B是本发明晶圆上包含多个芯片示意图。
图4A至图4B是本发明带有焊盘的倒装芯片和正装芯片。
图5A至图5C是本发明堆叠式多芯片半导体封装过程示意图。
图6是本发明连接倒装芯片焊盘的管芯垫上焊盘与引脚连线示意图。
图7是本发明引线框架的引脚与正装芯片焊盘连接示意图。
具体实施方式
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，目前，用堆叠式多芯片半导体封装方法使封装的面积减小，密集度及功能提高，但是由于单一使用金属线键合或倒装芯片键合进行连接使半导体封装的灵活性不高，无法满足各种应用上的需求。本发明通过改变堆叠式多芯片半导体封装时的连线结构，混合使用金属线键合和倒装芯片键合的连接技术，提高了半导体封装的灵活性，满足各种应用上的需求；另外由于使用倒装芯片键合的连接技术，减少了金属键合线连线的次数，增强封装系统的电性能。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，其特征在于，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。
图5B是本发明堆叠式多芯片半导体封装示意图。如图5B所示，堆叠式多芯片半导体封装结构包括倒装芯片200、正装芯片210和引线框架202，所述倒装芯片200上分布有第一焊盘206，正装芯片210上分布有第二焊盘212，引线框架202包括管芯垫204和引脚203，其中引线框架202为单层结构，管芯垫204上的第三焊盘208贯穿管芯垫204。倒装芯片200的第一焊盘206通过焊料凸块220与管芯垫204上的第三焊盘208电连接；通过引线218将管芯垫204上的第三焊盘208与引脚203一一对应连接；正装芯片210通过粘合剂层214粘合于倒装芯片200上；正装芯片210上的第二焊盘212通过键合线216与引脚218一一对应连接。
本实施例中，正装芯片210上的第二焊盘212、倒装芯片200上的第一焊盘206及管芯垫204中的第三焊盘208的材料是金属或合金，具体例如铜、铝或铜铝合金。
本实施例中，所述焊料凸块220的材料是锡铅合金、锡银合金或锡银铜合金。所述键合线216的材料是金、铜、铝或铜铝合金。引线218的材料是铜、铁、镍、铁镍合金或铜镍合金。
本实施例中，正装芯片210通过薄膜绝缘隔离层粘合于倒装芯片200上，所述薄膜绝缘隔离层的材料是有机化合物，具体例如环氧树脂或聚酰亚胺。
堆叠式多芯片半导体封装方法，首先提供至少一个倒装芯片、至少一个正装芯片和引线框架，还包括下列步骤：将倒装芯片装配在引线框架上实现电连接；将正装芯片粘合于倒装芯片上；将引线框架和正装芯片电连接；将倒装芯片、正装芯片和引线框架封装成型。
继续参照图5A至图5C，如图5A所示，首先，将倒装芯片200配置于引线框架202的管芯垫204上，并通过焊料凸块220将倒装芯片200上的第一焊盘206与管芯垫204上的第三焊盘208进行一一对应电连接；然后，再通过引线218将管芯垫204上的第三焊盘208与引线框架202的引脚203一一对应连接。
如图5B所示，在倒装芯片200上配置正装芯片210，通过粘合剂层214将倒装芯片200与正装芯片210粘合；正装芯片210上分布有第二焊盘212，用键合线216将正装芯片210上的第二焊盘212与引线框架202的引脚203进行一一对应电连接。
如图5C所示，最后以封装胶体222将倒装芯片200、正装芯片210以及引线框架202封装成型，仅露出引线框架202的引脚203的一部分区域。
本实施例中，采用一个倒装芯片和一个正装芯片堆叠于引线框架的同一侧，并且正装芯片堆叠于倒装芯片上。除实施例外，还可有两个正装芯片和一个倒装芯片进行堆叠半导体多芯片封装，具体为两个正装芯片依次堆叠于倒装芯片上；也可以是两个倒装芯片和一个正装芯片进行堆叠半导体多芯片封装，具体为正装芯片堆叠于一个倒装芯片上，另一个倒装芯片再堆叠于正装芯片上；甚至可以有更多的倒装子芯片和倒装母芯片进行堆叠半导体多芯片封装。
本实施例中，所述引线框架202为单层结构，管芯垫204上的第三焊盘208贯穿管芯垫204。
本实施例中，正装芯片210上的第二焊盘212、倒装芯片200上的第一焊盘206及管芯垫204中的第三焊盘208的材料是金属或合金，具体例如铜、铝或铜铝合金。
本实施例中，所述焊料凸块220的材料是锡铅合金、锡银合金或锡银铜合金。所述键合线216的材料是金、铜、铝或铜铝合金。引线218的材料是铜、铁、镍、铁镍合金或铜镍合金。
本实施例中，正装芯片210通过薄膜绝缘隔离层粘合于倒装芯片200上，所述薄膜绝缘隔离层的材料是有机化合物，具体例如环氧树脂或聚酰亚胺。
图3A至图3B是本发明晶圆上包含多个芯片示意图。如图3A所示，一个晶圆20上有多个倒装芯片200，倒装芯片200上布有复杂的线路，包括与倒装芯片200表面焊盘接连的线路。如图3B所示，一个晶圆21上有多个正装芯片210，正装芯片21上布有复杂的线路，包括与子芯片210表面焊盘连接的线路。
图4A至图4B是本发明带有焊盘的倒装芯片和正装芯片。如图4A所示，倒装芯片200表面有多个第一焊盘，将倒装芯片200表面的第一焊盘进行标号，标为21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36。倒装芯片200包括多个复杂的线路，其中有与倒装芯片200表面的第一焊盘连接的线路。倒装芯片200表面标号为21的第一焊盘附近有一对位标志310。对位标志310是用在倒装芯片200与引线框架的管芯垫上第三焊盘连接时对准位置之用。
如图4B所示，正装芯片210上有多个第二焊盘，将正装芯片220上的第二焊盘进行标号，标为21’、22’、23’、24’、25’、26’、27’、28’29’、30’、31’、32’、33’、34’、35’、36’、37’。正装芯片210包括多个复杂的线路，其中有与正装芯片210上的第二焊盘连接的线路。正装芯片210表面标号为21’的第二焊盘附近有一对位标志311。对位标志311是用在正装芯片210与引线框架的管芯垫上第三焊盘连接时对准位置之用。
图6是本发明连接倒装芯片焊盘的管芯垫上焊盘与引脚连线示意图。如图6所示，将引线框架202的管芯垫204上的第三焊盘标号，标为21”、22”、23”、24”、25”、26”、27”、28”、29”、30”、31”、32”、33”、34”、35”、36”；通过焊料凸块将管芯垫204上的第三焊盘与图4B中倒装芯片200上的第一焊盘一一对应连接，例如将倒装芯片200上标号为21的第一焊盘通过焊料凸块与管芯垫204上标号为21”的第三焊盘连接、倒装芯片200上标号为22的第一焊盘通过焊料凸块与管芯垫204上标号为22”的第三焊盘连接、倒装芯片200上标号为23的第一焊盘通过焊料凸块与管芯垫204上标号为23”的第三焊盘连接、倒装芯片200上标号为24的第一焊盘通过焊料凸块与管芯垫204上标号为24”的第三焊盘连接、倒装芯片200上标号为25的第一焊盘通过焊料凸块与管芯垫204上标号为25”的第三焊盘连接、倒装芯片200上标号为26的第一焊盘通过焊料凸块与管芯垫204上标号为26”的第三焊盘连接、倒装芯片200上标号为27的第一焊盘通过焊料凸块与管芯垫204上标号为27”的第三焊盘连接、倒装芯片200上标号为28的第一焊盘通过焊料凸块与管芯垫204上标号为28”的第三焊盘连接、倒装芯片200上标号为29的第一焊盘通过焊料凸块与管芯垫204上标号为29”的第三焊盘连接、倒装芯片200上标号为30的第一焊盘通过焊料凸块与管芯垫204上标号为30”的第三焊盘连接、倒装芯片200上标号为31的第一焊盘通过焊料凸块与管芯垫204上标号为31”的第三焊盘连接、倒装芯片200上标号为32的第一焊盘通过焊料凸块与管芯垫204上标号为32”的第三焊盘连接、倒装芯片200上标号为33的第一焊盘通过焊料凸块与管芯垫204上标号为33”的第三焊盘连接、倒装芯片200上标号为34的第一焊盘通过焊料凸块与管芯垫204上标号为34”的第三焊盘连接、倒装芯片200上标号为35的第一焊盘通过焊料凸块与管芯垫204上标号为35”的第三焊盘连接以及倒装芯片200上标号为36的第一焊盘通过焊料凸块与管芯垫204上标号为36”的第三焊盘连接。
将引线框架202的引脚标为51、52、53、54、55、56、57、58、59、60、61、62、63、64、65、66；通过引线218将管芯垫204上标号为21”的第三焊盘与标号为51的引脚进行电连接、通过引线218将管芯垫204上标号为22”的第三焊盘与标号为52的引脚进行电连接、通过引线218将管芯垫204上标号为23”的第三焊盘与标号为53的引脚进行电连接、通过引线218将管芯垫204上标号为24”的第三焊盘与标号为54的引脚进行电连接、通过引线218将管芯垫204上标号为25”的第三焊盘与标号为55的引脚进行电连接、通过引线218将管芯垫204上标号为26”的第三焊盘与标号为56的引脚进行电连接、通过引线218将管芯垫204上标号为27”的第三焊盘与标号为57的引脚进行电连接、通过引线218将管芯垫204上标号为28”的第三焊盘与标号为58的引脚进行电连接、通过引线218将管芯垫204上标号为29”的第三焊盘与标号为59的引脚进行电连接、通过引线218将管芯垫204上标号为30”的第三焊盘与标号为60的引脚进行电连接、通过引线218将管芯垫204上标号为31”的第三焊盘与标号为61的引脚进行电连接、通过引线218将管芯垫204上标号为32”的第三焊盘与标号为62的引脚进行电连接、通过引线218将管芯垫204上标号为33”的第三焊盘与标号为63的引脚进行电连接、通过引线218将管芯垫204上标号为34”的第三焊盘与标号为64的引脚进行电连接、通过引线218将管芯垫204上标号为35”的第三焊盘与标号为65的引脚进行电连接、通过引线218将管芯垫204上标号为36”的第三焊盘与标号为66的引脚进行电连接。
图7是本发明引线框架的引脚与正装芯片焊盘连接示意图。如图7所示，通过键合线216将正装芯片210上标号为21’的第二焊盘与标号为51的引脚进行电连接、通过键合线216将正装芯片210上标号为22’的第二焊盘与标号为52的引脚进行电连接、通过键合线216将正装芯片210上标号为23’的第二焊盘与标号为53的引脚进行电连接、通过键合线216将正装芯片210上标号为24’的第二焊盘与标号为54的引脚进行电连接、通过键合线216将正装芯片210上标号为25’的第二焊盘与标号为55的引脚进行电连接、通过键合线216将正装芯片210上标号为26’的第二焊盘与标号为56的引脚进行电连接、通过键合线216将正装芯片210上标号为27’的第二焊盘与标号为57的引脚进行电连接、通过键合线216将正装芯片210上标号为28’的第二焊盘与标号为58的引脚进行电连接、通过键合线216将正装芯片210上标号为29’的第二焊盘与标号为59的引脚进行电连接、通过键合线216将正装芯片210上标号为30’的第二焊盘与标号为60的引脚进行电连接、通过键合线216将正装芯片210上标号为31’的第二焊盘与标号为61的引脚进行电连接、通过键合线216将正装芯片210上标号为32’的第二焊盘与标号为62的引脚进行电连接、通过键合线216将正装芯片210上标号为33’的第二焊盘与标号为63的引脚进行电连接、通过键合线216将正装芯片210上标号为34’的第二焊盘与标号为64的引脚进行电连接、通过键合线216将正装芯片210上标号为35’的第二焊盘与标号为65的引脚进行电连接、通过键合线216将正装芯片210上标号为36’的第二焊盘与标号为66的引脚进行电连接。
本发明虽然以较佳实施例公开如上，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.一种堆叠式多芯片半导体封装结构，包括至少一个倒装芯片、至少一个正装芯片和引线框架，倒装芯片与引线框架电连接，正装芯片与引线框架电连接，其特征在于，倒装芯片装配在引线框架上，正装芯片粘合于倒装芯片上。
2.根据权利要求1所述的堆叠式多芯片半导体封装结构，其特征在于：倒装芯片通过焊料凸块装配在引线框架上，正装芯片通过薄膜绝缘隔离层粘合于倒装芯片上。
3.根据权利要求2所述的堆叠式多芯片半导体封装结构，其特征在于：所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的引脚，管芯垫通过连接线与引脚进行电连接。
4.根据权利要求3所述的堆叠式多芯片半导体封装结构，其特征在于：所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
5.根据权利要求2所述的堆叠式多芯片半导体封装结构，其特征在于：所述薄膜绝缘隔离层的材料是有机化合物。
6.根据权利要求5所述的堆叠式多芯片半导体封装结构，其特征在于：所述有机化合物为环氧树脂或聚酰亚胺。
7.根据权利要求1所述的堆叠式多芯片半导体封装结构，其特征在于：正装芯片通过键合线与引线框架的引脚进行电连接。
8.根据权利要求7所述的堆叠式多芯片半导体封装结构，其特征在于：所述键合线的材料是金、铜、铝或铜铝合金。
9.一种堆叠式多芯片半导体封装方法，首先提供至少一个倒装芯片、至少一个正装芯片和引线框架，还包括下列步骤：
将倒装芯片装配在引线框架上实现电连接；
将正装芯片粘合于倒装芯片上；
将引线框架和正装芯片电连接；
将倒装芯片、正装芯片和引线框架封装成型。
10.根据权利要求9所述的堆叠式多芯片半导体封装方法，其特征在于：通过焊料凸块将倒装芯片装配在引线框架上实现电连接，通过薄膜绝缘隔离层将正装芯片粘合于倒装芯片上。
11.根据权利要求10所述的堆叠式多芯片半导体封装方法，其特征在于：所述引线框架为单层结构，包括与焊料凸块配合的管芯垫和位于管芯垫两侧的引脚，管芯垫通过连接线与引脚进行电连接。
12.根据权利要求11所述的堆叠式多芯片半导体封装方法，其特征在于：所述焊料凸块的材料是锡铅合金、锡银合金或锡银铜合金。
13.根据权利要求10所述的堆叠式多芯片半导体封装方法，其特征在于：所述薄膜绝缘隔离层的材料是有机化合物。
14.根据权利要求13所述的堆叠式多芯片半导体封装方法，其特征在于：所述有机化合物为环氧树脂或聚酰亚胺。
15.根据权利要求9所述的堆叠式多芯片半导体封装方法，其特征在于：通过键合线将正装芯片与引线框架的引脚进行电连接。
16.根据权利要求15所述的堆叠式多芯片半导体封装方法，其特征在于：所述键合线的材料是金、铜、铝或铜铝合金。
CNA2006101182977A 2006-11-13 2006-11-13 堆叠式多芯片半导体封装结构及封装方法 Pending CN101183673A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101182977A CN101183673A (zh) 2006-11-13 2006-11-13 堆叠式多芯片半导体封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101182977A CN101183673A (zh) 2006-11-13 2006-11-13 堆叠式多芯片半导体封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN101183673A true CN101183673A (zh) 2008-05-21

Family

ID=39448856

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101182977A Pending CN101183673A (zh) 2006-11-13 2006-11-13 堆叠式多芯片半导体封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN101183673A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102263078A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种wlcsp封装件
CN102412208A (zh) * 2010-09-21 2012-04-11 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN103021989A (zh) * 2012-12-11 2013-04-03 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN103038871A (zh) * 2010-07-28 2013-04-10 爱普科斯公司 模块和制造方法
CN111129956A (zh) * 2019-12-07 2020-05-08 武汉高跃科技有限责任公司 一种多芯片脉冲尾纤激光器组件
CN115841958A (zh) * 2023-02-20 2023-03-24 广州丰江微电子有限公司 提高引线框架与塑封料结合力的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103038871A (zh) * 2010-07-28 2013-04-10 爱普科斯公司 模块和制造方法
CN102412208A (zh) * 2010-09-21 2012-04-11 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102412208B (zh) * 2010-09-21 2014-08-13 矽品精密工业股份有限公司 芯片尺寸封装件及其制法
CN102263078A (zh) * 2011-06-13 2011-11-30 西安天胜电子有限公司 一种wlcsp封装件
CN103021989A (zh) * 2012-12-11 2013-04-03 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
CN111129956A (zh) * 2019-12-07 2020-05-08 武汉高跃科技有限责任公司 一种多芯片脉冲尾纤激光器组件
CN115841958A (zh) * 2023-02-20 2023-03-24 广州丰江微电子有限公司 提高引线框架与塑封料结合力的方法
CN115841958B (zh) * 2023-02-20 2023-05-02 广州丰江微电子有限公司 提高引线框架与塑封料结合力的方法

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6781241B2 (en) Semiconductor device and manufacturing method thereof
US7944037B2 (en) Semiconductor device and semiconductor memory device
US8026584B2 (en) Semiconductor package, module, system having solder ball coupled to chip pad and manufacturing method thereof
US10651146B2 (en) Chip packaging structure and manufacturing method for the same
JP2005183923A (ja) 半導体装置およびその製造方法
CN101211897B (zh) 多芯片半导体封装结构及封装方法
KR101563630B1 (ko) 반도체 패키지
KR20030018642A (ko) 스택 칩 모듈
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
CN103915405A (zh) 半导体器件和制造半导体器件的方法
CN102024770A (zh) 半导体芯片封装结构及封装方法
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
CN100468728C (zh) 多芯片半导体封装结构及封装方法
CN115995440A (zh) 半导体封装结构及其制造方法
KR20080067891A (ko) 멀티 칩 패키지
KR20020085102A (ko) 칩 적층형 반도체 패키지
CN102024777A (zh) 半导体芯片封装结构及封装方法
KR101096440B1 (ko) 듀얼 다이 패키지
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR100444168B1 (ko) 반도체패키지
CN220755377U (zh) 芯片封装结构及存储器
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
US20120241954A1 (en) Unpackaged and packaged IC stacked in a system-in-package module
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080521