CN100468728C - 多芯片半导体封装结构及封装方法 - Google Patents

多芯片半导体封装结构及封装方法 Download PDF

Info

Publication number
CN100468728C
CN100468728C CNB2006100306262A CN200610030626A CN100468728C CN 100468728 C CN100468728 C CN 100468728C CN B2006100306262 A CNB2006100306262 A CN B2006100306262A CN 200610030626 A CN200610030626 A CN 200610030626A CN 100468728 C CN100468728 C CN 100468728C
Authority
CN
China
Prior art keywords
pad
chip
sub
die
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100306262A
Other languages
English (en)
Other versions
CN101136394A (zh
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006100306262A priority Critical patent/CN100468728C/zh
Publication of CN101136394A publication Critical patent/CN101136394A/zh
Application granted granted Critical
Publication of CN100468728C publication Critical patent/CN100468728C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Wire Bonding (AREA)

Abstract

一种多芯片半导体封装结构及封装方法，其中，多芯片半导体封装结构包括若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，中间焊盘与倒装芯片电连接，边缘焊盘用于引线和中间焊盘电连接。相应的多芯片半导体封装方法，首先提供若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，其特征在于，还包括下列步骤：将管芯垫的中间焊盘和倒装芯片电连接；将管芯垫的中间焊盘和边缘焊盘电连接；将管芯垫的边缘焊盘和引线电连接。使用上述多芯片半导体封装结构和封装方法，减少了连线的次数，电性能也提高了。

Description

多芯片半导体封装结构及封装方法
技术领域
本发明涉及多芯片半导体封装结构及封装方法，尤其涉及将多个倒装芯片通过引线框架相互连接的半导体封装结构及封装方法。
背景技术
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，因而必须缩小封装尺寸及封装时所占的面积。为满足上述的需求所发展出的技术中，多芯片半导体封装技术对于封装芯片的整体成本、效能及可靠度有着深远的贡献。
然而，在多芯片半导体封装过程中，芯片间的连接方法对于半导体封装的尺寸及性能也有重要的影响。根据连接的方法，半导体封装被分成金属丝键合类型或倒装芯片键合类型。金属丝键合类型的封装采用导电的键合金属丝，将半导体芯片的电极连接到引线框架的引线；而倒装芯片类型的封装采用安置在半导体芯片电极上的导电焊料凸块，来将半导体芯片连接到引线框架或将半导体芯片直接连接到电路板的连接端子。倒装芯片键合类型的封装具有比金属丝键合类型封装更短的电连接路径，因而提供了优异的热特性和电特性以及更小的封装件尺寸。
现有技术多芯片半导体封装制造方法，如图1A所示，引线框架包括管芯垫141及多个引线142。第一正装芯片100基底相对面的焊盘106通过键合线146与引线框架的引线142连接；第一正装芯片100基底面与引线框架的管芯垫141第一表面粘合。第二正装芯片120基底相对面的焊盘126通过键合线146与引线框架的引线142连接；第一正装芯片120的基底面与引线框架的管芯垫141第二表面粘合。
如图1B所示，第一正装芯片100基底面通过粘合剂装配在管芯垫141第一表面；再通过键合线146将第一正装芯片100基底相对面的焊盘106与引线框架的引线142一一对应连接，例如其中焊盘1与引线b连接，焊盘8与引线c连接，焊盘9与引线e连接，焊盘16与引线g连接。
如图1C所示，第二正装芯片120通过粘合剂装配在管芯垫141第二表面；再通过键合线146将第二正装芯片120上表面的焊盘126与引线框架的引线142一一对应连接，例如其中焊盘1’与引线b连接，焊盘8’与引线c连接，焊盘9’与引线e连接，焊盘16’与引线g连接。
其中，第一正装芯片100基底相对面的焊盘106与第二正装芯片120基底相对面的焊盘126成镜像对称的，通过键合线连接至同一引线框架的引线上。
现有半导体封装制造方法如专利号为US6674173的美国专利公开的技术方案所描述。
虽然，用多芯片半导体封装方法使封装的面积减小了，密集度及功能都有所提高。但是由于多个芯片是通过键合线将芯片上焊盘分别与引线框架的引线连接，造成接线次数频繁，导致接线电感较高，进而限制此种封装的最高运作频率与速度。
发明内容
本发明解决的问题是提供一种多芯片半导体封装结构和封装方法，防止由于多个芯片是通过键合线将芯片上焊盘分别与引线框架的引线连接，造成接线次数频繁，导致接线电感较高，进而限制此种封装的最高运作频率与速度。
为解决上述问题，本发明提供一种多芯片半导体封装结构，包括:若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，中间焊盘与倒装芯片电连接，边缘焊盘用于引线和中间焊盘电连接。
所述倒装芯片包括母芯片和子芯片，母芯片和子芯片分布于引线框架两侧。引线框架为单层结构，管芯垫上的中间焊盘和边缘焊盘贯穿管芯垫厚度。
母芯片和子芯片上分布有焊盘，用焊料凸块将子芯片上的焊盘与管芯垫的中间焊盘电连接，用焊料凸块将母芯片上的焊盘与管芯垫的中间焊盘电连接。
母芯片和子芯片上的焊盘分为功能驱动焊盘和非功能驱动焊盘。子芯片上功能驱动焊盘与母芯片上功能驱动焊盘为镜像反对称，连接于管芯垫不同的中间焊盘上，子芯片上非功能驱动焊盘与母芯片上非功能驱动焊盘为镜像对称，一一对应连接于管芯垫的中间焊盘上。
为解决上述问题，本发明提供一种多芯片半导体封装方法，一种多芯片半导体封装方法，首先提供若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，其特征在于，还包括下列步骤:将管芯垫的中间焊盘和倒装芯片电连接；将管芯垫的中间焊盘和边缘焊盘电连接；将管芯垫的边缘焊盘和引线电连接。
所述倒装芯片包括母芯片和子芯片，母芯片和子芯片分布于引线框架两侧，引线框架为单层结构，管芯垫上的中间焊盘和边缘焊盘贯穿管芯垫厚度。
母芯片和子芯片上分布有焊盘，用焊料凸块将子芯片上的焊盘与管芯垫的中间焊盘电连接，用焊料凸块将母芯片上的焊盘与管芯垫的中间焊盘电连接。
母芯片和子芯片上的焊盘分为功能驱动焊盘和非功能驱动焊盘。子芯片上非功能驱动焊盘与母芯片上非功能驱动焊盘为镜像对称，一一对应连接于管芯垫的中间焊盘上，子芯片上功能驱动焊盘与母芯片上功能驱动焊盘为镜像反对称，连接于管芯垫不同的中间焊盘上。
用键合线连接管芯垫的边缘焊盘和引线框架的引线，键合线的材料是金、铜、铝或铜铝合金。用连接线将管芯垫的中间焊盘与边缘焊盘进行电连接，连接线的材料是铜、铁、镍、铁镍合金或铜镍合金。
与现有技术相比，本发明具有以下优点:将倒装母芯片和倒装子芯片上镜像对称的非功能驱动焊盘一一对应连接至引线框架的管芯垫的中间焊盘上，然后连接管芯垫上的边缘焊盘和中间焊盘，再将管芯垫上的边缘焊盘与引线框架的引线连接。这样减少了连线的次数，系统电性能提高。
附图说明
图1A至图1C是现有技术多芯片半导体封装方法。
图2A至图2B是本发明晶圆上包含多个芯片示意图。
图3A至图3B是本发明带有焊盘的芯片示意图。
图4A至图4B是本发明多芯片半导体封装示意图。
图5是本发明引线框架的管芯垫上连线示意图。
图6是本发明引线框架的管芯垫的边缘焊盘和引线连接示意图。
具体实施方式
随着电子元件的小型化、轻量化及多功能化的需求日渐增加，导致半导体封装密度不断增加，目前，用多芯片半导体封装方法使封装的面积减小，密集度及功能提高。但是由于多个芯片是分别通过键合线连接到引线框架的引线上，造成接线次数频繁，导致接线电感较高，进而限制此种封装的最高运作频率与速度。本发明通过改变多芯片半导体封装时的连线结构，使半导体封装面积减小，半导体封装的密集度提高的同时，减少了连线的次数，系统电性能提高。下面结合附图对本发明的具体实施方式做详细的说明。
多芯片半导体封装结构包括:若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，中间焊盘与倒装芯片间电连接，边缘焊盘用于引线和中间焊盘电连接。
图4A至图4B是本发明多芯片半导体封装示意图。如图4A和图4B所示，倒装芯片包括母芯片41和子芯片40，母芯片41和子芯片40分布于引线框架42两侧，引线框架42为单层结构，管芯垫420上的中间焊盘422、423、426和边缘焊盘424贯穿管芯垫；子芯片40上分布有焊盘，焊盘分为非功能驱动焊盘401和功能驱动焊盘402，母芯片41上分布有焊盘，焊盘分为非功能驱动焊盘411和功能驱动焊盘412，其中子芯片40上非功能驱动焊盘401与母芯片41上非功能驱动焊盘411为镜像对称，通过焊料凸块413将母芯片41上的非功能驱动焊盘411与管芯垫420中的中间焊盘422进行电连接，子芯片40上功能驱动焊盘402与母芯片上功能驱动焊盘412为镜像反对称，子芯片40上的功能驱动焊盘402通过焊料凸块404与管芯垫420的中间焊盘423电连接；管芯垫420上有连接线，用于中间焊盘422、423、426与边缘焊盘424之间的电连接；引线框架42上有键合线425，将管芯垫420的边缘焊盘424与引线421电连接。
除了实施例外，管芯垫420还可以是多层结构，而多层结构的管芯垫上有中间焊盘和边缘焊盘，多层结构的管芯垫中有通孔，所述通孔内填满金属物质用以连通多层结构管芯垫表面的中间焊盘。
本实施例中，母芯片41上、子芯片40上及管芯垫420中焊盘的材料是金属或合金，具体例如铜，铝，或铜铝合金。
本实施例中，焊料凸块403、413采用的材料为合金，具体例如是锡铅合金，锡银合金，或锡银铜合金。
连接管芯垫420的中间焊盘422、423、426和边缘焊盘424的连接线的材料是铜、铁、镍、铁镍合金或铜镍合金。
本实施例中，连接管芯垫420的边缘焊盘424和引线框架42中的引线421的是键合线425，键合线425的材料是金、铜、铝或铜铝合金。
多芯片半导体封装方法，首先提供若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，其特征在于，还包括下列步骤:将管芯垫的中间焊盘和倒装芯片电连接；将管芯垫的中间焊盘和边缘焊盘电连接；将管芯垫的边缘焊盘和引线电连接。
继续参考图4A至图4B，如图4A所示，用焊料凸块403将子芯片40上的非功能驱动焊盘401与管芯垫420中的中间焊盘422进行电连接；用焊料凸块413将母芯片41上的非功能驱动焊盘411与管芯垫420中的中间焊盘422进行电连接；子芯片40上的功能驱动焊盘402通过焊料凸块404与管芯垫420的中间焊盘423电连接；用连接线连接管芯垫420上的中间焊盘422、423和边缘焊盘424；然后，管芯垫420上的边缘焊盘424通过键合线425与引线框架42的引线421进行电连接。
如图4B所示，用焊料凸块403将子芯片40上的非功能驱动焊盘401与管芯垫420上的中间焊盘421电连接；用焊料凸块413将母芯片上的非功能驱动焊盘411与管芯垫420中的中间焊盘422电连接；用焊料凸块414将母芯片41上的功能驱动焊盘412与管芯垫420中的中间焊盘426进行电连接；用连接线连接管芯垫420上的中间焊盘422、426和边缘焊盘424；然后，管芯垫420上的边缘焊盘424通过键合线425与引线框架42的引线421进行电连接。
本实施例中，采用一个倒装母芯片和一个倒装子芯片分别位于引线框架的两侧，除实施例外，还可有两个倒装母芯片和一个倒装子芯片进行多芯片封装，也可以是两个倒装子芯片和一个倒装母芯片进行多芯片封装，甚至可以有更多的倒装子芯片和倒装母芯片进行多芯片封装。
图2A至图2B是本发明晶圆上包含多个芯片示意图。如图2A所示，一个晶圆20上有多个母芯片200，母芯片200上布有复杂的线路，包括与母芯片200表面焊盘接连的线路。如图2B所示，一个晶圆22上有多个子芯片220，子芯片220上布有复杂的线路，包括与子芯片220表面焊盘连接的线路。
图3A至图3B是本发明带有焊盘的芯片示意图。如图3A所示，母芯片200上有多个焊盘201，将母芯片200上的焊盘201进行标号，标为21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36、37。母芯片200包括多个复杂的线路，其中有与母芯片200上的焊盘201连接的线路。母芯片200上表面标号为21的焊盘附近有一对位标志203，对位标志203是用在母芯片200与引线框架的管芯垫上焊盘连接时对准位置之用。
如图3B所示，子芯片220上有多个焊盘201’，将子芯片220上的焊盘201’进行标号，标为21’、22’、23’、24’、25’、26’、27’、28’、29’、30’、31’、32’、33’、34’、35’、36’、37’。子芯片220包括多个复杂的线路，其中有与子芯片220上的焊盘201’连接的线路。子芯片220上表面标号为21’的焊盘附近有一对位标志203’。对位标志203’是用在芯片与引线框架的管芯片上焊盘连接时对准位置之用。
本实施例中，母芯片200上标号为21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36的焊盘201与子芯片220上标号为21’、22’、23’、24’、25’、26’、27’、28’、29’、30’、31’、32’、33’、34’、35’、36’的焊盘201’为非功能驱动焊盘，当母芯片200与子芯片220安装于引线框架上时，母芯片200上标号为21、22、23、24、25、26、27、28、29、30、31、32、33、34、35、36焊盘201与子芯片220上标号为21’、22’、23’、24’、25’、26’、27’、28’、29’、30’、31’、32’、33’、34’、35’、36’的焊盘201’成镜像对称。母芯片200上标号为37的焊盘201与子芯片220上标号为37’的焊盘201’是起功能驱动的作用，并为镜像反对称，
图5是本发明引线框架的管芯垫上连线示意图。如图5所示，将引线框架的管芯垫420上的中间焊盘422标号，标为21”、22”、35”、36”。通过焊料凸块将管芯垫420中的中间焊盘422与图3B中子芯片220上的非功能驱动焊盘一一对应连接，例如子芯片220上标号为21’的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为21”的中间焊盘422连接，子芯片220上标号为22’的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为22”的中间焊盘422连接，子芯片220上标号为35’的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为35”的中间焊盘422连接，子芯片220上标号为36’的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为36”的中间焊盘422连接。另外，子芯片220上起功能驱动作用的标号为37’的焊盘与管芯垫420上标号为37”的中间焊盘423连接。
通过焊料凸块将图3A中母芯片200上的非功能驱动焊盘与管芯垫420上的中间焊盘422一一对应连接，例如母芯片200上标号为21的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为21”的中间焊盘422连接、母芯片200上标号为22的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为22”的中间焊盘422进行连接，母芯片200上标号为35的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为35”的中间焊盘422进行连接，母芯片220上标号为36的非功能驱动焊盘通过焊料凸块与管芯垫420上标号为36”的中间焊盘422进行连接。另外，母芯片200上起功能驱动作用标号为37的焊盘与引线框架的管芯垫420上标号为37”’的中间焊盘426连接。
将引线框架的管芯垫420上的边缘焊盘424标号，标为51、52、55、64、67、68。接着，用连接线将管芯垫420上标号为21”的中间焊盘422与管芯垫420上标号为51的边缘焊盘424进行连接，依次用连接线将标号为22”的中间焊盘422与标号为52的边缘焊盘424连接，用连接线将标号为35”的中间焊盘422与标号为67的边缘焊盘424进行连接，将标号为36”的中间焊盘422与标号为68的边缘焊盘424连接。
用连接线将管芯垫420上标号为37”的中间焊盘423与标号为55边缘焊盘424连接；用连接线将管芯垫420上标号为37”’的中间焊盘426与标号为64的边缘焊盘424连接。
图6是本发明引线框架的管芯垫的边缘焊盘和引线连接示意图。如图6所示，对引线框架42的引线421标号，标为51’、52’、55’、64’、67’、68’。将管芯垫上的边缘焊盘424与引线框架的引线421一一对应连接，例如用键合线将管芯垫上标号为51的边缘焊盘424与引线框架42上标号为51’的引线421连接；用键合线将管芯垫上标号为52的边缘焊盘424与引线框架42中标号为52’的引线421进行连接；用键合线将管芯垫上标号为55的边缘焊盘424与引线框架42上标号为55’的引线421连接；用键合线将管芯垫上标号为64的边缘焊盘424与引线框架42上标号为64’的引线421进行连接；用键合线将管芯垫上标号为67的边缘焊盘424与引线框架42中标号为67’的引线421连接；用键合线将管芯垫上标号为68的边缘焊盘424与引线框架42中标号为68’的引线421进行连接。
本发明采用倒装芯片，将芯片连接至引线框架的管芯垫上，然后再由管芯垫与引线连接，这样不但使半导体封装面积减小，半导体封装的密集度提高的同时，而且还减少了连线的次数，系统电性能提高。
本发明虽然以较佳实施例公开如上，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.一种多芯片半导体封装结构，包括:若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，其中管芯垫上的中间焊盘和边缘焊盘贯穿管芯垫厚度，使中间焊盘及边缘焊盘与管芯垫处于同一平面；中间焊盘与倒装芯片电连接，边缘焊盘用于引线和中间焊盘电连接。
2.根据权利要求1所述的多芯片半导体封装结构，其特征在于:所述倒装芯片包括母芯片和子芯片，母芯片和子芯片分别分布于引线框架两侧。
3.根据权利要求2所述的多芯片半导体封装结构，其特征在于:所述引线框架为单层结构。
4.根据权利要求3所述的多芯片半导体封装结构，其特征在于:母芯片和子芯片上分布有焊盘，用焊料凸块将子芯片上的焊盘与管芯垫的中间焊盘电连接，用焊料凸块将母芯片上的焊盘与管芯垫的中间焊盘电连接。
5.根据权利要求4所述的多芯片半导体封装结构，其特征在于:母芯片和子芯片上的焊盘分为功能驱动焊盘和非功能驱动焊盘。
6.根据权利要求5所述的多芯片半导体封装结构，其特征在于:子芯片上功能驱动焊盘与母芯片上功能驱动焊盘为镜像反对称，连接于管芯垫不同的中间焊盘上。
7.根据权利要求6所述的多芯片半导体封装结构，其特征在于:子芯片上非功能驱动焊盘与母芯片上非功能驱动焊盘为镜像对称，一一对应连接于管芯垫的中间焊盘上。
8.一种多芯片半导体封装方法，首先提供若干个倒装芯片和引线框架，所述引线框架包括管芯垫和引线，管芯垫上有中间焊盘和边缘焊盘，其特征在于，还包括下列步骤:
将管芯垫的中间焊盘和倒装芯片电连接；
将管芯垫的中间焊盘和边缘焊盘电连接，其中管芯垫上的中间焊盘和边缘焊盘贯穿管芯垫厚度，使中间焊盘及边缘焊盘与管芯垫处于同一平面；
将管芯垫的边缘焊盘和引线电连接。
9.根据权利要求8所述的多芯片半导体封装方法，其特征在于:所述倒装芯片包括母芯片和子芯片，母芯片和子芯片分别分布于引线框架两侧。
10.根据权利要求9所述的多芯片半导体封装方法，其特征在于:所述引线框架为单层结构。
11.根据权利要求10所述的多芯片半导体封装方法，其特征在于:母芯片和子芯片上分布有焊盘，用焊料凸块将子芯片上的焊盘与管芯垫的中间焊盘电连接，用焊料凸块将母芯片上的焊盘与管芯垫的中间焊盘电连接。
12.根据权利要求11所述的多芯片半导体封装方法，其特征在于:母芯片和子芯片上的焊盘分为功能驱动焊盘和非功能驱动焊盘。
13.根据权利要求12所述的多芯片半导体封装方法，其特征在于:子芯片上功能驱动焊盘与母芯片上功能驱动焊盘为镜像反对称，连接于管芯垫不同的中间焊盘上。
14.根据权利要求13所述的多芯片半导体封装方法，其特征在于:子芯片上非功能驱动焊盘与母芯片上非功能驱动焊盘为镜像对称，一一对应连接于管芯垫的中间焊盘上。
15.根据权利要求14所述的多芯片半导体封装方法，其特征在于:用连接线将管芯垫的中间焊盘与边缘焊盘进行电连接，连接线的材料是铜、铁、镍、铁镍合金或铜镍合金。
16.根据权利要求15所述的多芯片半导体封装方法，其特征在于:用键合线连接管芯垫的边缘焊盘和引线框架的引线，键合线的材料是金、铜、铝或铜铝合金。
CNB2006100306262A 2006-08-31 2006-08-31 多芯片半导体封装结构及封装方法 Expired - Fee Related CN100468728C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100306262A CN100468728C (zh) 2006-08-31 2006-08-31 多芯片半导体封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100306262A CN100468728C (zh) 2006-08-31 2006-08-31 多芯片半导体封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN101136394A CN101136394A (zh) 2008-03-05
CN100468728C true CN100468728C (zh) 2009-03-11

Family

ID=39160363

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100306262A Expired - Fee Related CN100468728C (zh) 2006-08-31 2006-08-31 多芯片半导体封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN100468728C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212722B1 (ko) * 2010-02-26 2013-01-09 에스케이하이닉스 주식회사 멀티 칩 패키지
CN102332440A (zh) * 2010-07-12 2012-01-25 无锡华润安盛科技有限公司 一种倒装引线框及其封装结构
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
CN113053847B (zh) * 2019-12-26 2023-06-20 珠海格力电器股份有限公司 芯片封装结构及其制备方法

Also Published As

Publication number Publication date
CN101136394A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US6583502B2 (en) Apparatus for package reduction in stacked chip and board assemblies
US8471376B1 (en) Integrated circuit packaging configurations
US8987053B2 (en) Semiconductor package including flip chip controller at bottom of die stack
US9230942B2 (en) Semiconductor device including alternating stepped semiconductor die stacks
KR101623880B1 (ko) 반도체 패키지
US10651146B2 (en) Chip packaging structure and manufacturing method for the same
US20070148821A1 (en) Thermally enhanced stacked die package and fabrication method
KR20030018642A (ko) 스택 칩 모듈
KR20040080912A (ko) 반도체장치
CN101211897A (zh) 多芯片半导体封装结构及封装方法
KR20040043839A (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
JPH03112688A (ja) Ｉｃカード
CN100468728C (zh) 多芯片半导体封装结构及封装方法
CN101183673A (zh) 堆叠式多芯片半导体封装结构及封装方法
US20080179726A1 (en) Multi-chip semiconductor package and method for fabricating the same
US20050194698A1 (en) Integrated circuit package with keep-out zone overlapping undercut zone
KR20040069392A (ko) 적층형 반도체 멀티 칩 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR100444168B1 (ko) 반도체패키지
JP4881369B2 (ja) 半導体装置の製造方法
KR20080020372A (ko) 듀얼 다이 패키지
KR100708050B1 (ko) 반도체패키지
KR20010066269A (ko) 반도체 패키지 및 그 제조방법
CN117334662A (zh) 多晶粒四方扁平无引脚混合封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111115

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20180831

CF01 Termination of patent right due to non-payment of annual fee