KR20080020372A - 듀얼 다이 패키지 - Google Patents

듀얼 다이 패키지 Download PDF

Info

Publication number
KR20080020372A
KR20080020372A KR1020060083791A KR20060083791A KR20080020372A KR 20080020372 A KR20080020372 A KR 20080020372A KR 1020060083791 A KR1020060083791 A KR 1020060083791A KR 20060083791 A KR20060083791 A KR 20060083791A KR 20080020372 A KR20080020372 A KR 20080020372A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
circuit board
printed circuit
electrode terminal
groove
Prior art date
Application number
KR1020060083791A
Other languages
English (en)
Other versions
KR101096440B1 (ko
Inventor
김기채
이강원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060083791A priority Critical patent/KR101096440B1/ko
Publication of KR20080020372A publication Critical patent/KR20080020372A/ko
Application granted granted Critical
Publication of KR101096440B1 publication Critical patent/KR101096440B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 듀얼 다이 패키지(Dual Die Package)를 개시한다. 개시된 본 발명의 듀얼 다이 패키지는, 일면에 홈이 구비되고, 하면에 볼 랜드가 형성되며, 상기 홈의 저면 중앙에 제1전극단자가 구비되고, 상기 일면에 제2전극단자가 구비된 인쇄회로기판과, 상기 홈 내에 페이스-다운 타입으로 배치되고, 상기 인쇄회로기판의 제1전극단자와 전기적으로 연결되는 다수의 제1본딩패드를 구비한 제1반도체칩과, 상기 제1반도체칩 상에 페이스-업 타입으로 배치된 제2반도체칩과, 상기 제2반도체칩의 제2본딩패드와 인쇄회로기판의 제2전극단자를 상호 연결시키는 금속와이어 및 상기 금속와이어와 제1 및 제2반도체칩을 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제를 특징으로 한다.

Description

듀얼 다이 패키지{Dual Die Package}
도 1은 종래의 듀얼 다이 패키지를 도시한 단면도.
도 2는 본 발명의 실시예에 따른 듀얼 다이 패키지를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 볼랜드 22 : 인쇄회로기판
23 : 다이안착홈 24 : 솔더범프
25 : 스페이서테입 26 : 충진재
27 : 제1반도체칩 28 : 접착제
29 : 제2반도체칩 30 : 금속와이어
31 : 봉지제 32 : 제2전극단자
34 : 제1전극단자 35 : 제2본딩패드
36 : 제1본딩패드
본 발명은 듀얼 다이 패키지에 관한 것으로서, 보다 상세하게는, 솔더 범프를 이용한 듀얼 다이 패키지에 관한 것이다.
기존의 반도체 패키징 공정에서는 설계 회로가 인쇄된 칩의 금속 패드와 리드 프레임간의 정보 송수신을 위해 미세한 금속와이어로 본딩하는 작업이 이루어져 왔다.
그러나 고성능 칩의 지속적인 발전으로, 패키지 대부분의 반도체 디바이스는 패키지에서 많은 수의 리드를 수용하고자 하였으나, 기존의 와이어 본딩 방식으로는 리드 수를 무한정 늘리는데 기술적인 한계가 야기되었다. 또한 칩 크기 축소, 열 방출 및 전기적 수행 능력 향상, 신뢰성 향상, 그리고, 가격저하 등의 요인들도 기존의 한계를 뛰어넘는 새로운 패키징 기술을 요구해 왔다.
이에 따라 기존의 기술적 한계를 극복하고, 급변하는 전자 정보 통신 시대의 시장 상황에 부합될 수 있도록 기존의 와이어 본딩 방식은 범핑을 기초로 한 플립 칩 방식에 의해 상당 부분 대체되었다.
도 1은 종래의 듀얼 다이 패키지를 도시한 단면도이다.
도시된 바와 같이, 중앙부에 캐버티를 구비한 인쇄회로기판(1) 상에 센터패드형의 제1반도체칩(3)이 접착제(2)를 매개로 페이스-다운 타입으로 부착되고, 상기 제1반도체칩(3)의 하면에는 센터패드형의 제2반도체칩(6)이 접착제(4)를 매개로 페이스-업 타입으로 부착된다.
그리고, 상기 제1반도체칩(3)의 본딩패드(도시안됨)는, 상기 인쇄회로기판(1)의 캐버티를 관통하는 제1금속와이어(5)에 의해 인쇄회로기판(1) 하면의 회로패턴(도시안됨)과 전기적으로 연결되고, 상기 제2반도체칩(6)의 본딩패드(도시안됨)는 제2금속와이어(7)에 의해 인쇄회로기판(1) 상면의 전극단자(12)와 전기적으 로 연결된다.
또한, 상기 제1반도체칩(3)과 제2반도체칩(6) 및 제2금속와이어(7)를 포함한 인쇄회로기판(1) 상면과, 상기 제1금속와이어(5) 및 제1반도체칩(3) 전면부의 일부분을 포함하는 인쇄회로기판(1) 캐버티 부분이 EMC와 같은 봉지제(9)로 밀봉되고, 인쇄회로기판(1) 하면에 구비된 볼랜드(13)에는 실장 수단으로서의 솔더 볼(10)이 부착된 구조를 갖는다.
그러나, 전술한 바와 같은 종래의 듀얼 다이 패키지는 전체 두께가 두꺼우므로, 패키지의 효율성을 높이기 위해 구성하는 다이 스택 패키지와 부합되지 못하는 어려움이 있다.
또한, 상부에 배치되는 센터패드형의 반도체칩 본딩패드와 인쇄회로기판 간의 전기적 연결을 위한 와이어 본딩시 상기 반도체칩의 본딩패드와 인쇄회로기판의 전극단자간의 다소 긴 이격 길이로 인하여, 긴(long) 와이어 본딩이 요구되어 패키지 밀도의 효율성 면에서 신뢰성이 떨어지고, 장비의 어려움을 야기시킨다.
따라서 본 발명은, 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 전체 두께를 현저히 감소시킬 수 있는 듀얼 다이 패키지를 제공함에 그 목적이 있다.
또한, 본 발명은 전기적 연결 길이를 최소화시킬 수 있는 듀얼 다이 패키지를 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 일면에 홈이 구비되고, 하면에 볼 랜드가 형성되며, 상기 홈의 저면 중앙에 제1전극단자가 구비되고, 상기 일면에 제2전극단자가 구비된 인쇄회로기판; 상기 홈 내에 페이스-다운 타입으로 배치되고, 상기 인쇄회로기판의 제1전극단자와 전기적으로 연결되는 다수의 제1본딩패드를 구비한 제1반도체칩; 상기 제1반도체칩 상에 페이스-업 타입으로 배치된 제2반도체칩; 상기 제2반도체칩의 제2본딩패드와 인쇄회로기판의 제2전극단자를 상호 연결시키는 금속와이어; 및 상기 금속와이어와 제1 및 제2반도체칩을 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제;를 포함하는 것을 특징으로 하는 듀얼 다이 패키지를 제공한다.
여기서, 상기 제1반도체칩의 제1본딩패드와 상기 인쇄회로기판의 제1전극단자는 솔더범프에 의해 상호 전기적으로 이루어진 것을 특징으로 한다.
상기 제1반도체칩은 스페이서테입에 의해 상기 인쇄회로기판의 홈 내에 부착된 것을 특징으로 한다.
상기 인쇄회로기판의 홈 저면과 상기 제1반도체칩 사이 공간에 형성된 충진재(under-fill material)를 더 포함하는 것을 특징으로 한다.
상기 인쇄회로기판의 하면에 부착된 다수의 솔더볼을 더 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 간략하게 설명하면, 본 발명은 듀얼 다이 패키지를 구성하는데 있어서, 인쇄회로기판상에 다이 안착 홈을 형성하고, 상기 다이 안착 홈 내에 형성시킨 솔더 범프를 이용하여 페이스-다운 타입으로 센터패드형의 제1반도체칩을 배치시키고, 상기 제1반도체칩 후면에 페이스-업 타입으로 제2반도체칩을 배치시켜 듀얼 다이 패키지를 구성한다.
이 경우, 본 발명은 상기 인쇄회로기판에 형성된 다이 안착 홈 내부에 센터패드형의 반도체칩을 배치함으로써, 공간활용도 측면에서 우수하며 다이 스택시 발생하는 패키지의 전체 높이를 감소시킬 수가 있다.
또한, 본 발명은 기존의 와이어 본딩 대신 플립 칩 방식의 솔더 범프를 이용하여 다이를 배치시킴으로서, 전기적 경로가 짧아짐으로 그에 따른 높은 응답성을 가질 수 있다.
자세하게, 도 2는 본 발명의 실시예에 따른 듀얼 다이 패키지를 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 듀얼 다이 패키지는 반도체칩이 배치될 수 있도록 내부에 다이 안착 홈이 형성된 인쇄회로기판 상에, 두 개의 다이가 스택되어 봉지제로 밀봉되어 있는 구조이다.
자세하게는, 일면에 회로패턴(도시안됨)이 구비되고, 하면에 다수의 볼 랜드(21)를 갖는 인쇄회로기판(22) 중앙부 상에, 반도체칩이 배치될 수 있도록 내부로 움푹 들어간 형상의 다이 안착 홈(23)이 형성된다.
또한, 상기 다이 안착 홈(23)은 내부에 구비된 제1전극단자(34) 상에 솔더 범프(24)가 구비되며, 상기 솔더 범프(24)를 기준으로, 상기 다이 안착 홈(23) 내부에 배치되는 다이의, 1/2 정도의 크기 만한 스페이서테입(25)이 양측에 각각 부착된다.
그리고, 상기 다이 안착 홈(23) 내부에 구비된 상기 솔더 범프(24)와 센터패드형의 제1반도체칩(27)에 구비된 제1본딩패드(36) 간이 전기적으로 연결되어 페이스-다운 타입으로 부착된다.
이때, 바람직하게는, 상기 제1반도체칩(27) 부착시 기울어짐이 생기지 않도록 주의하여야 한다.
그리고, 상기 다이 안착 홈(23) 내에 배치된 제1반도체칩(27)의 전면부와 솔더 범프(24) 및 스페이서테입(25)을 포함하는 포함 영역이, 에폭시 수지와 같은 재료로 구성돼 있는 충진재(under-fill material; 26) 물질로 밀폐된다.
이때, 상기 충진재(26) 물질로 밀폐시, 내부 공극 없이 치밀하게 밀폐되는 것이 바람직하다.
그리고, 상기 제1반도체칩(27) 하면에 접착제(28)를 매개로 페이스-업 타입으로 제2반도체칩(29)이 부착되고, 상기 제2반도체칩(29)의 제2본딩패드(35)와 인쇄회로기판(22)의 제2전극단자(32) 간의 전기적 연결을 위하여 금속와이어(30)가 연결되며, 상기 금속와이어(30)와 제1 및 제2반도체칩(27, 29)을 포함하는 인쇄회로기판(22)의 일면이 EMC와 같은 봉지제(31)로 밀봉된다.
이와 같이 본 발명의 듀얼 다이 패키지는, 인쇄회로기판 내에 반도체칩이 배치될 수 있도록 내부로 움푹 들어간 형상의 다이 안착 홈을 구비시킨 후, 상기 반 도체칩을 홈 내에 배치시킴으로써, 패키지의 전체 높이를 종래의 그것보다 감소시킬 수 있다.
또한, 인쇄회로기판내에 형성되는 다이 안착 홈의 크기를 변경시킬 수가 있어, 그에 따라 다양한 크기의 반도체를 스택하여 반도체 패키지를 구성할 수 있다.
게다가, 기존의 와이어 본딩을 배제하고 솔더 범프를 이용함으로서, 전기적 경로가 짧아져 보다 높은 응답성을 가질 수 있다.
한편 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 인쇄회로기판 상면에 다이 안착 홈을 형성하여 반도체칩을 배치함으로써, 듀얼 다이 스택 패키지 구성시에 전체 패키지 두께를 감소시킬 수 있다.
또한, 와이어 본딩이 배제된 솔더 범프를 이용한 플립 칩 기술 방식을 이용함으로써, 그에 따른 전기적 경로가 짧아져 높은 응답성을 가지며, 고주파에도 문제가 없으며, 밀도 효율성을 증가시킬 수 있다.
게다가, 인쇄회로기판 다이 안착 홈의 크기를 변경시켜, 다양한 크기의 센터패드형 반도체칩들의 스택이 가능하다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시 할 수 있다.

Claims (5)

  1. 일면에 홈이 구비되고, 하면에 볼 랜드가 형성되며, 상기 홈의 저면 중앙에 제1전극단자가 구비되고, 상기 일면에 제2전극단자가 구비된 인쇄회로기판;
    상기 홈 내에 페이스-다운 타입으로 배치되고, 상기 인쇄회로기판의 제1전극단자와 전기적으로 연결되는 다수의 제1본딩패드를 구비한 제1반도체칩;
    상기 제1반도체칩 상에 페이스-업 타입으로 배치된 제2반도체칩;
    상기 제2반도체칩의 제2본딩패드와 인쇄회로기판의 제2전극단자를 상호 연결시키는 금속와이어; 및
    상기 금속와이어와 제1 및 제2반도체칩을 포함한 인쇄회로기판의 일면을 밀봉하는 봉지제;
    를 포함하는 것을 특징으로 하는 듀얼 다이 패키지.
  2. 제 1 항에 있어서, 상기 제1반도체칩의 제1본딩패드와 상기 인쇄회로기판의 제1전극단자는 솔더범프에 의해 상호 전기적으로 이루어진 것을 특징으로 하는 듀얼 다이 패키지.
  3. 제 1 항에 있어서, 상기 제1반도체칩은 스페이서테입에 의해 상기 인쇄회로기판의 홈 내에 부착된 것을 특징으로 하는 듀얼 다이 패키지.
  4. 제 1 항에 있어서, 상기 인쇄회로기판의 홈 저면과 상기 제1반도체칩 사이 공간에 형성된 충진재(under-fill material)를 더 포함하는 것을 특징으로 하는 듀얼 다이 패키지.
  5. 제 1 항에 있어서, 상기 인쇄회로기판의 하면에 부착된 다수의 솔더볼을 더 포함하는 것을 특징으로 하는 듀얼 다이 패키지.
KR1020060083791A 2006-08-31 2006-08-31 듀얼 다이 패키지 KR101096440B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083791A KR101096440B1 (ko) 2006-08-31 2006-08-31 듀얼 다이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083791A KR101096440B1 (ko) 2006-08-31 2006-08-31 듀얼 다이 패키지

Publications (2)

Publication Number Publication Date
KR20080020372A true KR20080020372A (ko) 2008-03-05
KR101096440B1 KR101096440B1 (ko) 2011-12-20

Family

ID=39395403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083791A KR101096440B1 (ko) 2006-08-31 2006-08-31 듀얼 다이 패키지

Country Status (1)

Country Link
KR (1) KR101096440B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013066294A1 (en) * 2011-10-31 2013-05-10 Intel Corporation Multi die package structures

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242380A (ja) 1997-02-27 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013066294A1 (en) * 2011-10-31 2013-05-10 Intel Corporation Multi die package structures
KR20140070618A (ko) * 2011-10-31 2014-06-10 인텔 코오퍼레이션 멀티 다이 패키지 구조들
US9490196B2 (en) 2011-10-31 2016-11-08 Intel Corporation Multi die package having a die and a spacer layer in a recess
US10083936B2 (en) 2011-10-31 2018-09-25 Intel Corporation Semiconductor package having spacer layer
US10636769B2 (en) 2011-10-31 2020-04-28 Intel Corporation Semiconductor package having spacer layer

Also Published As

Publication number Publication date
KR101096440B1 (ko) 2011-12-20

Similar Documents

Publication Publication Date Title
JP5383024B2 (ja) 多層半導体パッケージ
US8541872B2 (en) Integrated circuit package system with package stacking and method of manufacture thereof
JP4149289B2 (ja) 半導体装置
US20040070083A1 (en) Stacked flip-chip package
KR101563630B1 (ko) 반도체 패키지
JP2004228323A (ja) 半導体装置
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
KR20080067891A (ko) 멀티 칩 패키지
CN115995440A (zh) 半导体封装结构及其制造方法
KR20090088271A (ko) 스택 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
KR20120126366A (ko) 반도체 장치
KR20010027266A (ko) 적층 패키지
KR20090077580A (ko) 멀티 칩 패키지
TWI223879B (en) Package stack module with vertical conductive wires inside molding compound
JP2004006482A (ja) 半導体装置およびその製造方法
KR20060133800A (ko) 칩 스택 패키지
CN114068470A (zh) 一种拓展球栅阵列封装i/o口的结构及其制作方法
TWI534978B (zh) 晶片封裝結構
CN117690922A (zh) 封装结构及其制造方法
JP5297445B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee