JP2004228323A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004228323A
JP2004228323A JP2003013953A JP2003013953A JP2004228323A JP 2004228323 A JP2004228323 A JP 2004228323A JP 2003013953 A JP2003013953 A JP 2003013953A JP 2003013953 A JP2003013953 A JP 2003013953A JP 2004228323 A JP2004228323 A JP 2004228323A
Authority
JP
Japan
Prior art keywords
chip
wiring board
memory
memory chip
microcomputer chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003013953A
Other languages
English (en)
Other versions
JP4068974B2 (ja
JP2004228323A5 (ja
Inventor
Hiroshi Kuroda
宏 黒田
Yoshihiro Kinoshita
順弘 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003013953A priority Critical patent/JP4068974B2/ja
Priority to US10/737,119 priority patent/US7504717B2/en
Publication of JP2004228323A publication Critical patent/JP2004228323A/ja
Publication of JP2004228323A5 publication Critical patent/JP2004228323A5/ja
Priority to US11/401,283 priority patent/US7732906B2/en
Application granted granted Critical
Publication of JP4068974B2 publication Critical patent/JP4068974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を提供する。
【解決手段】システムインパッケージ（ＳｉＰ）は、配線基板１の主面上に２個のメモリチップ２Ａ、２Ｂを積み重ねて実装し、さらにその上部にマイコンチップ２Ｃを積み重ねて実装し、これらのチップをモールド樹脂３で封止したスタック構造を有している。メモリチップ２Ａ、２Ｂのそれぞれは、マイコンチップ２Ｃを通じてシステムの外部とデータのやり取りを行うように構成されている。
マイコンチップ２Ｃは、システム内部とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ａ、２Ｂに比べて遥かに多い。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造技術に関し、特に、配線基板上にメモリチップとマイコンチップを実装してシステムを構成したシステムインパッケージ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ；ＳｉＰ）に適用して有効な技術に関する。
【０００２】
【従来の技術】
半導体装置の実装密度を向上させることを目的として、配線基板上に複数の半導体チップを三次元的に実装した積層パッケージが種々提案されている。
【０００３】
例えば特許文献１には、絶縁性基板上に５個の半導体チップ（ロジックチップ、アナログ高周波チップ、メモリチップ、マイコンチップおよび電圧変換チップ）を積み重ねて実装することによって、多機能、かつ高密度実装を可能にした積層パッケージが開示されている。絶縁性基板上に積層された５個の半導体チップのうち、１層目の半導体チップは、フリップチップ方式によって絶縁性基板上の電極に接続されている。また、２層目と４層目の半導体チップは、それぞれワイヤボンディング方式によって絶縁性基板上の電極に接続され、３層目と５層目の半導体チップは、それぞれフリップチップ方式によって下層（２層目と４層目）の半導体チップに接続されている。
【０００４】
【特許文献１】
特開２００１−２９１８２１号公報
【０００５】
【発明が解決しようとする課題】
上記特許文献１は、絶縁性基板上にメモリチップおよびマイコンチップを含む複数種類の半導体チップを積層する技術を開示しているが、本発明者らが開発を進めているシステムインパッケージ（ＳｉＰ）のように、マイコンチップを多ポート構造にした場合に生じる問題点や、その解決手段については、何ら開示していない。
【０００６】
本発明の目的は、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現することのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明の半導体装置は、配線基板と、前記配線基板の上面に実装されたマイコンチップおよびメモリチップによってシステムが構成されたシステムインパッケージ構造を有し、前記マイコンチップは、前記メモリチップを含む前記システムの内部とのインターフェイス、および前記システムの外部とのインターフェイスをそれぞれ有する多ポート構造で構成され、前記メモリチップは、前記マイコンチップを介して前記システムの外部にアクセスされるように構成され、前記マイコンチップは、前記メモリチップの上に積層された状態で前記配線基板上に実装されているものである。
【００１０】
また、本発明の半導体装置は、配線基板と、前記配線基板の上面に実装された１個のマイコンチップおよび２個のメモリチップによってシステムが構成されたシステムインパッケージ構造を有し、前記マイコンチップは、前記２個のメモリチップを含む前記システムの内部とのインターフェイス、および前記システムの外部とのインターフェイスをそれぞれ有する多ポート構造で構成され、前記２個のメモリチップのそれぞれは、前記マイコンチップを介して前記システムの外部にアクセスされるように構成され、前記２個のメモリチップは、それらの一方が他方の上に積層された状態で前記配線基板上に実装され、前記マイコンチップは、前記２個のメモリチップの上に積層された状態で前記配線基板上に実装されているものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【００１２】
（実施の形態１）
図１は、本実施の形態の半導体装置を示す断面図、図２は、この半導体装置の内部構成を示す平面図、図３は、この半導体装置の配線基板上に実装された半導体チップのレイアウトを示す平面図、図４は、この半導体装置の配線基板の下面を示す平面図である。
【００１３】
本実施の形態の半導体装置は、配線基板１の主面上に３個のシリコンチップ（メモリチップ２Ａ、２Ｂおよびマイコンチップ２Ｃ）を３段に積み重ねて実装し、これらのシリコンチップ（メモリチップ２Ａ、２Ｂおよびマイコンチップ２Ｃ）をモールド樹脂３で封止したスタック構造のシステムインパッケージ（ＳｉＰ）である。
【００１４】
３段に積み重ねた上記シリコンチップ（メモリチップ２Ａ、２Ｂおよびマイコンチップ２Ｃ）のうち、下段のメモリチップ２Ａには、例えば６４メガビット（Ｍｂｉｔ）のＤＲＡＭが形成されている。このメモリチップ２Ａは、長方形の平面形状を有し、その主面（下面）に形成された複数個のＡｕバンプ４を介して配線基板１の電極５ａに接続されている。また、メモリチップ２Ａの主面（下面）と配線基板１との隙間には、アンダーフィル樹脂７が充填されている。このように、ＤＲＡＭが形成されたメモリチップ２Ａは、フリップチップ方式によって配線基板１上に実装されている。
【００１５】
上記メモリチップ２Ａの上に積層された中段のメモリチップ２Ｂには、例えば１６メガビットのフラッシュメモリが形成されている。このメモリチップ２Ｂは、長方形の平面形状を有し、その主面（上面）の二つの短辺に沿って形成された複数個のボンディングパッド８のそれぞれは、Ａｕワイヤ１０を介して配線基板１の電極５ｂに接続されている。このメモリチップ２Ｂは、その長辺が下段のメモリチップ２Ａの長辺と交差する向きに配置され、接着剤などによってメモリチップ２Ａの上面に固定されている。このように、フラッシュメモリが形成されたメモリチップ２Ｂは、メモリチップ２Ａの上に積層され、ワイヤボンディング方式によって配線基板１に接続されている。
【００１６】
上記メモリチップ２Ｂの上に積層された上段のマイコンチップ２Ｃには、例えば動作周波数が１３３ＭＨｚの高速マイクロプロセッサ（ＭＰＵ：超小型演算処理装置）が形成されている。このマイコンチップ２Ｃは、正方形の平面形状を有し、その主面（上面）の四辺に沿って形成された複数個のボンディングパッド９のそれぞれは、Ａｕワイヤ１１を介して配線基板１の電極５ｃに接続されている。このマイコンチップ２Ｃは、下層のチップ２Ｂの中央部に配置され、接着剤などによってメモリチップ２Ｂの上面に固定されている。
【００１７】
上記マイコンチップ２Ｃは、その一辺の長さが下層のメモリチップ２Ｂの長辺よりも短い。そのため、メモリチップ２Ｂの上にマイコンチップ２Ｃを重ねても、メモリチップ２Ｂの短辺近傍に形成されたボンディングパッド８がマイコンチップ２Ｃと重なることはない。このように、ＭＰＵが形成されたマイコンチップ２Ｃは、メモリチップ２Ｂの上に積層され、ワイヤボンディング方式によって配線基板１に接続されている。
【００１８】
上記３個のシリコンチップ（２Ａ、２Ｂ、２Ｃ）が実装された配線基板１は、これらのシリコンチップ（２Ａ、２Ｂ、２Ｃ）を各種携帯機器のマザーボードに実装する際の中継基板（インターポーザー）を構成している。配線基板１の寸法は、例えば縦×横＝１３ｍｍ×１３ｍｍである。
【００１９】
上記配線基板１は、ガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）のような汎用樹脂を主体として構成された多層配線基板であり、その上面および内部には、電極５ａ、５ｂ、５ｃのいずれかに接続された合計４〜６層程度の配線６が形成されている。また、配線基板１の下面には、これらの配線６のいずれかに接続された、例えば２４０個の電極１２が形成されており、それぞれの電極１２には半田バンプ１３が接続されている。電極５ａ、５ｂ、５ｃ、配線６および電極１２はＣｕからなり、電極５ａ、５ｂ、５ｃ、１２の表面にはＳｎなどのメッキが施されている。配線基板１の上面および下面には、電極５ａ、５ｂ、５ｃ、１２の表面を除き、エポキシ系樹脂やアクリル系樹脂などからなるソルダレジスト１４がコーティングされている。
【００２０】
配線基板１の下面の電極１２に接続された半田バンプ１３は、システムインパッケージ（ＳｉＰ）の外部接続端子を構成している。システムインパッケージ（ＳｉＰ）は、これらの半田バンプ１３を介して各種携帯機器のマザーボードに実装される。
【００２１】
このように、本実施の形態のシステムインパッケージ（ＳｉＰ）は、配線基板１上に３個のシリコンチップ（２個のメモリチップおよび１個のマイコンチップ）を３段に積み重ねて実装し、これら３個のシリコンチップによってシステムを構成した２４０ピンのＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造で構成されている。
【００２２】
上記のようなメモリチップ２Ａ、２Ｂとマイコンチップ２Ｃとを積み重ねて実装したシステムインパッケージ（ＳｉＰ）において、特に、マイコンチップ２Ｃに以下のような多様な機能を持たせようとする場合は、マイコンチップ２Ｃのピン数がメモリチップ２Ａ、２Ｂのピン数に比べて非常に多くなるので、メモリチップ２Ａ、２Ｂの上段にマイコンチップ２Ｃを積層することによって、その構成に特有の効果が生まれる。
【００２３】
ここで、図５を用いて、マイコンチップ２Ｃおよびメモリチップ２Ａ、２Ｂの機能とそれに伴うピン構成について説明する。ここでは、実施の形態に即し、メモリチップとして、ＤＲＡＭが形成されたメモリチップ２Ａとフラッシュメモリが形成されたメモリチップ２Ｂを有する場合について説明するが、メモリチップの数や種類については、この例に限られるものではない。
【００２４】
マイコンチップの主な役割の一つとして、システムの外部に設けられた外部ＬＳＩ（２Ｄ）とシステムの内部に設けられたメモリチップ２Ａ、２Ｂとの間を仲介してデータの入出力を行うために、外部インターフェース用の論理アドレス（外部アドレス）をフラッシュメモリまたはＤＲＡＭの物理アドレスに変換する作業がある。
【００２５】
マイコンチップ２Ｃがこのような役割を担う場合、マイコンチップ２Ｃには、マイコンチップ２Ｃとメモリチップ２Ａ、２Ｂの間のインターフェースに必要なピン数以外に、外部インターフェースを構成するピンが必要になる。従って、マイコンチップ２Ｃは、外部インターフェースに必要なピン数の分、メモリチップ２Ａ、２Ｂに比較してピン数が多くなる。
【００２６】
外部インターフェースを介して出力されたデータは、外部ＬＳＩ（２Ｄ）を介してさまざまな情報に変換され、人間と情報をやり取りをするヒューマンインターフェース機器やネットワーク機器などに出力される、例えば音声情報は、スピーカーを介して音声として出力され、画像情報は、液晶（ＬＣＤ）などの画像表示装置を介して画像として出力される。もちろん、ヒューマンインターフェース機器やネットワーク機器などから入力された情報が外部ＬＳＩ（２Ｄ）を介してマイコンチップ２Ｃの外部インターフェースに入力される場合もある。
【００２７】
本実施の形態のマイコンチップ２Ｃは、外部インターフェースとしてＰＣＩバスとＵＳＢバスとを有している。このように、マイコンチップ２Ｃが複数種類の外部インターフェースを持つ場合は、マイコンチップ２Ｃの外部インターフェースが一種類の場合に比較してマイコンチップ２Ｃに必要なピン数が多くなる。
【００２８】
メモリチップがフラッシュメモリチップ（２Ｂ）やＤＲＡＭチップ（２Ａ）など複数種類ある場合、マイコンチップ２Ｃのメモリインターフェースに必要なピン数は、それぞれのメモリチップのインターフェースが有するピン数に比較して多くなる。本実施の形態では、フラッシュメモリチップ（２Ｂ）が、インターフェースの構成として、アドレスピンを２０ピン、データピンを１６ピン有し、さらにコマンドピンなどを有している。また、ＤＲＡＭチップ（２Ａ）が、インターフェースの構成として、アドレスピンを１４ピン、データピンを３２ピン有し、さらにコマンドピンなどを有する。
【００２９】
このように、メモリチップ２Ａ、２Ｂのそれぞれのインターフェースを構成するピン構成が異なる場合、マイコンチップ２Ｃは最もピン数が多いインターフェース構成に対応できるだけのピン数を持つ必要がある。本実施の形態では、マイコンチップ２Ｃはメモリインターフェースとして、アドレスピンを２０ピン、データピンを３２ピン有し、さらにメモリチップ２Ａ、２Ｂのそれぞれのコマンドピンに接続されるピンを独自に有している。このように、メモリチップとして複数種類のメモリを有する場合には、マイコンチップ２Ｃのメモリインターフェースの構成としては、それぞれのメモリチップ２Ａ、２Ｂが有するインターフェースのピン数よりも多くなる場合がある。
【００３０】
マイコンチップには、ＭＰＵ以外にさまざまな回路を有する場合があり、その場合は、それぞれの回路に対して安定した電源を供給するためにより多くのピン数が必要となる。例えば本実施の形態のマイコンチップ２Ｃは、Ａ／Ｄ変換回路やＰＬＬ回路を有しているが、Ａ／Ｄ変換回路やＰＬＬ回路は、自らが電源ノイズ源になり得ると共に、外部からの電源ノイズに弱い性質を持つため、ＭＰＵとは分離された電源供給ピンを持っており、これがマイコンチップ２Ｃのピン数をさらに増やす原因となっている。また、マイコンチップ２Ｃは、外部インターフェース回路を有しているが、外部インターフェース回路における安定した信号増幅を実現するためには、ＭＰＵなどの内部回路とは独立した電源供給ピンを必要とするので、これもマイコンチップ２Ｃのピン数を増やす原因となっている。
【００３１】
図６は、メモリチップ２Ａの主面に形成されたＡｕバンプ４のレイアウトを示す平面図、図７は、メモリチップ２Ｂの主面に形成されたボンディングパッド８のレイアウトを示す平面図である。本実施の形態では、ＤＲＡＭが形成されたメモリチップ２ＡのＡｕバンプ４は、その主面の中央に２列に配置されており、フラッシュメモリが形成されたメモリチップ２Ｂのボンディングパッド８は、その主面の二つの短辺に沿って配置されている。
【００３２】
これに対し、マイコンチップ２Ｃは、システム内部（メモリチップ２Ａ、２Ｂなど）とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ａ、２Ｂに比べて遥かに多い（例えば２４０ピン）。従って、図８に示すように、マイコンチップ２Ｃのボンディングパッド９は、その主面の四辺に沿って配置されている。
【００３３】
上記のような多ピンのマイコンチップ２Ｃを配線基板１上に実装する場合、マイコンチップ２Ｃに接続される配線基板１の電極５ｃは、メモリチップ２Ａに接続される電極５ａおよびメモリチップ２Ｂに接続される電極５ｂに比べて数が多くなるので、電極５ｃ同士のピッチを確保するためには、電極５ｃを配線基板１の中心から離れた位置に配置しなければならない。また、システムインパッケージ（ＳｉＰ）の高密度実装を推進するためには、配線基板１の外形寸法を可能な限り小さくする必要がある。従って、図９に示すように、マイコンチップ２Ｃに接続される電極５ｃは、配線基板１の最外周部に配置され、メモリチップ２Ａに接続される電極５ａおよびメモリチップ２Ｂに接続される電極５ｂは、その内側に配置される。
【００３４】
一方、上記のような配線基板１上に多ピンのマイコンチップ２Ｃと少ピンのメモリチップ２Ａ、２Ｂを積み重ねて実装する場合は、マイコンチップ２Ｃをメモリチップ２Ａ、２Ｂの上段に配置しなければならない。その理由は、メモリチップ２Ｂをマイコンチップ２Ｃの上段に配置した場合は、マイコンチップ２Ｃと電極５ｃとを接続するＡｕワイヤ１１がメモリチップ２Ｂと電極５ｂとを接続するＡｕワイヤ１０と交差するので、両者が接触する恐れがあるからである。
【００３５】
また、本実施の形態のメモリチップ２Ａは、その主面の中央にボンディングパッド（図示せず）が２列に配置されているので、ワイヤボンディング方式を採用するよりは、これらのボンディングパッドにＡｕバンプ４を接続し、フリップチップ方式で電極５ａと接続するのが有利である。
【００３６】
このような理由から、本実施の形態のシステムインパッケージ（ＳｉＰ）は、メモリチップ２Ａの上にメモリチップ２Ｂを積層し、メモリチップ２Ｂの上にさらにメモリチップ２Ｃを積層する。これにより、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現することができる。また、メモリチップ２Ａ、２Ｂよりも高速で動作し、従ってメモリチップ２Ａ、２Ｂよりも発熱量が大きいマイコンチップ２Ｃを最上段に配置することにより、パッケージの放熱性が向上するので、信頼性の高いシステムインパッケージ（ＳｉＰ）を実現することができる。
【００３７】
なお、上記の例とは逆に、ＤＲＡＭが形成されたメモリチップ２Ａの二つの短辺に沿ってボンディングパッドが配置され、フラッシュメモリが形成されたメモリチップ２Ｂの中央にボンディングパッドが配置されている場合は、メモリチップ２Ｂを最下段に配置してフリップチップ方式で電極５ｂと接続し、その上にメモリチップ２Ａを積層してワイヤボンディング方式で電極５ａと接続すればよい。この場合も、上記した理由から、多ピンのマイコンチップ２Ｃが最上段に配置される。
【００３８】
また、メモリチップ２Ａ、２Ｂのいずれもが、主面の周辺部にボンディングパッドを配置している場合は、メモリチップ２Ａと電極５ａおよびメモリチップ２Ｂと電極５ｂをそれぞれワイヤボンディング方式で接続すればよい。その際、メモリチップ２Ａ、２Ｂの積層順序は、ワイヤボンディングの作業性などを考慮して決定するが、いずれの場合も、上記した理由から、多ピンのマイコンチップ２Ｃが最上段に配置される。
【００３９】
次に、上記のように構成された本実施の形態の半導体装置の製造方法を図１０〜図１９を用いて説明する。
【００４０】
図１０は、システムインパッケージ（ＳｉＰ）の製造に使用するマルチ配線基板１００の主面（チップ実装面）を示す平面図、図１１は、このマルチ配線基板１００の裏面を示す平面図である。
【００４１】
マルチ配線基板１００は、前記配線基板１の母体となる基板であり、このマルチ配線基板１００を図１０、図１１に示すダイシングラインＬに沿って格子状に切断（ダイシング）することにより、複数個の配線基板１が得られる。例えば図に示すマルチ配線基板１００は、その長辺方向が６ブロックの配線基板領域に区画され、短辺方向が３ブロックの配線基板領域に区画されているので、３×６＝１８個の配線基板１が得られる。マルチ配線基板１００は、ガラス・エポキシ樹脂のような汎用樹脂を主体として構成された多層配線基板であり、その主面には、電極５ａ、５ｂ、５ｃおよび図示しない配線が形成され、裏面には、電極１２が形成されている。これらの電極５ａ、５ｂ、５ｃ、１２および配線は、樹脂の表面に貼り付けたＣｕ箔をエッチングすることによって形成される。
【００４２】
システムインパッケージ（ＳｉＰ）を製造するには、まず、上記マルチ配線基板１００と前記図６〜８に示したシリコンチップ（メモリチップ２Ａ、２Ｂおよびマイコンチップ２Ｃ）を用意する。ＤＲＡＭが形成されたメモリチップ２Ａのボンディングパッドには、ボールボンディング装置などを用いてＡｕバンプ４を接続しておく。
【００４３】
次に、図１２および図１３に示すように、マルチ配線基板１００の主面の各配線基板領域にフリップチップ方式でメモリチップ２Ａを実装し、メモリチップ２ＡのＡｕバンプ４とマルチ配線基板１００の電極５ａとを接続した後、メモリチップ２Ａとマルチ配線基板１００との隙間にアンダーフィル樹脂７を充填する。Ａｕバンプ４と電極５ａの接続は、メモリチップ２Ａとマルチ配線基板１００との隙間に異方性導電性（ａｎｉｓｏｔｒｏｐｉｃ ｃｏｎｄｕｃｔｉｖｅ）樹脂または非導電性（ｎｏｎ ｃｏｎｄｕｃｔｉｖｅ）樹脂などからなるテープあるいはペーストを挟み込み、このテープあるいはペーストを加熱、溶融することによって行うこともできる。この場合は、アンダーフィル樹脂７を充填する工程が不要となる。
【００４４】
次に、図１４および図１５に示すように、メモリチップ２Ａの上面に接着剤などを使ってメモリチップ２Ｂを固定した後、メモリチップ２Ｂのボンディングパッド８とマルチ配線基板１００の電極５ｂとをＡｕワイヤ１０で接続する。Ａｕワイヤ１０のボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。
【００４５】
次に、図１６および図１７に示すように、メモリチップ２Ｂの上面に接着剤などを使ってマイコンチップ２Ｃを固定した後、マイコンチップ２Ｃのボンディングパッド９とマルチ配線基板１００の電極５ｃとをＡｕワイヤ１１で接続する。Ａｕワイヤ１１のボンディングは、前記Ａｕワイヤ１０のボンディングと同様、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。
【００４６】
次に、図１８に示すように、マルチ配線基板１００をモールド金型（図示せず）に装着し、その主面の全体をモールド樹脂３で封止する。モールド樹脂３は、例えば粒径７０μｍ〜１００μｍ程度のシリカを分散させた熱硬化型エポキシ系樹脂からなる。
【００４７】
その後、マルチ配線基板１００の裏面の電極１２に半田バンプ１３を接続し、続いて、マルチ配線基板１００を前記図１０、図１１に示すダイシングラインＬに沿って切断し、配線基板１を個片化することにより、前記図１〜図４に示した本実施の形態のシステムインパッケージ（ＳｉＰ）が完成する。上記半田バンプ１３の接続は、例えば低融点のＰｂ−Ｓｎ共晶合金からなる半田ボールを電極１２の表面に供給した後、この半田ボールをリフローさせることによって行う。図１９は、上記した製造工程の全体フロー図である。
【００４８】
（実施の形態２）
図２０は、本実施の形態の半導体装置を示す断面図、図２１は、この半導体装置の内部構成を示す平面図である。
【００４９】
本実施の形態の半導体装置は、配線基板１の主面上に２個のシリコンチップ（メモリチップ２Ｂおよびマイコンチップ２Ｃ）を２段に積み重ねて実装し、これらのシリコンチップ（メモリチップ２Ｂおよびマイコンチップ２Ｃ）をモールド樹脂３で封止したスタック構造のシステムインパッケージ（ＳｉＰ）である。
【００５０】
メモリチップ２Ｂは、前記実施の形態１と同じく、フラッシュメモリが形成されたシリコンチップであり、その主面（上面）の二つの短辺に沿って形成された複数個のボンディングパッド８のそれぞれは、Ａｕワイヤ１０を介して配線基板１の電極５ｂに接続されている。すなわち、メモリチップ２Ｂは、ワイヤボンディング方式によって配線基板１に接続されている。
【００５１】
上記メモリチップ２Ｂの上に積層された上段のマイコンチップ２Ｃは、前記実施の形態１と同じく、高速ＭＰＵが形成されたシリコンチップであり、その主面（上面）の二つの短辺に沿って形成された複数個のボンディングパッド８のそれぞれは、Ａｕワイヤ１０を介して配線基板１の電極５ｂに接続されている。すなわち、マイコンチップ２Ｃは、メモリチップ２Ｂの上に積層され、ワイヤボンディング方式によって配線基板１に接続されている。
【００５２】
フラッシュメモリが形成されたメモリチップ２Ｂは、マイコンチップ２Ｃを通じてシステムの外部とデータのやり取りを行うように構成されているので、端子（ピン）の数は少ない。一方、マイコンチップ２Ｃは、システム内部（メモリチップ２Ｂなど）とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ｂに比べて遥かに多い。
【００５３】
上記のような多ピンのマイコンチップ２Ｃを配線基板１上に実装する場合、マイコンチップ２Ｃに接続される配線基板１の電極５ｃは、メモリチップ２Ｂに接続される電極５ｂに比べて数が多くなるので、電極５ｃ同士のピッチを確保するためには、電極５ｃを配線基板１の中心から離れた位置に配置しなければならない。また、システムインパッケージ（ＳｉＰ）の高密度実装を推進するためには、配線基板１の外形寸法を可能な限り小さくする必要があるので、マイコンチップ２Ｃに接続される電極５ｃは、配線基板１の最外周部に配置され、メモリチップ２Ｂに接続される電極５ｂは、その内側に配置される。
【００５４】
また、上記のような配線基板１上に多ピンのマイコンチップ２Ｃと少ピンのメモリチップ２Ｂを積み重ねて実装する場合は、マイコンチップ２Ｃと電極５ｃとを接続するＡｕワイヤ１１がメモリチップ２Ｂと電極５ｂとを接続するＡｕワイヤ１０に接触するのを防ぐため、マイコンチップ２Ｃをメモリチップ２Ｂの上段に配置しなければならない。
【００５５】
このような理由から、２個のシリコンチップ（メモリチップ２Ｂおよびマイコンチップ２Ｃ）を２段に積み重ねて実装する場合でも、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現するためには、メモリチップ２Ｂを下段に配置し、マイコンチップ２Ｃを上段に配置する。
【００５６】
本実施の形態のシステムインパッケージ（ＳｉＰ）を製造する方法は、ＤＲＡＭが形成されたメモリチップ２Ａを配線基板１に実装する工程がないことを除き、前記実施の形態１と同じである。
【００５７】
なお、上記の例では、フラッシュメモリが形成されたメモリチップ２ＢとＭＰＵが形成されたマイコンチップ２Ｃを配線基板１上に実装してシステムインパッケージ（ＳｉＰ）を構成したが、ＤＲＡＭが形成されたメモリチップ２Ａとマイコンチップ２Ｃを配線基板１上に実装してシステムインパッケージ（ＳｉＰ）を構成することもできる。
【００５８】
この場合も、メモリチップ２Ａがマイコンチップ２Ｃを通じてシステムの外部とデータのやり取りを行うように構成され、マイコンチップ２Ｃがシステム内部とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているときは、メモリチップ２Ａのピン数よりもマイコンチップ２Ｃのピン数が多くなる。従って、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現するためには、前述した理由により、メモリチップ２Ａを下段に配置し、マイコンチップ２Ｃを上段に配置する。このシステムインパッケージ（ＳｉＰ）を製造する方法は、フラッシュメモリが形成されたメモリチップ２Ｂを配線基板１に実装する工程がないことを除き、前記実施の形態１と同じである。
【００５９】
（実施の形態３）
図２２は、本実施の形態の半導体装置を示す断面図である。この半導体装置は、前記実施の形態２と同じく、配線基板１の主面上に２個のシリコンチップ（メモリチップ２Ｂおよびマイコンチップ２Ｃ）を２段に積み重ねて実装し、これらのシリコンチップ（メモリチップ２Ｂおよびマイコンチップ２Ｃ）をモールド樹脂３で封止したスタック構造のシステムインパッケージ（ＳｉＰ）である。
【００６０】
本実施の形態のシステムインパッケージ（ＳｉＰ）は、マイコンチップ２Ｃの外形寸法がメモリチップ２Ｂの外形寸法よりも大きく、かつマイコンチップ２Ｃとメモリチップ２Ｂの間にスペーサ１５が介在されている点を除き、前記実施の形態２のシステムインパッケージ（ＳｉＰ）と同じである。
【００６１】
すなわち、メモリチップ２Ｂは、フラッシュメモリが形成されたシリコンチップであり、その主面（上面）の二つの短辺に沿って形成された複数個のボンディングパッド８のそれぞれは、Ａｕワイヤ１０を介して配線基板１の電極５ｂに接続されている。また、スペーサ１５を介して上記メモリチップ２Ｂの上に積層された上段のマイコンチップ２Ｃは、高速ＭＰＵが形成されたシリコンチップであり、その主面（上面）の四辺に沿って形成された複数個のボンディングパッド９のそれぞれは、Ａｕワイヤ１１を介して配線基板１の電極５ｃに接続されている。
【００６２】
また、前記実施の形態２と同じく、フラッシュメモリが形成されたメモリチップ２Ｂは、マイコンチップ２Ｃを通じてシステムの外部とデータのやり取りを行うように構成されているので、端子（ピン）の数が少ない。一方、マイコンチップ２Ｃは、システム内部（メモリチップ２Ｂなど）とのインターフェイスに加えて、システム外部との各種インターフェイスを備えた多ポート構造で構成されているので、端子（ピン）の数はメモリチップ２Ｂに比べて遥かに多い。
【００６３】
従って、本実施の形態においても、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現するためには、少ピンのメモリチップ２Ｂを下段に配置し、多ピンのマイコンチップ２Ｃを上段に配置する。
【００６４】
本実施の形態のシステムインパッケージ（ＳｉＰ）を製造するには、まず、図２３および図２４に示すように、マルチ配線基板１００の主面の各配線基板領域に接着剤などを使ってメモリチップ２Ｂを固定した後、メモリチップ２Ｂのボンディングパッド８とマルチ配線基板１００の電極５ｂとをＡｕワイヤ１０で接続する。
【００６５】
次に、図２５および図２６に示すように、メモリチップ２Ｂの上面に接着剤などを使ってスペーサ１５を固定する。スペーサ１５は、素子が形成されていないシリコンチップからなり、メモリチップ２Ｂの上面に固定したときに、メモリチップ２Ｂのボンディングパッド８を覆わない外形寸法を有している。また、スペーサ１５は、メモリチップ２Ｂの上面に固定したときに、その上面がＡｕワイヤ１０のループ高さよりも高くなるような厚さを有している。
【００６６】
次に、図２７および図２８に示すように、スペーサ１５の上面に接着剤などを使ってマイコンチップ２Ｃを固定した後、マイコンチップ２Ｃのボンディングパッド９とマルチ配線基板１００の電極５ｃとをＡｕワイヤ１１で接続する。
【００６７】
その後、前記実施の形態１の製造方法と同じように、マルチ配線基板１００の主面の全体をモールド樹脂３で封止し、続いて、マルチ配線基板１００の裏面の電極１２に半田バンプ１３を接続した後、マルチ配線基板１００を切断して配線基板１を個片化することにより、前記図２２に示した本実施の形態のシステムインパッケージ（ＳｉＰ）が完成する。
【００６８】
なお、上記の例では、フラッシュメモリが形成されたメモリチップ２ＢとＭＰＵが形成されたマイコンチップ２Ｃを配線基板１上に実装してシステムインパッケージ（ＳｉＰ）を構成したが、ＤＲＡＭが形成されたメモリチップ２Ａと、このメモリチップ２Ａよりも外形寸法が大きいマイコンチップ２Ｃを配線基板１上に実装してシステムインパッケージ（ＳｉＰ）を構成することもできる。
【００６９】
このように、多ピン化のマイコンチップ２Ｃと少ピンのメモリチップ２Ｂ（または２Ａ）を２段に積み重ねて実装する場合、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現するためには、マイコンチップ２Ｃとメモリチップ２Ｂ（または２Ａ）の相対的な外形寸法の大小に関係なく、メモリチップ２Ｂ（または２Ａ）を下段に配置し、マイコンチップ２Ｃを上段に配置する。
【００７０】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７１】
例えばＳＲＡＭが形成されたメモリチップの上にマイコンチップを積層してシステムインパッケージ（ＳｉＰ）を構成することもできる。
【００７２】
また、配線基板上には、メモリチップやマイコンチップの他にコンデンサや抵抗素子など、チップ以外の小型電子部品を実装することもできる。例えば、メモリチップの外周に沿ってチップコンデンサを搭載することにより、メモリチップの駆動時に生じるノイズを低減して高速動作を実現することができる。さらに、チップやその他の小型電子部品を実装する配線基板として、ビルドアップ基板を使用することもできる。
【００７３】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７４】
配線基板上に多ピン化のマイコンチップと少ピンのメモリチップを積み重ねて実装する際、メモリチップを下段に配置し、マイコンチップを上段に配置することにより、高密度実装に適した小型、高性能のシステムインパッケージ（ＳｉＰ）を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を示す断面図である。
【図２】本発明の一実施の形態である半導体装置の内部構成を示す平面図である。
【図３】本発明の一実施の形態である半導体装置の配線基板上に実装された半導体チップのレイアウトを示す平面図である。
【図４】本発明の一実施の形態である半導体装置の配線基板の下面を示す平面図である。
【図５】本発明の一実施の形態である半導体装置のシステム構成を概略的に示すブロック図である。
【図６】メモリチップの主面に形成されたＡｕバンプのレイアウトを示す平面図である。
【図７】メモリチップの主面に形成されたボンディングパッドのレイアウトを示す平面図である。
【図８】マイコンチップの主面に形成されたボンディングパッドのレイアウトを示す平面図である。
【図９】配線基板の主面に形成された電極のレイアウトを示す平面図である。
【図１０】本発明の一実施の形態である半導体装置の製造に用いるマルチ配線基板の主面を示す平面図である。
【図１１】本発明の一実施の形態である半導体装置の製造に用いるマルチ配線基板の裏面を示す平面図である。
【図１２】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部平面図である。
【図１３】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【図１４】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部平面図である。
【図１５】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【図１６】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部平面図である。
【図１７】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【図１８】本発明の一実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【図１９】本発明の一実施の形態である半導体装置の製造工程を示す全体フロー図である。
【図２０】本発明の他の実施の形態である半導体装置を示す断面図である。
【図２１】本発明の他の実施の形態である半導体装置の内部構成を示す平面図である。
【図２２】本発明の他の実施の形態である半導体装置を示す断面図である。
【図２３】本発明の他の実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部平面図である。
【図２４】本発明の他の実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【図２５】本発明の他の実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部平面図である。
【図２６】本発明の他の実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【図２７】本発明の他の実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部平面図である。
【図２８】本発明の他の実施の形態である半導体装置の製造方法を示すマルチ配線基板の要部断面図である。
【符号の説明】
１ 配線基板
２Ａ、２Ｂ メモリチップ
２Ｃ マイコンチップ
３ モールド樹脂
４ Ａｕバンプ
５ａ、５ｂ、５ｃ 電極
６ 配線
７ アンダーフィル樹脂
８、９ ボンディングパッド
１０、１１ Ａｕワイヤ
１２ 電極
１３ 半田バンプ
１４ ソルダレジスト
１５ スペーサ
１００ マルチ配線基板
Ｌ ダイシングライン

Claims (9)

  1. 配線基板と、前記配線基板の上面に実装されたマイコンチップおよびメモリチップによってシステムが構成されたシステムインパッケージ構造を有する半導体装置であって、
    前記マイコンチップは、前記メモリチップを含む前記システムの内部とのインターフェイス、および前記システムの外部とのインターフェイスをそれぞれ有する多ポート構造で構成され、
    前記メモリチップは、前記マイコンチップを介して前記システムの外部にアクセスされるように構成され、
    前記マイコンチップは、前記メモリチップの上に積層された状態で前記配線基板上に実装されていることを特徴とする半導体装置。
  2. 前記マイコンチップは、複数のボンディングワイヤを介して前記配線基板の第１電極群に接続され、前記メモリチップは、複数のボンディングワイヤまた複数のバンプ電極を介して前記配線基板の第２電極群に接続され、前記第１電極群は、前記第２電極群よりも前記配線基板の外周側に配置されていることを特徴とする請求項１記載の半導体装置。
  3. 前記メモリチップには、ＤＲＡＭまたはフラッシュメモリが形成されていることを特徴とする請求項１記載の半導体装置。
  4. 前記マイコンチップは、複数のボンディングワイヤを介して前記配線基板の第１電極群に接続され、前記メモリチップは、複数のボンディングワイヤを介して前記配線基板の第２電極群に接続され、前記第１電極群は、前記第２電極群よりも前記配線基板の外周側に配置され、前記マイコンチップの外形寸法は、前記メモリチップの外形寸法と同等以上であることを特徴とする請求項１記載の半導体装置。
  5. 前記マイコンチップと前記メモリチップとの間には、スペーサが介在していることを特徴とする請求項４記載の半導体装置。
  6. 配線基板と、前記配線基板の上面に実装された１個のマイコンチップおよび２個のメモリチップによってシステムが構成されたシステムインパッケージ構造を有する半導体装置であって、
    前記マイコンチップは、前記２個のメモリチップを含む前記システムの内部とのインターフェイス、および前記システムの外部とのインターフェイスをそれぞれ有する多ポート構造で構成され、
    前記２個のメモリチップのそれぞれは、前記マイコンチップを介して前記システムの外部にアクセスされるように構成され、
    前記２個のメモリチップは、それらの一方が他方の上に積層された状態で前記配線基板上に実装され、前記マイコンチップは、前記２個のメモリチップの上に積層された状態で前記配線基板上に実装されていることを特徴とする半導体装置。
  7. 前記マイコンチップは、複数のボンディングワイヤを介して前記配線基板の第１電極群に接続され、前記２個のメモリチップのうち、下層のメモリチップは、複数のバンプ電極を介して前記配線基板の第２電極群に接続され、上層のメモリチップは、複数のボンディングワイヤを介して前記配線基板の第３電極群に接続され、前記第１電極群は、前記第２および第３電極群よりも前記配線基板の外周側に配置されていることを特徴とする請求項６記載の半導体装置。
  8. 前記２個のメモリチップの一方にはＤＲＡＭが形成され、他方にはフラッシュメモリが形成されていることを特徴とする請求項６記載の半導体装置。
  9. 前記配線基板の下面には、外部接続端子を構成する複数個のバンプ電極が形成されていることを特徴とする請求項６記載の半導体装置。
JP2003013953A 2003-01-22 2003-01-22 半導体装置 Expired - Fee Related JP4068974B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003013953A JP4068974B2 (ja) 2003-01-22 2003-01-22 半導体装置
US10/737,119 US7504717B2 (en) 2003-01-22 2003-12-17 Semiconductor device
US11/401,283 US7732906B2 (en) 2003-01-22 2006-04-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003013953A JP4068974B2 (ja) 2003-01-22 2003-01-22 半導体装置

Publications (3)

Publication Number Publication Date
JP2004228323A true JP2004228323A (ja) 2004-08-12
JP2004228323A5 JP2004228323A5 (ja) 2006-02-16
JP4068974B2 JP4068974B2 (ja) 2008-03-26

Family

ID=32709245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003013953A Expired - Fee Related JP4068974B2 (ja) 2003-01-22 2003-01-22 半導体装置

Country Status (2)

Country Link
US (2) US7504717B2 (ja)
JP (1) JP4068974B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156909A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp マルチチップモジュール
JP2007012959A (ja) * 2005-07-01 2007-01-18 Matsushita Electric Ind Co Ltd 多段電子部品の製造方法
JP2007149919A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp マルチチップモジュール
JP2007324506A (ja) * 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル４キャッシュとを有するパッケージ
US7622799B2 (en) 2006-01-20 2009-11-24 Renesas Technology Corp. Semiconductor device, interposer chip and manufacturing method of semiconductor device
US8069296B2 (en) 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
US8404980B2 (en) 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board
US9390992B2 (en) 2013-07-11 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor packages including a metal layer between first and second semiconductor chips

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
US7605476B2 (en) * 2005-09-27 2009-10-20 Stmicroelectronics S.R.L. Stacked die semiconductor package
JP2007142128A (ja) * 2005-11-18 2007-06-07 Renesas Technology Corp 半導体装置およびその製造方法
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2007288003A (ja) * 2006-04-18 2007-11-01 Sharp Corp 半導体装置
JP2008078367A (ja) * 2006-09-21 2008-04-03 Renesas Technology Corp 半導体装置
JP2008172123A (ja) * 2007-01-15 2008-07-24 Renesas Technology Corp 半導体装置
US8735183B2 (en) * 2007-04-12 2014-05-27 Micron Technology, Inc. System in package (SIP) with dual laminate interposers
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
JP4776675B2 (ja) * 2008-10-31 2011-09-21 株式会社東芝 半導体メモリカード
KR20110137926A (ko) * 2010-06-18 2011-12-26 (주)에프씨아이 적층 다중 칩 패키지 구조
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法
TWI468086B (zh) * 2012-11-07 2015-01-01 Universal Scient Ind Shanghai 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
JP6196092B2 (ja) * 2013-07-30 2017-09-13 ルネサスエレクトロニクス株式会社 半導体装置
WO2017111825A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Hybrid technology 3-d die stacking
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
JP2019165046A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
JP2001291821A (ja) 2000-04-07 2001-10-19 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3871853B2 (ja) * 2000-05-26 2007-01-24 株式会社ルネサステクノロジ 半導体装置及びその動作方法
US6359340B1 (en) * 2000-07-28 2002-03-19 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP4790157B2 (ja) * 2001-06-07 2011-10-12 ルネサスエレクトロニクス株式会社 半導体装置
KR100868419B1 (ko) * 2001-06-07 2008-11-11 가부시끼가이샤 르네사스 테크놀로지 반도체장치 및 그 제조방법
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3507059B2 (ja) * 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156909A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp マルチチップモジュール
JP2007012959A (ja) * 2005-07-01 2007-01-18 Matsushita Electric Ind Co Ltd 多段電子部品の製造方法
JP4556788B2 (ja) * 2005-07-01 2010-10-06 パナソニック株式会社 多段電子部品の製造方法
JP2009505435A (ja) * 2005-08-31 2009-02-05 インテル コーポレイション マイクロプロセッサとレベル４キャッシュとを有するパッケージ
US8404980B2 (en) 2005-09-30 2013-03-26 Fujitsu Semiconductor Limited Relay board and semiconductor device having the relay board
JP2007149919A (ja) * 2005-11-28 2007-06-14 Renesas Technology Corp マルチチップモジュール
KR101252305B1 (ko) * 2005-11-28 2013-04-08 르네사스 일렉트로닉스 가부시키가이샤 멀티칩 모듈
US7622799B2 (en) 2006-01-20 2009-11-24 Renesas Technology Corp. Semiconductor device, interposer chip and manufacturing method of semiconductor device
US8069296B2 (en) 2006-01-23 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device including control means and memory system
JP2007324506A (ja) * 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
US9390992B2 (en) 2013-07-11 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor packages including a metal layer between first and second semiconductor chips

Also Published As

Publication number Publication date
US7504717B2 (en) 2009-03-17
US20040140552A1 (en) 2004-07-22
US7732906B2 (en) 2010-06-08
JP4068974B2 (ja) 2008-03-26
US20060180942A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
JP4068974B2 (ja) 半導体装置
JP4149289B2 (ja) 半導体装置
JP4790157B2 (ja) 半導体装置
JP5420505B2 (ja) 半導体装置の製造方法
JP5002533B2 (ja) スタック型チップパッケージ構造
US7355272B2 (en) Semiconductor device with stacked semiconductor chips of the same type
US6294838B1 (en) Multi-chip stacked package
JP2001223326A (ja) 半導体装置
TW200421587A (en) Multi-chip module
CN101465341B (zh) 堆叠式芯片封装结构
KR101185858B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
KR101096440B1 (ko) 듀얼 다이 패키지
KR20080067891A (ko) 멀티 칩 패키지
CN221783207U (zh) 一种芯片封装结构及电子设备
JP2004006482A (ja) 半導体装置およびその製造方法
JP4398225B2 (ja) 半導体装置
JP5297445B2 (ja) 半導体装置
JP2001291818A (ja) 半導体装置およびその製造方法
CN117393534A (zh) 一种芯片封装结构及电子设备
TW202117984A (zh) 半導體封裝
JPH11340366A (ja) 半導体装置
JP2008098679A (ja) 半導体装置
JP2008091954A (ja) 半導体装置の製造方法
JP2004079626A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4068974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees