DE10142119B4 - Elektronisches Bauteil und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Bauteil und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE10142119B4
DE10142119B4 DE10142119A DE10142119A DE10142119B4 DE 10142119 B4 DE10142119 B4 DE 10142119B4 DE 10142119 A DE10142119 A DE 10142119A DE 10142119 A DE10142119 A DE 10142119A DE 10142119 B4 DE10142119 B4 DE 10142119B4
Authority
DE
Germany
Prior art keywords
semiconductor chip
contact surfaces
electronic component
substrate
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10142119A
Other languages
English (en)
Other versions
DE10142119A1 (de
Inventor
Bernd Goller
Robert-Christian Dr. Hagen
Gerald Ofner
Christian Stümpfl
Josef Dr. Thumbs
Stefan Wein
Holger Wörner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10142119A priority Critical patent/DE10142119B4/de
Priority to US10/232,172 priority patent/US6683374B2/en
Publication of DE10142119A1 publication Critical patent/DE10142119A1/de
Application granted granted Critical
Publication of DE10142119B4 publication Critical patent/DE10142119B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

Elektronisches Bauteil mit mindestens einem ersten Halbleiterchipbaustein (1) und einem zweiten Halbleiterchipbaustein (2) sowie einem Substrat (15) zur Aufnahme der Halbleiterchipbausteine (1, 2), wobei der erste Halbleiterchipbaustein (1) im Bereich seiner Seitenkanten erste Außenkontaktflächen (3) und der zweite Halbleiterchipbaustein (2) im Bereich seiner Seitenkanten zweite Außenkontaktflächen (8) aufweist, und wobei Bonddrähte (16) mit Außenkontaktflächen eines Halbleiterchipbausteins (1, 2) und Kontaktanschlussflächen (17) des Substrats (15) verbunden sind, wobei die aktiven Chipoberflächen des ersten und zweiten Halbleiterchipbausteins (1, 2) jeweils eine Zentralkontaktfläche (4, 9) aufweisen, wobei eine erste Zentralkontaktfläche (4) des ersten Halbleiterchipbausteins (1) eine der Anzahl der ersten Außenkontaktflächen (3) entsprechende Anzahl von ersten Lötkontaktflächen (5) und eine zweite Zentralkontaktfläche (9) des zweiten Halbleiterchipbausteins (2) eine der Anzahl der zweiten Außenkontaktflächen (8) entsprechende Anzahl von zweiten Lötkontaktflächen (10) aufweist, wobei die Zentralkontaktflächen (4, 9) einander zugekehrt angeordnet sind, wobei die auf den Zentralkontaktflächen (4, 9) ausgebildeten, funktionell korrespondierenden ersten und zweiten...

Description

  • Die Erfindung betrifft ein elektronisches Bauteil und ein Verfahren zu seiner Herstellung.
  • Bei vielen elektronischen Bauteilen werden ein erster Halbleiterchipbaustein, beispielsweise ein Logikbaustein, und ein zweiter Halbleiterbaustein, beispielsweise ein Speicherbaustein benötigt. Um auf einer Leiterplatte Platz zu sparen, ist es sinnvoll, beide Halbleiterchipbausteine in einem gemeinsamen Gehäuse mit möglichst geringem Raumbedarf unterzubringen. Nun hat typischerweise ein Logikbaustein eine quadratische Grundfläche und ein Speicherbaustein eine rechtekkige Grundfläche, so dass bei übereinander angeordneten Halbleiterchipbausteinen, wie bei einem bekannten Chip-on-Chip Aufbau, sich die Bondkontaktflächen teilweise überdecken. Bisher wurde dieses Problem derart gelöst, dass die beiden Halbleiterchipbausteine in einem gemeinsamen Gehäuse nebeneinander angeordnet wurden, was einen erheblichen Platzbedarf verursachte. Bei einer alternativen Lösung wurden die beiden Halbleiterchipbausteine in ein Leadframe-Gehäuse montiert, was eine umständliche und schwierige Montage nach sich zieht, weil die Bauteile mehrfach gewendet werden müssen und die Bonddrähte dabei teilweise offen liegen. Es wird auch noch ein weiteres Prinzip angewendet, bei dem die Halbleiterchipbausteine in verschiedene Gehäuse montiert werden, die dann übereinander angeordnet werden. Dies ist jedoch auch ein aufwendiges und kostenintensives Verfahren, was außerdem zu großer und hoher Einbauhöhe des derartigen elektronischen Bauteils führt.
  • Aus der japanischen Offenlegungsschrift JP 08250651-A ist eine Halbleiteranordnung bekannt, bei der in durch eine Zwischenwand getrennten Räumen zwei Halbleiterchipbausteine übereinander angeordnet sind. Beide Halbleiterchipbausteine sind mittels Bonddrähte über Leiterbahnen mit Außenkontakten verbunden. Diese bekannte Halbleiteranordnung beansprucht einen großen Raumbedarf und ist umständlich und aufwendig in der Herstellung.
  • Aus der US 5 923 090 A ist ein elektronisches Bauteil bekannt, bei dem ein Halbleiterchip mittels Flip-Chip-Kontakten auf einem anderen Halbleiterchip gestapelt ist. Bei diesem Bauteil müssen insbesondere die Außenkontakte des Flip-Chips derart angeordnet sein, dass eine Verbindung mit Kontaktflächen des unteren Halbleiterchips über Flip-Chip-Kontakte möglich ist. Es besteht somit die Notwendigkeit, die Grundflächen beider Halbleiterchips aneinander anzupassen.
    •
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil zu schaffen, das einfach aufgebaut und wirtschaftlich herstellbar ist und das einen geringen Raumbedarf beansprucht, um die Nachteile des Standes der Technik zu überwinden.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Merkmale vorteilhafter Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Erfindungsgemäß weist das elektronische Bauteil mindestens einen ersten Halbleiterchipbaustein und einen zweiten Halbleiterchipbaustein sowie ein Substrat zur Aufnahme der Halbleiterchipbausteine auf.
  • Der erste Halbleiterchipbaustein weist im Bereich seiner Seitenkanten erste Außenkontaktflächen und der zweite Halbleiterchipbaustein weist im Bereich seiner Seitenkanten zweite Außenkontaktflächen auf, wobei Bonddrähte mit Außenkontaktflächen eines Halbleiterchipbausteins und Kontaktanschlussflächen des Substrats verbunden sind. Die aktiven Chipoberflächen des ersten und zweiten Halbleiterchipbausteins weisen jeweils eine Zentralkontaktfläche auf, wobei eine erste Zent ralkontaktfläche des ersten Halbleiterchipbausteins eine der Anzahl der ersten Außenkontaktflächen entsprechende Anzahl von ersten Lötkontaktflächen und eine zweite Zentralkontaktfläche des zweiten Halbleiterchipbausteins eine der Anzahl der zweiten Außenkontaktflächen entsprechende Anzahl von zweiten Lötkontaktflächen aufweist. Die Zentralkontaktflächen sind einander zugekehrt angeordnet, wobei die auf den Zentralkontaktflächen ausgebildeten, funktionell korrespondierenden ersten und zweiten Lötkontaktflächen einander fluchtend gegenüberliegen und miteinander elektrisch leitend verbunden sind. Die Halbleiterchipbausteine überlappen einander nur teilweise und beide Halbleiterchipbausteine weisen jeweils Bereiche auf, die über die Überlappung hinaus ragen.
  • Das erfindungsgemäße elektronische Bauteil hat den Vorteil, dass infolge der einander zugekehrten Zentralkontaktflächen zweier Halbleiterchipbausteine mit ihrem korrespondierend zueinander angeordneten Lötkontaktflächen Halbleiterchipbaustein mit unterschiedlichen äußeren Abmessungen in äußerst raumsparender Weise in einem gemeinsamen Gehäuse unterge bracht werden können. Somit ist es möglich einen rechteckigen Halbleiterchip mit einem quadratischen Halbleiterchip zu stapeln und umgekehrt, wobei sich die Halbleiterchips nur teilweise überlappen und beide Halbleiterchips jeweils Bereiche aufweisen, die über die Überlappung hinaus ragen. Für derart unterschiedliche äußere Abmessungen liefert der Stand der Technik keine brauchbare Lösung. Außerdem sind in einer Ausführungsform der Erfindung die Außenkontaktflächen der beiden Halbleiterchipbausteine mittels Leiterbahnen mit den korrespondierenden Lötkontaktflächen elastisch leitend verbunden, womit thermische Spannungen bei der Montage des erfindungsgemäßen elektronisches Bauteils auf einer Leiterplatte oder auf einem gemeinsamen Substrat vermindert werden.
  • In einer Ausführungsform der Erfindung sind die auf den Zentralkontaktflächen des ersten und des zweiten Halbleiterchipbausteins ausgebildeten, miteinander korrespondierenden Lötkontaktflächen spiegelbildlich zueinander angeordnet.
  • Diese Ausführungsform hat den Vorteil, dass durch den einfachen Vorgang des Aufeinanderlegens des einen Halbleiterchipbausteins auf den anderen eine schnelle und zuverlässige Kontaktierung zwischen dem ersten und zweiten Halbleiterbaustein erreichbar ist.
  • Eine weitere Ausführungsform sieht vor, dass zwischen den sich gegenüberliegenden Lötkontaktflächen der einander zugekehrt angeordneten Zentralkontaktflächen des ersten und zweiten Halbleiterchipbausteins Kontakthöcker vorgesehen sind.
  • In dieser Ausführungsform ist von Vorteil, dass die Kontaktierung des einen Halbleiterchipbausteins mit dem anderen Halbleiterchipbaustein durch einen einzigen Erwärmungsvorgang effektiv und wirtschaftlich durchführbar ist. Dabei können die Kontakthöcker beispielsweise mittels eutektischer Lötung mit den Lötkontaktflächen des ersten und zweiten Halbleiterchipbausteins elektrisch verbunden werden.
  • Bei einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass ein Kontakthöcker als Säulenhöcker ausgebildet und seine Höhe größer als der Radius seiner Grundfläche ist. Aufgrund dieser Ausbildung der Kontakthöcker ist eine genaue und effiziente Kontaktierung zwischen dem ersten und dem zweiten Halbleiterchipbaustein möglich, wobei die elektrische Verbindung der beiden Halbleiterchipbausteine mittels der Flip-Chip-Technik erfolgt.
  • Der Vorteil eines gemäß der Erfindung aufgebauten und hergestellten elektronischen Bausteins besteht darin, dass ein eine rechteckige Form aufweisender Logikbaustein und ein eine quadratische Form aufweisender Speicherbaustein auf kleinem Raum miteinander zuverlässig elektrisch miteinander verbunden werden können. Ein wesentlicher Vorteil ergibt sich dadurch, dass nur zwischen dem zweiten Halbleiterchipbaustein und dem Substrat Bonddrähte zur elektrischen Verbindung vorgesehen sind.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils hat mindestens folgende Verfahrensschritte:
    • – Bereitstellen eines ersten Halbleiterchipbausteins mit einer Zentralkontaktfläche,
    • – Bereitstellen eines zweiten Halbleiterchipbausteins mit einer Zentralkontaktfläche,
    • – Bereitstellen eines Substrats mit einer Chipinsel und Außenkontaktflächen,
    • – Befestigen des zweiten Halbleiterchipbausteins auf der Chipinsel des Substrats mittels einer Leitklebeschicht oder Lötschicht,
    • – Bonden der Bonddrähte zwischen den Kontaktflächen des zweiten Halbleiterchipbausteins und den Außenkontaktflächen des Substrats,
    • – Vorbereiten des ersten Halbleiterchipbausteins und bestücken derselben mit Kontakthöcker,
    • – Aufbringen des ersten Halbleiterchipbausteins auf den auf dem Substrat sitzenden zweiten Halbleiterchipbaustein mittels Flip-Chip-Technik und
    • – Vergießen des elektronischen Bauteils in einem Gehäuse.
  • Dieses Verfahren zur Herstellung eines elektronischen Bauteils hat den Vorteil, dass es sehr kurze Herstellungszeiten aufweist, weil durch die Anwendung der Flip-Chip-Technik die elektrische Kontaktierung zwischen dem ersten und dem zweiten Halbleiterchipbaustein mittels der spiegelbildlich auf den jeweiligen Zentralkontaktflächen der beiden sich gegenüberliegenden Halbleiterchipbausteine zweitsparend durchführbar ist.
  • Außerdem ist das Verfahrensprodukt, das elektronische Bauteil, von sehr kompakter Bauweise.
  • Bei einem Durchführungsbeispiel des Verfahrens kann ein erster Halbleiterchipbaustein und ein zweiter Halbleiterchipbaustein sowohl auf der Chipinsel der Oberseite des Substrats als auch auf der gegenüberliegenden Chipinsel der Unterseite des Substrats angeordnet werden.
  • Der Vorteil dieses Durchführungsbeispiels ist eine weitere Steigerung der Leistungsfähigkeit derartiger elektronischer Bauteile bei einem erheblich verringerten Raumbedarf.
  • Die Erfindung ermöglicht die Realisierung sehr kompakter elektronischer Bauteile, indem sämtliche elektrischen Anschlüsse der beiden Halbleiterchipbausteine jeweils als Lötkontaktstellen in einer Zentralkontaktfläche derart angeordnet sind, dass sie zunächst spiegelbildlich zueinander liegen und wenn der erste Halbleiterchipbaustein auf den zweiten Halbleiterchipbaustein mittels Flip-Chip-Technik umgekehrt aufgesetzt wird, die einander zugeordneten Kontaktstellen sich fluchtend gegenüberliegen. Die elektrische Kontaktierung erfolgt mittels Kontakthöcker, die als Säulenhöcker ausgebildet sind und als hochschmelzende Lötverbindungen die Kontaktflächen der übereinanderliegenden Halbleiterchipbausteine elektrisch miteinander verbinden. Außerdem ist sichergestellt, dass die zwischen dem Substrat und dem damit verbundenen Halbleiterchipbaustein verlaufenden Bonddrähte vom darüber liegenden Halbleiterchipbaustein nicht berührt werden.
  • Die Vorteile der Erfindung liegen darin, dass keine Umverdrahtung auf dem Substrat erforderlich ist und dass eine optimale Leistung zwischen dem ersten und zweiten Halbleiterchipbaustein infolge der kurzen Signalwege erzielt wird. Trotz der ungünstigen geometrischen Abmessungen der beiden Halbleiterchipbausteine wird durch die Kombination der Wirebond-Technik mit der Flip-Chip-Technik unter Einsatz von Säulenhöcker als Abstandshalter ein im Aufbau kleines und wirtschaftlich herstellbares elektronisches Bauteil geschaffen.
    •
  • Die Erfindung wird nun anhand von Ausführungsformen mit Bezug auf die beiliegenden Figuren näher erläutert.
  • 1 zeigt eine schematische Darstellung eines ersten Halbleiterchipbausteins in einer Draufsicht,
  • 2 zeigt eine schematische Darstellung eines zweiten Halbleiterchipbausteins in einer Draufsicht,
  • 3 zeigt eine schematische Darstellung zweier übereinander angeordneter Halbleiterchipbausteine mit unterschiedlichen geometrischen Abmessungen in einer Draufsicht,
  • 4 zeigt eine schematische Querschnittsansicht eines elektronischen Bausteins und
  • 5 zeigt eine schematische Querschnittsansicht eines weiteren Ausführungsbeispiels eines elektronischen Bauteils.
  • In der 1 ist von einem elektronischen Bauteil 21 ein erster Halbleiterchipbaustein 1, beispielsweise ein Logikbau stein, mit einer rechteckigen geometrischen Form dargestellt. An seinen beiden Längsseiten ist der Halbleiterchipbaustein 1 mit einer Anzahl ersten Außenkontaktflächen 3 versehen. Ferner weist der Halbleiterchipbaustein 1 eine erste Zentralkontaktfläche 4 auf, auf der eine der Anzahl der ersten Außenkontaktflächen 3 entsprechende Anzahl von ersten Lötkontaktflächen 5 ausgebildet sind. Die ersten Lötkontaktflächen 5 werden durch eine erste Lötstopschicht 6 begrenzt. Jeder Außenkontaktfläche 3 ist eine in der ersten Zentralkontaktfläche 4 vorgesehene erste Lötkontaktfläche 5 zugeordnet, und die korrespondierenden ersten Außenkontaktflächen 3 und ersten Lötkontaktflächen 5 sind mittels ersten Leiterbahnen 7 elektrisch miteinander verbunden.
  • In der 2 ist von einem elektronischen Bauteil 21 ein zweiter Halbleiterchipbaustein 2, beispielsweise ein Speicherbaustein, mit einer quadratischen geometrischen Form dargestellt. An seinen vier Seitenrändern ist der zweite Halbleiterchipbaustein 2 mit einer Anzahl zweiter Außenkontaktflächen 8 versehen. Ferner weist der zweite Halbleiterchipbaustein 2 eine zweite Zentralkontaktfläche 9 auf, auf der eine der Anzahl der zweiten Außenkontaktflächen 8 entsprechende Anzahl von zweiten Lötkontaktflächen 10 ausgebildet sind.
  • Die zweiten Lötkontaktflächen 10 werden durch eine Lötstopschicht 11 begrenzt. Jeder Außenkontaktfläche 8 ist eine in der Zentralkontaktfläche 9 vorgesehene zweite Lötkontaktfläche 10 zugeordnet, und die korrespondierenden zweiten Außenkontaktflächen 8 und zweiten Lötkontaktflächen 10 sind mittels zweiten Leiterbahnen 12 elektrisch miteinander verbunden.
  • Die Anzahl der ersten Lötkontaktflächen 5 des ersten Halbleiterchipbausteins 1 und die Anzahl der zweiten Lötkontaktflächen 10 des zweiten Halbleiterchipbausteins 2 sind gleich. Ihre geometrische Anordnung ist so getroffen, dass sie im nicht zusammengebauten Zustand der beiden Halbleiterchipbausteine 1 und 2 spiegelbildlich zueinander liegen.
  • In der 3 ist eine zusammengebaute Anordnung des ersten Halbleiterchipbausteins 1 und des zweiten Halbleiterbausteins 2 eines erfindungsgemäßen elektronischen Bauteils 21 dargestellt. Dabei wird der erste Halbleiterchipbaustein 1 mittels der Flip-Chip-Technik um 180 Winkelgrade umgeordnet auf den zweiten Halbleiterchipbaustein 2 aufgesetzt, derart, dass die funktionell korrespondierenden ersten Lötkontaktflächen 5 der ersten Halbleiterchipbausteins 1 und die zweiten Lötkontaktflächen 10 des zweiten Halbleiterchipbausteins 2 sich genau fluchtend gegenüberliegen und sich exakte elektrische Kontaktverbindungen ergeben.
  • Zur elektrischen Kontaktierung zwischen den ersten Lötkontaktflächen 5 und den zweiten Lötkontaktflächen 10 sind, wie weiter unten beschrieben, Kontakthöcker 13 in Form von Säulenhöckern vorgesehen.
  • In der 4 ist ein Ausführungsbeispiel eines erfindungsgemäßen elektronischen Bauteils 21 in einer schematischen Schnittdarstellung veranschaulicht.
  • In der 4 bezeichnet die Bezugsziffer 1 einen ersten Halbleiterchipbaustein, z. B. einen Logikbaustein, die Bezugsziffer 2 einen zweiten Halbleiterchipbaustein, z. B. einen Speicherbaustein, die Bezugsziffer 3 erste Außenkontaktflächen auf der aktiven Oberfläche des ersten Halbleiterchipbausteins 1, die Bezugsziffer 4 eine erste Zentralkontaktfläche auf dem ersten Halbleiterchipbaustein 1 mit ersten Lötkontaktflächen 5, die Bezugsziffer 7 erste Leiterbahnen, die die ersten Außenkontaktflächen 3 mit den ersten Lötkontaktflächen 5 elektrisch verbindet. Die Bezugsziffer 2 bezeichnet einen zweiten Halbleiterchipbaustein, z. B. einen Speicherbaustein, der mittels einer Leitklebeschicht 14 auf der ersten Chipinsel 19 eines mit der Bezugsziffer 15 bezeichneten Substrats elektrisch leitend aufgebracht ist. Der zweite Halbleiterchipbaustein 2 weist eine zweite Zentralkontaktfläche 9 auf, auf der mit der Bezugsziffer 10 bezeichnete zweite Lötkontaktflächen vorgesehen sind. Die auf der aktiven Oberfläche des zweiten Halbleiterchipbausteins 2 vorgesehenen zweiten Außenkontaktflächen 8 sind mittels zweiter Leiterbahnen 12 mit den korrespondierenden zweiten Lötkontaktflächen 10 elektrisch verbunden. Zugleich führen mit der Bezugsziffer 16 bezeichnete Bonddrähte von den zweiten Außenkontaktflächen 8 des zweiten Halbleiterchipbausteins 2 zu mit der Bezugsziffer 17 bezeichneten Kontaktanschlussflächen auf dem Substrat 15.
  • Die elektrische Kontaktierung zwischen den ersten Lötkontaktflächen 5 des ersten Halbleiterchipbausteins 1 und den zweiten Lötkontaktflächen 10 des zweiten Halbleiterchipbausteins 2 erfolgt mittels Kontakthöcker 13, die im Ausführungsbeispiel als Säulenhöcker ausgebildet sind. Die säulenförmig gestalteten Kontakthöcker 13 sind durch eine Lötschicht 18 sowohl mit den ersten Lötkontaktflächen 5 des ersten Halbleiterchipbausteins 1 als auch mit den zweiten Lötkontaktflächen 10 des zweiten Halbleiterchipbausteins verbunden. Die Höhe der Kontakthöcker 13 ist dabei so bemessen, dass die mit den Außenkontaktflächen 8 des zweiten Halbleiterchipbausteins 2 und den Kontaktanschlussflächen 17 des Substrats 15 verbundenen Bonddrähten 16 den ersten Halbleiterchipbaustein 1 nicht berühren.
  • Durch die erfindungsgemäße Anordnung und Ausbildung der Halbleiterchipbausteine wird ein elektronisches Bauteil außerordentlich kleiner Bauweise geschaffen, das infolge der Kontaktierung zwischen dem ersten und dem zweiten Halbleiterchipbaustein mittels in Zentralkontaktflächen angeordneten und durch Kontakthöcker elektrisch verbundenen Lötkontaktflächen kurze Signalwege aufweist, die eine optimale Schalt- und Steuerleistung des elektronischen Bauteils gewährleisten.
  • Die 5 zeigt eine weitere mögliche Optimierung des erfindungsgemäßen elektronischen Bauteils, bei dem auf sich gegenüberliegenden Seiten des Substrats 15 jeweils ein aus einem ersten und zweiten Halbleiterchipbaustein gebildetes elektronisches Bauteil identischer Ausbildung auf der ersten Chipinsel 19 bzw. auf der zweiten Chipinsel 20 des Substrats 15 angeordnet ist.
  • Das Verfahren zur Herstellung eines erfindungsgemäßen elektronischen Bauteils 21 mit mindestens einem ersten Halbleiterchipbaustein 1 und einem zweiten Halbleiterchipbaustein 2 sowie einem Substrat 15 zur Aufnahme der Halbleiterchipbausteine 1 und 2 und Bonddrähte 16, die mit den Kontaktflächen 3, 8 der aktiven Chipoberfläche eines Halbleiterchipbausteins und den Kontaktflächen 17 des Substrats 15 verbunden sind, erfolgt durch die nachstehend beschriebenen Verfahrensschritte
    • – Bereitstellen eines ersten Halbleiterchipbausteins 1 mit einer ersten Zentralkontaktfläche 4,
    • – Bereitstellen eines zweiten Halbleiterchipbausteins 2 mit einer zweiten Zentralkontaktfläche 9,
    • – Bereitstellen eines Substrats 15 mit einer zweiten Chipinsel 20 und Kontaktanschlussflächen 17,
    • – Befestigen des zweiten Halbleiterchipbausteins 2 auf einer ersten Chipinsel 19 des Substrats 15 mittels einer Leitklebeschicht 14 oder Lötschicht,
    • – Bonden der Bonddrähte 16 zwischen den zweiten Außenkontaktflächen 8 des zweiten Halbleiterchipbausteins 2 und den Kontaktanschlussflächen 17 des Substrats 15,
    • – Vorbereiten des ersten Halbleiterchipbausteins 1 und bestücken derselben mit Kontakthöcker 13,
    • – Aufbringen des ersten Halbleiterchipbausteins 1 auf den auf dem Substrat 15 sitzenden zweiten Halbleiterchipbaustein 2 mittels Flip-Chip-Technik und
    • – Vergießen des elektronischen Bauteils in einem Gehäuse.
    • 1
    erster Halbleiterchipbaustein
    2
    zweiter Halbleiterchipbaustein
    3
    erste Außenkontaktfläche (erster Halbleiterchipbaustein)
    4
    erste Zentralkontaktfläche (erster Halbleiterchipbaustein)
    5
    erste Lötkontaktfläche
    6
    erste Lötstopschicht
    7
    erste Leiterbahnen
    8
    zweite Außenkontaktfläche (zweiter Halbleiterchipbaustein
    9
    zweite Zentralkontaktfläche (zweiter Halbleiterchipbaustein)
    10
    zweite Lötkontaktfläche
    11
    zweite Lötstopschicht
    12
    zweite Leiterbahnen
    13
    Kontakthöcker
    14
    Leitklebeschicht
    15
    Substrat
    16
    Bonddrähte
    17
    Kontaktanschlussflächen
    18
    Lötschicht
    19
    zweite Chipinsel
    20
    erste Chipinsel
    21
    Elektronisches Bauteil

Claims (15)

  1. Elektronisches Bauteil mit mindestens einem ersten Halbleiterchipbaustein (1) und einem zweiten Halbleiterchipbaustein (2) sowie einem Substrat (15) zur Aufnahme der Halbleiterchipbausteine (1, 2), wobei der erste Halbleiterchipbaustein (1) im Bereich seiner Seitenkanten erste Außenkontaktflächen (3) und der zweite Halbleiterchipbaustein (2) im Bereich seiner Seitenkanten zweite Außenkontaktflächen (8) aufweist, und wobei Bonddrähte (16) mit Außenkontaktflächen eines Halbleiterchipbausteins (1, 2) und Kontaktanschlussflächen (17) des Substrats (15) verbunden sind, wobei die aktiven Chipoberflächen des ersten und zweiten Halbleiterchipbausteins (1, 2) jeweils eine Zentralkontaktfläche (4, 9) aufweisen, wobei eine erste Zentralkontaktfläche (4) des ersten Halbleiterchipbausteins (1) eine der Anzahl der ersten Außenkontaktflächen (3) entsprechende Anzahl von ersten Lötkontaktflächen (5) und eine zweite Zentralkontaktfläche (9) des zweiten Halbleiterchipbausteins (2) eine der Anzahl der zweiten Außenkontaktflächen (8) entsprechende Anzahl von zweiten Lötkontaktflächen (10) aufweist, wobei die Zentralkontaktflächen (4, 9) einander zugekehrt angeordnet sind, wobei die auf den Zentralkontaktflächen (4, 9) ausgebildeten, funktionell korrespondierenden ersten und zweiten Lötkontaktflächen (5, 10) einander fluchtend gegenüberliegen und miteinander elektrisch leitend verbunden sind und wobei die Halbleiterchipbausteine (1, 2) einander nur teilweise überlappen und beide Halbleiterchipbausteine (1, 2) jeweils Bereiche aufweisen, die über die Überlappung hinaus ragen.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die auf den Zentralkontaktflächen (4; 9) des ersten und des zweiten Halbleiterchipbausteins (1; 2) ausgebildeten, miteinander korrespondierenden Lötkontaktflächen (5; 10) spiegelbildlich zueinander angeordnet sind.
  3. Elektronisches Bauteil nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, dass zwischen den sich gegenüberliegenden Lötkontaktflächen (5; 10) der einander zugekehrt angeordneten Zentralkontaktflächen (4; 9) des ersten und zweiten Halbleiterchipbausteins (1; 2) Kontakthöcker (13) vorgesehen sind.
  4. Elektronisches Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Kontakthöcker (13) mittels eutektischer Lötung mit den Lötkontaktflächen (5; 10) des ersten und zweiten Halbleiterchipbausteins (1; 2) elektrisch verbunden sind.
  5. Elektronisches Bauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Außenkontaktflächen (3; 8) der beiden Halbleiterchipbausteine (1; 2) mittels Leiterbahnen (7; 12) mit den korrespondierenden Lötkontaktflächen (5; 10) elektrisch leitend verbunden sind.
  6. Elektronisches Bauteil nach einem der Ansprüche 3 und 4, dadurch gekennzeichnet, dass ein Kontakthöcker (13) als Säulenhöcker ausgebildet ist und seine Höhe größer ist als der Radius seiner Grundfläche.
  7. Elektronisches Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der erste Halbleiterchipbaustein (1) und der zweite Halbleiterchipbaustein (2) mittels der Flip-Chip-Technik miteinander elektrisch verbindbar sind.
  8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der erste Halbleiterchipbaustein (1) eine rechteckige Form aufweist und ein Logikbaustein ist.
  9. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der zweite Halbleiterchipbaustein (2) eine quadratische Form aufweist und ein Speicherbaustein ist.
  10. Elektronisches Bauteil nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass der erste und der zweite Halbleiterchipbaustein (1; 2) gemeinsam in einem Gehäuse untergebracht sind.
  11. Elektronisches Bauteil nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass zur elektrischen Verbindung des zweiten Halbleiterchipbausteins (2) zum Substrat (15) Bonddrähte (16) vorgesehen sind.
  12. Elektronisches Bauteil nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass ein erster und zweiter Halbleiterchipbaustein (1; 2) sowohl auf einer ersten Chipinsel (19) auf der Oberseite des Substrats (15) als auch auf einer zweiten Chipinsel (20) auf der gegenüberliegenden Unterseite des Substrats (15) angeordnet sind.
  13. Verfahren zur Herstellung eines elektronischen Bauteils (21) mit mindestens einem ersten Halbleiterchipbaustein (1) und mit einem zweiten Halbleiterchipbaustein (2) sowie einem Substrat (15) zur Aufnahme der Halbleiterchipbausteine (1, 2), wobei der erste Halbleiterchipbaustein (1) im Bereich seiner Seitenkanten erste Außenkontaktflächen (3) und der zweite Halbleiterchipbaustein (2) im (Bereich seiner Seitenkanten zweite Außenkontaktflächen (8) aufweist, und wobei Bonddrähte (16) mit Außenkontaktflächen eines Halbleiterchipbausteins (1, 2) und Kontaktanschlussflächen (17) des Substrats (15) verbunden sind, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines ersten Halbleiterchipbausteins (1) mit einer ersten Zentralkontaktfläche (4), wobei auf der ersten Zentralkontaktfläche (4) eine der Anzahl der ersten Außenkontaktflächen (3) entsprechende Anzahl von ersten Lötkontaktflächen (5) angeordnet ist; – Bereitstellen eines zweiten Halbleiterchipbausteins (2) mit einer zweiten Zentralkontaktfläche (9), wobei auf der zweiten Zentralkontaktfläche (9) eine der Anzahl der zweiten Außenkontaktflächen (8) entsprechende Anzahl von zweiten Lötkontaktflächen (10) angeordnet ist; – Bereitstellen eines Substrats (15) mit einer Chipinsel (19) und Kontaktanschlussflächen (17), – Befestigen des zweiten Halbleiterchipbausteins (2) auf der Chipinsel (19) mittels einer Leitklebeschicht (14) oder Lötschicht, – Bonden der Bonddrähte (16) zwischen den Außenkontaktflächen (3, 8) des zweiten Halbleiterchipbausteins (2) und den Kontaktanschlussflächen (17) des Substrats (15), – Vorbereiten des ersten Halbleiterchipbausteins (1) und Bestücken desselben mit Kontakthöckern (13), – Aufbringen des ersten Halbleiterchipbausteins (1) auf den auf dem Substrat (15) sitzenden zweiten Halbleiterchipbaustein (2) mittels Flip-Chip-Technik derart, dass die beiden Zentralkontaktflächen (4, 9) einander zugekehrt angeordnet sind und die auf den beiden Zentralkontaktflächen (4, 9) ausgebildeten, funktionell korrespondierenden ersten und zweiten Lötkontaktflächen (5, 10) einander fluchtend gegenüberliegen und miteinander elektrisch leitend verbunden sind, wobei die Halbleiterchipbausteine (1, 2) einander nur teilweise überlappen und beide Halbleiterchipbausteine (1, 2) jeweils Bereiche aufweisen, die über die Überlappung hinaus ragen, und – Vergießen des elektronischen Bauteils (21) in einem Gehäuse.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass ein erster Halbleiterchipbaustein (1) und ein zweiter Halbleiterchipbaustein (2) auf der Chipinsel (19) oder der Oberseite des Substrats (15) und auf der gegenüberliegenden Chipinsel (20) der Unterseite des Substrats (15) angeordnet werden.
  15. Verfahren nach Anspruch 13 oder 14 zur Herstellung eines elektronischen Bauteils gemäß einem der Ansprüche 1 bis 12.
DE10142119A 2001-08-30 2001-08-30 Elektronisches Bauteil und Verfahren zu seiner Herstellung Expired - Fee Related DE10142119B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10142119A DE10142119B4 (de) 2001-08-30 2001-08-30 Elektronisches Bauteil und Verfahren zu seiner Herstellung
US10/232,172 US6683374B2 (en) 2001-08-30 2002-08-30 Electronic component and process for producing the electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10142119A DE10142119B4 (de) 2001-08-30 2001-08-30 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10142119A1 DE10142119A1 (de) 2003-03-27
DE10142119B4 true DE10142119B4 (de) 2007-07-26

Family

ID=7696859

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10142119A Expired - Fee Related DE10142119B4 (de) 2001-08-30 2001-08-30 Elektronisches Bauteil und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US6683374B2 (de)
DE (1) DE10142119B4 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4068974B2 (ja) * 2003-01-22 2008-03-26 株式会社ルネサステクノロジ 半導体装置
US6903464B2 (en) * 2003-01-30 2005-06-07 Micron Technology, Inc. Semiconductor die package
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
TWI278947B (en) * 2004-01-13 2007-04-11 Samsung Electronics Co Ltd A multi-chip package, a semiconductor device used therein and manufacturing method thereof
JP2005209239A (ja) * 2004-01-20 2005-08-04 Nec Electronics Corp 半導体集積回路装置
JP4587676B2 (ja) * 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US20050173807A1 (en) * 2004-02-05 2005-08-11 Jianbai Zhu High density vertically stacked semiconductor device
JP3918818B2 (ja) * 2004-02-16 2007-05-23 ソニー株式会社 半導体装置
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
US7628871B2 (en) 2005-08-12 2009-12-08 Intel Corporation Bulk metallic glass solder material
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US7659151B2 (en) * 2007-04-12 2010-02-09 Micron Technology, Inc. Flip chip with interposer, and methods of making same
US20080315436A1 (en) * 2007-06-20 2008-12-25 Broadcom Corporation Semiconductor wafer that supports multiple packaging techniques
US20090032970A1 (en) * 2007-07-31 2009-02-05 Park Chang-Min Stacking of integrated circuits using glassy metal bonding
KR101213175B1 (ko) * 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
KR100881399B1 (ko) * 2007-08-31 2009-02-02 주식회사 하이닉스반도체 적층 반도체 패키지
US20120193788A1 (en) 2011-01-31 2012-08-02 Advanced Micro Devices, Inc. Stacked semiconductor chips packaging

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369150A (ja) * 1989-08-08 1991-03-25 Koufu Nippon Denki Kk Ｌｓｉの実装構造
JPH04102366A (ja) * 1990-08-22 1992-04-03 Nec Corp ２チップ回路の実装構造
JPH04196263A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体集積回路
JPH04274356A (ja) * 1991-03-01 1992-09-30 Nec Corp 半導体ｉｃの実装構造
JPH08250651A (ja) * 1995-03-10 1996-09-27 Nippon Steel Corp 半導体パッケージ
JPH10335577A (ja) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US5923090A (en) * 1997-05-19 1999-07-13 International Business Machines Corporation Microelectronic package and fabrication thereof
JP2000101016A (ja) * 1998-09-18 2000-04-07 Sharp Corp 半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057598A (en) * 1997-01-31 2000-05-02 Vlsi Technology, Inc. Face on face flip chip integration
US5949135A (en) * 1997-07-15 1999-09-07 Mitsubishi Denki Kabushiki Kaisha Module mounted with semiconductor device
JP3418134B2 (ja) * 1999-02-12 2003-06-16 ローム株式会社 チップ・オン・チップ構造の半導体装置
JP4246835B2 (ja) * 1999-03-09 2009-04-02 ローム株式会社 半導体集積装置
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369150A (ja) * 1989-08-08 1991-03-25 Koufu Nippon Denki Kk Ｌｓｉの実装構造
JPH04102366A (ja) * 1990-08-22 1992-04-03 Nec Corp ２チップ回路の実装構造
JPH04196263A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体集積回路
JPH04274356A (ja) * 1991-03-01 1992-09-30 Nec Corp 半導体ｉｃの実装構造
JPH08250651A (ja) * 1995-03-10 1996-09-27 Nippon Steel Corp 半導体パッケージ
US5923090A (en) * 1997-05-19 1999-07-13 International Business Machines Corporation Microelectronic package and fabrication thereof
JPH10335577A (ja) * 1997-06-05 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000101016A (ja) * 1998-09-18 2000-04-07 Sharp Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US20030042590A1 (en) 2003-03-06
US6683374B2 (en) 2004-01-27
DE10142119A1 (de) 2003-03-27

Similar Documents

Publication Publication Date Title
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10049551A1 (de) Gestapeltes Halbleiterbauteil
DE102007002707A1 (de) System-in Package-Modul
WO2005091366A2 (de) Halbleitermodul mit einem kopplungssubstrat und verfahren zur herstellung desselben
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE10251530A1 (de) Stapelanordnung eines Speichermoduls
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE19821916A1 (de) Gehäusekonstruktion einer Halbleitereinrichtung
DE102007002807B4 (de) Chipanordnung
WO2005001933A2 (de) Multichip-halbleiterbaustein und verfahren zu seiner herstellung
DE19630593C2 (de) Verfahren zum Verbinden einer integrierten Schatung mit einem Substrat und elektronische Schaltungsanordnung
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
DE10142118B4 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
WO2019072694A1 (de) Halbleiterbaugruppe
DE10142116A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee